JP6179912B2 - 薄膜デバイス及びその製造方法 - Google Patents
薄膜デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP6179912B2 JP6179912B2 JP2016115997A JP2016115997A JP6179912B2 JP 6179912 B2 JP6179912 B2 JP 6179912B2 JP 2016115997 A JP2016115997 A JP 2016115997A JP 2016115997 A JP2016115997 A JP 2016115997A JP 6179912 B2 JP6179912 B2 JP 6179912B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- film
- source
- semiconductor film
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
表裏関係にある第1の面及び第2の面を有する酸化物半導体膜と、
前記第1の面に形成されたゲート絶縁膜と、
前記第2の面に形成されたソース・ドレイン電極と、
前記第2の面における前記酸化物半導体膜と前記ソース・ドレイン電極とが重ならない部分に形成され、前記酸化物半導体膜の構成元素とフッ素及び塩素の少なくとも一方を含む表面層と、
前記表面層上のチャネル保護絶縁膜と、
を有し、
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、
前記酸化物半導体膜の構成元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方との混合物からなる混合層が存在し、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化している、
ことを特徴とする。
基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、
この酸化物半導体膜の表面をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使ってプラズマ処理することにより、前記酸化物半導体膜の全面にフッ素及び塩素の少なくとも一方を含む表面層を形成し、
この表面層上の一部にチャネル保護絶縁膜を形成し、前記表面層上及び前記チャネル保護絶縁膜上にソース・ドレイン電極を形成する、
薄膜デバイスの製造方法であって、
前記表面層上及び前記チャネル保護絶縁膜上に前記ソース・ドレイン電極を形成する際に、
前記表面層の前記チャネル保護絶縁膜に覆われていない部分上及び前記チャネル保護絶縁膜上に前記ソース・ドレイン電極となる金属層を成膜し、この金属層を選択的にプラズマエッチングすることにより、
前記酸化物半導体膜と前記ソース・ドレイン電極との間の前記表面層を、前記表面層の構成元素と前記ソース・ドレイン電極の前記表面層に接する部分の構成元素との混合物を含む混合層に置き換え、
前記混合層を形成する際に、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化するように形成する、
ことを特徴とする。
図1は、実施形態1のチャネルエッチ型のTFT101を示す断面図である。TFT101は、基板としての絶縁性基板10上のゲート電極11、ゲート電極11上のゲート絶縁膜12、ゲート絶縁膜12上の酸化物半導体膜13、及び、酸化物半導体膜13上のソース・ドレイン電極14を有する。そして、TFT101の特徴は、酸化物半導体膜13のソース・ドレイン電極14が重ならない部分(例えば、ソース・ドレイン電極14を構成するソース電極14sとドレイン電極14dとの間の酸化物半導体膜13など)に、フッ素及び塩素の少なくとも一方を含む表面層15が存在することである。
図3は、実施形態2のチャネルエッチ型のTFT102を示す断面図である。TFT102は、酸化物半導体膜13の構成元素と、ソース・ドレイン電極14の酸化物半導体膜13に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む表面層としての化合物表面層17を有することを特徴とする。本実施形態2のTFTの他の構成については、実施形態1のTFTと同様である。
図5は、実施形態3のチャネルエッチ型のTFT103を示す断面図である。本実施形態3のTFT103は、酸化物半導体膜13とソース・ドレイン電極14との界面に、酸化物半導体膜13の構成元素とソース・ドレイン電極14の酸化物半導体膜13に接する部分の構成元素との混合物を含む混合層18が存在する。また、TFT103は、表面層として、混合層18の構成元素とフッ素及び塩素の少なくとも一方とからなる多元素表面層19が存在する。本実施形態3のTFTの他の構成は、実施形態1又は2のTFTの構成と同様である。
図6は、実施形態4のチャネル保護型のTFT104を示す断面図である。本実施形態4のTFT104は、表面層15上のチャネル保護絶縁膜20を更に有すること、及び、表面層15は酸化物半導体膜13のソース・ドレイン電極14が重なる部分にも存在することを特徴とする。本実施形態4では、酸化物半導体膜13の上面全体が表面層15になっている。本実施形態4のTFT104の他の構成は、実施形態1又は2のTFTの構成と同様である。
図7は、実施形態5のTFT105を示す断面図である。本実施形態5のTFT105は、表面層15上のチャネル保護絶縁膜20を更に有することを特徴とする。また、TFT105は、酸化物半導体膜13とソース・ドレイン電極14との界面に、酸化物半導体膜13の構成元素とソース・ドレイン電極14の酸化物半導体膜13と接する部分の構成元素とフッ素及び塩素の少なくとも一方との混合物からなる化合物混合層21を有することを特徴とする。本実施形態5のTFT105の他の構成は、実施形態4のTFTと同様である。
図8は、実施形態6のTFT106を示す断面図である。本実施形態6のTFT106は、基板としての絶縁性基板10上のゲート電極11、ゲート電極11上のゲート絶縁膜12、ゲート絶縁膜12上の酸化物半導体膜13、及び、酸化物半導体膜13上のソース・ドレイン電極14を有する。そして、TFT106は、酸化物半導体膜13とソース・ドレイン電極14との界面に、構成元素の原子数がソース・ドレイン電極14側から酸化物半導体膜13側に向けて変化している濃度勾配混合層22を有することを特徴とする。本実施形態6のTFT106の他の構成は、表面層を除き実施形態1のTFTの構成と同様である。
以上の各実施形態では、酸化物半導体と接する部分のソース・ドレイン金属として、Ti、Mo、Ti合金、及びMo合金の場合を中心に説明したが、これらに限定されるものではない。具体的には、Cu合金やAl合金、CrやWなどが酸化物半導体膜と接していても良い。また、これらの金属材料の上にその他の任意の金属材料を複数積層することが可能である。
前記酸化物半導体膜の前記ソース・ドレイン電極が重ならない部分(例えば、前記ソース・ドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜など)に、フッ素及び塩素の少なくとも一方を含む表面層が存在する、
ことを特徴とする薄膜デバイス。
前記表面層が、前記酸化物半導体膜の構成元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む、
ことを特徴とする薄膜デバイス。
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素との混合物を含む混合層が存在する、
ことを特徴とする薄膜デバイス。
前記表面層上のチャネル保護絶縁膜を更に有し、
前記表面層は前記酸化物半導体膜の前記ソース・ドレイン電極が重なる部分にも存在する、
ことを特徴とする薄膜デバイス。
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、
前記酸化物半導体膜の構成元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方との混合物からなる混合層が存在する、
ことを特徴とする薄膜デバイス。
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素とを含む混合層が存在し、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化していることを特徴とする薄膜デバイス。
前記酸化物半導体膜がインジウム及び亜鉛の少なくとも一方を含む、
ことを特徴とする薄膜デバイス。
前記表面層のフッ素原子数又は塩素原子数の割合が0.1%以上かつ73%以下である、
ことを特徴とする薄膜デバイス。
前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分が、チタン及びモリブデンの少なくとも一方を含む、
ことを特徴とする薄膜デバイス。
前記表面層がインジウム、ガリウム、亜鉛、酸素、チタン、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素及びチタンを含む、
ことを特徴とする薄膜デバイス。
[付記10A]付記5記載の薄膜デバイスにおいて、
前記表面層がインジウム、ガリウム、亜鉛、酸素、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素、チタン、並びに、フッ素及び塩素の少なくとも一方を含む、
ことを特徴とする薄膜デバイス。
前記表面層がインジウム、ガリウム、亜鉛、酸素、モリブデン、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素及びモリブデンを含む、
ことを特徴とする薄膜デバイス。
[付記11A]付記5記載の薄膜デバイスにおいて、
前記表面層がインジウム、ガリウム、亜鉛、酸素、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素、モリブデン、並びに、フッ素及び塩素の少なくとも一方を含む、
ことを特徴とする薄膜デバイス。
前記混合層がインジウム、ガリウム、亜鉛、酸素及びチタンを含み、
前記混合層のチタンの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数がソース・ドレイン電極側から酸化物半導体膜側に向けて増加する、
ことを特徴とする薄膜デバイス。
前記混合層がインジウム、ガリウム、亜鉛、酸素及びモリブデンを含み、
前記混合層のモリブデンの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて増加する、
ことを特徴とする薄膜デバイス。
前記酸化物半導体膜上にソース・ドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、
前記酸化物半導体膜上に前記ソース・ドレイン電極を形成するとともに、
前記酸化物半導体膜の前記ソース・ドレイン電極が重ならない部分(例えば、前記ソース・ドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜など)に、フッ素及び塩素の少なくとも一方を含む表面層を形成する、
ことを特徴とする薄膜デバイスの製造方法。
前記酸化物半導体膜上に前記ソース・ドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、
前記酸化物半導体膜上に前記ソース・ドレイン電極を形成する際に、
前記酸化物半導体膜の前記ソース・ドレイン電極が重ならない部分(例えば、前記ソース・ドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜など)に、前記酸化物半導体膜の構成元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む表面層を形成する、
ことを特徴とする薄膜デバイスの製造方法。
前記酸化物半導体膜上に前記ソース・ドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、
前記酸化物半導体膜上に前記ソース・ドレイン電極を形成する際に、
前記酸化物半導体膜の前記ソース・ドレイン電極が重ならない部分(例えば、前記ソース・ドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜など)に、前記表面層を形成するとともに、
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素との混合物を含む混合層を形成する、
ことを特徴とする薄膜デバイスの製造方法。
この酸化物半導体膜の表面をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使ってプラズマ処理することにより、前記酸化物半導体膜の全面にフッ素及び塩素の少なくとも一方を含む表面層を形成し、
この表面層上の一部にチャネル保護絶縁膜を形成し、前記表面層上及び前記チャネル保護絶縁膜上にソース・ドレイン電極を形成する、
ことを特徴とする薄膜デバイスの製造方法。
前記表面層上及び前記チャネル保護絶縁膜上に前記ソース・ドレイン電極を形成する際に、
前記表面層の前記チャネル保護絶縁膜に覆われていない部分上及び前記チャネル保護絶縁膜上に前記ソース・ドレイン電極となる金属層を成膜し、この金属層を選択的にプラズマエッチングすることにより、
前記酸化物半導体膜と前記ソース・ドレイン電極との間の前記表面層を、前記表面層の構成元素(前記酸化物半導体膜の構成元素、並びに、フッ素及び塩素の少なくとも一方)と前記ソース・ドレイン電極の前記表面層に接する部分の構成元素との混合物を含む混合層に置き換える、
ことを特徴とする薄膜デバイスの製造方法。
前記酸化物半導体膜上にソース・ドレイン電極を形成するとともに、前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素とを含む混合層を形成し、
前記混合層を形成する際に、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化するように形成する、
ことを特徴とする薄膜デバイスの製造方法。
前記ソース・ドレイン電極が重ならない部分の前記島状酸化物半導体膜の上面(前記ゲート絶縁膜と接する側と反対側の面)付近に、フッ素又は塩素を含む表面層を有する、
ことを特徴とするTFT。
前記表面層の構成元素が、前記島状酸化物半導体膜の構成元素と、前記島状酸化物半導体膜と接する部分のソース・ドレイン電極の構成元素と、フッ素又は塩素とからなる、
ことを特徴とするTFT。
前記島状酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記島状酸化物半導体膜の構成元素と前記ソース・ドレイン電極の酸化物半導体膜と接する部分の構成元素との混合からなる混合層が存在する、
ことを特徴とするTFT。
前記島状酸化物半導体膜全体の上面(前記ゲート絶縁膜と接する側と反対側の面)付近に、フッ素又は塩素を含む表面層を有する、
ことを特徴とするTFT。
前記島状酸化物半導体膜と前記ソース・ドレイン電極との界面に、
前記島状酸化物半導体膜の構成元素と、前記ソース・ドレイン電極の前記酸化物半導体膜と接する部分の構成元素と、フッ素又は塩素との混合からなる混合層が存在する、
ことを特徴とするTFT。
前記島状酸化物半導体膜がインジウム又は亜鉛を含む、
ことを特徴とするTFT。
前記表面層のフッ素又は塩素原子数の割合が0.1%以上かつ73%以下である、
ことを特徴とするTFT。
前記ソース・ドレイン電極の前記島状酸化物半導体膜と接する部分の材料がチタン又はモリブデンである、
ことを特徴とするTFT。
前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、チタン、及び、フッ素又は塩素であり、
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素及びチタンである、
ことを特徴とするTFT。
前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、モリブデン、及び、フッ素又は塩素であり、
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素及びモリブデンである、
ことを特徴とするTFT。
前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、及び、フッ素又は塩素であり、
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、チタン、及び、フッ素又は塩素である、
ことを特徴とするTFT。
前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、及び、フッ素又は塩素であり、
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、モリブデン、及び、フッ素又は塩素である、
ことを特徴とするTFT。
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の構成元素との混合から成る混合層が存在し、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化している、
ことを特徴とするTFT。
前記酸化物半導体膜がインジウム又は亜鉛を含む、
ことを特徴とするTFT。
前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の材料がチタン又はモリブデンである、
ことを特徴とするTFT。
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、チタンであり、
前記混合層のチタンの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて増加する、
ことを特徴とするTFT。
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、モリブデンであり、
前記混合層のモリブデンの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウムの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて増加する、
ことを特徴とするTFT。
11 ゲート電極
12 ゲート絶縁膜
13 酸化物半導体膜
14 ソース・ドレイン電極
14s ソース電極
14d ドレイン電極
15 表面層
16 パッシベーション膜
17 化合物表面層
18 混合層
19 多元素表面層
20 チャネル保護絶縁膜
21 化合物混合層
22 濃度勾配混合層
101,102,103,104,105,106 TFT
Claims (7)
- 表裏関係にある第1の面及び第2の面を有する酸化物半導体膜と、
前記第1の面に形成されたゲート絶縁膜と、
前記第2の面に形成されたソース・ドレイン電極と、
前記第2の面における前記酸化物半導体膜と前記ソース・ドレイン電極とが重ならない部分に形成され、前記酸化物半導体膜の構成元素とフッ素及び塩素の少なくとも一方を含む表面層と、
前記表面層上のチャネル保護絶縁膜と、
を有し、
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、
前記酸化物半導体膜の構成元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方との混合物からなる混合層が存在し、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化している、
ことを特徴とする薄膜デバイス。 - 請求項1記載の薄膜デバイスにおいて、
前記酸化物半導体膜がインジウム及び亜鉛の少なくとも一方を含む、
ことを特徴とする薄膜デバイス。 - 請求項1又は2記載の薄膜デバイスにおいて、
前記表面層のフッ素原子数又は塩素原子数の割合が0.1%以上かつ73%以下である、
ことを特徴とする薄膜デバイス。 - 請求項1乃至3のいずれか一つに記載の薄膜デバイスにおいて、
前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分が、チタン及びモリブデンの少なくとも一方を含む、
ことを特徴とする薄膜デバイス。 - 請求項1記載の薄膜デバイスにおいて、
前記表面層がインジウム、ガリウム、亜鉛、酸素、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素、チタン、並びに、フッ素及び塩素の少なくとも一方を含む、
ことを特徴とする薄膜デバイス。 - 請求項1記載の薄膜デバイスにおいて、
前記表面層がインジウム、ガリウム、亜鉛、酸素、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素、モリブデン、並びに、フッ素及び塩素の少なくとも一方を含む、
ことを特徴とする薄膜デバイス。 - 基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、
この酸化物半導体膜の表面をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使ってプラズマ処理することにより、前記酸化物半導体膜の全面にフッ素及び塩素の少なくとも一方を含む表面層を形成し、
この表面層上の一部にチャネル保護絶縁膜を形成し、前記表面層上及び前記チャネル保護絶縁膜上にソース・ドレイン電極を形成する、
薄膜デバイスの製造方法であって、
前記表面層上及び前記チャネル保護絶縁膜上に前記ソース・ドレイン電極を形成する際に、
前記表面層の前記チャネル保護絶縁膜に覆われていない部分上及び前記チャネル保護絶縁膜上に前記ソース・ドレイン電極となる金属層を成膜し、この金属層を選択的にプラズマエッチングすることにより、
前記酸化物半導体膜と前記ソース・ドレイン電極との間の前記表面層を、前記表面層の構成元素と前記ソース・ドレイン電極の前記表面層に接する部分の構成元素との混合物を含む混合層に置き換え、
前記混合層を形成する際に、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化するように形成する、
ことを特徴とする薄膜デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016115997A JP6179912B2 (ja) | 2016-06-10 | 2016-06-10 | 薄膜デバイス及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016115997A JP6179912B2 (ja) | 2016-06-10 | 2016-06-10 | 薄膜デバイス及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011177305A Division JP6004308B2 (ja) | 2011-08-12 | 2011-08-12 | 薄膜デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016178335A JP2016178335A (ja) | 2016-10-06 |
JP6179912B2 true JP6179912B2 (ja) | 2017-08-16 |
Family
ID=57071519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016115997A Active JP6179912B2 (ja) | 2016-06-10 | 2016-06-10 | 薄膜デバイス及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6179912B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101345378B1 (ko) * | 2007-05-17 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP2010050165A (ja) * | 2008-08-19 | 2010-03-04 | Sumitomo Chemical Co Ltd | 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置 |
JP2012033516A (ja) * | 2008-11-26 | 2012-02-16 | Ulvac Japan Ltd | トランジスタ及びその製造方法。 |
JP5504008B2 (ja) * | 2009-03-06 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101847656B1 (ko) * | 2009-10-21 | 2018-05-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
KR101615636B1 (ko) * | 2009-12-08 | 2016-04-27 | 삼성전자주식회사 | 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치 |
-
2016
- 2016-06-10 JP JP2016115997A patent/JP6179912B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016178335A (ja) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6004308B2 (ja) | 薄膜デバイス | |
KR101345378B1 (ko) | ZnO 계 박막 트랜지스터 및 그 제조방법 | |
JP5250929B2 (ja) | トランジスタおよびその製造方法 | |
TWI496197B (zh) | Wiring structure | |
JP6134230B2 (ja) | 薄膜トランジスタおよび表示装置 | |
TWI608623B (zh) | 電晶體及半導體裝置 | |
US9378981B2 (en) | Thin film device and manufacturing method thereof | |
WO2016056204A1 (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル | |
JP5226154B2 (ja) | 薄膜トランジスタ | |
US20160254285A1 (en) | Thin Film Transistor and Method of Fabricating the Same, Array Substrate and Method of Fabricating the Same, and Display Device | |
JP2010004000A (ja) | 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備えた平板表示装置 | |
JP2019532484A (ja) | 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法 | |
JP6747247B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6308583B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 | |
JP6179912B2 (ja) | 薄膜デバイス及びその製造方法 | |
JP6327548B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
US9660099B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
Park et al. | P‐14: High Mobility BCE Al doped ZnSnInO TFT Fabricated Using Mixed Acid Mo/Al/Mo Etchant |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6179912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |