JP6179334B2 - 受信装置およびデータ補間方法 - Google Patents
受信装置およびデータ補間方法 Download PDFInfo
- Publication number
- JP6179334B2 JP6179334B2 JP2013213143A JP2013213143A JP6179334B2 JP 6179334 B2 JP6179334 B2 JP 6179334B2 JP 2013213143 A JP2013213143 A JP 2013213143A JP 2013213143 A JP2013213143 A JP 2013213143A JP 6179334 B2 JP6179334 B2 JP 6179334B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- data
- interpolation
- input data
- interpolation ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/125—Asynchronous, i.e. free-running operation within each conversion cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Analogue/Digital Conversion (AREA)
Description
このような高速データを受信する受信回路では、入力データの位相に同期してサンプリングする同期型サンプリングよりも、入力データの位相に同期しないでサンプリングする非同期型サンプリングが有効である。
従来技術として、非同期サンプリングの後にアナログ線形補間処理を行い、低分解能のA/Dコンバータによって、データの“1”、“0”を判定する技術が提案されている。
しかし、従来の非同期型サンプリングの受信回路では、補間比を切り替える際のタイミングにおいて、サイクルスリップ(特定のサイクルに対して、他のサイクルで稼働している動作が正常に機能しなくなること)が生じてデータが欠落するという問題がある。
また、入力データd0に非同期であって実際にサンプリングするタイミングを、実サンプリングタイミングTrn-1、Trn、Trn+1、Trn+2、Trn+3、・・・とする。
同様にして、実サンプリングタイミングTrn、Trn+1の間に位置する理想サンプリングタイミングTin+1における、入力データd0の仮想サンプリングデータSn+1は、以下の式(1−1)で求められる。
仮想サンプリングデータSn+2、Sn+3、・・・についても、以降同様にして求められる。
図3の回路において、コンデンサc1の一端には、実サンプリングタイミングTrn-1のときの入力データd0のサンプリング電圧値Vrn-1が印加される。また、コンデンサc2の一端には、実サンプリングタイミングTrnのときの入力データd0のサンプリング電圧値Vrnが印加される。
ここで、コンデンサの電荷Q、容量Cおよび電圧Vには、Q=C・Vの関係があるから、コンデンサc1の電荷Q1は、Q1=k・C・Vrn-1となり、コンデンサc2の電荷Q2は、Q2=(m−k)・C・Vrnとなる。
・・・(1a)
したがって、左辺の(Vdd−Vout)をSnとおけば、上記の式(1)と同じ式となり、コンデンサ容量を利用して、アナログ線形補間処理を実行できることがわかる。
図7は、m=4で補正比を4:0(m=4、k=0)に設定したときのデータ補間状態を示している。コンデンサc1〜c4の合成電荷をQc1-c4とする。
次にサイクルスリップが生じてデータが欠落する場合について説明する。上記のように、データ補間処理は、補間比にもとづいて、非同期でサンプリングしたデータから仮想サンプリングデータを生成するものであり、その後に、仮想サンプリングデータの“1”、“0”の識別判定処理が行われる。
区間#2では、補間比が1:3である。したがって、チャネルCH1、CH2、CH3では、図6に示したように、各チャネルの容量アレイの1つのコンデンサの電荷と、3つのコンデンサの合成電荷とにもとづいて、2点の実サンプリングデータから1点の仮想サンプリングデータが求められる。
また、Φsによって補間比が設定される。実際のサンプリング動作はΦr=0によってプルアップスイッチをオフさせ、続いてΦ3=1にてスイッチをオンさせて、Vddにプルアップされた容量から電荷を引き抜く。
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。
10 補間処理部
11−(n−2)、11−(n−1)、11−(n)、11−(n+1) ユニット回路
d0 入力データ
t 補間比切替タイミング
CH(n−2)、CH(n−1)、CH(n)、CH(n+1) チャネル
Vrn-2、Vrn-1、Vrn、Vrn+1、Vrn+2 非同期サンプリング値
Sn-2、Sn-1、Sn、Sn+1、Sn+2 サンプリングデータ
Claims (6)
- 入力データを非同期にサンプリングしたサンプリング値を補間比にもとづき補間処理して、前記入力データに同期した、時間列に連続するサンプリングデータを生成する複数のユニット回路を含む補間処理部を備え、
前記入力データ上における第(n−1)のサンプリング値と第nのサンプリング値との間の第nのサンプリング区間で前記補間比の切り替えが行われる場合、前記第nのサンプリング区間の前段の第(n−1)のサンプリング区間に対して、ユニット回路が並列に設けられている、
ことを特徴とする受信装置。 - 前記ユニット回路は、
複数の容量素子と、複数のスイッチとを備え、前記スイッチにより、非同期サンプリングタイミング時に前記容量素子へ前記入力データを供給し、前記容量素子により、前記補間比にもとづく容量比で前記入力データの前記サンプリング値を蓄電し、前記容量素子の電荷を合成して、前記サンプリングデータを生成することを特徴とする請求項1記載の受信装置。 - 前記ユニット回路は、少なくとも1つ以上のダミーの容量素子を備えることを特徴とする請求項2記載の受信装置。
- 前記ユニット回路内の前記スイッチは、前記ダミーの容量素子の出力側ノードをサンプリング時に接地させることを特徴とする請求項3記載の受信装置。
- 入力データを非同期にサンプリングしたサンプリング値を補間比にもとづき補間処理して、前記入力データに同期した、時間列に連続するサンプリングデータを生成する複数のユニット回路を配置し、
前記入力データ上における第(n−1)のサンプリング値と第nのサンプリング値との間の第nのサンプリング区間で前記補間比の切り替えが行われる場合、前記第nのサンプリング区間の前段の第(n−1)のサンプリング区間に対して、ユニット回路を並列構成とし、並列構成にするため追加したユニット回路で、前記補間比の切り替えを実行させる、
ことを特徴とするデータ補間方法。 - 並列に設けられている第1のユニット回路と、第2のユニット回路とに対し、
前記第1のユニット回路は、前記第(n−1)のサンプリング区間の第1の補間比にもとづいて、前記第(n−1)のサンプリング値を補間処理して、第1のサンプリングデータを生成し、
前記第2のユニット回路は、前記第nのサンプリング区間の第2の補間比にもとづいて、前記第(n−1)のサンプリング値と前記第nのサンプリング値とを補間処理して、第2のサンプリングデータを生成することを特徴とする請求項1記載の受信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013213143A JP6179334B2 (ja) | 2013-10-10 | 2013-10-10 | 受信装置およびデータ補間方法 |
US14/477,674 US9100036B2 (en) | 2013-10-10 | 2014-09-04 | Receiving device and data interpolation processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013213143A JP6179334B2 (ja) | 2013-10-10 | 2013-10-10 | 受信装置およびデータ補間方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015076811A JP2015076811A (ja) | 2015-04-20 |
JP6179334B2 true JP6179334B2 (ja) | 2017-08-16 |
Family
ID=52809658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013213143A Expired - Fee Related JP6179334B2 (ja) | 2013-10-10 | 2013-10-10 | 受信装置およびデータ補間方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9100036B2 (ja) |
JP (1) | JP6179334B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019026139A1 (ja) * | 2017-07-31 | 2019-02-07 | 三菱電機株式会社 | 情報処理装置および情報処理方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5903232A (en) * | 1997-10-03 | 1999-05-11 | Motorola Inc. | Apparatus and method for sampling rate conversion with rational factors |
US6711597B1 (en) * | 1998-06-23 | 2004-03-23 | Thomson Licensing S.A. | Interpolation method using pre-emphasized input samples |
US6570523B1 (en) * | 2002-02-13 | 2003-05-27 | Intersil Americas Inc. | Analog to digital converter using subranging and interpolation |
KR100630343B1 (ko) | 2004-07-14 | 2006-09-29 | 삼성전자주식회사 | 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법 |
US7411531B2 (en) * | 2006-06-30 | 2008-08-12 | Agere Systems Inc. | Methods and apparatus for asynchronous sampling of a received signal at a downsampled rate |
US7668249B1 (en) * | 2006-07-25 | 2010-02-23 | Rf Micro Devices, Inc. | Oversampling rate converter with timing control for a digital radio frequency transmitter modulator |
US7994850B2 (en) * | 2008-06-25 | 2011-08-09 | Qualcomm, Incorporated | Discrete time multi-rate analog filter |
US8149977B2 (en) * | 2009-01-28 | 2012-04-03 | Hewlett-Packard Development Company, L.P. | Recovering data samples |
KR20100133748A (ko) * | 2009-06-12 | 2010-12-22 | 삼성전자주식회사 | 디스크리트 타임 필터 및 이를 포함하는 수신기 |
JP5510297B2 (ja) | 2010-12-06 | 2014-06-04 | 富士通株式会社 | 受信回路 |
JP5678672B2 (ja) * | 2011-01-07 | 2015-03-04 | 富士通株式会社 | 受信回路及び電子装置 |
JP5845934B2 (ja) * | 2012-01-30 | 2016-01-20 | 株式会社Jvcケンウッド | 非同期サンプリング周波数変換装置、変換方法、及び、プログラム |
JP6068814B2 (ja) * | 2012-03-26 | 2017-01-25 | 富士通株式会社 | 補間回路および受信回路 |
JP5928130B2 (ja) * | 2012-04-25 | 2016-06-01 | 富士通株式会社 | 補間回路および受信回路 |
JP5991181B2 (ja) * | 2012-12-12 | 2016-09-14 | 富士通株式会社 | 受信回路 |
JP6079388B2 (ja) * | 2013-04-03 | 2017-02-15 | 富士通株式会社 | 受信回路及びその制御方法 |
-
2013
- 2013-10-10 JP JP2013213143A patent/JP6179334B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-04 US US14/477,674 patent/US9100036B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20150103962A1 (en) | 2015-04-16 |
US9100036B2 (en) | 2015-08-04 |
JP2015076811A (ja) | 2015-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120050082A1 (en) | Composite analog-to-digital converter | |
JP6004685B2 (ja) | 固体撮像装置及びその駆動方法 | |
US8350743B2 (en) | AD converter | |
US10218373B1 (en) | Analog-to-digital converter calibration system | |
US9748964B1 (en) | Multi-channel analog to digital converter | |
EP2876643A1 (en) | Multi-channel synchronous sampling-and-holding circuit, multi-channel digital sampling circuit and relay protection apparatus | |
JP6238936B2 (ja) | アナログ・デジタル変換で使用するための方法および装置 | |
JP6179334B2 (ja) | 受信装置およびデータ補間方法 | |
CN101569181B (zh) | 固态图像传感装置和图像信号输出电路 | |
JP5822547B2 (ja) | 撮像装置および撮像システム | |
JP2017055382A (ja) | 撮像装置及び撮像システム | |
US7463309B2 (en) | Data slicer for generating a reference voltage | |
JP5244145B2 (ja) | スイッチトキャパシタ回路およびパイプライン型a/dコンバータ | |
CN101677233A (zh) | 下变频滤波器 | |
JP5928130B2 (ja) | 補間回路および受信回路 | |
US20090327793A1 (en) | Finite impulse response (fir) filter without decimation | |
US8624651B2 (en) | Interpolation circuit and receiving circuit | |
CN112242844A (zh) | 信号处理方法及其*** | |
RU2303803C2 (ru) | Преобразователь время-код | |
JP6098171B2 (ja) | 信号処理回路 | |
JP6192790B2 (ja) | 撮像装置および撮像システム | |
JP2011199403A (ja) | 逐次比較型a/d変換器 | |
GB2453883A (en) | Imaging device readout with simultaneous memory reading and writing | |
JP2014112818A (ja) | 逐次比較型a/d変換器 | |
JP2017135616A (ja) | アナログ・デジタル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6179334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |