JP6171844B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP6171844B2
JP6171844B2 JP2013222969A JP2013222969A JP6171844B2 JP 6171844 B2 JP6171844 B2 JP 6171844B2 JP 2013222969 A JP2013222969 A JP 2013222969A JP 2013222969 A JP2013222969 A JP 2013222969A JP 6171844 B2 JP6171844 B2 JP 6171844B2
Authority
JP
Japan
Prior art keywords
power semiconductor
resin
silicone
silicone gel
resin case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013222969A
Other languages
English (en)
Other versions
JP2015088499A (ja
Inventor
大輔 君島
大輔 君島
裕司 市村
裕司 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013222969A priority Critical patent/JP6171844B2/ja
Priority to US14/512,372 priority patent/US9123639B2/en
Publication of JP2015088499A publication Critical patent/JP2015088499A/ja
Application granted granted Critical
Publication of JP6171844B2 publication Critical patent/JP6171844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/564Details not otherwise provided for, e.g. protection against moisture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、パワー半導体モジュールに関する。詳しくは、パワー半導体チップが搭載された絶縁基板の沿面をシリコーンゲルで絶縁保護しているパワー半導体モジュールに関する。
近年、IGBT(InsulatedGate Bipolar Transistor)を主な半導体素子として、パワー半導体モジュールが電力変換装置に広く用いられるようになっている。パワー半導体モジュールは、1個又は複数個のパワー半導体チップが樹脂ケース内に内蔵されて電力変換、接続の一部又は全体を構成するものである。
パワー半導体モジュールは一般に、IGBTチップやダイオードチップ等のパワー半導体チップがセラミックス等よりなる絶縁基板上に搭載され、このパワー半導体チップ及び絶縁基板が樹脂ケース内に収容されるとともに、当該絶縁基板と金属基板とがはんだにより接合されている。当該パワー半導体チップと金属基板との間は電気的に絶縁されている。樹脂ケースは金属基板の周縁と接着固定され、樹脂ケース内には、絶縁基板の沿面及び当該絶縁基板上のパワー半導体チップを絶縁保護するために、低弾性率のシリコーンゲルが充填されている。樹脂ケースは、ポリフェニレンスルファイド(PPS)等の熱可塑性樹脂よりなる。樹脂ケースの上部には、当該樹脂ケースと同一の樹脂で構成されている蓋が取り付けられる。
パワー半導体モジュールの構造に関して、半導体素子とワイヤとをシリコーンゲルで覆い、更に電力回路基板と制御回路基板との間をシリコーンゴムフォームで充填した半導体装置がある(特許文献1)。また、金属基板に対する樹脂ケースの接着部分の内面にゴム状合成樹脂の被覆を設けたパワー半導体モジュールがある(特許文献2)。更に、パワー半導体素子を封止するシリコーンゲル層と、エポキシ樹脂層との間に、エポキシ樹脂組成物成分の透過を防止する拡散防止樹脂層が設けられたインバータ装置がある(特許文献3)。
実開平4−109550号公報 特開平7−58282号公報 特開2005−57875号公報
しかしながら、特許文献1〜3に記載されたパワー半導体モジュールの構造は、いずれも、シリコーンゲルとパワー半導体モジュールの構成部材との相互反応の影響を抑制するには不十分であり、シリコーンゲルの劣化抑制には、なお改善の余地があった。
また近年、IGBTパワー半導体モジュールは、高温連続動作が要求されるようになってきている。高温連続動作の保障として、例えば、UL1557の表3.1に記載されている加速寿命試験条件のうちの一つを保証温度により選び、その選択した条件でIGBTパワー半導体モジュールに対して試験を行い、試験の合格基準としての当該製品規格の絶縁破壊耐圧を維持し得ることが求められる。
当該試験における絶縁破壊耐圧が低下する要因の一つとしては、高温下におけるシリコーンゲルの硬化劣化が挙げられる。シリコーンゲルの硬化劣化が進行すると、IGBTパワー半導体モジュール内部において応力が集中する箇所等からシリコーンゲルのクラックが発生し、それが絶縁基板の沿面に達すると絶縁破壊耐性の維持が困難となる。
このようなシリコーンゲルの硬化劣化を抑制するために、耐熱性添加剤をシリコーンゲルに添加して、シリコーンゲルの耐熱性を高める方策がある。しかし、シリコーンゲル単体では十分な耐熱性を有するものであっても、200℃以上の高温時においては、IGBTパワー半導体モジュールの構成部材の影響によって硬化劣化が加速され、シリコーンゲル単体が本来有する耐熱性が発現しないことがある。この現象は、シリコーンゲルのベースポリマーの分子構造として最も一般的な、ポリジメチルシロキサン構造を持つシリコーンゲルに顕著に見られる。
上記理由により、シリコーンゲル単体での評価で十分な耐熱性を有する結果が得られても、シリコーンゲルをパワー半導体モジュールの製品に適用してUL1557に基いて評価する場合、加速寿命試験条件で試験を行った後に、製品規格の絶縁破壊耐性を維持できないことが起こり得る。
この問題を解決する手段としては、パワー半導体モジュールの構成部材との相互反応の影響が小さいシリコーンゲル(例えば、ベースポリマーのポリジメチルシロキサン構造の側鎖に耐熱性の高い官能基を導入して、ベースポリマー自体に耐熱性を持たせたもの)に変更する方法がある。しかし、ベースポリマー構造を変更すると、シリコーンゲルの性質が大きく変わるため、これまで問題のなかった点で意図しないデメリット(例えば、ゲル気泡の増加など)が発生する可能性がある。また、シリコーンゲルの材料費が高くなる可能性が高く、更に、新たなシリコーンゲルの材料の探索、開発等に要する時間やコストも発生し、容易に受け容れられる手段ではない。
本発明は、上記の問題を有利に解決するものであり、シリコーンゲルとパワー半導体モジュールの構成部材との相互反応の影響を抑制し、よってシリコーンゲルの劣化を抑制することができるパワー半導体モジュールを提供することを目的とする。
本発明の第1の態様のパワー半導体モジュールは、パワー半導体素子と、該パワー半導体素子が搭載される絶縁基板と、該パワー半導体素子及び該絶縁基板が収容された樹脂ケースと、該樹脂ケース内に注入されたシリコーンゲルと、該樹脂ケース内で該樹脂ケース及び該シリコーンゲルの間に設けられ、シリコーンゴム又はシリコーン樹脂よりなるシートと、を備えることを特徴とする。
本発明の第1の態様のパワー半導体モジュールによれば、シリコーンゴム又はシリコーン樹脂よりなるシートが樹脂ケース内で樹脂ケース及びシリコーンゲルの間に設けられることから、このシートが、樹脂ケースの樹脂組成物から生成される低分子分解物と、シリコーンゲルとの相互反応を抑制し、よってシリコーンゲルの硬化劣化を抑制して、ひいては半導体パワーモジュールの高温連続動作を保障し得る。
本発明のパワー半導体モジュールの一実施形態の模式的な断面図である。 実施例における針入度の測定用試料を示す模式的な断面図である。 実施例における各試料の200℃に放置した経時時間と、相対針入度との関係を示すグラフである。
以下、本発明のパワー半導体モジュールの実施形態について、図面を参照しつつ具体的に説明する。
図1に本発明のパワー半導体モジュールの一実施形態の模式的な断面図を示す。図1のパワー半導体モジュール1は、パワー半導体素子の一例としてIGBTチップ2が用いられているIGBTパワー半導体モジュールである。もっとも、本発明のパワー半導体モジュールにおいて、パワー半導体素子は、IGBTチップ2に限定されない。ダイオードチップやパワーMOSFETチップ等、他のパワー半導体チップを用いることもできる。
IGBTチップ2は、絶縁基板3上に搭載されている。図1に示す本実施形態では、パワー半導体素子としてIGBTチップ2の一個が図示されているが、2個以上のIGBTチップ2が絶縁基板3上に搭載される構成とすることもできる。また、IGBTチップ2以外の半導体素子、例えばFWD(Free Wheeling Diode)チップがIGBTチップ2と共に絶縁基板3上に搭載される構成とすることもできる。
絶縁基板3は、セラミックスよりなる絶縁層3aと、この絶縁層3aの一方の面に積層され、銅箔等よりなる回路パターンが形成されている導電層3bと、この絶縁層3aの他方の面に積層され、銅箔等よりなる導電層3cとからなる。絶縁層3aは、窒化珪素、アルミナ、窒化アルミニウム等のセラミックス材料が用いられる。
IGBTチップ2と絶縁基板3の導電層3bとは、はんだ4により接合されている。また、絶縁基板3の導電層3cに対向させて金属基板5が設けられている。この絶縁基板3の導電層3cと金属基板5とは、はんだ4により接合されている。金属基板5の周縁に、樹脂ケース6が接着剤(図示せず)により固定されている。
金属基板5の上方、かつ樹脂ケース6で囲まれた空間にIGBTチップ2及び絶縁基板3が収容されている。樹脂ケース6は、例えばポリフェニレンスルファイド(PPS)等の熱可塑性樹脂からなる。図示した樹脂ケース6は、外部取り出し用端子8がインサート成型により一体化されている。この外部取り出し用端子8とIGBTチップ2の電極とが金属ワイヤ9により電気的に接続されている。また、IGBTチップ2の別の電極と絶縁基板3における回路パターンが形成された導電層3bとが、金属ワイヤ9により電気的に接続されている。
樹脂ケース6の上端には蓋10が設けられ、樹脂ケース6内を密閉可能にしている。蓋10は、樹脂ケース6と同じ樹脂で構成されている。この樹脂ケース6内に、IGBTチップ2と絶縁基板3を覆うようにシリコーンゲル11が注入されている。シリコーンゲル11は、樹脂ケース6内に収容された絶縁基板3の沿面及び絶縁基板3上に搭載されたIGBTチップ2の絶縁保護のために用いられる。
樹脂ケース6内において当該樹脂ケース6の側面とシリコーンゲル11との間に、シリコーンゴム又はシリコーン樹脂よりなるシート12が設けられている。
発明者は、シリコーンゲル11の硬化劣化の原因を鋭意検討し、その結果、パワー半導体モジュール1の構成部材の中で、樹脂ケース6に用いられる樹脂材が、シリコーンゲル11の硬化劣化に影響することを突き止めた。また、従来のIGBTパワー半導体モジュールにおいては、200℃以上の高温下に放置することで、樹脂ケース6に用いられる樹脂材から生成した低分子分解物のR−O・(ラジカル)が劣化加速成分となって、シリコーンゲル11のベースポリマーのジメチル基の水素を引き抜き、−CH・(ラジカル)が生成され、この−CH・(ラジカル)同士の結合により架橋が誘引され、シリコーンゲル11の硬化劣化を加速されることが判明した。
したがって、シリコーンゲル11の硬化劣化を抑制する一つの方策としては、樹脂ケース6を組み立て前に加熱(予備加熱)することにより、組み立て後での上記低分子分解物の発生を抑制することが考えられる。しかし、この予備加熱の方策はシリコーンゲル11の硬化劣化の観点では有効であるが、樹脂ケース6の樹脂材そのものの劣化(例えば、強度劣化や絶縁性劣化)を誘発してしまう。また、予備加熱時の温度が、パワー半導体モジュールの加速寿命試験の温度以下では、当該加速寿命試験時に低分子分解物が発生するのを抑制できないため好ましくない。
本実施形態のパワー半導体モジュール1は、樹脂ケース6内において当該樹脂ケース6の側面とシリコーンゲル11との間に、シリコーンゴム又はシリコーン樹脂よりなるシート12が設けられている。シート12が設けられることにより、樹脂ケース6の樹脂材から樹脂ケース6内に放出される酸素ラジカルの発生を抑制する構造とすることができる。
シート12は、樹脂ケース6内において当該樹脂ケース6の側面とシリコーンゲル11とが直接的に接触しないように、樹脂ケース6の側面に設けられる。樹脂ケース6とシリコーンゲル11の間に両者が接触しないようシート12を挟むことにより、樹脂ケース6の樹脂材とシリコーンゲル11との相互反応を抑制して、シリコーンゲル11の硬化劣化を抑制する。これに対して、特許文献1〜3に記載されたパワー半導体モジュールは、樹脂ケース内において当該樹脂ケースの側面に、本実施形態のパワー半導体モジュール1におけるシート12が設けられていないので、樹脂ケースの樹脂材から酸素ラジカルが発生し、樹脂ケースの樹脂材とシリコーンゲルとが相互反応し得る。よって、特許文献1〜3に記載されたパワー半導体モジュールは、シリコーンゲルの硬化劣化の抑制は不十分であった。
シート12は、シリコーンゴム又はシリコーン樹脂よりなる。シリコーンゴム又はシリコーン樹脂は、柔軟性があり、樹脂ケース6の内部側面を覆う効果が高く、かつ、接触するシリコーンゲルとの間に隙間が形成し難いためである。シート12としてエポキシ樹脂等のリジッドな樹脂を用いると、樹脂に含まれる硬化剤がシリコーンゲルへ浸透して絶縁性が低下したり、シリコーンゲル11との間に隙間が形成したりする場合があり、好ましくない。
樹脂ケース6は、シリコーンゴム又はシリコーン樹脂よりなるシート12が形成される側面が、端子8や、必要に応じて樹脂ケース6の材料で形成された梁等を有しているので、必ずしも平坦ではない。したがって、複雑な形状を有する樹脂ケース6の側面に密着するように、好ましくは付加硬化型のシリコーンゴム(例えば、モメンティブ・パフォーマンス・マテリアルズ社製 TSE325等)等を用いてシート12を形成するとよい。
シリコーンゲル11は、ベースポリマーがポリジメチルシロキサン構造を主骨格とするものが好ましい。ポリジメチルシロキサン構造を主骨格とするシリコーンゲルは、パワー半導体モジュール1の樹脂ケース6内に注入、充填されるシリコーンゲル11として一般的であるためである。
シリコーンゲル11は、硬化後の針入度がJIS K2220準拠で20〜120(1/10mm)であることが好ましい。針入度が20に満たないと金属ワイヤ9の材料、線径にもよるが、金属ワイヤ9が断線し易くなり、信頼性を確保するのが難しくなる。また、針入度が120を超えると形状安定性に劣り、また、機械的強度が低下するのでクラックが発生し易くなってしまう。
シリコーンゴム又はシリコーン樹脂よりなるシート12は、シリコーンゲル11と接触する部分の樹脂ケース6の全面を欠陥なく被覆するために、0.5mm以上の厚さであることが好ましい。また、シリコーンゴム又はシリコーン樹脂よりなるシート12は、シリコーンゲル11の役割、すなわち、絶縁性や金属ワイヤ9の応力緩和等を妨げないように、樹脂ケース6内において絶縁基板3の端部やIGBTチップ2や金属ワイヤ9に接触しないような厚さを上限とすることが望ましい。
シリコーンゴム又はシリコーン樹脂よりなるシート12は、JIS K6253準拠のA硬度で38以下であることが望ましい。硬度がこの範囲であると、シート12とシリコーンゲル11との隙間を生じさせないようにできる。
シリコーンゴム又はシリコーン樹脂よりなるシート12は、好ましくは、樹脂ケース6の側面に貼り合わさられるか、又は樹脂ケース6の側面に塗布された後に硬化されることにより、樹脂ケース6の側面に密着して形成される。もっとも、樹脂ケース6とシリコーンゲル11とが非接触になるような他の態様を排除するものではない。
シリコーンゴム又はシリコーン樹脂よりなるシート12の材料は、以下に述べる実施例で示される材料に限定されない。シリコーンゲル11が注入される樹脂ケース6の内側の側面に貼り合わせ、又は塗布、硬化させることによりシートとして形成することが可能であれば、公知のいかなる材料も使用できる。
以下に示す実施例及び比較例では、パワー半導体モジュールを高温保持して、シリコーンゲルの劣化加速条件下における当該シリコーンゲルの硬化劣化の程度を定量評価するために、シリコーンゲルの硬さと高い相関のある針入度の測定を行った。測定結果の評価は、針入度半減期、すなわち、硬さが倍になる時間を指標とした。なお、パワー半導体モジュールの製品では、針入度の測定が困難であるため、図2に示す試料を用いて針入度の測定を行い、効果の検証を行った。
図2に試料20を断面図で示す。図2において、試料20は、パワー半導体モジュールの樹脂ケースに用いられる材料と同じ材料からなる樹脂板21(長辺15mm、短辺10mm、厚さ5mm)と、この樹脂板21の全面にわたって覆われたシリコーンゴムシート22と、この樹脂板21及びシリコーンゴムシート22を収容するガラスシャーレ23(内径90mm)と、このガラスシャーレ23内に注入されるシリコーンゲル24とからなる。
本実施例では、樹脂板21の材料として東レ株式会社製PPS樹脂A310Mを用い、この樹脂板21の全面に、シリコーンゴムシート22の材料としてモメンティブ・パフォーマンス・マテリアルズ社製TSE325(付加硬化型シリコーンゴム)を塗布・硬化させた。この際、複数の樹脂板21に対して、塗布量を種々に変更することにより、シリコーンゴムシート22の膜厚を種々に変更した複数のシリコーンゴムシート22を用意した。各シリコーンゴムシート22の硬度は、JIS K6253準拠のA硬度で12であった。
表面にシリコーンゴムシート22が形成された樹脂板21をガラスシャーレ23に入れた。このガラスシャーレ23内に、シリコーンゲル24としてモメンティブ・パフォーマンス・マテリアルズ社製TSE3051SKを40cm充填し、0.2気圧以下で3分間、真空脱泡し、100℃の熱風乾燥機中で60分間加熱して硬化させ、試料とした。試料のシリコーンゲル24は、針入度が、JIS K2220に準拠した針入度で65(1/10mm)であった。
各実施例における樹脂板21の全面に形成したシリコーンゴムシート22の種類及び厚さは、以下のとおりである。
(実施例1)
モメンティブ・パフォーマンス・マテリアルズ社製TSE325(付加硬化型シリコーンゴム)を厚さ3.0mmで形成した。
(実施例2)
モメンティブ・パフォーマンス・マテリアルズ社製TSE325(付加硬化型シリコーンゴム)を厚さ1.5mmで形成した。
(実施例3)
モメンティブ・パフォーマンス・マテリアルズ社製TSE325(付加硬化型シリコーンゴム)を厚さ1.0mmで形成した。
(実施例4)
モメンティブ・パフォーマンス・マテリアルズ社製TSE325(付加硬化型シリコーンゴム)を厚さ0.5mmで形成した。
(実施例5)
モメンティブ・パフォーマンス・マテリアルズ社製TSE325(付加硬化型シリコーンゴム)を厚さ0.3mmで形成した。
(実施例6)
モメンティブ・パフォーマンス・マテリアルズ社製TSE325(付加硬化型シリコーンゴム)を厚さ0.1mmで形成した。
(比較例1)
シリコーンゴムを塗布・硬化しなかった。すなわち、シリコーンゴムシートの厚さは0mmであった。
実施例及び比較例の試料は、200℃の熱風乾燥機中に放置した。各試料は所定時間毎に取り出し、室温まで冷却させた後に針入度測定を実施して針入度の経時変化を調査した。
表1に、実施例1〜6及び比較例1の評価結果を示す。表1には、参考例としてシリコーンゲル単体における針入度も示した。表1に示す通り、シリコーンゴムシート22が形成されている実施例1〜6は、シリコーンゴムシート22を有しない比較例1に比べて、針入度半減期が長くなっていて、シリコーンゴムシート22がシリコーンゲル24の硬化劣化を抑制していることが分かる。
Figure 0006171844
シリコーンゴムシート22の厚さが0.3mm以下である実施例5及び実施例6は、比較例1に対する針入度半減期が長くなる時間が少ない。これは、シリコーンゴムシート22の厚さが0.3mm以下では、樹脂板21の全面に欠陥なく被覆させることが難しく、そのため意図した効果がわずかであったものと考えられる。
シリコーンゴムシート22の厚さが0.5〜3mmである実施例1〜4は、シリコーンゲル単体とほぼ同程度の針入度半減期となり、シリコーンゲルの硬化劣化の加速を抑制することが可能であることを確認した。
図3に、各実施例、比較例の試料について、200℃に放置した経時時間と、相対針入度との関係をグラフで示す。各実施例は、比較例に比べて経時時間に対する相対針入度の低下が少なく、硬化劣化が少ないことが分かる。特にシリコーンゴムシート22の厚さが0.5〜3mmである実施例1〜4は、実施例5、6と比べても相対針入度の低下が少ない。
1 パワー半導体モジュール
2 IGBTチップ
3 絶縁基板
4 はんだ
5 金属基板
6 樹脂ケース
8 外部取り出し用金属端子
9 金属ワイヤ
10 蓋
11 シリコーンゲル
12 シート

Claims (5)

  1. パワー半導体素子と、該パワー半導体素子が搭載された絶縁基板と、該パワー半導体素子及び該絶縁基板が収容された樹脂ケースと、該樹脂ケース内に注入されたシリコーンゲルと、該樹脂ケース内で該樹脂ケース及び該シリコーンゲルの間に設けられ、シリコーンゴム又はシリコーン樹脂よりなるシートと、を備えることを特徴とするパワー半導体モジュール。
  2. 前記シリコーンゲルが、ポリジメチルシロキサン構造を主骨格とし、硬化後の針入度がJIS K2220準拠で20〜120(1/10mm)である請求項1記載のパワー半導体モジュール。
  3. 前記シリコーンゴム又はシリコーン樹脂よりなるシートが、JIS A硬度で38以下である請求項1又は2記載のパワー半導体モジュール。
  4. 前記シリコーンゴム又はシリコーン樹脂よりなるシートの厚さが0.5mm以上である請求項1記載のパワー半導体モジュール。
  5. 前記シリコーンゴム又はシリコーン樹脂よりなるシートが、前記樹脂ケースの内側の側面に形成されている請求項1記載のパワー半導体モジュール。
JP2013222969A 2013-10-28 2013-10-28 パワー半導体モジュール Active JP6171844B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013222969A JP6171844B2 (ja) 2013-10-28 2013-10-28 パワー半導体モジュール
US14/512,372 US9123639B2 (en) 2013-10-28 2014-10-10 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013222969A JP6171844B2 (ja) 2013-10-28 2013-10-28 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2015088499A JP2015088499A (ja) 2015-05-07
JP6171844B2 true JP6171844B2 (ja) 2017-08-02

Family

ID=52994460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013222969A Active JP6171844B2 (ja) 2013-10-28 2013-10-28 パワー半導体モジュール

Country Status (2)

Country Link
US (1) US9123639B2 (ja)
JP (1) JP6171844B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6540326B2 (ja) * 2015-07-24 2019-07-10 富士電機株式会社 半導体装置およびその製造方法
JP6525327B2 (ja) * 2016-02-26 2019-06-05 三菱電機株式会社 パワー半導体モジュール及びその製造方法
JP6907697B2 (ja) * 2017-05-18 2021-07-21 富士電機株式会社 半導体装置および半導体装置の製造方法
US11081422B2 (en) 2019-03-14 2021-08-03 Toyota Motor Engineering & Manufacturing North America, Inc. Self-healing PDMS encapsulation and repair of power modules
WO2021176540A1 (ja) * 2020-03-03 2021-09-10 三菱電機株式会社 パワー半導体装置
CN113257744B (zh) * 2021-04-22 2022-04-15 东莞市柏尔电子科技有限公司 一种防水稳定的三极管及制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101056A (ja) 1984-10-24 1986-05-19 Hitachi Micro Comput Eng Ltd 半導体装置
JPH04109550U (ja) 1991-03-07 1992-09-22 シヤープ株式会社 電力半導体装置
JP2913247B2 (ja) 1993-08-11 1999-06-28 株式会社日立製作所 パワー半導体モジュール及び車両用インバータ装置
JP2003243610A (ja) * 2002-02-19 2003-08-29 Hitachi Ltd 絶縁型半導体装置
JP4374941B2 (ja) * 2003-08-04 2009-12-02 三菱電機株式会社 インバータ装置

Also Published As

Publication number Publication date
JP2015088499A (ja) 2015-05-07
US20150115428A1 (en) 2015-04-30
US9123639B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
JP6171844B2 (ja) パワー半導体モジュール
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
US10461045B2 (en) Power semiconductor device
KR101349619B1 (ko) 반도체 장치의 제조방법 및 이로부터 제조한 반도체 장치
JP5101788B2 (ja) 半導体装置の製造方法および半導体装置
US10134654B2 (en) Double-encapsulated power semiconductor module and method for producing the same
JP6526229B2 (ja) パワーモジュール
JP2009252838A (ja) 半導体装置
JP2015046476A (ja) 電力用半導体装置およびその製造方法
JP2017028159A (ja) 半導体装置およびその製造方法
JP2016181536A (ja) パワー半導体装置
KR20170124558A (ko) 프라이머 조성물, 접착 방법 및 전기·전자 부품
CN106147238B (zh) 密封材料用有机硅树脂组合物及使用该组合物的功率半导体模块
JP6525327B2 (ja) パワー半導体モジュール及びその製造方法
JP5892796B2 (ja) 高圧モジュール
JP6381453B2 (ja) 半導体装置
JP7454129B2 (ja) 半導体装置
Seldrum et al. Silicone gels for continuous operation up to 200 C in power modules
JP4374941B2 (ja) インバータ装置
JP3903850B2 (ja) インバーターモジュール
JP6916997B2 (ja) 半導体装置
JP6907697B2 (ja) 半導体装置および半導体装置の製造方法
US20220115284A1 (en) Semiconductor module
JP7378333B2 (ja) パワー半導体モジュール
JP6314416B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170619

R150 Certificate of patent or registration of utility model

Ref document number: 6171844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250