JP6163992B2 - Temperature sensor circuit - Google Patents
Temperature sensor circuit Download PDFInfo
- Publication number
- JP6163992B2 JP6163992B2 JP2013192197A JP2013192197A JP6163992B2 JP 6163992 B2 JP6163992 B2 JP 6163992B2 JP 2013192197 A JP2013192197 A JP 2013192197A JP 2013192197 A JP2013192197 A JP 2013192197A JP 6163992 B2 JP6163992 B2 JP 6163992B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature
- delay
- inverter
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本明細書で開示される技術は、温度センサ回路に関する。本明細書で開示される技術は特に、ＩＣ化に適した温度センサ回路に関する。 The technology disclosed in this specification relates to a temperature sensor circuit. The technology disclosed in this specification particularly relates to a temperature sensor circuit suitable for integration into an IC.
発振回路から出力されるクロック信号のパルス幅は、温度に対して変動する温度依存特性を有していることが多い。この温度依存特性を利用して温度を測定する温度センサ回路が開発されており、その一例が特許文献１及び２に開示されている。 The pulse width of the clock signal output from the oscillation circuit often has a temperature-dependent characteristic that varies with temperature. A temperature sensor circuit that measures temperature using this temperature-dependent characteristic has been developed, and examples thereof are disclosed in Patent Documents 1 and 2.
この種の温度センサ回路は、２つの発振回路を備えており、一方の発振回路からは温度依存クロック信号が生成され、他方の発振回路からは温度に依存しない基準クロック信号が生成される。この種の温度センサ回路では、基準クロック信号を用いて温度依存クロック信号のパルス幅の変動を計測し、温度情報を得ることを特徴としている。 This type of temperature sensor circuit includes two oscillation circuits. One oscillation circuit generates a temperature-dependent clock signal, and the other oscillation circuit generates a temperature-independent reference clock signal. This type of temperature sensor circuit is characterized in that temperature information is obtained by measuring fluctuations in the pulse width of a temperature-dependent clock signal using a reference clock signal.
上記したように、この種の温度センサ回路では、温度依存特性を有しない高精度な基準クロック信号を必要とする。しかしながら、実際には、プロセスバラツキの影響によって、高精度な基準クロック信号を生成することは難しい。基準クロック信号を用いないで温度情報を得ることが可能な温度センサ回路が必要とされている。 As described above, this type of temperature sensor circuit requires a highly accurate reference clock signal that does not have temperature dependent characteristics. However, in practice, it is difficult to generate a highly accurate reference clock signal due to the influence of process variations. There is a need for a temperature sensor circuit that can obtain temperature information without using a reference clock signal.
本明細書で開示される温度センサ回路は、発振回路、遅延回路、遅延時間計測回路及び電圧調整回路を備える。発振回路は、ＣＭＯＳインバータの複数個がリング状に接続されているリングオシレータを有しており、クロック信号を生成する。遅延回路は、ＣＭＯＳインバータの複数個が直列に接続されているインバータチェーンを有しており、クロック信号を利用して遅延信号を生成する。遅延時間計測回路は、遅延信号の遅延時間をクロック信号のクロック数に基づいて計測する。電圧調整回路は、リングオシレータの電源端子とインバータチェーンの電源端子の少なくともいずれか一方に接続されている。本明細書で開示される温度センサ回路では、クロック信号の周期の温度に対する温度依存特性と遅延信号の遅延時間の温度に対する温度依存特性の相違に基づいて、遅延時間計測回路で計測されるクロック数が温度に対して変動するように構成されている。さらに、本明細書で開示される温度センサ回路では、電圧調整回路が、温度に基づいて調整された電圧をリングオシレータの電源端子及び／又はインバータチェーンの電源端子に提供するように構成されている。 The temperature sensor circuit disclosed in this specification includes an oscillation circuit, a delay circuit, a delay time measurement circuit, and a voltage adjustment circuit. The oscillation circuit includes a ring oscillator in which a plurality of CMOS inverters are connected in a ring shape, and generates a clock signal. The delay circuit has an inverter chain in which a plurality of CMOS inverters are connected in series, and generates a delay signal using a clock signal. The delay time measuring circuit measures the delay time of the delay signal based on the number of clocks of the clock signal. The voltage adjustment circuit is connected to at least one of the power supply terminal of the ring oscillator and the power supply terminal of the inverter chain. In the temperature sensor circuit disclosed in this specification, the number of clocks measured by the delay time measurement circuit based on the difference between the temperature dependency characteristic with respect to the temperature of the clock signal period and the temperature dependency characteristic with respect to the temperature of the delay time of the delay signal. Is configured to vary with temperature. Further, in the temperature sensor circuit disclosed herein, the voltage adjustment circuit is configured to provide a voltage adjusted based on temperature to the power terminal of the ring oscillator and / or the power terminal of the inverter chain. .
上記温度センサ回路では、クロック信号の周期と遅延信号の遅延時間の温度依存特性の相違を利用することを特徴としている。このため、温度依存特性を有するクロック信号を用いて遅延信号の遅延時間を計測したとしても、計測されるクロック数は温度に依存して変動することができるので、そのクロック数から温度情報が得られる。上記温度センサ回路によると、温度依存特性を有しない高精度な基準クロック信号を用いないで温度情報を得ることができる。さらに、上記温度センサ回路では、電圧調整回路が設けられているので、高温範囲においても正確な温度情報を得ることができる。 The temperature sensor circuit is characterized by utilizing the difference in the temperature dependence characteristics of the clock signal cycle and the delay time of the delay signal. For this reason, even if the delay time of the delay signal is measured using a clock signal having temperature dependent characteristics, the number of clocks to be measured can vary depending on the temperature, so temperature information can be obtained from the number of clocks. It is done. According to the temperature sensor circuit, temperature information can be obtained without using a highly accurate reference clock signal that does not have temperature dependent characteristics. Further, since the voltage sensor circuit is provided in the temperature sensor circuit, accurate temperature information can be obtained even in a high temperature range.
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。 The technical features disclosed in this specification will be summarized below. The items described below have technical usefulness independently.
（特徴１）温度センサ回路の一実施形態は、発振回路、遅延回路、遅延時間計測回路及び電圧調整回路を備えていてもよい。発振回路は、ＣＭＯＳインバータの複数個がリング状に接続されているリングオシレータを有しており、クロック信号を生成するものである。クロック信号の周期は、温度に対して変動してもよい。クロック信号の周期は、温度に対して増加する正の温度依存特性を有していてもよく、温度に対して減少する負の温度依存特性を有していてもよい。遅延回路は、ＣＭＯＳインバータの複数個が直列に接続されているインバータチェーンを有しており、クロック信号を利用して遅延信号を生成するものである。ここで、「クロック信号を利用して」とは、クロック信号を直接的に遅延させて遅延信号を生成してもよく、クロック信号を起源とする信号を遅延させて遅延信号を生成してもよい。後者の例には、クロック信号を低周波化させた低周波信号を遅延させて遅延信号を生成する例が含まれる。遅延信号の遅延時間も、温度に対して変動してもよい。遅延信号の遅延時間は、温度に対して増加する正の温度依存特性を有していてもよく、温度に対して減少する負の温度依存特性を有していてもよい。なお、クロック信号の周期が正の温度依存特性を有する場合、遅延信号の遅延時間が正の温度依存特性を有しているのが望ましい。なお、この実施形態では、発振回路と遅延回路の双方がＣＭＯＳ（Complementary Metal Oxide Semiconductor）で構成することができるので、１チップ化が容易である。遅延時間計測回路は、遅延信号の遅延時間をクロック信号のクロック数に基づいて計測するものである。遅延時間計測回路は、アナログ回路を利用して遅延時間を計測してもよく、デジタル回路を利用して遅延時間を計測してもよい。遅延時間計測回路は、回路構成の簡単化、小サイズ化のためには、デジタル回路を利用するのが望ましい。クロック信号の周期の温度依存特性と遅延信号の遅延時間の温度依存特性が異なっている。電圧調整回路は、リングオシレータの電源端子とインバータチェーンの電源端子の少なくともいずれか一方に接続されている。電圧調整回路は、温度に基づいて調整された電圧をリングオシレータの電源端子及び／又はインバータチェーンの電源端子に提供する。電圧調整回路は、温度特性を有しており、高温範囲において、ＣＭＯＳインバータの遅延時間の温度に対する変化率を調整可能に構成されている。電圧調整回路の一例には、ダイオード（ダイオード接続したトランジスタを含む）、抵抗体、ＭＯＳトランジスタ、又はそれらの組合せが含まれる。 (Feature 1) One embodiment of the temperature sensor circuit may include an oscillation circuit, a delay circuit, a delay time measurement circuit, and a voltage adjustment circuit. The oscillation circuit has a ring oscillator in which a plurality of CMOS inverters are connected in a ring shape, and generates a clock signal. The period of the clock signal may vary with temperature. The period of the clock signal may have a positive temperature-dependent characteristic that increases with temperature, or may have a negative temperature-dependent characteristic that decreases with temperature. The delay circuit has an inverter chain in which a plurality of CMOS inverters are connected in series, and generates a delay signal using a clock signal. Here, “using a clock signal” means that a delay signal may be generated by directly delaying the clock signal, or a delay signal may be generated by delaying a signal originating from the clock signal. Good. The latter example includes an example in which a delay signal is generated by delaying a low-frequency signal obtained by lowering the frequency of a clock signal. The delay time of the delay signal may also vary with temperature. The delay time of the delay signal may have a positive temperature-dependent characteristic that increases with temperature, or may have a negative temperature-dependent characteristic that decreases with temperature. When the clock signal cycle has a positive temperature dependency characteristic, it is desirable that the delay time of the delay signal has a positive temperature dependency characteristic. In this embodiment, since both the oscillation circuit and the delay circuit can be constituted by CMOS (Complementary Metal Oxide Semiconductor), it is easy to make one chip. The delay time measuring circuit measures the delay time of the delay signal based on the number of clocks of the clock signal. The delay time measuring circuit may measure the delay time using an analog circuit, or may measure the delay time using a digital circuit. The delay time measuring circuit is desirably a digital circuit for simplifying the circuit configuration and reducing the size. The temperature dependency characteristic of the period of the clock signal is different from the temperature dependency characteristic of the delay time of the delay signal. The voltage adjustment circuit is connected to at least one of the power supply terminal of the ring oscillator and the power supply terminal of the inverter chain. The voltage adjustment circuit provides a voltage adjusted based on the temperature to the power supply terminal of the ring oscillator and / or the power supply terminal of the inverter chain. The voltage adjustment circuit has temperature characteristics, and is configured to be able to adjust the rate of change of the delay time of the CMOS inverter with respect to temperature in a high temperature range. An example of the voltage adjustment circuit includes a diode (including a diode-connected transistor), a resistor, a MOS transistor, or a combination thereof.
（特徴２）インバータチェーンのＣＭＯＳインバータを構成する電界効果型トランジスタのゲート長が、リングオシレータのＣＭＯＳインバータを構成する電界効果型トランジスタのゲート長よりも長くてよい。この場合、電圧調整回路は、インバータチェーンの電源端子に接続されていてもよい。ゲート長について上記関係が成立していると、温度センサ回路の出力が正の温度依存性を有することができる。ところが、上記関係を成立させるために、インバータチェーンのＣＭＯＳインバータを構成する電界効果型トランジスタのゲート長を長く設定すると、インバータチェーンのＣＭＯＳインバータの動作電流が小さくなる。このため、インバータチェーンのＣＭＯＳインバータが寄生ダイオードのリーク電流の影響を受け易くなる。このようなインバータチェーンのＣＭＯＳインバータの温度に対する遅延時間の変化率の線形性が崩れることが本願明細書において確認されている。したがって、遅延時間の変化率の線形性が崩れるＣＭＯＳインバータに対して電圧調整回路を設けることで、遅延時間の変化率の線形性の崩れを改善することができ、正確な温度情報を取得可能な温度センサ回路が実現される。 (Feature 2) The gate length of the field effect transistor constituting the CMOS inverter of the inverter chain may be longer than the gate length of the field effect transistor constituting the CMOS inverter of the ring oscillator. In this case, the voltage adjustment circuit may be connected to the power supply terminal of the inverter chain. When the above relationship is established for the gate length, the output of the temperature sensor circuit can have a positive temperature dependency. However, if the gate length of the field effect transistor constituting the CMOS inverter of the inverter chain is set long in order to establish the above relationship, the operating current of the CMOS inverter of the inverter chain becomes small. For this reason, the CMOS inverter in the inverter chain is easily affected by the leakage current of the parasitic diode. It has been confirmed in the present specification that the linearity of the change rate of the delay time with respect to the temperature of the CMOS inverter of such an inverter chain is broken. Therefore, by providing a voltage adjustment circuit for a CMOS inverter in which the linearity of the rate of change in the delay time is lost, the linearity in the rate of change in the delay time can be improved, and accurate temperature information can be acquired. A temperature sensor circuit is realized.
（特徴３）ＣＭＯＳインバータを構成するｐ型の電界効果型トランジスタのゲート幅が、インバータチェーンのＣＭＯＳインバータを構成するｎ型の電界効果型トランジスタのゲート幅よりも長くてよい。この場合、電圧調整回路は、温度に対する変化率が温度上昇に依存して低下する電圧をインバータチェーンの電源端子に提供するように構成されていてもよい。具体的には、電圧調整回路は、ダイオード（ダイオード接続したトランジスタを含む）、抵抗体、又はそれらの組合せであってもよい。ここで、電圧調整回路が提供する電圧の温度に対する変化率は、低温から高温までの全温度範囲において温度上昇に依存して低下してもよく、あるいは、特定の温度範囲において温度上昇に依存して低下してもよい。この実施形態によると、インバータチェーンにおいて、温度に対する遅延時間の変化率が線形性を有することができる。 (Feature 3) The gate width of the p-type field effect transistor constituting the CMOS inverter may be longer than the gate width of the n-type field effect transistor constituting the CMOS inverter of the inverter chain. In this case, the voltage adjustment circuit may be configured to provide a voltage at which the rate of change with respect to the temperature decreases depending on the temperature increase to the power supply terminal of the inverter chain. Specifically, the voltage adjustment circuit may be a diode (including a diode-connected transistor), a resistor, or a combination thereof. Here, the rate of change of the voltage provided by the voltage regulator circuit with respect to temperature may decrease depending on the temperature increase in the entire temperature range from low temperature to high temperature, or may depend on the temperature increase in a specific temperature range. May be reduced. According to this embodiment, in the inverter chain, the rate of change of delay time with respect to temperature can have linearity.
（特徴４）リングオシレータのＣＭＯＳインバータを構成する電界効果型トランジスタとインバータチェーンのＣＭＯＳインバータを構成する電界効果型トランジスタが、異なるチャネル長変調効果を有するように構成されていてもよい。この実施形態によると、チャネル長変調効果の相違によって、リングオシレータの温度依存特性とインバータチェーンの温度依存特性が異なるものとなる。すなわち、リングオシレータで生成されるクロック信号の周期の温度依存特性とインバータチェーンで生成される遅延信号の遅延時間の温度依存特性が異なることとなる。この実施形態では、リングオシレータとインバータチェーンの双方のＣＭＯＳインバータを構成する電界効果型トランジスタのチャネルのレイアウトを調整するだけで、異なる温度依存特性のクロック信号と遅延信号を生成することができる。 (Feature 4) The field effect transistor constituting the CMOS inverter of the ring oscillator and the field effect transistor constituting the CMOS inverter of the inverter chain may be configured to have different channel length modulation effects. According to this embodiment, the temperature dependency characteristic of the ring oscillator and the temperature dependency characteristic of the inverter chain are different due to the difference in the channel length modulation effect. That is, the temperature dependence characteristic of the period of the clock signal generated by the ring oscillator is different from the temperature dependence characteristic of the delay time of the delay signal generated by the inverter chain. In this embodiment, it is possible to generate a clock signal and a delay signal having different temperature-dependent characteristics only by adjusting the channel layout of the field effect transistor constituting the CMOS inverter of both the ring oscillator and the inverter chain.
（特徴５）温度センサ回路は、クロック信号を低い周波数に変換した低周波信号を生成し、遅延回路に提供する分周回路をさらに備えていてもよい。この実施形態では、遅延時間が、低周波信号の立ち上がりと遅延信号の立ち上がりの時間差とすることができる。 (Feature 5) The temperature sensor circuit may further include a frequency dividing circuit that generates a low frequency signal obtained by converting the clock signal into a low frequency and provides the low frequency signal to the delay circuit. In this embodiment, the delay time can be the time difference between the rise of the low frequency signal and the rise of the delay signal.
（特徴６）分周回路は、複数段のバイナリカウンタを有していてもよい。この場合、遅延時間計測回路は、バイナリカウンタのカウント値を記憶可能に構成されている記憶装置を有していてもよい。さらに、記憶装置は、遅延回路の出力の立ち上がりに応答して、バイナリカウンタのカウント値を記憶してもよい。この実施形態によると、遅延時間の遅延時間において、バイナリカウンタがカウントしたクロック数が記憶装置に記憶される。また、バイナリカウンタの最上位ビットによって、記憶装置に記憶されるクロック数がリセットされるのが望ましい。 (Characteristic 6) The frequency dividing circuit may include a plurality of stages of binary counters. In this case, the delay time measuring circuit may have a storage device configured to be able to store the count value of the binary counter. Further, the storage device may store the count value of the binary counter in response to the rise of the output of the delay circuit. According to this embodiment, the number of clocks counted by the binary counter in the delay time is stored in the storage device. Further, it is desirable that the number of clocks stored in the storage device is reset by the most significant bit of the binary counter.
図１に示されるように、温度センサ回路１は、１チップ化された回路であり、発振回路２と分周回路３と遅延回路４と遅延時間計測回路５とを備えている。発振回路２は、クロック信号ＣＬＫを生成するように構成されている。クロック信号ＣＬＫは、例えばデューティー比が５０％の矩形波である。分周回路３は、クロック信号ＣＬＫを低い周波数の低周波信号Ｓ１に変換するように構成されている。分周回路３は、例えばクロック信号ＣＬＫの周波数を１／１０２４倍又は１／２０４８倍に低周波化する。遅延回路４は、低周波信号Ｓ１を遅延させた遅延信号Ｓ２を生成するように構成されている。遅延時間計測回路５は、低周波信号Ｓ１と遅延信号Ｓ２の時間差（遅延信号Ｓ２の遅延時間に相当する）をクロック信号ＣＬＫのクロック数に基づいて計測するように構成されている。また、遅延時間計測回路５は、その計測されたクロック数をデジタルの温度情報Ｄoutに変換して出力するように構成されている。 As shown in FIG. 1, the temperature sensor circuit 1 is a one-chip circuit, and includes an oscillation circuit 2, a frequency dividing circuit 3, a delay circuit 4, and a delay time measuring circuit 5. The oscillation circuit 2 is configured to generate a clock signal CLK. The clock signal CLK is a rectangular wave with a duty ratio of 50%, for example. The frequency dividing circuit 3 is configured to convert the clock signal CLK into a low frequency signal S1 having a low frequency. For example, the frequency dividing circuit 3 reduces the frequency of the clock signal CLK to 1/1024 times or 1/2048 times. The delay circuit 4 is configured to generate a delay signal S2 obtained by delaying the low frequency signal S1. The delay time measuring circuit 5 is configured to measure the time difference between the low frequency signal S1 and the delay signal S2 (corresponding to the delay time of the delay signal S2) based on the number of clocks of the clock signal CLK. The delay time measuring circuit 5 is configured to convert the measured number of clocks into digital temperature information Dout and output it.
図２に示されるように、発振回路２は、第１インバータＩＮＶ１の複数個がリング状に接続されたリングオシレータで構成されている。リングオシレータは、例えば１１段の第１インバータＩＮＶ１を有している。 As shown in FIG. 2, the oscillation circuit 2 is composed of a ring oscillator in which a plurality of first inverters INV1 are connected in a ring shape. The ring oscillator has, for example, an 11-stage first inverter INV1.
図３に示されるように、遅延回路４は、第２インバータＩＮＶ２の複数個が直列に接続されたインバータチェーンで構成されている。インバータチェーンは、例えば５０段の第２インバータＩＮＶ２を有している。 As shown in FIG. 3, the delay circuit 4 is composed of an inverter chain in which a plurality of second inverters INV2 are connected in series. The inverter chain has, for example, a 50-stage second inverter INV2.
図４に示されるように、リングオシレータの第１インバータＩＮＶ１とインバータチェーンの第２インバータＩＮＶ２はいずれも、正電源ライン（Ｖｄｄライン）と負電源ライン（Ｖｓｓ）の間に直列に接続された第１トランジスタＴｒ１と第２トランジスタＴｒ２を有するＣＭＯＳを備えている。第１トランジスタＴｒ１は、ｐ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、ドレインがＶｄｄラインに接続されており、ソースが第２トランジスタＴｒ２のドレインに接続されている。第２トランジスタＴｒ２は、ｎ型のＭＯＳＦＥＴであり、ドレインが第１トランジスタＴｒ１のソースに接続されており、ソースが負電源ラインＶｓｓに接続されている。第１トランジスタＴｒ１と第２トランジスタＴｒ２の接続点が、次段のＣＭＯＳインバータを構成するトランジスタのゲートに接続されている。なお、第１寄生ダイオードＤ１及び第２寄生ダイオードＤ２については、後述する高温範囲の対策の説明において詳細する。 As shown in FIG. 4, the first inverter INV1 of the ring oscillator and the second inverter INV2 of the inverter chain are both connected in series between the positive power supply line (Vdd line) and the negative power supply line (Vss). A CMOS having one transistor Tr1 and a second transistor Tr2 is provided. The first transistor Tr1 is a p-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), the drain is connected to the Vdd line, and the source is connected to the drain of the second transistor Tr2. The second transistor Tr2 is an n-type MOSFET, the drain is connected to the source of the first transistor Tr1, and the source is connected to the negative power supply line Vss. The connection point between the first transistor Tr1 and the second transistor Tr2 is connected to the gate of the transistor constituting the next stage CMOS inverter. The first parasitic diode D1 and the second parasitic diode D2 will be described in detail in the description of measures for the high temperature range described later.
本実施例では、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２によるチャネル長変調効果とインバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２によるチャネル長変調効果が異なるように構成されていることを特徴としている。具体的には、ゲート幅を一定としたときに、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２のゲート長が、インバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２のゲート長よりも短く構成されている。なお、この例では、第１インバータＩＮＶ１の第１トランジスタＴｒ１のゲート長が第２インバータＩＮＶ２の第１トランジスタＴｒ１のゲート長よりも短く、さらに、第１インバータＩＮＶ１の第２トランジスタＴｒ２のゲート長が第２インバータＩＮＶ２の第２トランジスタＴｒ２のゲート長よりも短い。この例に代えて、第１インバータＩＮＶ１の第１トランジスタＴｒ１と第２トランジスタＴｒ２のいずれか一方のゲート長のみが短くてもよい。 In this embodiment, the channel length modulation effect by the transistors Tr1 and Tr2 constituting the first inverter INV1 of the ring oscillator is different from the channel length modulation effect by the transistors Tr1 and Tr2 constituting the second inverter INV2 of the inverter chain. It is characterized by having. Specifically, when the gate width is constant, the gate lengths of the transistors Tr1 and Tr2 constituting the first inverter INV1 of the ring oscillator are equal to the gate lengths of the transistors Tr1 and Tr2 constituting the second inverter INV2 of the inverter chain. Shorter than that. In this example, the gate length of the first transistor Tr1 of the first inverter INV1 is shorter than the gate length of the first transistor Tr1 of the second inverter INV2, and the gate length of the second transistor Tr2 of the first inverter INV1 is The gate length of the second transistor Tr2 of the second inverter INV2 is shorter. Instead of this example, only the gate length of either the first transistor Tr1 or the second transistor Tr2 of the first inverter INV1 may be short.
通常、トランジスタＴｒ１，Ｔｒ２は、低温よりも高温で動作電流が小さくなり、動作速度が低下する。このため、リングオシレータの第１インバータＩＮＶ１では、低温よりも高温で動作速度が低下するので、発振するクロック信号ＣＬＫの周期が増加する。すなわち、クロック信号ＣＬＫの周期は、温度に対して略一次関数で増加する正の温度依存特性を有している。また、インバータチェーンの第２インバータＩＮＶ２でも、低温よりも高温で動作速度が低下するので、遅延信号Ｓ２の遅延時間が増加する。すなわち、遅延信号Ｓ２の遅延時間も、温度に対して略一次関数で増加する正の温度依存特性を有している。ここで、チャネル長変調効果とは、ＩＶ特性の飽和領域における電流増加量をいう。このため、チャネル長変調効果が異なるとは、ＩＶ特性の飽和領域における電流増加量が異なることをいう。本実施例では、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２のゲート長がインバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２のゲート長よりも短いので、ＩＶ特性の飽和領域における電流増加量に関しては、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２の方がインバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２よりも大きい。このため、低温から高温に変化したときに、リングオシレータのトランジスタＴｒ１，Ｔｒ２での電流変化量は相対的に小さく、インバータチェーンのトランジスタＴｒ１，Ｔｒ２での電流変化量は相対的に大きくなる。この結果、低温から高温に変化したときに、リングオシレータの動作速度の低下量が相対的に小さく、インバータチェーンの動作速度の低下量が相対的に大きくなる。 Usually, the transistors Tr1 and Tr2 have a lower operating current at a higher temperature than a lower temperature, and the operating speed is reduced. For this reason, in the first inverter INV1 of the ring oscillator, the operation speed decreases at a temperature higher than the low temperature, and therefore the cycle of the oscillating clock signal CLK increases. That is, the cycle of the clock signal CLK has a positive temperature-dependent characteristic that increases with a substantially linear function with respect to the temperature. Also, in the second inverter INV2 of the inverter chain, the operation speed decreases at a temperature higher than the low temperature, so that the delay time of the delay signal S2 increases. That is, the delay time of the delay signal S2 also has a positive temperature dependency characteristic that increases with a substantially linear function with respect to the temperature. Here, the channel length modulation effect refers to the amount of current increase in the saturation region of the IV characteristics. For this reason, that the channel length modulation effect is different means that the amount of current increase in the saturation region of the IV characteristic is different. In this embodiment, the gate lengths of the transistors Tr1 and Tr2 constituting the first inverter INV1 of the ring oscillator are shorter than the gate lengths of the transistors Tr1 and Tr2 constituting the second inverter INV2 of the inverter chain. Regarding the current increase amount at, the transistors Tr1 and Tr2 constituting the first inverter INV1 of the ring oscillator are larger than the transistors Tr1 and Tr2 constituting the second inverter INV2 of the inverter chain. For this reason, when the temperature changes from low to high, the amount of current change in the transistors Tr1 and Tr2 of the ring oscillator is relatively small, and the amount of current change in the transistors Tr1 and Tr2 of the inverter chain is relatively large. As a result, when the temperature changes from low to high, the amount of decrease in the operating speed of the ring oscillator is relatively small, and the amount of decrease in the operating speed of the inverter chain is relatively large.
図５〜７を参照して、本実施例の温度センサ回路１の特徴を説明する。まず、図５及び図６を参照し、比較例の温度センサ回路の動作を説明する。比較例の温度センサ回路は、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２のチャネル長変調効果とインバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２のチャネル長変調効果が一致している例（第１インバータＩＮＶ１と第２インバータＩＮＶ２の双方のトランジスタＴｒ１，Ｔｒ２のゲート幅及びゲート長が一致している）である。このため、比較例では、低温から高温に変化したときに、リングオシレータの動作速度の低下量とインバータチェーンの動作速度の低下量が一致するので、リングオシレータで生成されるクロック信号ＣＬＫの温度依存特性とインバータチェーンで生成される遅延信号Ｓ２の温度依存特性が一致する。前記したように、クロック信号ＣＬＫの周期は、温度に対して略一次関数で増加する正の温度依存特性を有している。遅延信号Ｓ２の遅延時間も、温度に対して略一次関数で増加する正の温度依存特性を有している。さらに、クロック信号ＣＬＫの周期の温度に対する変化率（基準温度の周期を「１」としたときの任意温度におけるパルス幅の比）と遅延信号Ｓ２の遅延時間の温度に対する変化率（基準温度の遅延時間を「１」としたときの任意温度における遅延時間の比）が略等しい関係となっており、双方の温度依存特性が一致している。 The characteristics of the temperature sensor circuit 1 of this embodiment will be described with reference to FIGS. First, the operation of the temperature sensor circuit of the comparative example will be described with reference to FIGS. In the temperature sensor circuit of the comparative example, the channel length modulation effect of the transistors Tr1 and Tr2 constituting the first inverter INV1 of the ring oscillator matches the channel length modulation effect of the transistors Tr1 and Tr2 constituting the second inverter INV2 of the inverter chain. This is an example (the gate widths and gate lengths of the transistors Tr1 and Tr2 of both the first inverter INV1 and the second inverter INV2 match). For this reason, in the comparative example, when the temperature is changed from low temperature to high temperature, the amount of decrease in the operating speed of the ring oscillator matches the amount of decrease in the operating speed of the inverter chain, so the temperature dependence of the clock signal CLK generated by the ring oscillator The characteristics and the temperature dependence characteristics of the delay signal S2 generated by the inverter chain match. As described above, the cycle of the clock signal CLK has a positive temperature-dependent characteristic that increases with a substantially linear function with respect to the temperature. The delay time of the delay signal S2 also has a positive temperature-dependent characteristic that increases with a substantially linear function with respect to the temperature. Furthermore, the rate of change of the cycle of the clock signal CLK with respect to the temperature (ratio of the pulse width at an arbitrary temperature when the cycle of the reference temperature is “1”) and the rate of change of the delay time of the delay signal S2 with respect to the temperature (delay of the reference temperature) The ratio of the delay time at an arbitrary temperature when the time is “1”) is substantially equal, and the temperature-dependent characteristics of the two coincide.
図６Ａ，６Ｂに示されるように、遅延信号Ｓ２が正の温度依存特性を有することから、低周波信号Ｓ１と遅延信号Ｓ２の時間差（遅延信号Ｓ２の遅延時間Ｔ１，Ｔ２）は、相対的に低い温度Ｔａ（図５参照）のときよりも、相対的に高い温度Ｔｂ（図５参照）のほうが長くなる。しかしながら、クロック信号ＣＬＫのパルス幅も正の温度依存特性を有しており、また、クロック信号ＣＬＫと遅延信号Ｓ２の温度依存特性が一致していることから、相対的に低い温度Ｔａと相対的に高い温度Ｔｂのそれぞれの遅延時間Ｔ１，Ｔ２で計測されるクロック信号ＣＬＫのクロック数が同一数の５となる。このように、リングオシレータで生成されるクロック信号ＣＬＫの温度依存特性とインバータチェーンで生成される遅延信号Ｓ２の温度依存特性が一致すると、図５に示されるように、クロック信号ＣＬＫのカウント数は温度に対して変動しない。比較例では、高感度に温度を計測することが難しい。 As shown in FIGS. 6A and 6B, since the delay signal S2 has a positive temperature-dependent characteristic, the time difference between the low frequency signal S1 and the delay signal S2 (delay times T1 and T2 of the delay signal S2) is relatively The relatively high temperature Tb (see FIG. 5) is longer than that at the low temperature Ta (see FIG. 5). However, the pulse width of the clock signal CLK also has a positive temperature-dependent characteristic, and the temperature-dependent characteristics of the clock signal CLK and the delay signal S2 coincide with each other. The number of clocks of the clock signal CLK measured at the respective delay times T1 and T2 of the higher temperature Tb is the same number of 5. Thus, when the temperature dependency characteristic of the clock signal CLK generated by the ring oscillator matches the temperature dependency characteristic of the delay signal S2 generated by the inverter chain, the count number of the clock signal CLK is as shown in FIG. Does not vary with temperature. In the comparative example, it is difficult to measure temperature with high sensitivity.
一方、本実施例の温度センサ回路１では、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２のチャネル長変調効果とインバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２のチャネル長変調効果が異なっており、このため、本実施例では、低温から高温に変化したときに、リングオシレータの動作速度の低下量とインバータチェーンの動作速度の低下量が異なっており、リングオシレータで生成されるクロック信号ＣＬＫの温度依存特性とインバータチェーンで生成される遅延信号Ｓ２の温度依存特性が異なっている。前記したように、クロック信号ＣＬＫの周期は、温度に対して略一次関数で増加する正の温度依存特性を有している。遅延信号Ｓ２の遅延時間も、温度に対して略一次関数で増加する正の温度依存特性を有している。さらに、遅延信号Ｓ２の遅延時間の温度に対する変化率（基準温度の周期を「１」としたときの任意温度におけるパルス幅の比）がクロック信号ＣＬＫのパルス幅の温度に対する変化率（基準温度の遅延時間を「１」としたときの任意温度における遅延時間の比）よりも大きい関係となっており、双方の温度依存特性が異なっている。 On the other hand, in the temperature sensor circuit 1 of this embodiment, the channel length modulation effect of the transistors Tr1 and Tr2 constituting the first inverter INV1 of the ring oscillator and the channel length modulation of the transistors Tr1 and Tr2 constituting the second inverter INV2 of the inverter chain. For this reason, in this embodiment, when the temperature is changed from low to high, the amount of decrease in the operating speed of the ring oscillator and the amount of decrease in the operating speed of the inverter chain are different and are generated by the ring oscillator. The temperature dependency characteristic of the clock signal CLK differs from the temperature dependency characteristic of the delay signal S2 generated by the inverter chain. As described above, the cycle of the clock signal CLK has a positive temperature-dependent characteristic that increases with a substantially linear function with respect to the temperature. The delay time of the delay signal S2 also has a positive temperature-dependent characteristic that increases with a substantially linear function with respect to the temperature. Further, the rate of change of the delay time of the delay signal S2 with respect to the temperature (ratio of the pulse width at an arbitrary temperature when the cycle of the reference temperature is “1”) is the rate of change of the pulse width of the clock signal CLK with respect to the temperature (of the reference temperature). The relationship is larger than the delay time ratio at an arbitrary temperature when the delay time is set to “1”, and the temperature-dependent characteristics of both are different.
このため、図７Ａに示されるように、相対的に低い温度Ｔａでは、遅延信号Ｓ２の遅延時間Ｔ３で計測されるクロック信号ＣＬＫのクロック数が６である。図７Ｂに示されるように、相対的に高い温度Ｔｂでは、遅延信号Ｓ２の遅延時間Ｔ４で計測されるクロック信号ＣＬＫのクロック数が９である。このように、リングオシレータで生成されるクロック信号ＣＬＫの温度依存特性とインバータチェーンで生成される遅延信号Ｓ２の温度依存特性が相違していると、図５に示されるように、遅延時間計測回路５で計測されるクロック数が温度に対して変動する。本実施例では、クロック信号ＣＬＫの温度依存特性と遅延信号Ｓ２の温度依存特性の相違を利用して温度情報を得ることができる。 For this reason, as shown in FIG. 7A, at a relatively low temperature Ta, the number of clocks of the clock signal CLK measured at the delay time T3 of the delay signal S2 is six. As shown in FIG. 7B, at the relatively high temperature Tb, the number of clocks of the clock signal CLK measured at the delay time T4 of the delay signal S2 is nine. As described above, when the temperature dependency characteristic of the clock signal CLK generated by the ring oscillator is different from the temperature dependency characteristic of the delay signal S2 generated by the inverter chain, as shown in FIG. The number of clocks measured in 5 varies with temperature. In the present embodiment, temperature information can be obtained by utilizing the difference between the temperature dependency characteristic of the clock signal CLK and the temperature dependency characteristic of the delay signal S2.
（シミュレーション結果）
図８に、シミュレーションに用いた温度センサ回路１０の構成を示す。この温度センサ回路１０は、発振回路１２と分周回路１３と遅延回路１４と遅延時間計測回路１５とを備えている。発振回路１２は、図２及び図４で例示したように、第１インバータＩＮＶ１の１１段で構成されたリングオシレータである。分周回路１３は、ＮＡＮＤ型のＤ型フリップフロップで構成された１０ビットのバイナリカウンタである。このため、分周回路１３は、クロック信号ＣＬＫの周波数を１／１０２４倍に低周波化する。遅延回路１４は、図３及び図４で例示したように、第２インバータＩＮＶ２の５０段で構成されたインバータチェーンである。遅延時間計測回路１５は、Ｄ型フリップフロップで構成された記憶装置（１１ビット×２のラッチ回路である）を有するエンコーダである。遅延時間計測回路１５は、分周回路１３のカウンタ値を入力可能に構成されている。ここで、分周回路１３の最上位ビットは、遅延回路１４に入力するとともに、遅延時間計測回路１５の記憶装置のリセット端子にも入力している。遅延回路１４の出力は、遅延時間計測回路１５の記憶装置のセット端子に入力している。遅延時間計測回路１５の記憶装置は、セット端子に「１」が入力した時に分周回路１３のカウント値を記憶し、リセット端子に「１」が入力した時に記憶していたカウント値を消去する。
(simulation result)
FIG. 8 shows the configuration of the temperature sensor circuit 10 used for the simulation. The temperature sensor circuit 10 includes an oscillation circuit 12, a frequency divider circuit 13, a delay circuit 14, and a delay time measurement circuit 15. As illustrated in FIGS. 2 and 4, the oscillation circuit 12 is a ring oscillator including 11 stages of the first inverter INV1. The frequency dividing circuit 13 is a 10-bit binary counter composed of a NAND type D flip-flop. For this reason, the frequency dividing circuit 13 lowers the frequency of the clock signal CLK to 1/1024 times. As illustrated in FIGS. 3 and 4, the delay circuit 14 is an inverter chain including 50 stages of the second inverter INV2. The delay time measuring circuit 15 is an encoder having a storage device (11-bit × 2 latch circuit) composed of D-type flip-flops. The delay time measuring circuit 15 is configured to be able to input the counter value of the frequency dividing circuit 13. Here, the most significant bit of the frequency dividing circuit 13 is input to the delay circuit 14 and also input to the reset terminal of the storage device of the delay time measuring circuit 15. The output of the delay circuit 14 is input to the set terminal of the storage device of the delay time measurement circuit 15. The storage device of the delay time measurement circuit 15 stores the count value of the frequency divider circuit 13 when “1” is input to the set terminal, and erases the count value stored when “1” is input to the reset terminal. .
リングオシレータの第１インバータＩＮＶ１では、第１トランジスタＴｒのサイズ（Ｗ／Ｌ）が３μｍ／０．３５μｍであり、第２トランジスタＴｒ２のサイズ（Ｗ／Ｌ）が１μｍ／０．３５μｍである。今回のシミュレーションでは、インバータチェーンの第２インバータＩＮＶ２において、第１トランジスタＴｒ１と第２トランジスタＴｒ２のゲート幅Ｗを一致させ、ゲート長Ｌをパラメータとした。 In the first inverter INV1 of the ring oscillator, the size (W / L) of the first transistor Tr is 3 μm / 0.35 μm, and the size (W / L) of the second transistor Tr2 is 1 μm / 0.35 μm. In this simulation, in the second inverter INV2 of the inverter chain, the gate widths W of the first transistor Tr1 and the second transistor Tr2 are matched, and the gate length L is used as a parameter.
まず、温度センサ回路１０の動作を説明する。温度センサ回路１０では、分周回路１３の最上位ビットが「１」になる時（低周波信号Ｓ１の立ち上がり時に相当する）に、遅延時間計測回路１５の記憶装置に記憶されていたカウント値が消去される。遅延回路１４の出力が「１」になる時（遅延信号Ｓ２が立ち上がる時に相当する）に、遅延時間計測回路１５の記憶装置が分周回路１３のカウンタ値を記憶する。すなわち、低周波信号Ｓ１の立ち上がりから遅延信号Ｓ２の立ち上がりまで（遅延信号Ｓ２の遅延時間に相当する）において、分周回路１３がクロック信号ＣＬＫに応じてカウントしたクロック数を遅延時間計測回路１５が記憶する。遅延時間計測回路１５は、計測されたクロック数をデジタル出力値である温度情報Ｄoutに変換して出力する。 First, the operation of the temperature sensor circuit 10 will be described. In the temperature sensor circuit 10, the count value stored in the storage device of the delay time measuring circuit 15 when the most significant bit of the frequency dividing circuit 13 becomes “1” (corresponding to the rising edge of the low frequency signal S 1). Erased. When the output of the delay circuit 14 becomes “1” (corresponding to the time when the delay signal S2 rises), the storage device of the delay time measurement circuit 15 stores the counter value of the frequency divider circuit 13. That is, the delay time measuring circuit 15 determines the number of clocks counted by the frequency dividing circuit 13 according to the clock signal CLK from the rise of the low frequency signal S1 to the rise of the delay signal S2 (corresponding to the delay time of the delay signal S2). Remember. The delay time measuring circuit 15 converts the measured number of clocks into temperature information Dout which is a digital output value, and outputs it.
図９に、第１インバータＩＮＶ１と第２インバータＩＮＶ２のゲート長を一致させた場合のシミュレーション結果を示す。温度に対してデジタルの出力値が略一定であることが分かる。高感度に温度情報を得ることが難しい。 FIG. 9 shows a simulation result when the gate lengths of the first inverter INV1 and the second inverter INV2 are matched. It can be seen that the digital output value is substantially constant with respect to temperature. It is difficult to obtain temperature information with high sensitivity.
図１０に、第２インバータＩＮＶ２の第１トランジスタＴｒ１と第２トランジスタＴｒ２の双方のゲート長を０．３５μｍ，５μｍ，１０μｍに変えたときの結果を示す。ゲート長を大きくするほど、デジタル出力値が温度に対して大きく変動することが分かる。このように、第１インバータＩＮＶ１と第２インバータＩＮＶ２のゲート長を変えることで、第１インバータＩＮＶ１と第２インバータＩＮＶ２の温度依存特性が相違し、その相違に基づいて温度情報が得られることが分かる。 FIG. 10 shows the results when the gate lengths of both the first transistor Tr1 and the second transistor Tr2 of the second inverter INV2 are changed to 0.35 μm, 5 μm, and 10 μm. It can be seen that the greater the gate length, the greater the digital output value varies with temperature. Thus, by changing the gate lengths of the first inverter INV1 and the second inverter INV2, the temperature dependence characteristics of the first inverter INV1 and the second inverter INV2 are different, and temperature information can be obtained based on the difference. I understand.
以下、本実施例の温度センサ回路１，１０の他の特徴を列記する。
（１）本実施例の温度センサ回路１，１０は、１つの発振回路２，１２から出力されるクロック信号ＣＬＫが、直列に接続された回路要素間のラインを経由するように構成されている。例えば、従来の温度センサ回路のように、２つの発振回路から出力される温度依存クロック信号と基準クロック信号が、並列に設けられた２つのラインを経由する場合に比して、回路構成を簡単化できる。
（２）従来の温度センサ回路では、温度依存クロック信号の周波数と基準クロック信号の周波数の絶対値を利用するものであり、それぞれの周波数を正確に調整する必要がある。しかしながら、プロセスバラツキの影響により、それぞれの周波数の正確に調整することは困難である。一方、本実施例の温度センサ回路１，１０では、リングオシレータの第１インバータＩＮＶ１の温度依存特性とインバータチェーンの第２インバータＩＮＶ２の温度依存特性の相対的な差を利用するので、プロセスバラツキの影響が抑制される。
（３）また、本実施例の温度センサ回路１，１０は、全ての回路要素をデジタル回路で構成することが可能である。このため、設計が容易であること、異なる製造プロセスに柔軟に対応できること、プロセスバラツキが抑制されること、低電圧で低消費電力化に対応できること、等のメリットがある。
Hereinafter, other characteristics of the temperature sensor circuits 1 and 10 of this embodiment will be listed.
(1) The temperature sensor circuits 1 and 10 of the present embodiment are configured such that the clock signal CLK output from one oscillation circuit 2 and 12 passes through a line between circuit elements connected in series. . For example, as in the conventional temperature sensor circuit, the circuit configuration is simplified compared to the case where the temperature-dependent clock signal and the reference clock signal output from two oscillation circuits pass through two lines provided in parallel. Can be
(2) The conventional temperature sensor circuit uses the absolute value of the frequency of the temperature-dependent clock signal and the frequency of the reference clock signal, and it is necessary to adjust each frequency accurately. However, it is difficult to accurately adjust each frequency due to the influence of process variations. On the other hand, in the temperature sensor circuits 1 and 10 of the present embodiment, since the relative difference between the temperature dependency characteristic of the first inverter INV1 of the ring oscillator and the temperature dependency characteristic of the second inverter INV2 of the inverter chain is used, process variation Influence is suppressed.
(3) In the temperature sensor circuits 1 and 10 of this embodiment, all circuit elements can be configured by digital circuits. For this reason, there are merits such as easy design, flexibility in different manufacturing processes, suppression of process variations, and reduction in power consumption at a low voltage.
（高温範囲での対策）
図１１に、リングオシレータ及びインバータチェーンを構成するＣＭＯＳのインバータＩＮＶ１，ＩＮＶ２（図４参照）の断面図を模式的に示す。図１１に示されるように、ｐ型ＭＯＳＦＥＴである第１トランジスタＴｒ１ではｐ+型ソースとｎ型ウェルの間に寄生の第１寄生ダイオードＤ１が存在しており、ｎ型ＭＯＳＦＥＴである第２トランジスタＴｒ２ではｎ+型ドレインとｐ型基板の間に寄生の第２寄生ダイオードＤ２が存在している。
(Measures in high temperature range)
FIG. 11 schematically shows a cross-sectional view of CMOS inverters INV1 and INV2 (see FIG. 4) constituting the ring oscillator and the inverter chain. As shown in FIG. 11, in the first transistor Tr1 which is a p-type MOSFET, a parasitic first parasitic diode D1 exists between the p + type source and the n-type well, and the second transistor which is an n-type MOSFET. In Tr2, a parasitic second parasitic diode D2 exists between the n + -type drain and the p-type substrate.
寄生ダイオードＤ１，Ｄ２においては、高温範囲で逆方向のリーク電流が流れる。このリーク電流に起因して、リングオシレータが生成するクロック信号ＣＬＫの温度依存特性及びインバータチェーンが生成する遅延信号Ｓ２の温度依存特性については、高温範囲でその線形性が崩れることがある。 In the parasitic diodes D1 and D2, a reverse leakage current flows in a high temperature range. Due to this leakage current, the linearity of the temperature dependency characteristic of the clock signal CLK generated by the ring oscillator and the temperature dependency characteristic of the delay signal S2 generated by the inverter chain may be lost in a high temperature range.
図１２及び図１３に、インバータＩＮＶ１，ＩＮＶ２における温度と遅延時間の関係を示す。図１２の例では、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のゲート長を０．２５μｍに固定し、第２トランジスタＴｒ２のゲート幅を０．３μｍに固定し、第１トランジスタＴｒ１のゲート幅を変動させたときの結果である。図１３の例では、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のゲート長を０．２５μｍに固定し、第１トランジスタＴｒ１のゲート幅を０．９μｍに固定し、第２トランジスタＴｒ２のゲート幅を変動させたときの結果である。なお、リングオシレータは複数個の第１インバータＩＮＶ１で構成されているので、個々の第１インバータＩＮＶ１の遅延時間は、リングオシレータで生成されるクロック信号ＣＬＫの周期の温度に対する温度依存特性に影響する。同様に、インバータチェーンは複数個の第２インバータＩＮＶ２で構成されているので、個々の第２インバータＩＮＶ２の遅延時間は、インバータチェーンで生成される遅延信号Ｓ２の温度に対する温度依存特性に影響する。 12 and 13 show the relationship between the temperature and the delay time in the inverters INV1 and INV2. In the example of FIG. 12, the gate length of the first transistor Tr1 and the second transistor Tr2 is fixed to 0.25 μm, the gate width of the second transistor Tr2 is fixed to 0.3 μm, and the gate width of the first transistor Tr1 is changed. This is the result when In the example of FIG. 13, the gate length of the first transistor Tr1 and the second transistor Tr2 is fixed to 0.25 μm, the gate width of the first transistor Tr1 is fixed to 0.9 μm, and the gate width of the second transistor Tr2 is changed. This is the result when Since the ring oscillator is composed of a plurality of first inverters INV1, the delay time of each of the first inverters INV1 affects the temperature dependence characteristics with respect to the temperature of the cycle of the clock signal CLK generated by the ring oscillator. . Similarly, since the inverter chain is composed of a plurality of second inverters INV2, the delay time of each second inverter INV2 affects the temperature dependence characteristics with respect to the temperature of the delay signal S2 generated in the inverter chain.
図１２に示されるように、ｐ型ＭＯＳＦＥＴである第１トランジスタＴｒ１のゲート幅が長くなると、高温範囲において温度に対する遅延時間の線形性が崩れ、遅延時間の変化率が低温範囲よりも高温範囲で低下する傾向にある。一方、図１３に示されるように、ｎ型ＭＯＳＦＥＴである第２トランジスタＴｒ２のゲート幅が長くなると、高温範囲において温度に対する遅延時間の線形性が崩れ、遅延時間の変化率が低温範囲よりも高温範囲で増加する傾向にある。このように、インバータＩＮＶ１，ＩＮＶ２を構成する第１トランジスタＴｒ１及び第２トランジスタＴｒ２のゲートのサイズ（Ｗ／Ｌ）設計に基づいて、温度に対する遅延時間の変化率が高温範囲で低下することもあれば、増加することもある。 As shown in FIG. 12, when the gate width of the first transistor Tr1 which is a p-type MOSFET becomes longer, the linearity of the delay time with respect to the temperature is lost in the high temperature range, and the change rate of the delay time is higher in the high temperature range than in the low temperature range. It tends to decrease. On the other hand, as shown in FIG. 13, when the gate width of the second transistor Tr2 which is an n-type MOSFET becomes longer, the linearity of the delay time with respect to the temperature is lost in the high temperature range, and the change rate of the delay time is higher than that in the low temperature range. It tends to increase in range. As described above, based on the gate size (W / L) design of the first transistor Tr1 and the second transistor Tr2 constituting the inverters INV1 and INV2, the rate of change in delay time with respect to temperature may decrease in the high temperature range. In some cases, it may increase.
例えば、リングオシレータを構成する第１インバータＩＮＶ１の遅延時間の変化率が高温範囲で低下すると、リングオシレータが生成するクロック信号ＣＬＫの周期の温度に対する変化率も高温範囲で低下する。このとき、インバータチェーンを構成する第２インバータＩＮＶ２の遅延時間の変化率が高温範囲で一定又は増加すると、インバータチェーンが生成する遅延信号Ｓ２の遅延時間の変化率が高温範囲において一定又は増加する。この結果、遅延時間計測回路１５で計測されるクロック数の温度に対する変化率が低温範囲よりも高温範囲で増加し、クロック数と温度の関係の線形性が高温範囲で崩れ、正確な温度情報を得ることが困難になる。 For example, when the rate of change of the delay time of the first inverter INV1 constituting the ring oscillator is reduced in the high temperature range, the rate of change of the period of the clock signal CLK generated by the ring oscillator with respect to the temperature is also reduced in the high temperature range. At this time, when the rate of change of the delay time of the second inverter INV2 constituting the inverter chain is constant or increased in the high temperature range, the rate of change of the delay time of the delay signal S2 generated by the inverter chain is constant or increased in the high temperature range. As a result, the rate of change of the number of clocks measured by the delay time measuring circuit 15 with respect to the temperature increases in a higher temperature range than in the low temperature range, the linearity of the relationship between the clock number and the temperature collapses in the high temperature range, and accurate temperature information It becomes difficult to obtain.
あるいは、リングオシレータを構成する第１インバータＩＮＶ１の遅延時間の変化率が高温範囲で増加すると、リングオシレータが生成するクロック信号ＣＬＫの周期の温度に対する変化率も高温範囲で増加する。このとき、インバータチェーンを構成する第２インバータＩＮＶ２の遅延時間の変化率が高温範囲で一定又は低下すると、インバータチェーンが生成する遅延信号Ｓ２の遅延時間の変化率が高温範囲において一定又は低下する。この結果、遅延時間計測回路１５で計測されるクロック数の温度に対する変化率が低温範囲よりも高温範囲で低下し、クロック数と温度の関係の線形性が高温範囲で崩れ、正確な温度情報を得ることが困難になる。 Alternatively, when the change rate of the delay time of the first inverter INV1 constituting the ring oscillator increases in the high temperature range, the change rate with respect to the temperature of the cycle of the clock signal CLK generated by the ring oscillator also increases in the high temperature range. At this time, when the rate of change of the delay time of the second inverter INV2 constituting the inverter chain is constant or lowered in the high temperature range, the rate of change of the delay time of the delay signal S2 generated by the inverter chain is constant or lowered in the high temperature range. As a result, the rate of change of the number of clocks measured by the delay time measuring circuit 15 with respect to the temperature decreases in a higher temperature range than in the low temperature range, the linearity of the relationship between the clock number and the temperature collapses in the high temperature range, and accurate temperature information is obtained. It becomes difficult to obtain.
このような問題に対策する一例を図１４に示す。図１４に示されるように、発振回路２の電源端子Ｖｉｎに第１電圧調整回路１２が接続されており、遅延回路４の電源端子Ｖｉｎに第２電圧調整回路１４が接続されている。第１電圧調整回路１２は、温度に基づいて電源電圧Ｖｄｄを調整し、調整した電圧を発振回路２の電源端子Ｖｉｎに提供するように構成されている。第２電圧調整回路１４は、温度に基づいて電源電圧Ｖｄｄを調整し、調整した電圧を遅延回路４の電源端子Ｖｉｎに提供するように構成されている。ここで、第１電圧調整回路１２は、電圧調整機能を有する複数の回路素子で構成され、回路素子の各々が発振回路２のリングオシレータを構成する第１インバータＩＮＶ１の各々に対して接続されていてもよい。あるいは、第１電圧調整回路１２は、発振回路２に対して１つの回路素子で構成されていてもよい。同様に、第２電圧調整回路１４は、電圧調整機能を有する複数の回路素子で構成され、回路素子の各々が遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２の各々に対して接続されていてもよい。あるいは、第２電圧調整回路１４は、遅延回路４に対して１つの回路素子で構成されていてもよい。また、第１電圧調整回路１２及び第２電圧調整回路１４は、発振回路２及び遅延回路４と同一の温度環境に曝されるように、発振回路２及び遅延回路４が形成されているチップ内に形成されるのが望ましい。 An example of countermeasures against such problems is shown in FIG. As shown in FIG. 14, the first voltage adjustment circuit 12 is connected to the power supply terminal Vin of the oscillation circuit 2, and the second voltage adjustment circuit 14 is connected to the power supply terminal Vin of the delay circuit 4. The first voltage adjustment circuit 12 is configured to adjust the power supply voltage Vdd based on the temperature and provide the adjusted voltage to the power supply terminal Vin of the oscillation circuit 2. The second voltage adjustment circuit 14 is configured to adjust the power supply voltage Vdd based on the temperature and provide the adjusted voltage to the power supply terminal Vin of the delay circuit 4. Here, the first voltage adjustment circuit 12 is composed of a plurality of circuit elements having a voltage adjustment function, and each of the circuit elements is connected to each of the first inverters INV1 constituting the ring oscillator of the oscillation circuit 2. May be. Alternatively, the first voltage adjustment circuit 12 may be configured with one circuit element for the oscillation circuit 2. Similarly, the second voltage adjustment circuit 14 is constituted by a plurality of circuit elements having a voltage adjustment function, and each of the circuit elements is connected to each of the second inverters INV2 constituting the inverter chain of the delay circuit 4. May be. Alternatively, the second voltage adjustment circuit 14 may be configured with one circuit element for the delay circuit 4. Further, the first voltage adjustment circuit 12 and the second voltage adjustment circuit 14 are provided in the chip on which the oscillation circuit 2 and the delay circuit 4 are formed so as to be exposed to the same temperature environment as the oscillation circuit 2 and the delay circuit 4. It is desirable to be formed.
図１５に示されるように、例えば、発振回路２のリングオシレータを構成する第１インバータＩＮＶ１の遅延時間の変化率が高温範囲で増加する場合、第１電圧調整回路１２は、高温範囲の電圧降下が低温範囲の電圧降下よりも小さくなるように構成されているのが望ましい。これにより、発振回路２の電源端子Ｖｉｎに供給される電圧は、低温範囲よりも高温範囲で大きくなる。又は、第１電圧調整回路１２は、温度に対する変化率が高温範囲で増加するように調整された電圧を発振回路２の電源端子Ｖｉｎに提供するように構成されていてもよい。これらの結果、リングオシレータを構成する第１インバータＩＮＶ１の動作電流が高温範囲で補償され、第１インバータＩＮＶ１の温度に対する遅延時間の変化率が低温範囲から高温範囲まで一定となる。あるいは、発振回路２のリングオシレータを構成する第１インバータＩＮＶ１の遅延時間の変化率が高温範囲で低下する場合、第１電圧調整回路１２は、高温範囲の電圧降下が低温範囲の電圧降下よりも大きくなるように構成されているのが望ましい。これにより、発振回路２の電源端子Ｖｉｎに供給される電圧は、低温範囲よりも高温範囲で小さくなる。又は、第１電圧調整回路１２は、温度に対する変化率が高温範囲で低下するように調整された電圧を発振回路２の電源端子Ｖｉｎに提供するように構成されていてもよい。これらの結果、リングオシレータを構成する第１インバータＩＮＶ１の動作電流が高温範囲で補償され、第１インバータＩＮＶ１の温度に対する遅延時間の変化率が低温範囲から高温範囲まで一定となる。 As shown in FIG. 15, for example, when the rate of change of the delay time of the first inverter INV1 constituting the ring oscillator of the oscillation circuit 2 increases in the high temperature range, the first voltage adjustment circuit 12 causes the voltage drop in the high temperature range. Is preferably smaller than the voltage drop in the low temperature range. As a result, the voltage supplied to the power supply terminal Vin of the oscillation circuit 2 becomes larger in the high temperature range than in the low temperature range. Alternatively, the first voltage adjustment circuit 12 may be configured to provide a voltage adjusted so that the rate of change with respect to temperature increases in a high temperature range to the power supply terminal Vin of the oscillation circuit 2. As a result, the operating current of the first inverter INV1 constituting the ring oscillator is compensated in the high temperature range, and the rate of change of the delay time with respect to the temperature of the first inverter INV1 is constant from the low temperature range to the high temperature range. Alternatively, when the rate of change of the delay time of the first inverter INV1 constituting the ring oscillator of the oscillation circuit 2 decreases in the high temperature range, the first voltage adjustment circuit 12 causes the voltage drop in the high temperature range to be lower than the voltage drop in the low temperature range. It is desirable to be configured to be large. As a result, the voltage supplied to the power supply terminal Vin of the oscillation circuit 2 becomes smaller in the high temperature range than in the low temperature range. Alternatively, the first voltage adjustment circuit 12 may be configured to provide a voltage adjusted so that the rate of change with respect to temperature decreases in a high temperature range to the power supply terminal Vin of the oscillation circuit 2. As a result, the operating current of the first inverter INV1 constituting the ring oscillator is compensated in the high temperature range, and the rate of change of the delay time with respect to the temperature of the first inverter INV1 is constant from the low temperature range to the high temperature range.
また、図１６に示されるように、例えば、遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２の遅延時間の変化率が高温範囲で増加する場合、第２電圧調整回路１４は、高温範囲の電圧降下が低温範囲の電圧降下よりも小さくなるように構成されているのが望ましい。これにより、遅延回路４の電源端子Ｖｉｎに供給される電圧は、低温範囲よりも高温範囲で大きくなる。又は、第２電圧調整回路１４は、温度に対する変化率が高温範囲で増加するように調整された電圧を遅延回路４の電源端子Ｖｉｎに提供するように構成されていてもよい。これらの結果、遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２の動作電流が高温範囲で補償され、第２インバータＩＮＶ２の温度に対する遅延時間の変化率が低温範囲から高温範囲まで一定となる。あるいは、遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２の遅延時間の変化率が高温範囲で低下する場合、第２電圧調整回路１４は、高温範囲の電圧降下が低温範囲の電圧降下よりも大きくなるように構成されているのが望ましい。これにより、遅延回路４の電源端子Ｖｉｎに供給される電圧は、低温範囲よりも高温範囲で小さくなる。又は、第２電圧調整回路１４は、温度に対する変化率が高温範囲で低下するように調整された電圧を遅延回路４の電源端子Ｖｉｎに提供するように構成されていてもよい。これらの結果、遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２の動作電流が高温範囲で補償され、第２インバータＩＮＶ２の温度に対する遅延時間の変化率が低温範囲から高温範囲まで一定となる。 As shown in FIG. 16, for example, when the rate of change of the delay time of the second inverter INV2 constituting the inverter chain of the delay circuit 4 increases in the high temperature range, the second voltage adjustment circuit 14 It is desirable that the voltage drop is configured to be smaller than the voltage drop in the low temperature range. Thereby, the voltage supplied to the power supply terminal Vin of the delay circuit 4 becomes larger in the high temperature range than in the low temperature range. Alternatively, the second voltage adjustment circuit 14 may be configured to provide a voltage adjusted so that the rate of change with respect to temperature increases in a high temperature range to the power supply terminal Vin of the delay circuit 4. As a result, the operating current of the second inverter INV2 constituting the inverter chain of the delay circuit 4 is compensated in the high temperature range, and the rate of change of the delay time with respect to the temperature of the second inverter INV2 becomes constant from the low temperature range to the high temperature range. Alternatively, when the rate of change of the delay time of the second inverter INV2 constituting the inverter chain of the delay circuit 4 decreases in the high temperature range, the second voltage adjustment circuit 14 causes the voltage drop in the high temperature range to be lower than the voltage drop in the low temperature range. It is desirable to be configured to be large. As a result, the voltage supplied to the power supply terminal Vin of the delay circuit 4 becomes smaller in the high temperature range than in the low temperature range. Alternatively, the second voltage adjustment circuit 14 may be configured to provide a voltage adjusted so that the rate of change with respect to temperature decreases in a high temperature range to the power supply terminal Vin of the delay circuit 4. As a result, the operating current of the second inverter INV2 constituting the inverter chain of the delay circuit 4 is compensated in the high temperature range, and the rate of change of the delay time with respect to the temperature of the second inverter INV2 becomes constant from the low temperature range to the high temperature range.
図１７に、理想的なインバータＩＮＶ１，ＩＮＶ２の遅延時間を示す。リングオシレータの第１インバータＩＮＶ１及びインバータチェーンの第２インバータＩＮＶ２の各々において、温度に対する遅延時間の変化率が低温範囲から高温範囲まで一定であり、その変化率についてはインバータチェーンの第２インバータＩＮＶ２の方が大きい。このような関係が得られていると、遅延時間計測回路１５で計測されるクロック数の温度に対する変化率が低温範囲から高温範囲まで一定となり、クロック数と温度の関係の線形性が低温範囲から高温範囲まで維持され、正確な温度情報が得られる。 FIG. 17 shows ideal delay times of the inverters INV1 and INV2. In each of the first inverter INV1 of the ring oscillator and the second inverter INV2 of the inverter chain, the change rate of the delay time with respect to the temperature is constant from the low temperature range to the high temperature range, and the change rate is the same as that of the second inverter INV2 of the inverter chain. Is bigger. When such a relationship is obtained, the rate of change of the number of clocks measured by the delay time measuring circuit 15 with respect to the temperature is constant from the low temperature range to the high temperature range, and the linearity of the relationship between the clock number and the temperature is from the low temperature range. High temperature range is maintained and accurate temperature information is obtained.
以下、様々な対策パターンを例示する。以下では、対策が施されていないときの温度と遅延時間の関係を実線で示し、対策を施したときの温度と遅延時間の関係を破線で示す。 Hereinafter, various countermeasure patterns will be exemplified. In the following, the relationship between the temperature and the delay time when no countermeasure is taken is indicated by a solid line, and the relationship between the temperature and the delay time when a countermeasure is taken is indicated by a broken line.
図１８Ａに示される例では、遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２の温度に対する遅延時間の変化率が、高温範囲で増加している。このような場合、遅延回路４に接続される第２電圧調整回路１４を、温度に対する変化率が高温範囲で増加するように調整された電圧を提供するように設計することで、第２インバータＩＮＶ２の高温範囲における遅延時間の変化率を低下させてもよい。あるいは、発振回路２に接続される第１電圧調整回路１２を、温度に対する変化率が高温範囲で低下するように調整された電圧を提供するように設計することで、第１インバータＩＮＶ１の高温範囲における遅延時間の変化率を増加させてもよい。 In the example shown in FIG. 18A, the rate of change of the delay time with respect to the temperature of the second inverter INV2 constituting the inverter chain of the delay circuit 4 increases in the high temperature range. In such a case, the second inverter INV2 is designed by providing the second voltage adjustment circuit 14 connected to the delay circuit 4 so as to provide a voltage adjusted so that the rate of change with respect to temperature increases in the high temperature range. The rate of change of the delay time in the high temperature range may be reduced. Alternatively, the first voltage adjustment circuit 12 connected to the oscillation circuit 2 is designed so as to provide a voltage adjusted so that the rate of change with respect to temperature decreases in the high temperature range, whereby the high temperature range of the first inverter INV1. The rate of change of the delay time at may be increased.
図１８Ｂに示される例では、遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２の温度に対する遅延時間の変化率が、高温範囲で低下している。このような場合、遅延回路４に接続される第２電圧調整回路１４を、温度に対する変化率が高温範囲で低下するように調整された電圧を提供するように設計することで、第２インバータＩＮＶ２の高温範囲における遅延時間の変化率を増加させてもよい。あるいは、発振回路２に接続される第１電圧調整回路１２を、温度に対する変化率が高温範囲で増加するように調整された電圧を提供するように設計することで、第１インバータＩＮＶ１の高温範囲における遅延時間の変化率を低下させてもよい。 In the example shown in FIG. 18B, the rate of change of the delay time with respect to the temperature of the second inverter INV2 constituting the inverter chain of the delay circuit 4 decreases in the high temperature range. In such a case, the second inverter INV2 is designed by providing the second voltage adjustment circuit 14 connected to the delay circuit 4 so as to provide a voltage adjusted so that the rate of change with respect to temperature decreases in the high temperature range. The change rate of the delay time in the high temperature range may be increased. Alternatively, the first voltage adjustment circuit 12 connected to the oscillation circuit 2 is designed so as to provide a voltage adjusted so that the rate of change with respect to temperature increases in the high temperature range, whereby the high temperature range of the first inverter INV1 The rate of change of the delay time at may be reduced.
図１９Ａに示される例では、発振回路２のリングオシレータを構成する第１インバータＩＮＶ１の温度に対する遅延時間の変化率が、高温範囲で増加している。このような場合、遅延回路４に接続される第２電圧調整回路１４を、温度に対する変化率が高温範囲で低下するように調整された電圧を提供するように設計することで、第２インバータＩＮＶ２の高温範囲における遅延時間の変化率を増加させてもよい。あるいは、発振回路２に接続される第１電圧調整回路１２を、温度に対する変化率が高温範囲で増加するように調整された電圧を提供するように設計することで、第１インバータＩＮＶ１の高温範囲における遅延時間の変化率を低下させてもよい。 In the example shown in FIG. 19A, the rate of change of the delay time with respect to the temperature of the first inverter INV1 constituting the ring oscillator of the oscillation circuit 2 increases in the high temperature range. In such a case, the second inverter INV2 is designed by providing the second voltage adjustment circuit 14 connected to the delay circuit 4 so as to provide a voltage adjusted so that the rate of change with respect to temperature decreases in the high temperature range. The change rate of the delay time in the high temperature range may be increased. Alternatively, the first voltage adjustment circuit 12 connected to the oscillation circuit 2 is designed so as to provide a voltage adjusted so that the rate of change with respect to temperature increases in the high temperature range, whereby the high temperature range of the first inverter INV1 The rate of change of the delay time at may be reduced.
図１９Ｂに示される例では、発振回路２のリングオシレータを構成する第１インバータＩＮＶ１の温度に対する遅延時間の変化率が、高温範囲で低下している。このような場合、遅延回路４に接続される第２電圧調整回路１４を、温度に対する変化率が高温範囲で増加するように調整された電圧を提供するように設計することで、第２インバータＩＮＶ２の高温範囲における遅延時間の変化率を低下させてもよい。あるいは、発振回路２に接続される第１電圧調整回路１２を、温度に対する変化率が高温範囲で低下するように調整された電圧を提供するように設計することで、第１インバータＩＮＶ１の高温範囲における遅延時間の変化率を増加させてもよい。 In the example shown in FIG. 19B, the rate of change of the delay time with respect to the temperature of the first inverter INV1 constituting the ring oscillator of the oscillation circuit 2 is reduced in the high temperature range. In such a case, the second inverter INV2 is designed by providing the second voltage adjustment circuit 14 connected to the delay circuit 4 so as to provide a voltage adjusted so that the rate of change with respect to temperature increases in the high temperature range. The rate of change of the delay time in the high temperature range may be reduced. Alternatively, the first voltage adjustment circuit 12 connected to the oscillation circuit 2 is designed so as to provide a voltage adjusted so that the rate of change with respect to temperature decreases in the high temperature range, whereby the high temperature range of the first inverter INV1. The rate of change of the delay time at may be increased.
図１８及び図１９の例では、リングオシレータを構成する第１インバータＩＮＶ１とインバータチェーンを構成する第２インバータＩＮＶ２のいずれか一方の線形性が崩れている場合を例示しているが、第１インバータＩＮＶ１と第２インバータＩＮＶ２の双方の線形性が崩れる場合には、図１８及び図１９に例示される技術を適宜に組合せることで対策することが可能である。 In the examples of FIGS. 18 and 19, the case where the linearity of one of the first inverter INV1 constituting the ring oscillator and the second inverter INV2 constituting the inverter chain is broken is illustrated. When the linearity of both INV1 and the second inverter INV2 breaks, it is possible to take measures by appropriately combining the techniques exemplified in FIGS.
図２０に、第１電圧調整回路１２及び第２電圧調整回路１４の一例を示す。この例の第１電圧調整回路１２は、第１ダイオードＤ１２を有している。第１ダイオードＤ１２では、カソードが発振回路２の電源端子Ｖｉｎに接続されており、アノードに電源電圧Ｖｄｄが印加されている。この例の第２電圧調整回路１４は、第２ダイオードＤ１４を有している。第２ダイオードＤ１４では、カソードが遅延回路４の電源端子Ｖｉｎに接続されており、アノードに電源電圧Ｖｄｄが印加されている。ここで、第１電圧調整回路１２は、複数の第１ダイオードＤ１２で構成され、第１ダイオードＤ１２の各々が発振回路２のリングオシレータを構成する第１インバータＩＮＶ１の各々に対して接続されていてもよい。あるいは、第１電圧調整回路１２は、発振回路２に対して１つの第１ダイオードＤ１２で構成されていてもよい。同様に、第２電圧調整回路１４は、複数の第２ダイオードＤ１４で構成され、第２ダイオードＤ１４の各々が遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２の各々に対して接続されていてもよい。あるいは、第２電圧調整回路１４は、遅延回路４に対して１つの第２ダイオードＤ１４で構成されていてもよい。また、第１ダイオードＤ１２及び第２ダイオードＤ１４は、発振回路２及び遅延回路４と同一の温度環境に曝されるように、発振回路２及び遅延回路４が形成されているチップ内に形成されるのが望ましい。 FIG. 20 shows an example of the first voltage adjustment circuit 12 and the second voltage adjustment circuit 14. The first voltage adjustment circuit 12 in this example includes a first diode D12. In the first diode D12, the cathode is connected to the power supply terminal Vin of the oscillation circuit 2, and the power supply voltage Vdd is applied to the anode. The second voltage adjustment circuit 14 in this example includes a second diode D14. In the second diode D14, the cathode is connected to the power supply terminal Vin of the delay circuit 4, and the power supply voltage Vdd is applied to the anode. Here, the first voltage adjustment circuit 12 is composed of a plurality of first diodes D12, and each of the first diodes D12 is connected to each of the first inverters INV1 constituting the ring oscillator of the oscillation circuit 2. Also good. Alternatively, the first voltage adjustment circuit 12 may be configured with one first diode D12 with respect to the oscillation circuit 2. Similarly, the second voltage adjustment circuit 14 includes a plurality of second diodes D14, and each of the second diodes D14 is connected to each of the second inverters INV2 that constitute the inverter chain of the delay circuit 4. Also good. Alternatively, the second voltage adjustment circuit 14 may be configured by one second diode D14 with respect to the delay circuit 4. Further, the first diode D12 and the second diode D14 are formed in the chip on which the oscillation circuit 2 and the delay circuit 4 are formed so as to be exposed to the same temperature environment as the oscillation circuit 2 and the delay circuit 4. Is desirable.
第１ダイオードＤ１２を有する第１電圧調整回路１２は、発振回路２のリングオシレータを構成する第１インバータＩＮＶ１の遅延時間の変化率が高温範囲で低下する場合に有用である。同様に、第２ダイオードＤ１４を有する第２電圧調整回路１４は、遅延回路４のリングオシレータを構成する第２インバータＩＮＶ２の遅延時間の変化率が高温範囲で低下する場合に有用である。図１１に示すように、リングオシレータ及びインバータチェーンを構成するＣＭＯＳのインバータＩＮＶ１，ＩＮＶ２には寄生ダイオードＤ１，Ｄ２が存在しており、これらの寄生ダイオードＤ１，Ｄ２には、高温範囲で逆方向のリーク電流が流れる。リングオシレータ及びインバータチェーンを構成するＣＭＯＳのインバータＩＮＶ１，ＩＮＶ２の遅延時間の変化率が高温範囲で低下するのは、このリーク電流が原因である。例えば、寄生ダイオードＤ１，Ｄ２を介して急激なリーク電流が流れると、第１電圧調整回路１２の第１ダイオードＤ１２に順方向の大電流が流れるので、第１ダイオードＤ１２での電圧降下が大きくなり、第１電圧調整回路１２が発振回路２の電源端子Ｖｉｎに供給する電圧が小さくなる。この結果、発振回路２のリングオシレータを構成する第１インバータＩＮＶ１の遅延時間の変化率が補償される。同様に、寄生ダイオードＤ１，Ｄ２を介して急激なリーク電流が流れると、第２電圧調整回路１４の第２ダイオードＤ１４に順方向の大電流が流れるので、第２ダイオードＤ１２での電圧降下が大きくなり、第２電圧調整回路１４が遅延回路４の電源端子Ｖｉｎに供給する電圧が小さくなる。この結果、遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２の遅延時間の変化率が補償される。 The first voltage adjustment circuit 12 having the first diode D12 is useful when the rate of change of the delay time of the first inverter INV1 constituting the ring oscillator of the oscillation circuit 2 is reduced in a high temperature range. Similarly, the second voltage adjusting circuit 14 having the second diode D14 is useful when the rate of change of the delay time of the second inverter INV2 constituting the ring oscillator of the delay circuit 4 decreases in the high temperature range. As shown in FIG. 11, parasitic diodes D1 and D2 exist in the CMOS inverters INV1 and INV2 constituting the ring oscillator and the inverter chain. These parasitic diodes D1 and D2 have a reverse direction in a high temperature range. Leakage current flows. This leakage current is the reason why the rate of change in delay time of the CMOS inverters INV1 and INV2 constituting the ring oscillator and the inverter chain decreases in the high temperature range. For example, when an abrupt leak current flows through the parasitic diodes D1 and D2, a large forward current flows through the first diode D12 of the first voltage adjustment circuit 12, so that the voltage drop at the first diode D12 increases. The voltage supplied from the first voltage adjustment circuit 12 to the power supply terminal Vin of the oscillation circuit 2 is reduced. As a result, the rate of change of the delay time of the first inverter INV1 constituting the ring oscillator of the oscillation circuit 2 is compensated. Similarly, when an abrupt leakage current flows through the parasitic diodes D1 and D2, a large forward current flows through the second diode D14 of the second voltage adjustment circuit 14, so that the voltage drop at the second diode D12 is large. Thus, the voltage supplied from the second voltage adjusting circuit 14 to the power supply terminal Vin of the delay circuit 4 is reduced. As a result, the change rate of the delay time of the second inverter INV2 constituting the inverter chain of the delay circuit 4 is compensated.
通常、一般的な電界効果トランジスタにおいては、ｎ型の電界効果トランジスタがｐ型の電界効果トランジスタよりも大きい（例えば、２．５〜３倍）電流駆動能力を有する。このため、インバータを構成する場合、ｎ型の電界効果トランジスタとｐ型の電界効果トランジスタの電流駆動能力を一致させるために、ｐ型の電界効果トランジスタのサイズ（Ｗ／Ｌ）をｎ型の電界効果トランジスタのサイズ（Ｗ／Ｌ）よりも大きく（例えば、２．５〜３倍）することが一般的な設計手法である。本実施例のインバータＩＮＶ１，ＩＮＶ２でも、ｐ型の電界効果トランジスタのゲート幅がｎ型の電界効果トランジスタのゲート幅よりも長く設定される。このため、図１２に示されるように、このようなインバータＩＮＶ１，ＩＮＶ２では、寄生ダイオードＤ１，Ｄ２を介したリーク電流に起因して高温範囲において遅延時間の変化率が低下する。このため、図２０に示されるように、電圧調整回路１２，１４がダイオードＤ１２，Ｄ１４で構成されていると、インバータＩＮＶ１，ＩＮＶ２の温度に対する遅延時間の変化率が低温範囲から高温範囲まで一定となり、遅延時間計測回路１５で計測されるクロック数の温度に対する変化率が低温範囲から高温範囲まで一定となり、クロック数と温度の関係の線形性が低温範囲から高温範囲まで維持され、正確な温度情報が得られる。 Usually, in a general field effect transistor, an n-type field effect transistor has a larger current driving capability (for example, 2.5 to 3 times) than a p-type field effect transistor. For this reason, when configuring an inverter, the size (W / L) of the p-type field effect transistor is set to the n-type field effect transistor in order to match the current drive capabilities of the n-type field effect transistor and the p-type field effect transistor. A general design method is to make the size larger (for example, 2.5 to 3 times) than the size (W / L) of the effect transistor. Also in the inverters INV1 and INV2 of this embodiment, the gate width of the p-type field effect transistor is set longer than the gate width of the n-type field effect transistor. For this reason, as shown in FIG. 12, in such inverters INV1 and INV2, the rate of change of the delay time is lowered in the high temperature range due to the leakage current via the parasitic diodes D1 and D2. For this reason, as shown in FIG. 20, when the voltage adjusting circuits 12 and 14 are constituted by diodes D12 and D14, the rate of change of the delay time with respect to the temperature of the inverters INV1 and INV2 becomes constant from the low temperature range to the high temperature range. The rate of change of the number of clocks measured by the delay time measuring circuit 15 with respect to the temperature is constant from the low temperature range to the high temperature range, and the linearity of the relationship between the clock number and the temperature is maintained from the low temperature range to the high temperature range. Is obtained.
なお、温度センサ回路では、必要に応じて、第１電圧調整回路１２を省略し、第２電圧調整回路１４のみが設けられていてもよい。その理由は以下による。図１０のシミュレーションで示したように、遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２のゲート長が発振回路２のリングオシレータを構成する第１インバータＩＮＶ１のゲート長よりも長くなると、温度センサ回路の出力が正の温度依存性を有する。このような構成を採用した場合、第２インバータＩＮＶ２のゲート長が長いので、遅延回路４の動作電流が小さくなり、この結果、遅延回路４は、寄生ダイオードのリーク電流の影響を受け易くなる。このため、遅延回路４に第２電圧調整回路１４を接続することで、実用的な高温対策が可能となる場合がある。 In the temperature sensor circuit, the first voltage adjustment circuit 12 may be omitted and only the second voltage adjustment circuit 14 may be provided as necessary. The reason is as follows. As shown in the simulation of FIG. 10, when the gate length of the second inverter INV2 constituting the inverter chain of the delay circuit 4 becomes longer than the gate length of the first inverter INV1 constituting the ring oscillator of the oscillation circuit 2, the temperature sensor The output of the circuit has a positive temperature dependence. When such a configuration is adopted, since the gate length of the second inverter INV2 is long, the operating current of the delay circuit 4 becomes small. As a result, the delay circuit 4 is easily affected by the leakage current of the parasitic diode. For this reason, by connecting the second voltage adjustment circuit 14 to the delay circuit 4, a practical high-temperature countermeasure may be possible.
図２１に、第１電圧調整回路１２及び第２電圧調整回路１４の他の一例を示す。この例の第１電圧調整回路１２は、第１抵抗体Ｒ１２を有している。この例の第２電圧調整回路１４は、第２抵抗体Ｒ１４を有している。ここで、第１電圧調整回路１２は、複数の第１抵抗体Ｒ１２で構成され、第１抵抗体Ｒ１２の各々が発振回路２のリングオシレータを構成する第１インバータＩＮＶ１の各々に対して接続されていてもよい。あるいは、第１電圧調整回路１２は、発振回路２に対して１つの第１抵抗体Ｒ１２で構成されていてもよい。同様に、第２電圧調整回路１４は、複数の第２抵抗体Ｒ１４で構成され、第２ダイオードＤ１４の各々が遅延回路４のインバータチェーンを構成する第２インバータＩＮＶ２の各々に対して接続されていてもよい。あるいは、第２電圧調整回路１４は、遅延回路４に対して１つの第２抵抗体Ｒ１４で構成されていてもよい。また、第１抵抗体Ｒ１２及び第２抵抗体Ｒ１４は、発振回路２及び遅延回路４と同一の温度環境に曝されるように、発振回路２及び遅延回路４が形成されているチップ内に形成されるのが望ましい。これらの抵抗体Ｒ１２，Ｒ１４は、半導体基板内に拡散抵抗として形成してもよく、半導体基板の表面にポリシリコンを用いて形成してもよい。これらの抵抗体Ｒ１２，Ｒ１４は、２次の温度抵抗係数を有している。このため、抵抗体Ｒ１２，Ｒ１４の電圧降下は、低温範囲よりも高温範囲で大きくなる。このため、第１電圧調整回路１２が発振回路２の電源端子Ｖｉｎに供給する電圧は、低温範囲よりも高温範囲において小さくなる。同様に、第２電圧調整回路１４が遅延回路４の電源端子Ｖｉｎに供給する電圧は、低温範囲よりも高温範囲において小さくなる。 FIG. 21 shows another example of the first voltage adjustment circuit 12 and the second voltage adjustment circuit 14. The first voltage adjustment circuit 12 in this example includes a first resistor R12. The second voltage adjustment circuit 14 in this example includes a second resistor R14. Here, the first voltage adjustment circuit 12 is configured by a plurality of first resistors R12, and each of the first resistors R12 is connected to each of the first inverters INV1 configuring the ring oscillator of the oscillation circuit 2. It may be. Alternatively, the first voltage adjustment circuit 12 may be configured with one first resistor R12 for the oscillation circuit 2. Similarly, the second voltage adjustment circuit 14 is composed of a plurality of second resistors R14, and each of the second diodes D14 is connected to each of the second inverters INV2 constituting the inverter chain of the delay circuit 4. May be. Alternatively, the second voltage adjustment circuit 14 may be configured with one second resistor R14 with respect to the delay circuit 4. Further, the first resistor R12 and the second resistor R14 are formed in the chip on which the oscillation circuit 2 and the delay circuit 4 are formed so as to be exposed to the same temperature environment as the oscillation circuit 2 and the delay circuit 4. It is desirable to be done. These resistors R12 and R14 may be formed as diffusion resistors in the semiconductor substrate, or may be formed using polysilicon on the surface of the semiconductor substrate. These resistors R12, R14 have a secondary temperature resistance coefficient. For this reason, the voltage drop of the resistors R12 and R14 is larger in the high temperature range than in the low temperature range. For this reason, the voltage that the first voltage adjustment circuit 12 supplies to the power supply terminal Vin of the oscillation circuit 2 is smaller in the high temperature range than in the low temperature range. Similarly, the voltage that the second voltage adjusting circuit 14 supplies to the power supply terminal Vin of the delay circuit 4 is smaller in the high temperature range than in the low temperature range.
図２２に示されるように、このような抵抗体Ｒ１２，Ｒ１４を有する電圧調整回路１２，１４は、第１インバータＩＮＶ１及び第２インバータＩＮＶ２の温度に対する遅延時間が上に凸となるような場合に有用である。電圧調整回路１２，１４は、インバータＩＮＶ１，ＩＮＶ２の遅延時間の変化率を増加させることができるので、インバータＩＮＶ１，ＩＮＶ２の温度に対する遅延時間の変化率が低温範囲から高温範囲まで一定となる。 As shown in FIG. 22, the voltage adjustment circuits 12 and 14 having such resistors R12 and R14 are used when the delay time with respect to the temperatures of the first inverter INV1 and the second inverter INV2 is convex. Useful. Since the voltage adjustment circuits 12 and 14 can increase the rate of change of the delay time of the inverters INV1 and INV2, the rate of change of the delay time with respect to the temperature of the inverters INV1 and INV2 is constant from the low temperature range to the high temperature range.
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
１，１０：温度センサ回路
２，１２：発振回路
３，１３：分周回路
４，１４：遅延回路
５，１５：遅延時間計測回路
DESCRIPTION OF SYMBOLS 1,10: Temperature sensor circuit 2, 12: Oscillator circuit 3, 13: Dividing circuit 4, 14: Delay circuit 5, 15: Delay time measuring circuit
Claims (9)
ＣＭＯＳインバータの複数個が直列に接続されているインバータチェーンを有しており、前記クロック信号を利用して遅延信号を生成する遅延回路と、
前記遅延信号の遅延時間を前記クロック信号のクロック数に基づいて計測する遅延時間計測回路と、
前記リングオシレータの電源端子と前記インバータチェーンの電源端子の少なくともいずれか一方に接続されている電圧調整回路と、を備えており、
前記クロック信号の周期の温度に対する温度依存特性と前記遅延信号の前記遅延時間の温度に対する温度依存特性の相違に基づいて、前記遅延時間計測回路で計測される前記クロック数が温度に対して変動するように構成されており、
前記電圧調整回路は、温度に基づいて調整された電圧を前記リングオシレータの電源端子及び／又は前記インバータチェーンの電源端子に提供する温度センサ回路。 An oscillation circuit that has a ring oscillator in which a plurality of CMOS inverters are connected in a ring shape and generates a clock signal;
A delay circuit which has an inverter chain in which a plurality of CMOS inverters are connected in series, and generates a delay signal using the clock signal;
A delay time measuring circuit for measuring the delay time of the delay signal based on the number of clocks of the clock signal;
A voltage adjustment circuit connected to at least one of the power supply terminal of the ring oscillator and the power supply terminal of the inverter chain, and
The number of clocks measured by the delay time measurement circuit varies with temperature based on the difference between the temperature dependency characteristic with respect to the temperature of the period of the clock signal and the temperature dependency characteristic with respect to the temperature of the delay time of the delay signal. Is configured as
The voltage adjustment circuit is a temperature sensor circuit that provides a voltage adjusted based on temperature to a power supply terminal of the ring oscillator and / or a power supply terminal of the inverter chain.
前記電圧調整回路は、前記インバータチェーンの電源端子に接続されている請求項１に記載の温度センサ回路。 The gate length of the field effect transistor constituting the CMOS inverter of the inverter chain is longer than the gate length of the field effect transistor constituting the CMOS inverter of the ring oscillator,
The temperature sensor circuit according to claim 1, wherein the voltage adjustment circuit is connected to a power supply terminal of the inverter chain.
前記遅延時間は、前記低周波信号の立ち上がりと前記遅延信号の立ち上がりの時間差である請求項１〜７のいずれか一項に記載の温度センサ回路。 A frequency dividing circuit for generating a low-frequency signal obtained by converting the clock signal into a low frequency and providing the low-frequency signal to the delay circuit;
The temperature sensor circuit according to claim 1, wherein the delay time is a time difference between a rise of the low frequency signal and a rise of the delay signal.
前記遅延時間計測回路は、前記バイナリカウンタのカウント値を記憶可能に構成されている記憶装置を有しており、
前記記憶装置は、前記遅延回路の出力の立ち上がりに応答して、前記バイナリカウンタの前記カウント値を記憶する請求項８に記載の温度センサ回路。 The frequency divider circuit has a multi-stage binary counter,
The delay time measuring circuit has a storage device configured to be able to store the count value of the binary counter,
The temperature sensor circuit according to claim 8, wherein the storage device stores the count value of the binary counter in response to a rise of an output of the delay circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013192197A JP6163992B2 (en) | 2013-09-17 | 2013-09-17 | Temperature sensor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013192197A JP6163992B2 (en) | 2013-09-17 | 2013-09-17 | Temperature sensor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015059767A JP2015059767A (en) | 2015-03-30 |
| JP6163992B2 true JP6163992B2 (en) | 2017-07-19 |
Family
ID=52817424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013192197A Active JP6163992B2 (en) | 2013-09-17 | 2013-09-17 | Temperature sensor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6163992B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7079165B2 (en) * | 2018-07-11 | 2022-06-01 | 株式会社豊田中央研究所 | Conversion circuit |
| JP7188400B2 (en) * | 2020-01-24 | 2022-12-13 | 株式会社豊田中央研究所 | A/D conversion circuit |
| CN112013991A (en) * | 2020-08-10 | 2020-12-01 | 杭州电子科技大学 | Temperature measuring circuit based on standard unit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08294229A (en) * | 1995-04-20 | 1996-11-05 | Nec Corp | Semiconductor integrated circuit device |
| JP2007024865A (en) * | 2005-06-17 | 2007-02-01 | Renesas Technology Corp | Semiconductor device |
| KR100861371B1 (en) * | 2007-06-25 | 2008-10-01 | 주식회사 하이닉스반도체 | Temperature sensor and semiconductor memory device using the same |
| JP2009058438A (en) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | Temperature detection circuit |
| JP5888009B2 (en) * | 2012-03-08 | 2016-03-16 | 株式会社豊田中央研究所 | Temperature sensor circuit |
-
2013
- 2013-09-17 JP JP2013192197A patent/JP6163992B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015059767A (en) | 2015-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6032131B2 (en) | Temperature sensor circuit | |
| JP5888009B2 (en) | Temperature sensor circuit | |
| JP5952035B2 (en) | Low pass filter circuit and voltage regulator | |
| JP2007187659A (en) | Temperature sensor and temperature detection method | |
| US8203392B2 (en) | Oscillator stabilized for temperature and power supply variations | |
| TWI542153B (en) | Relaxation oscillator | |
| WO2010103931A1 (en) | Power-on reset circuit | |
| JP6163992B2 (en) | Temperature sensor circuit | |
| JP4684616B2 (en) | Oscillator circuit | |
| JP6686571B2 (en) | Counter circuit, time measuring circuit and temperature sensor circuit | |
| KR100854452B1 (en) | Digital temperature detector and oscillator circuit using thereof | |
| JP6805798B2 (en) | Overcurrent detection circuit, semiconductor device, and power supply device | |
| US10037011B2 (en) | Time measuring circuit and temperature sensor circuit | |
| JP2011007545A (en) | Temperature sensor | |
| CN212343748U (en) | Pulse width frequency adjustable CMOS ring oscillator | |
| JP2012251917A (en) | Temperature detection circuit | |
| JP5035017B2 (en) | Oscillator circuit | |
| CN110943713A (en) | Pulse width frequency adjustable CMOS ring oscillator | |
| JP6746876B2 (en) | Temperature sensor circuit | |
| JP2020102701A (en) | Digital bias circuit | |
| CN114761903B (en) | Reference voltage generating circuit | |
| Wangt et al. | 2× VDD 28-nm CMOS digital output buffer using low-Vth transistors for slew rate adjustment | |
| JP6707039B2 (en) | Conversion circuit | |
| TW202349197A (en) | Random number generating circuit | |
| JP2017166908A (en) | Physical quantity sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170605 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6163992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |