JP6154419B2 - 位相調整装置及び位相調整方法 - Google Patents

位相調整装置及び位相調整方法 Download PDF

Info

Publication number
JP6154419B2
JP6154419B2 JP2015067273A JP2015067273A JP6154419B2 JP 6154419 B2 JP6154419 B2 JP 6154419B2 JP 2015067273 A JP2015067273 A JP 2015067273A JP 2015067273 A JP2015067273 A JP 2015067273A JP 6154419 B2 JP6154419 B2 JP 6154419B2
Authority
JP
Japan
Prior art keywords
voltage value
voltage
cross point
data signal
continuous region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015067273A
Other languages
English (en)
Other versions
JP2016187147A (ja
Inventor
和田 健
健 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2015067273A priority Critical patent/JP6154419B2/ja
Publication of JP2016187147A publication Critical patent/JP2016187147A/ja
Application granted granted Critical
Publication of JP6154419B2 publication Critical patent/JP6154419B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、例えば数GHzの超高周波帯において、データ信号とクロック信号との相対的な位相を調整する位相調整装置及び位相調整方法に関する。
従来、符号誤り測定装置やロジックアナライザ等のデジタル信号解析装置は、外部から入力されたデータ信号をコンパレータで波形整形して振幅のゆらぎ成分を取り除き、波形整形されたデジタル信号を識別器でクロック信号に基づいて識別(すなわち2値レベルの符号判定)して位相のゆらぎ成分を取り除いた後に、そのデータ信号の符号誤り測定、ロジック解析等の解析を行うようにしている。
上記のように、データ信号をクロック信号に基づいて識別する場合には、データ信号の2値レベルが最も安定しているタイミングで識別されるよう、識別器に入力されるデータ信号とクロック信号との相対的な位相(タイミング)を調整する必要がある。
この種の調整を行う回路としては、特許文献1に記載の位相調整回路が知られている。特許文献1に記載の従来のものは、データ信号の出力電圧に基づいてクロック信号を遅延させることにより、データ信号とクロック信号との相対的な位置を調整するようになっている。
具体的には、従来のものは、図6(a)に示すように、データ信号の出力電圧のピーク位置に基づいてアイパターンのクロス点aの位置を求め、このクロス点aからクロス点cまでの1周期Tの中間位置b(位相余裕が最も大きい点)にクロック信号の立ち上がりタイミングが位置するよう調整するものである。
特開平8−88625号公報
しかしながら、従来のものでは、例えば被試験装置のビット誤り率を測定するためにデータ信号にジッタ成分を付加した場合には、図6(b)に示すように、データ信号の出力電圧のピーク位置が検出できないので、図6(a)に示した中間位置b相当の位置が求められず、最適なクロック位相を設定することができないという課題があった。
本発明は、従来の課題を解決するためになされたものであり、データ信号にジッタ成分が付加された場合でも、最適なクロック位相を設定することができる位相調整装置及び位相調整方法を提供することを目的とする。
本発明の請求項1に係る位相調整装置は、データ信号とクロック信号との位相を調整する位相調整装置であって、設定された遅延量に基づいて入力クロック信号を遅延させる遅延手段と、入力データ信号を前記遅延手段から出力されるクロック信号のタイミングで符号判定して出力する符号判定手段と、前記符号判定手段から出力される出力信号の平均直流電圧を検出する出力電圧検出手段と、前記データ信号の1周期時間以上2周期時間未満の時間範囲を示す所定時間範囲内において前記出力信号の平均直流電圧を時間軸と対応付けて順次記憶する記憶手段と、前記記憶手段に記憶された各電圧値に基づいて前記データ信号のアイパターンのクロス点の時間的位置を推定するクロス点位置推定手段と、推定された前記クロス点の時間的位置を基準として前記入力クロック信号の遅延量を前記遅延手段に設定する遅延量設定手段と、前記記憶手段に記憶された前記各電圧値のうち所定電圧以上の電圧値を一定の電圧値に正規化する電圧値正規化手段と、を備え、前記クロス点位置推定手段は、前記一定電圧値に正規化された電圧値のうち、前記記憶手段に所定数以上時間的に連続して記憶された領域を示す電圧値連続領域が前記所定時間範囲内にあることを条件に、前記電圧値連続領域に基づいて前記クロス点の時間的位置を推定するものである、構成を有している。
この構成により、本発明の請求項1に係る位相調整装置は、クロス点位置推定手段が、記憶手段に記憶された各電圧値に基づいてデータ信号のアイパターンのクロス点の時間的位置を推定し、遅延量設定手段が、推定されたクロス点の時間的位置を基準として入力クロック信号の遅延量を遅延手段に設定するので、データ信号にジッタ成分が付加された場合でも、最適なクロック位相を設定することができる。
また、この構成により、本発明の請求項に係る位相調整装置は、電圧値正規化手段が所定電圧以上の電圧値を一定の電圧値に正規化するので、アイパターンのクロス点の時間的位置を容易に推定することができる。
本発明の請求項に係る位相調整装置は、前記クロス点位置推定手段は、前記電圧値連続領域を1つ含む電圧値の分布が前記所定時間範囲内に1つあることを条件に、前記クロス点の時間的位置が前記電圧値連続領域内にあると推定するものである、構成を有している。
この構成により、本発明の請求項に係る位相調整装置は、電圧値連続領域を1つ含む電圧値の分布が所定時間範囲内に1つある場合に、アイパターンのクロス点の時間的位置を容易に推定することができる。
本発明の請求項に係る位相調整装置は、前記クロス点位置推定手段は、前記電圧値連続領域を複数含む電圧値の分布が前記所定時間範囲内に1つあることを条件に、前記各電圧値連続領域に基づいて前記クロス点の時間的位置を推定するものである、構成を有している。
この構成により、本発明の請求項に係る位相調整装置は、電圧値連続領域を複数含む電圧値の分布が前記所定時間範囲内に1つある場合に、アイパターンのクロス点の時間的位置を容易に推定することができる。
本発明の請求項に係る位相調整装置は、前記クロス点位置推定手段は、前記電圧値連続領域を有する互いに独立した電圧値の分布が前記所定時間範囲内に第1及び第2の電圧値の分布として2つあることを条件として、前記第1及び前記第2の電圧値の分布においてそれぞれ第1及び第2のクロス点の時間的位置を推定し、前記第1のクロス点の時間的位置と前記第2のクロス点の時間的位置との間に前記クロス点の時間的位置を推定するものである、構成を有している。
この構成により、本発明の請求項に係る位相調整装置は、電圧値連続領域を有する互いに独立した電圧値の分布が所定時間範囲内に第1及び第2の電圧値の分布として2つある場合でも、アイパターンのクロス点の時間的位置を容易に推定することができる。
本発明の請求項に係る位相調整装置は、前記第1及び前記第2の電圧値の分布の少なくとも一方が有する前記電圧値連続領域は、前記一定電圧値に正規化された電圧値のうち、前記記憶手段に1以上時間的に連続して記憶された領域である、構成を有している。
この構成により、本発明の請求項に係る位相調整装置は、電圧値連続領域を有する互いに独立した電圧値の分布が所定時間範囲内に第1及び第2の電圧値の分布として2つある場合でも、アイパターンのクロス点の時間的位置を容易に推定することができる。
本発明の請求項6に係る位相調整装置は、前記クロス点位置推定手段は、前記電圧値連続領域を有する互いに独立した電圧値の分布が前記所定時間範囲内に第1及び第2の電圧値の分布として2つあって前記第1の電圧値の分布と前記第2の電圧値の分布との間にある電圧値の連続個数が所定個数の場合には、前記第1の電圧値の分布と前記第2の電圧値の分布とが連続していて前記電圧値連続領域が1つであるとして前記クロス点の時間的位置を推定するものである、構成を有している。
本発明の請求項7に係る位相調整方法は、請求項1に記載の位相調整装置(10)を用いてデータ信号とクロック信号との位相を調整する位相調整方法であって、設定された遅延量に基づいて入力クロック信号を遅延させる遅延ステップ(S12)と、入力データ信号を前記遅延ステップおいて遅延されたクロック信号のタイミングで符号判定して出力する符号判定ステップ(S13)と、前記符号判定ステップにおいて出力される出力信号の平均直流電圧を検出する出力電圧検出ステップ(S14)と、前記データ信号の1周期時間以上2周期時間未満の時間範囲を示す所定時間範囲内において前記出力信号の平均直流電圧を時間軸と対応付けて順次記憶する記憶ステップ(S15)と、前記記憶ステップにおいて記憶された各電圧値に基づいて前記データ信号のアイパターンのクロス点の時間的位置を推定するクロス点位置推定ステップ(S20)と、推定された前記クロス点の時間的位置を基準として前記入力クロック信号の遅延量を設定する遅延量設定ステップ(S17)と、前記記憶ステップにおいて記憶された前記各電圧値のうち所定電圧以上の電圧値を一定の電圧値に正規化する電圧値正規化ステップ(S16)と、を含み、前記クロス点位置推定ステップにおいて、前記一定電圧値に正規化された電圧値のうち、前記記憶ステップで所定数以上時間的に連続して記憶された領域を示す電圧値連続領域が前記所定時間範囲内にあることを条件に、前記電圧値連続領域に基づいて前記クロス点の時間的位置を推定する構成を有している。
この構成により、本発明の請求項7に係る位相調整方法は、クロス点位置推定ステップにおいて、各電圧値に基づいてデータ信号のアイパターンのクロス点の時間的位置を推定し、遅延量設定ステップにおいて、推定されたクロス点の時間的位置を基準として入力クロック信号の遅延量を設定するので、データ信号にジッタ成分が付加された場合でも、最適なクロック位相を設定することができる。
本発明は、データ信号にジッタ成分が付加された場合でも、最適なクロック位相を設定することができるという効果を有する位相調整装置及び位相調整方法を提供することができるものである。
本発明に係る位相調整装置の一実施形態におけるブロック構成図である。 本発明に係る位相調整装置の一実施形態における制御装置の機能の説明図である。 本発明に係る位相調整装置の一実施形態におけるクロス点位置推定部による推定処理の具体例を示す図である。 本発明に係る位相調整装置の一実施形態におけるフローチャートである。 本発明に係る位相調整装置の一実施形態におけるクロス点推定処理のフローチャートである。 従来の位相調整の説明図である。
以下、本発明の実施形態について図面を用いて説明する。
まず、本発明に係る位相調整装置の一実施形態における構成について説明する。本実施形態における位相調整装置は、データ通信等の分野において、クロック信号とそれに同期して入力されるデータ信号を解析する符号誤り測定装置やロジックアナライザ等のデジタル信号解析装置、またデータ信号とクロック信号とを同期して出力しなければならないパターン発生器等に用いられる。
図1に示すように、本実施形態における位相調整装置10は、可変遅延器11、識別器12、直流平均値検出器13、制御装置20を備えている。
可変遅延器11は、制御装置20からの制御信号に応じて、入力クロック信号を遅延し、入力データ信号に対する入力クロック信号の位相を相対的に可変するようになっている。なお、超高周波用の可変遅延器11としては、信号線路長をスラグ可変することによって、その遅延量(遅延時間)を可変する可変長スラブライン構造のものが用いられる。信号線路長は、サーボモータ等の駆動装置で摺動される。なお、可変遅延器11は、遅延手段の一例である。
識別器12は、例えばDタイプのフリップフロップで構成されており、入力データ信号を入力するD端子、可変遅延器11から遅延されたクロック信号を入力するCP端子、出力信号を出力するQ端子を有する。この識別器12は、D端子に入力されるデータ信号のレベルを、可変遅延器11から出力されてCP端子に入力されるクロック信号の立ち上がり(又は立ち下がり)のタイミングで符号判定し、その識別出力をQ端子から直流平均値検出器13に出力するようになっている。なお、識別器12は、符号判定手段の一例である。
直流平均値検出器13は、例えば抵抗R1及びコンデンサC1によって構成された積分回路を備え、識別器12の出力信号の平均直流電圧(直流平均値)を検出して制御装置20に出力するようになっている。この直流平均値検出器13は、出力電圧検出手段の一例である。
制御装置20は、ADコンバータ(ADC)21、第1メモリ22、正規化部23、第2メモリ24、クロス点位置推定部25、遅延量設定部26、DAコンバータ(DAC)27を備えている。この制御装置20は、例えばCPU、ROM、RAM等を備え、ROMに予め記憶されたプログラムに従って動作するようになっている。
ADC21は、直流平均値検出器13の出力信号をアナログ値からデジタル値の信号に変換して、第1メモリ22に出力するようになっている。
第1メモリ22は、ADC21の出力電圧の電圧値を時間軸と対応付けて順次記憶するようになっている。この第1メモリ22は、記憶手段の一例である。
正規化部23は、第1メモリ22に記憶された各電圧値のうち所定電圧以上の電圧値を一定の電圧値に正規化するようになっている。この正規化部23は、電圧値正規化手段の一例である。
第2メモリ24は、正規化部23によって正規化された各電圧値のデータを時間軸と対応付けて記憶するようになっている。
クロス点位置推定部25は、第2メモリ24に記憶された各電圧値に基づいてデータ信号のアイパターンのクロス点の時間的位置を推定するようになっている。このクロス点位置推定部25は、クロス点位置推定手段の一例である。
遅延量設定部26は、可変遅延器11の遅延量を設定するようになっている。この遅延量設定部26は、遅延量設定手段の一例である。具体的には、遅延量設定部26は、以下に示す第1及び第2の処理を行うものである。
第1の処理は、可変遅延器11の遅延量を入力クロック信号の一周期分の時間範囲にわたって所定時間間隔、例えば一周期分の時間(T)を20分割した時間(T/20)間隔で順次設定するための信号を出力するとともに、その順次設定される遅延量に対応するよう第1メモリ22のアドレス値を発生させて出力する処理である。第1メモリ22は、このアドレス値を受けて、前述のように、ADC21の出力電圧の電圧値を順次記憶するようになっている。
第2の処理は、クロス点位置推定部25が推定したアイパターンのクロス点に対応するアドレス値の情報を受けて、このアドレス値の情報からアイパターンのクロス点に対応する可変遅延器11の遅延量を特定するとともに、その遅延量に入力クロック信号のほぼ半周期分の時間(T/2)を加減した遅延量を求めて、可変遅延器11をその遅延量に設定するための信号を出力する処理である。なお、遅延量設定部26は、前述の遅延量が特定できるよう、第1メモリ22のアドレス値と可変遅延器11の遅延量との関係を把握し記憶している。
DAC27は、遅延量設定部26から出力された可変遅延器11の遅延量を設定するための信号を入力し、アナログ値からデジタル値に変換するようになっている。変換後の信号は、可変遅延器11の駆動装置であるサーボモータ等に制御信号として供給される。
次に、制御装置20の機能について、図2、図3を用いて具体的に説明する。
図2(a)は、アイパターンのデータ信号を示している。信号の1周期時間は、1UI(Unit Interval、ユニットインターバル)で示される。
図2(b)は、第1メモリ22に記憶される各電圧値を黒点で示している。各電圧値は、予め定められた測定範囲±AmUI(ミリUI)において、ステップBmUIで測定され順次記憶されたものである。この測定範囲は、0で示した所定の測定基準点を基準とした範囲である。すなわち、第1メモリ22は、予め定められた測定範囲内(所定時間範囲内)において、直流平均値検出器13の出力電圧の電圧値を時間軸と対応付けて順次記憶するものである。なお、測定基準点としては、例えば、ジッタ成分が付加されていないデータ信号でアイパターンのクロス点の位置を予め求めておいて、そのクロス点を基準とすることができる。
正規化部23は、第1メモリ22に記憶された±AmUI範囲内の各電圧値に対し、最小の出電圧値を0、最大の電圧値を100とする、電圧値の正規化を行うものである。そして、正規化部23は、図2(c)に示すように、例えば、80以上の電圧値を80とし、20以下の電圧値を20とする処理を行う。正規化処理後の電圧値は、第2メモリ24に記憶される。
クロス点位置推定部25は、第2メモリ24に記憶された電圧値に基づいて、電圧値が80の領域の幅Wの中心位置をクロス点と推定する。なお、幅Wの完全に中心位置をクロス点とするものでなくてもよく、幅Wの中心位置から所望量ずらした点をクロス点と推定する構成としてもよい。
遅延量設定部26は、図2(c)に示すように、クロス点位置推定部25が推定したクロス点を基準として、1/2周期の位置、すなわち、±500mUI離れた位置(図示の例では+側)にクロック信号の立ち上がりタイミングが位置するよう遅延量を可変遅延器11に設定する。
次に、クロス点位置推定部25による推定処理の具体例を図3に基づき説明する。
図3は、正規化部23によって正規化された各電圧値の各種パターンを示しており、横軸はUIすなわち時間を示し、縦軸は電圧を表している。このうち、図3(a)〜(c)は、測定範囲内に電圧値の分布が1つある例を示している。測定条件によっては、測定範囲内に電圧値の分布が2つ現れることがあるので、その場合の例を図3(d)〜(f)に示す。
図3(a)は、正規化部23によって80の値に正規化された電圧値が所定数以上時間的に連続して記憶された領域(以下、「電圧値連続領域」という)が1つある場合の例を示している。すなわち、図3(a)に示された電圧値の分布31は、1つの電圧値連続領域31aを有する。この場合には、クロス点位置推定部25は、クロス点の時間的位置が電圧値連続領域31a内にあると推定するものであって、電圧値連続領域31aの時間的に中央となる位置P1をアイパターンのクロス点と推定する。なお、電圧値連続領域31aが1点のピーク電圧値からなる場合には、クロス点位置推定部25は、そのピーク電圧値の位置P1をアイパターンのクロス点と推定する。
図3(b)は、2つの電圧値連続領域32a及び32bを有する電圧値の分布32を示している。この場合には、クロス点位置推定部25は、電圧値連続領域32aの時間的に中央となる位置P1と、電圧値連続領域32bの時間的に中央となる位置P2との中央位置をアイパターンのクロス点と推定する。なお、電圧値連続領域32aと32bとの間にある電圧値32cの連続個数が所定数以下の場合には、電圧値連続領域32aと32bとが連続していて電圧値連続領域が1つであるとして処理を行うこととしてもよい。
図3(c)は、1点のピーク電圧値33aと1つの電圧値連続領域33bを有する電圧値の分布33を示している。この場合には、クロス点位置推定部25は、ピーク電圧値33aの位置P1と、電圧値連続領域33bの時間的に中央となる位置P2との中央位置をアイパターンのクロス点と推定する。
図3(d)は、測定範囲内に、互いに独立した電圧値の分布34及び35がある場合を示している。この場合には、クロス点位置推定部25は、ピーク電圧値34aの位置P1と、ピーク電圧値35aの位置P2との中央位置をアイパターンのクロス点と推定する。
図3(e)は、測定範囲内に、互いに独立した電圧値の分布36及び37がある場合を示している。この場合には、クロス点位置推定部25は、ピーク電圧値36aの位置P1と、電圧値連続領域37aの時間的に中央となる位置P2との中央位置をアイパターンのクロス点と推定する。
図3(f)は、測定範囲内に、互いに独立した電圧値の分布38及び39がある場合を示している。この場合には、クロス点位置推定部25は、電圧値連続領域38aの時間的に中央となる位置P1と、電圧値連続領域39aの時間的に中央となる位置P2との中央位置をアイパターンのクロス点と推定する。
次に、本実施形態における位相調整装置10の動作について図4、図5を用いて説明する。図4は、位相調整装置10の動作を示すフローチャートである。図5は、クロス点推定処理を示すフローチャートである。
識別器12は、入力データ信号をD端子から入力する(ステップS11)。可変遅延器11は、制御装置20からの制御信号に応じて、入力クロック信号の遅延量を順次変更し、識別器12のCP端子に出力する(ステップS12)。
識別器12は、入力データ信号をクロック信号の立ち上がり(又は立ち下がり)のタイミングで符号判定し、その識別出力をQ端子から直流平均値検出器13に出力する(ステップS13)。
直流平均値検出器13は、識別器12からのデータ信号の出力電圧を検出し(ステップS14)、制御装置20に出力する。
制御装置20において、ADC21は、直流平均値検出器13の出力信号をアナログ値からデジタル値の信号に変換して、第1メモリ22に出力する。
第1メモリ22は、ADC21によってアナログ値からデジタル値の信号に変換された直流平均値検出器13の出力信号の電圧値を時間軸と対応付けて順次記憶する(ステップS15)。
正規化部23は、第1メモリ22から直流平均値検出器13の出力信号の電圧値を読み出し、読み出したデータを正規化する(ステップS16)。例えば、正規化部23は、図2(c)に示したように、80以上の電圧値を80とし、20以下の電圧値を20とする処理を行う。正規化処理後の電圧値は、第2メモリ24に記憶される。
クロス点位置推定部25は、図5に示すクロス点推定処理を行う(ステップS20)。
図5に示すように、クロス点位置推定部25は、80の電圧値が0個か否かを判断する(ステップS21)。ここで、クロス点位置推定部25は、80の電圧値が0個と判断した場合には処理を終了し、80の電圧値が0個と判断しなかった場合には80の電圧値が1個か否かを判断する(ステップS22)。
ステップS22において、クロス点位置推定部25は、80の電圧値が1個と判断した場合には、80の電圧値の位置をP1とし(ステップS23)、P1の位置をアイパターンのクロス点と推定し(ステップS24)、メインルーチン(図4)に戻る。
一方、ステップS22において、クロス点位置推定部25は、80の電圧値が1個と判断しなかった場合には、80の電圧値の領域が1つか否かを判断する(ステップS25)。
ステップS25において、クロス点位置推定部25は、80の電圧値の領域が1つと判断した場合には、その電圧値の領域の幅の時間的に中心となる中心位置をP1とし(ステップS26)、前述のステップS24に進む。
一方、ステップS25において、クロス点位置推定部25は、80の電圧値の領域が1つと判断しなかった場合には、80の電圧値の領域が2つか否かを判断する(ステップS27)。
ステップS27において、クロス点位置推定部25は、80の電圧値の領域が2つと判断した場合には、80の電圧値の領域が連続しているか否かを判断する(ステップS28)。なお、ステップS27において、クロス点位置推定部25は、80の電圧値の領域が2つと判断しなかった場合、すなわち80の電圧値の領域が3つ以上の場合には処理を終了する。
ステップS28において、クロス点位置推定部25は、80の電圧値の領域が連続していると判断しなかった場合には、各80の電圧値の位置をそれぞれP1、P2とし(ステップS29)、P1とP2との中央をアイパターンのクロス点と推定し(ステップS30)、メインルーチン(図4)に戻る。
ステップS28において、クロス点位置推定部25は、80の電圧値の領域が連続していると判断した場合には、80の電圧値の位置又は領域の中央をP1、P2とし(ステップS31)、前述のステップS30に進む。
なお、ステップS21(Yes)又はステップS27(No)の後に処理を終了した場合には、例えば、正規化部23が正規化する電圧値の基準を変更して各処理をやり直すこともできる。
図4に戻り、遅延量設定部26は、クロス点推定処理のステップS24において求めたP1、又はステップS30において求めたP1とP2との中央を基準として、例えば500mUI離れた位置にクロック信号の立ち上がり(又は立ち下がり)のタイミングを合わせるための遅延量を設定する(ステップS17)。この遅延量は、DAC27によって、デジタル値からアナログ値に変換され、可変遅延器11に設定される。
以上のように、本実施形態における位相調整装置10は、クロス点位置推定部25が、データ信号のアイパターンのクロス点の時間的位置を推定し、遅延量設定部26が、推定されたクロス点の時間的位置を基準として入力クロック信号の遅延量を可変遅延器11に設定するので、データ信号にジッタ成分が付加された場合でも、最適なクロック位相を設定することができる。
以上のように、本発明に係る位相調整装置は、データ信号にジッタ成分が付加された場合でも、最適なクロック位相を設定することができるという効果を有し、例えば数GHzの超高周波帯において、データ信号とクロック信号との相対的な位相を調整する位相調整装置及び位相調整方法として有用である。
10 位相調整装置
11 可変遅延器(遅延手段)
12 識別器(符号判定手段)
13 直流平均値検出器(出力電圧検出手段)
20 制御装置
22 第1メモリ(記憶手段)
23 正規化部(電圧値正規化手段)
24 第2メモリ
25 クロス点位置推定部(クロス点位置推定手段)
26 遅延量設定部(遅延量設定手段)

Claims (7)

  1. データ信号とクロック信号との位相を調整する位相調整装置(10)であって、
    設定された遅延量に基づいて入力クロック信号を遅延させる遅延手段(11)と、
    入力データ信号を前記遅延手段から出力されるクロック信号のタイミングで符号判定して出力する符号判定手段(12)と、
    前記符号判定手段から出力される出力信号の平均直流電圧を検出する出力電圧検出手段(13)と、
    前記データ信号の1周期時間以上2周期時間未満の時間範囲を示す所定時間範囲内において前記出力信号の平均直流電圧を時間軸と対応付けて順次記憶する記憶手段(22)と、
    前記記憶手段に記憶された各電圧値に基づいて前記データ信号のアイパターンのクロス点の時間的位置を推定するクロス点位置推定手段(25)と、
    推定された前記クロス点の時間的位置を基準として前記入力クロック信号の遅延量を前記遅延手段に設定する遅延量設定手段(26)と、
    前記記憶手段に記憶された前記各電圧値のうち所定電圧以上の電圧値を一定の電圧値に正規化する電圧値正規化手段(23)と、
    を備え、
    前記クロス点位置推定手段は、前記一定電圧値に正規化された電圧値のうち、前記記憶手段に所定数以上時間的に連続して記憶された領域を示す電圧値連続領域が前記所定時間範囲内にあることを条件に、前記電圧値連続領域に基づいて前記クロス点の時間的位置を推定するものである、
    ことを特徴とする位相調整装置。
  2. 前記クロス点位置推定手段は、前記電圧値連続領域を1つ含む電圧値の分布が前記所定時間範囲内に1つあることを条件に、前記クロス点の時間的位置が前記電圧値連続領域内にあると推定するものである、
    ことを特徴とする請求項1に記載の位相調整装置。
  3. 前記クロス点位置推定手段は、前記電圧値連続領域を複数含む電圧値の分布が前記所定時間範囲内に1つあることを条件に、前記各電圧値連続領域に基づいて前記クロス点の時間的位置を推定するものである、
    ことを特徴とする請求項に記載の位相調整装置。
  4. 前記クロス点位置推定手段は、前記電圧値連続領域を有する互いに独立した電圧値の分布が前記所定時間範囲内に第1及び第2の電圧値の分布として2つあることを条件として、前記第1及び前記第2の電圧値の分布においてそれぞれ第1及び第2のクロス点の時間的位置を推定し、前記第1のクロス点の時間的位置と前記第2のクロス点の時間的位置との間に前記クロス点の時間的位置を推定するものである、
    ことを特徴とする請求項に記載の位相調整装置。
  5. 前記第1及び前記第2の電圧値の分布の少なくとも一方が有する前記電圧値連続領域は、前記一定電圧値に正規化された電圧値のうち、前記記憶手段に1つ又は所定数以上時間的に連続して記憶された領域である、
    ことを特徴とする請求項に記載の位相調整装置。
  6. 前記クロス点位置推定手段は、前記電圧値連続領域を有する互いに独立した電圧値の分布が前記所定時間範囲内に第1及び第2の電圧値の分布として2つあって前記第1の電圧値の分布と前記第2の電圧値の分布との間にある電圧値の連続個数が所定個数の場合には、前記第1の電圧値の分布と前記第2の電圧値の分布とが連続していて前記電圧値連続領域が1つであるとして前記クロス点の時間的位置を推定するものである、
    ことを特徴とする請求項に記載の位相調整装置。
  7. 請求項1に記載の位相調整装置(10)を用いてデータ信号とクロック信号との位相を調整する位相調整方法であって、
    設定された遅延量に基づいて入力クロック信号を遅延させる遅延ステップ(S12)と、
    入力データ信号を前記遅延ステップおいて遅延されたクロック信号のタイミングで符号判定して出力する符号判定ステップ(S13)と、
    前記符号判定ステップにおいて出力される出力信号の平均直流電圧を検出する出力電圧検出ステップ(S14)と、
    前記データ信号の1周期時間以上2周期時間未満の時間範囲を示す所定時間範囲内において前記出力信号の平均直流電圧を時間軸と対応付けて順次記憶する記憶ステップ(S15)と、
    前記記憶ステップにおいて記憶された各電圧値に基づいて前記データ信号のアイパターンのクロス点の時間的位置を推定するクロス点位置推定ステップ(S20)と、
    推定された前記クロス点の時間的位置を基準として前記入力クロック信号の遅延量を設定する遅延量設定ステップ(S17)と、
    前記記憶ステップにおいて記憶された前記各電圧値のうち所定電圧以上の電圧値を一定の電圧値に正規化する電圧値正規化ステップ(S16)と、
    を含み、
    前記クロス点位置推定ステップにおいて、前記一定電圧値に正規化された電圧値のうち、前記記憶ステップで所定数以上時間的に連続して記憶された領域を示す電圧値連続領域が前記所定時間範囲内にあることを条件に、前記電圧値連続領域に基づいて前記クロス点の時間的位置を推定することを特徴とする位相調整方法。
JP2015067273A 2015-03-27 2015-03-27 位相調整装置及び位相調整方法 Expired - Fee Related JP6154419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015067273A JP6154419B2 (ja) 2015-03-27 2015-03-27 位相調整装置及び位相調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015067273A JP6154419B2 (ja) 2015-03-27 2015-03-27 位相調整装置及び位相調整方法

Publications (2)

Publication Number Publication Date
JP2016187147A JP2016187147A (ja) 2016-10-27
JP6154419B2 true JP6154419B2 (ja) 2017-06-28

Family

ID=57203508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015067273A Expired - Fee Related JP6154419B2 (ja) 2015-03-27 2015-03-27 位相調整装置及び位相調整方法

Country Status (1)

Country Link
JP (1) JP6154419B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111447B2 (ja) * 1993-04-02 1995-11-29 日本電気株式会社 波形観測装置
JP3479128B2 (ja) * 1994-09-14 2003-12-15 アンリツ株式会社 位相調整回路
JP4828730B2 (ja) * 2001-07-05 2011-11-30 富士通株式会社 伝送装置
JP4299179B2 (ja) * 2004-03-31 2009-07-22 富士通株式会社 識別位相余裕モニタ回路、送受信装置、及び通信システム

Also Published As

Publication number Publication date
JP2016187147A (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
JP4536610B2 (ja) 半導体試験装置
US7496137B2 (en) Apparatus for measuring jitter and method of measuring jitter
JPWO2007123055A1 (ja) 試験装置、試験方法、ジッタフィルタ回路、及びジッタフィルタ方法
WO2007086275A1 (ja) 試験装置および試験方法
JP2006333119A (ja) クロック生成回路のテスト回路
EP2985610A1 (en) Method for determining a correlated waveform on a real time oscilloscope
US20160169947A1 (en) Measurement Circuit
US8952835B1 (en) Background calibration of aperture center errors in analog to digital converters
JP4913131B2 (ja) データ識別装置および誤り測定装置
US7973693B2 (en) Circuit with a successive approximation analog to digital converter
JP6154419B2 (ja) 位相調整装置及び位相調整方法
CN106911322A (zh) 生成占空比可调的时钟信号的电路和方法
JP5202738B2 (ja) 測定回路および試験装置
US9083357B2 (en) Frequency locking system
JP5551133B2 (ja) アナログ映像信号のサンプリング位相の自動化決定のための装置および方法
JP3479128B2 (ja) 位相調整回路
US9213669B2 (en) Test apparatus and test method
JP2010245616A (ja) イコライザパラメータ設定装置およびイコライザパラメータ設定方法
JP2015220637A (ja) Ad変換装置
JP5584949B2 (ja) モータ制御装置及びモータ制御方法
KR101612739B1 (ko) 가변 해상도를 갖는 시간-디지털 변환기를 이용한 거리 측정 장치 및 방법
KR102017191B1 (ko) 아이 다이어그램 예측 장치와 방법 및 이를 이용하는 테스트 장치
CN116169994A (zh) 信号触发输出方法及装置
JP2005017235A (ja) パルス幅測定装置及びパルス幅測定方法
JP2961101B1 (ja) 位相調整回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170601

R150 Certificate of patent or registration of utility model

Ref document number: 6154419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees