JP6149161B2 - チップセレクトを低減させるデバイス、システム、及び方法 - Google Patents

チップセレクトを低減させるデバイス、システム、及び方法 Download PDF

Info

Publication number
JP6149161B2
JP6149161B2 JP2016533405A JP2016533405A JP6149161B2 JP 6149161 B2 JP6149161 B2 JP 6149161B2 JP 2016533405 A JP2016533405 A JP 2016533405A JP 2016533405 A JP2016533405 A JP 2016533405A JP 6149161 B2 JP6149161 B2 JP 6149161B2
Authority
JP
Japan
Prior art keywords
identifier
value
command
assigned
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016533405A
Other languages
English (en)
Other versions
JP2016532960A (ja
Inventor
リバーズ,ドイル
ディー. ルビー,ポール
ディー. ルビー,ポール
エス. ラマリンガム,アーナンド
エス. ラマリンガム,アーナンド
サンダラム,ラジェシュ
エム. ウォーカー,ジュリー
エム. ウォーカー,ジュリー
Original Assignee
マイクロン テクノロジー, インク.
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク., マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2016532960A publication Critical patent/JP2016532960A/ja
Application granted granted Critical
Publication of JP6149161B2 publication Critical patent/JP6149161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Storage Device Security (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Static Random-Access Memory (AREA)
  • Information Transfer Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本出願は、2013年8月7日出願の米国出願番号第13/961,377号に対する優先権の利益を主張し、その全体が参照により本明細書に組み入れられる。
コンピュータ及び他の電子製品等の装置(たとえば、デジタルテレビ、デジタルカメラ、携帯電話、タブレット、ゲーム機、電子書籍リーダ等)は、情報を記憶するためのメモリセルを有するメモリデバイスを有することが多い。往々にして、そのような装置は、複数のメモリデバイスを有する。
選択可能なデバイスを包含するシステムの実施形態のブロック図である。 図2は、デバイスを選択して動作を行うための一例の方法の実施形態を図示するフローチャートである。 デバイス識別を設定するための一例の方法の実施形態を図示するフローチャートである。 デバイスを選択して動作を行うための一例の方法の実施形態を図示するフローチャートである。
複数のデバイスシステム、たとえば複数のダイを有するメモリシステムでは、チップセレクト(CS#)を低減させる方法によって、システムが、1以上のデバイスにわたってCS#、コマンド/アドレスバス(CAバス)、及び/またはデータバスを共有することによって、基板スペースを節約することを可能にする。
まず、いくつかの用語が定義される。ID_aは、アサインIDコマンドによって設定されたとしてデバイスによって保持された、割り当てられた識別子(id)の値である。ID_aは、初期化すると一度選択され、デバイスが再度初期化されるまで変更されない。ID_s(または選択識別子)は、コマンドを実行するためにいずれのデバイスを用いるかを選択するために用いられる。
CS#を低減させる方法によれば、システムが、共有シグナリング上のもののうちいずれのデバイスを動作対象とすることを所望しているかを示すために、最初に、動力サイクルに従うシステムのデバイスごとにID_a値を構成する必要がある。そして、次のコマンドに対するデバイス応答を可能にするために、セレクトIDコマンドを発行して、ID_sが、対象デバイスのID_aと等しいようにする。ID_a割り当てシーケンスは、図1に示されるようなシステム内のすべてのデバイス間でのSIN/SOUT(セレクトインプット及びセレクトアウトプット)デイジーチェーンの有無に依存する。
図1は、デバイス110、120、130、及び140を含むシステム100を示す。デバイス110は、SIN112及びSOUT114を有する。デバイス120は、SIN122及びSOUT124を有する。デバイス130は、SIN132及びSOUT134を有する。デバイス140は、SIN142及びSOUT144を有する。デバイス110、120、130、及び140は、互いにデイジーチェーン接続され、それによってSOUT114がSIN122に結合され、SOUT124がSIN132に結合され、SOUT134がSIN142に結合される。デバイス110、120、130、及び140の各々が、図1に図示されない他の入力部を有していてもよいことが理解されるべきである。たとえば、デバイスは、SIN及びSOUTに加えて、チップセレクト入力部及びコマンド/アドレス入力部を有していてもよい。
システム100の初期化をすると、SIN112は、内部的にハイに引き上げられ、一方でSOUT114、SOUT124、SOUT134、及びSOUT144はすべて内部的にローレベルにドライブされる。デバイス110は、ひとたび初期化プロセスの一部として設定された自分のID_aを有すると、SOUT114をハイにドライブして、チェーン内の次のデバイス(デバイス120)が自分のID_aを設定するためにアサインIDコマンドを受け入れることを可能にする。このことは、デバイス120、130、及び140の各々について続行される。図1には4つのデバイス110、120、130、及び140が示されているが、本プロセスは、さらなるデバイスを含むように拡張されることができることが理解されるべきである。初期化すると、チェーン内の第1のデバイス(たとえば、図1のデバイス110)は、自分のSIN内部的にハイに引き上げさせて、すべてのデバイスは、SOUTを内部的にローにドライブさせる。デバイスは、自分のSINがハイになると、アサインIDコマンドのみを受け入れる。デバイスは、設定された自分のidをひとたび有すると、自分のSOUTをハイにドライブして、チェーン内の次のデバイス(たとえば、図1のデバイス120)がアサインIDコマンドを受け入れることを可能にする。また、SOUTは、idが設定された後、FLOATに委ねられてもよい。このように、SINの引き上げによって、ラインを高い論理レベルに引き上げられる。このデイジーチェーン論理の極性及び実際の実装は、本例に関連することが理解されるべきである。極性レベルを反転させて、低い論理レベルによって、他の実装において、デバイスを有効にするようにすることができる。
図1を引き続き参照すると、さらにチップセレクト(CS#)150及びコマンド/アドレスバス(CA)160が存在する。CS#150は、CSライン152を介してデバイス110に結合され、これはCSライン152を介してデバイス120、130、及び140の各々に順に結合される。コマンド/アドレスバス160は、CAライン162を介してデバイス110、120、130、及び140の各々に結合される。
各デバイスに対してID_aを設定した後、次のコマンドに対するデバイスの応答を可能にするために、システムは、セレクトIDコマンドを発行し、ID_sが対象デバイスのID_aと等しいようにする。その後、システムは、いずれのデバイスがID_sの使用を介してコマンドを行うかを選択する。コマンドが別のデバイスに対して発行されることが必要である場合、別のセレクトIDコマンドが発行される。そのようなプロセスを図示するフローチャートが、図2として提供される。
入信コマンドが解析される(202)。入信コマンドがセレクトIDコマンドである場合(204)、ID_s変数はその後、解析されているコマンドで規定された値に更新される(206).その後、制御は、次のコマンドに続く(202)。
入信コマンドがセレクトIDコマンドではない場合、デバイスはその後、最後のセレクトIDコマンドによって設定されたとおりのID_sを維持する。ID_sがID_aと等しい場合、コマンドがその後実行され(210)、たとえば演算が行われる。そうでなければ、コマンドは、システム内の別のデバイス向けであるために無視される(212)。その後、フローは、解析される次のコマンドを続ける(202)。
システム内の各デバイスは、図2に概説された方法を行う。したがって、各コマンドは、最終的には、コマンドのID_sと等しいID_aを有するデバイスによって実行される。
システムが並列性を所望する場合、共有シグナリング間で、2以上のデバイスが同じID_a値を共有してもよい。言い換えると、各々のデバイス110、120、130、及び140のID_aを同じ値に設定することによって、コマンドは、デバイス110、120、130、及び140の各々によって処理される。1つの代替手段では、システムが個々のデバイス各々にアクセスすることを所望する場合、各デバイスがユニークなID_aを有していてもよい。別の代替手段では、コマンドを行うことが意図されるデバイス群内の各デバイスの同じID_aを設定し、一方で他のデバイスのID_aを異なる値に設定することによって、部分並列性が得られ得る。
ひとたびアサインIDコマンドを介してID_aが設定されると、次のアサインIDコマンドは無視されて、動力サイクル及び/またはidスキーム再割り当てシーケンスなしには変更されることができない。
不具合または性能の限界性に起因して、システム内部のSIN/SOUT接続の、またはシステム内のデバイス間のデイジーチェーンが切断された場合に、問題が生じる場合がある。デバイスが自分の対象ID_aを設定させることを妨げるかまたは遅延させる障害は、デイジーチェーン内でのその後ろの他のすべてのデバイスが、自分用のID_aを受信することを妨げる場合がある。図1を参照すると、デバイス120が機能しなくなると、デバイス130及び140はその後、アサインIDコマンドを受信することが可能ではなくなる。パリティ/XORの冗長性スキーム及び予備デバイスは、この課題に対処できない。システム全体にわたり各ID_aの割り当てが不成功であることにより、正しくない数のデバイスをシステムオペレーションに応答させ、結果として受け入れ難いデータ損失、あるいは場合によっては全システム障害をもたらす可能性がある。
SIN/SOUTデイジーチェーンにおける何らかの切断に起因する受け入れ難いデータ損失及び/または全システム障害のリスクが、システム製造環境内に包含され得る、1つの方法を提示する。
この方法では、デバイスごとのID_aの値は、デバイス内部の、及びシステム製造環境内部の永続的領域に格納される。永続的領域は、ポリヒューズ、メタルヒューズ、メモリアレイセル、不揮発性メモリ等を含み得るが、これらに限定されない。1つの実施形態では、永続的領域は、ID_aを格納するヒューズまたはヒューズのセットである。
次のデバイスの初期化すると、論理は、自分のID_aについての値が、デバイス内部の格納された永続的領域からロードされるべきか否かを確認する。システム製造環境から退出した場合のように、永続的領域内部に格納された値が使用可能である場合、ID_a値は、永続的領域に格納された永続識別子に従って設定される。このように、ID_aの割り当ては、ここではSIN/SOUTデイジーチェーンとは無関係である。
図3を参照すると、ID_aを設定するために用いられる論理を図示するフローチャートが示される。初期化すると、ID_s及びID_aは、0x00に設定される(302)。この値は、単にこの例のみのためであることが理解されるべきである。ID_s及びID_aの他の値をさらに用いてもよい。本例では、0x00は、既知の初期値の役割を果たす。そして、id_assigned_flagと名付けられたフラグが、偽(FALSE)に設定される(304)。そして、デバイスを確認して、フラグpersistent_id_flagが真(TRUE)であるかを判断する。persistent_id_flagは、当該デバイスが永続的領域に既に格納されている値を有するか否かを示すフラグである。永続的idがすでに設定されている場合、ID_aはその後、永続的領域に包含された値に設定される(350)。次のコマンドが受け入れられる(352)。そして、ID_sを確認して、これがID_aと等しいかを判断する(354)。否である場合、動作はなされず(356)、次のコマンドに取りかかる(352)。ID_sがID_aと等しい場合、コマンドはその後デバイスを対象とし、動作が行われる(358)。
persistent_id_flagが設定されていない場合、その後第1のコマンドを解析して、コマンドが、デバイスのID_aを設定することを意図しているかを判断する必要がある(308)。そうである場合、id_assigned_flagをその後確認して、SIN=Assertedと組み合わせて偽(FALSE)であるかを判断する。両方の条件が満たされる場合、その後デバイスに対してID_aが設定され(316)、id_assigned_flagが真(TRUE)に設定され(318)、SOUTがハイに設定される(320)。両方の条件が満たされない場合、コマンドは無視される。
第1のコマンドが、デバイスのID_aを設定することを意図しない場合、演算が行われ(319)、SOUTがハイに設定されて(320)、後に続くすべてのコマンドが、ID_aに対するID_sの状態に対する遅延処理なしに(すなわち、CS#を低減させる方法を用いない)実施されるようにする。
SOUTがアサートされた後、次のコマンドが受け入れられる(322)。id_assigned_flagが真(TRUE)である場合、ID_sをその後確認して、ID_aと等しいか(すなわち、この特定のデバイス向けのコマンドであるか)を確かめる(326)。否である場合、その後動作はなされず(334)、次のコマンドが受け入れられる(322)。そうでなければ、コマンドは、デバイス向けである。コマンドを確認して、永続的領域にID_aを書き込むことが意図されているかを確かめる(328)。図示を簡易にするために、図面には単一のコマンドが描かれていることが理解されるべきである。永続的領域にID_aを書き込むための決定は、単一のコマンド又は一連のコマンドであってもよい。否である場合、動作がその後行われ(332)、その後次のコマンドが受け入れられる(322)。
コマンドが、永続的領域にID_aを書き込むことを意図する場合、ID_aがその後永続的領域に書き込まれ、及びpersistent_id_flagが真(TRUE)に設定される(330)。その後、次のコマンドが受け入れられる(322)。そうでなければ、動作が行われ(332)、その後次のコマンドが受け入れられる(322)。
永続的値(たとえば、ポリヒューズ、メタルヒューズ、メモリアレイセル等にプログラムされたような値からロードされた)を格納するために用いられる永続的領域の限界に準じて、これらは、デバイスの寿命の間の任意の時点で構成され、また再構成されることができる。
SIN/SOUT接続の障害または限界の場合においても、各ダイが有効なID_aを有するために、システム障害が回避される。
また、別の問題も存在する場合がある。上述のように、初期化すると、チェーン内の第1のデバイス(たとえば、図1のデバイス110)は、自分のSINを内部的にハイに引き上げさせ、すべてのデバイスは、内部的にローにドライブされたSOUTを有する。デバイスは、自分のSINがハイであるときは、アサインIDコマンドのみを受け入れる。デバイスは、ひとたび自分のidを設定させると、自分のSOUTをハイにドライブして、チェーン内の次のダイ(たとえば、デバイス120)がアサインIDコマンドを受け入れることを可能にする。
ひとたびすべてのデバイスが各自のidを設定させると、デバイスは、コマンドのID_sが==ID_aである場合のみ、次のシステムコマンドに反応する。ひとたびアサインIDコマンドを介してidが設定されると、次のアサインIDコマンドは無視されて、動力サイクルなしに変更されることができない。
システムが2以上のID_aスキーム間で切り換えられることが必要とされるが、中間で動力サイクルを発生させることがないか、またはさらなるセレクトIDコマンドを必要とすることがない場合に、問題が生じる。動力サイクル及び/またはさらなるセレクトIDコマンドの回避が必要とされる予想される事例は、以下を含むが、これらに限定されない。
1)システムが、自分のID_aスキームを並列動作用に構成しているが、共有シグナリング上の1以上のデバイスを、あらゆるレベルの使用から「マスクする」かまたは分離することを望む場合。このことは、たとえばシステムが予備/冗長のデバイスを組み込んでいる場合に生じ得る。そのような事例では、システムは、予備/冗長のデバイスを不必要な動作からマスクすることを望むことがある(たとえば、省エネルギ等のため)。図1を参照すると、システムは、デバイス110、120、及び130の各々を動作させ得るが、一定のコマンドに対しては、デバイス140は動作していない。
2)システムが、自分のID_aスキームを、個別のダイアクセスと並列のダイアクセスとの両方があるように構成している場合。言い換えると、共有シグナリング上に1つ以上のID_a(たとえば、個別のダイアクセスに対して)があるが、その時、共通の、及び/または時間節約型のコマンドシーケンス(たとえば、電源切断エントリ、モードレジスタ書込み等)に対する並列応答性能が所望される。これによって、システムが、共有シグナリング上のID_aごとにセレクトID+コマンドを発行するシーケンスによる反復のオーバヘッドを管理することを回避することが可能になる。
ここで可能である1つの方法は、すべてのデバイスが、それらの現在のID_a値にかかわらずに応答する第2のデバイス識別子を作成することである。この識別子は、「ID_m」と称されることがあり、以下のように定義される。
デバイスよって保持されたID_m=「マスタ」id値は、ID_aを無効にする。
ID_m値は、既存のセレクトIDコマンド形式に組み入れることによって、新しいコマンドを作成することによって、または任意の定義済みの信号シーケンスを介して、デバイスに渡されることができる。論理によって、ID_m値の受信に対するデバイスの応答を可能にするかまたは無効にし、ID_m値自体は、デバイスによって永久的に維持される非変動値か、あるいは所望であればシステムによって管理される(たとえば、次の動力サイクルまでデバイスの動作を全体的にマスクするように上書きする等)ことができる変動値であることができる。
以下に説明された例は、1つの可能な実施を説明し、先に概説された問題を解決するためにそれをどのようにして用いることができるかを実証する。本例では、CS#及びCAバスを共有する4つのデバイス(たとえば、図1のデバイス110、120、130、及び140)がある。
ID_mの値が定義され、既存のセレクトIDコマンドに組み入れられて、すべてのデバイスが、ID_sが0x3Fhに設定されたときに次のコマンドに応答するようにされると仮定する。
ここで、並列処理用に構成されたシステムは、共有シグナリング上の1以上のデバイスをあらゆるレベルの使用から「マスクする」かまたは分離することを要する場合、自分のidスキームを以下のように構成し得る。図1を引き続き参照すると、システムが、デバイス130をその他のデバイスから選択的にマスクされることを所望すると仮定する。そのような状況では、デバイス110、120、130、及び140のID_mは、各々同じ値(例示を目的として、ID_m=0x3Fh)に設定される。しかし、デバイス110、120、及び140のID_aのみが、同じ値(例示を目的として、ID_a=0x00h)に設定される。デバイス130のID_aは、別個のユニークな、デバイス110、120、及び130のID_a(例示を目的として、デバイス120のID_a=0x05h)とは等しくない値に設定される。
デバイス130のID_aをユニークな値に設定することによって、システムは、コマンドのID_sを0x00hに設定してデバイス130を除外することによって、デバイス130をコマンドに対して応答することから選択的にマスクすることができる。コマンドが0x00hに設定されると、デバイス110、120、及び140のみがコマンドを実行し、デバイス130は無視されるが、これは、デバイス130が、0x00hを対象とするコマンドに応答しないためである。コマンドのID_sを値0x3Fh(ID_mの値)に設定することによって、デバイス110、120、130、及び140の各々が、コマンドを実行する。このように、本システムは、id構成間の切り替えのために通常必要とされる動力サイクルを回避し、さらなるセレクトIDコマンドを発行するあらゆるオーバヘッドを回避することができる。本システムは、すべての4つのデバイス110、120、130、及び140のすべてにアクセスすることができるか、または並列構成のデバイス110、120、及び140を選択して、コマンドを実行することができる。また、本システムは、デバイス130だけにアクセスすることもできる。
2以上のID_aで構成されるが、選択的な並列応答を要するシステムについては、そのidスキームを、各々のデバイス110、120、130、及び140のID_mが同じ値(例示を目的として、0x3Fh)である一方で、各デバイスのID_aが異なる(例示を目的として、デバイス110のID_aが0x00hであり、デバイス120のID_aが0x01hであり、デバイス130のID_aが0x02hであり、デバイス140のID_aが0x03hである)ように構成してもよい。この構成では、システムは、デバイス110、120、130、または140、それぞれに対する個別のアクセスについて、ID_sを値0x00/01/02/03で設定し得る。システムは、コマンドに対する並列応答を所望する場合、ID_sを値0x3Fhに設定することができ、デバイス110、120、130、及び140の各々がコマンドを行うようにする。このようにすることによって、本システムは、構成間の切り替えのために通常必要とされる動力サイクルを回避し、さらなるセレクトIDコマンドを発行するあらゆるオーバヘッドを回避することができる。
図4は、ID_mを用いているシステム内のデバイスの動作を図示するフローチャートを提示する。コマンドが受信される(402)。最初の事項として、コマンドを解析して、コマンドがセレクトIDコマンドであるかを確かめる(404)。これらのコマンドは、別のセレクトIDコマンドが受信されるまで、次の一連のコマンドのID_sを設定することを意図する。コマンドが、ID_sを設定することを意図する場合、ID_sが更新され(406)、システムは、次のコマンドに備える(402)。別のセレクトIDコマンドが発行されるまで、任意のコマンドに関連付けられたID_sは、ID_sのままである。
コマンドがセレクトIDコマンドではない場合、コマンドのID_sを確認して、デバイスのID_mと等しいかを確かめる(440)。そうである場合、デバイスは動作を行う。否である場合、ID_sを確認して、デバイスのID_aと等しいかを確かめる(408)。そうである場合、デバイスは動作を行う(410)。否である場合、コマンドは、デバイス向けではなく、無視される(412).その後、デバイスは、次のコマンドを処理する(402)。
これらの装置の図示は、種々の実施形態の構成の概略的な理解を提供することを意図し、本明細書で説明された構成を利用し得る装置のすべての要素及び特徴を完全に説明することを提供することを意図しない。
上述のコンポーネントのいずれもが、ソフトウェアを介したシミュレーションを含む、数多くの方法で実施されることができる。このように、上述の装置は、本明細書ではすべて「モジュール」として特徴付けられ得る。そのようなモジュールは、装置の設計者によって所望されるように、及び種々の実施形態の特定の実施に適するように、ハードウェア回路、シングル及び/またはマルチプロセッサ回路、メモリ回路、ソフトウェアプログラムモジュール及びオブジェクト及び/またはファームウェア、及びそれらの組み合わせを含んでもよく、またはそれらに含まれてもよい。たとえば、そのようなモジュールは、システム動作シミュレーションパッケージ、たとえばソフトウェア電気信号シミュレーションパッケージ、電力使用及び配電シミュレーションパッケージ、キャパシタンス・インダクタンスシミュレーションパッケージ、ワット損/熱放散シミュレーションパッケージ、信号送受信シミュレーションパッケージ、及び/または種々の潜在的な実施形態を動作させるかまたはシミュレートするために用いられるソフトウェア及びハードウェアの組み合わせに含まれてもよい。
本装置の種々の実施形態は、高速コンピュータ、通信及び信号処理回路、シングルまたはマルチプロセッサモジュール、単一または複数の組み込みプロセッサ、マルチコアプロセッサ、データスイッチ、及びマルチレイヤ、マルチチップモジュールを含む特定用途向けモジュールで用いられる電子回路を含んでもよいか、またはそれらに含まれてもよい。そのような装置は、多様な電子システム、たとえばテレビ、携帯電話、パーソナルコンピュータ(たとえば、ラップトップコンピュータ、デスクトップコンピュータ、ハンディ型コンピュータ、タブレットコンピュータ等)、ワークステーション、ラジオ、ビデオプレイヤ、オーディオプレイヤ(たとえば、MP3(ムービングピクチャーエキスパーツグループ、オーディオレイヤ3)プレイヤ)、乗り物、医療用デバイス(たとえば、心臓モニタ、血圧モニタ等)、セットトップボックス等の内部に、サブコンポーネントとしてさらに含まれてもよい。
図1乃至図4を参照すると、上述の実施形態に類似しているかまたは同一の方法及び装置の実施形態は、以下のものを含む。
1つの実施形態では、第1のデバイス、第2のデバイス、及び第3のデバイスを包含するシステム内部のデバイスを選択するための方法が提示される。本方法は、システム内部の各デバイスに、同一のマスタ識別子を割り当てることと、第1のデバイスに、第1の割り当てられた識別子を割り当てることと、第2のデバイスに、第2の割り当てられた識別子を割り当てることと、第3のデバイスに、第3の割り当てられた識別子を割り当てることと、選択識別子をマスタ識別子と等しい値に設定することによって、第1のデバイス、第2のデバイス、及び第3のデバイスの各々を選択することとを含む。
別の実施形態では、本方法は、選択識別子を第1の割り当てられた識別子と等しい値に設定することによって、第1のデバイスのみを選択することと、選択識別子を第2の割り当てられた識別子と等しい値に設定することによって、第2のデバイスのみを選択することと、選択識別子を第3の割り当てられた識別子と等しい値に設定することによって、第3のデバイスのみを選択することとをさらに含んでもよく、第1の割り当てられた識別子は、第2の割り当てられた識別子と等しくなく、第1の割り当てられた識別子は、第3の割り当てられた識別子と等しくなく、第2の割り当てられた識別子は、第3の割り当てられた識別子と等しくない。
別の実施形態では、本方法は、選択識別子を第1の割り当てられた識別子と等しい値に設定することによって、第1のデバイスのみを選択することと、選択識別子を第2の割り当てられた識別子と等しい値に設定することによって、第2のデバイス及び前記第3のデバイスの両方を選択することとをさらに含んでもよく、第1の割り当てられた識別子は、第2の割り当てられた識別子と等しくなく、第1の割り当てられた識別子は、第3の割り当てられた識別子と等しくなく、第2の割り当てられた識別子は、前記第3の割り当てられた識別子と等しい。
別の実施形態では、システム内の第1の、第2、及び第3のデバイスの各々は、メモリデバイスである。
1つの実施形態では、第1のデバイス、第2のデバイス、及び第3のデバイスを包含するシステム内部のデバイスを選択するための方法が提示される。本方法は、第1のデバイスに、第1の割り当てられた識別子を割り当てることと、第2のデバイスに、第2の割り当てられた識別子を割り当てることと、第3のデバイスに、第3の割り当てられた識別子を割り当てることとを含み、第1のデバイスに、第1の割り当てられた識別子を割り当てることは、第1のデバイスに関連付けられた永続的識別子と等しい第1の割り当てられた識別子を設定することを含む。
別の実施形態では、永続的識別子は、デバイスの永続的領域に格納される。
別の実施形態では、第2のデバイスに、第2の割り当てられた識別子を割り当てることは、第2のデバイスに関連付けられた第2の永続的識別子と等しい第2の割り当てられた識別子を設定することをさらに含む。第2の永続的識別子は、第2のデバイスの永続的領域に格納される。
別の実施形態では、第3のデバイスに、第3の割り当てられた識別子を割り当てることは、第3のデバイスに関連付けられた第3の永続的識別子と等しい第3の割り当てられた識別子を設定することをさらに含み、第3の永続的識別子は、第3のデバイスの永続的領域に格納される。
1つの実施形態では、複数のデバイスシステム内部のデバイス上でコマンドを実行する方法が提示される。本方法は、コマンドを受信することと、コマンドがセレクトIDコマンドである場合に、選択識別子を更新することと、デバイスに関連付けられた永続的識別子があるかを判断することと、デバイスに関連付けられた永続的IDがある場合、デバイス内部の永続的領域からの、デバイスの割り当てられた識別子を設定することと、選択識別子(ID_s)を、デバイスの前記割り当てられた識別子(ID_a)と比較することによって、コマンドが前記デバイス向けであるかを判断することと、コマンドがデバイス向けではない場合、コマンドを無視することと、コマンドがデバイス向けである場合、コマンドを行うこととを含み得る。
別の実施形態では、本方法は、コマンドがデバイスに永続的識別子を書き込むことを意図しているかを判断することと、デバイスの永続的領域に永続的識別子を書き込むこととをさらに含み得る。
別の実施形態では、本方法は、コマンドが、デバイスの割り当てられた識別子に、値を書き込むことを意図するかを判断することと、割り当てられた識別子が、以前に設定されたかを判断することと、デバイスへのセレクトインプット(SIN)がアサートされたかを判断することと、判断工程の各々が真である場合、デバイスに対する割り当てられた識別子に値を書き込むこととをさらに含んでもよい。
別の実施形態では、本方法は、デバイスのセレクトアウトプット(SOUT)出力をアサートすることをさらに含んでもよく、デバイスのSOUTは、第2のデバイスのSINに結合される。
1つの実施形態では、システムは、第1のマスタ識別子と、第1の割り当てられた識別子とを有する第1のデバイスであって、第1のデバイスが、第1のマスタ識別子あるいは第1の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、第1のデバイスと、第2のマスタ識別子と、第2の割り当てられた識別子とを有する第2のデバイスであって、第2のデバイスが、第2のマスタ識別子あるいは第2の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、第2のデバイスと、第3のマスタ識別子と、第3の割り当てられた識別子とを有する第3のデバイスであって、第3のデバイスが、第3のマスタ識別子あるいは第3の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、第3のデバイスとを含んでもよい。本システムは、選択識別子を、第1のマスタ識別子、第2のマスタ識別子、第3のマスタ識別子、第1の割り当てられた識別子、第2の割り当てられた識別子、または第3の割り当てられた識別子のうち1つに設定することによって、前記第1、第2、または第3のデバイスのうち1つにアクセスする。
別の実施形態では、第1のマスタ識別子、第2のマスタ識別子、及び第3のマスタ識別子は、第1の値に各々設定され、第1の割り当てられた識別子及び前記第2の割り当てられた識別子は、第1の値とは異なる第2の値に各々設定され、第3の割り当て値は、第1の及び第2の値とは異なる第3の値に設定される。
別の実施形態では、本システムは、選択識別子を第1の値に設定することによって、第1、第2、及び第3のデバイスの各々にアクセスするように配設され、本システムは、選択識別子を第2の値に設定することによって、第1及び第2のデバイスにアクセスするように配設され、本システムは、選択識別子を第3の値に設定することによって、第3のデバイスにアクセスするように配設される、
別の実施形態では、第1のマスタ識別子、第2のマスタ識別子、及び第3のマスタ識別子は、第1の値に各々設定され、第1の割り当てられた識別子は、第1の値とは異なる第2の値に設定され、第2の割り当てられた識別子は、第1の値及び第2の値とは異なる第3の値に設定され、第3の割り当て値は、第1の値、第2の値、及び第3の値とは異なる第4の値に設定される。
別の実施形態では、システムは、選択識別子を第1の値に設定することによって、第1、第2、及び第3のデバイスの各々にアクセスするように配設され、システムは、選択識別子を第2の値に設定することによって、第1のデバイスにアクセスするように配設され、システムは、選択識別子を第3の値に設定することによって、第2のデバイスにアクセスするように配設され、システムは、選択識別子を第4の値に設定することによって、第3のデバイスにアクセスするように配設される。
別の実施形態では、第1、第2、及び第3のデバイスの各々は、メモリデバイスである。
1つの実施形態では、デバイスは、チップセレクト入力と、コマンド/アドレス入力と、セレクトイン(SIN)入力と、セレクトアウト(SOUT)出力と、永続的領域とを含み得る。永続的領域は、割り当てられた識別子のための値を包含するように構成される。
別の実施形態では、デバイスは、永続的領域から割り当てられた識別子を設定するように配設される。
別の実施形態では、デバイスは、フラグをさらに含んでもよい。フラグは、デバイスが、永続的領域からの割り当てられた識別子を設定したか、または外部エンティティが、割り当てられた識別子を設定したかを示す。
別の実施形態では、デバイスは、SINがハイレベルにセットされた場合、割り当てられた識別子を設定するように配設される。
別の実施形態では、デバイスは、コマンド/アドレス入力を介して、割り当てられた識別子値を受信するように配設される。
別の実施形態では、SOUTは、別のデバイスのSINに結合されるように配設される。
別の実施形態では、デバイスは、永続的領域に値を書き込むように配設される。
別の実施形態では、永続的領域は、以下の、ポリヒューズ、メタルヒューズ、メモリアレイセル、及び不揮発性メモリのうち1つから選択される。
上記の明細書及び図面は、当業者が本発明の実施形態を実践することを可能にするような、本発明のいくつかの実施形態を例示する。他の実施形態が、構造的、論理上、電気的、プロセス上の、及び他の変更を組み入れてもよい。実施例は、可能である変形の代表例を示す。いくつかの実施形態の部分及び特徴は、他のもののそれらに含まれるか、またはそれらに置き換えられてもよい。当業者においては、上記の明細書を読んで理解することにより、他の多くの実施形態が明らかとなろう。
開示の要約は、要約によって読者が技術的開示の本質をすばやく把握することを可能にすることを必要とする、連邦規則法典第37巻セクション1.72(b)に準拠するように提供される。これは、特許請求の範囲の範囲または意味を解釈または限定するようには用いられないという理解のもと提出される。加えて、前述の詳細な説明においては、開示を合理化する目的で、種々の特徴が単一の実施形態にまとめられていることがわかる。本方法の開示は、主張された実施形態が、各請求項に明白に列記されているよりも多くの特徴を必要とする意図を反映しているとして解釈されるものではない。むしろ、以下に続く請求項を熟考すると、発明の主題は、単一の開示された実施形態のすべての特徴よりも少ないところにある。このように、以下に続く特許請求の範囲は、本明細書において詳細な説明に組み入れられ、各請求項は別個の実施形態として独立している。

Claims (8)

  1. 第1のデバイス、第2のデバイス、及び第3のデバイスを包含するシステムのデバイスを選択するための方法であって、前記方法が、
    前記システムの各デバイスに、同一のマスタ識別子を割り当てることと、
    前記第1のデバイスに、第1の割り当てられた識別子を割り当てることと、
    前記第2のデバイスに、第2の割り当てられた識別子を割り当てることと、
    前記第3のデバイスに、第3の割り当てられた識別子を割り当てることと、
    選択識別子を前記マスタ識別子と等しい値に設定することによって、前記第1のデバイス、前記第2のデバイス、及び前記第3のデバイスの各々を選択することと、
    選択識別子を前記第1の割り当てられた識別子と等しい値に設定することによって、前記第1のデバイスのみを選択することと、
    選択識別子を前記第2の割り当てられた識別子と等しい値に設定することによって、前記第2のデバイス及び前記第3のデバイスの両方を選択することとを含み、
    前記第1の割り当てられた識別子が、前記第2の割り当てられた識別子と等しくなく、
    前記第1の割り当てられた識別子が、前記第3の割り当てられた識別子と等しくなく、
    前記第2の割り当てられた識別子が、前記第3の割り当てられた識別子と等しい、
    方法。
  2. 選択識別子を前記第1の割り当てられた識別子と等しい値に設定することによって、前記第1のデバイスのみを選択することと
    選択識別子を前記第2の割り当てられた識別子と等しい値に設定することによって、前記第2のデバイスのみを選択することと、
    選択識別子を前記第3の割り当てられた識別子と等しい値に設定することによって、前記第3のデバイスのみを選択することとをさらに含み、
    前記第1の割り当てられた識別子が、前記第2の割り当てられた識別子と等しくなく、
    前記第1の割り当てられた識別子が、前記第3の割り当てられた識別子と等しくなく、
    前記第2の割り当てられた識別子が、前記第3の割り当てられた識別子と等しくない、請求項1に記載の方法。
  3. 前記システム内の前記第1、第2、及び第3のデバイスの各々が、メモリデバイスである、請求項1に記載の方法。
  4. 第1のマスタ識別子と、第1の割り当てられた識別子とを有する第1のデバイスであって、前記第1のデバイスが、前記第1のマスタ識別子あるいは前記第1の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、前記第1のデバイスと、
    第2のマスタ識別子と、第2の割り当てられた識別子とを有する第2のデバイスであって、前記第2のデバイスが、前記第2のマスタ識別子あるいは前記第2の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、前記第2のデバイスと、
    第3のマスタ識別子と、第3の割り当てられた識別子とを有する第3のデバイスであって、前記第3のデバイスが、前記第3のマスタ識別子あるいは前記第3の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、前記第3のデバイスとを含むシステムであって
    前記システムが、選択識別子を、前記第1のマスタ識別子、前記第2のマスタ識別子、前記第3のマスタ識別子、前記第1の割り当てられた識別子、前記第2の割り当てられた識別子、または前記第3の割り当てられた識別子のうち1つに設定することによって、前記第1、第2、または第3のデバイスのうち1つにアクセスし、
    前記第1のマスタ識別子、前記第2のマスタ識別子、及び前記第3のマスタ識別子が、第1の値に各々設定され、
    前記第1の割り当てられた識別子及び前記第2の割り当てられた識別子が、前記第1の値とは異なる第2の値に各々設定され、
    前記第3の割り当てられた識別子が、前記第1及び第2の値とは異なる第3の値に設定される、システム。
  5. 前記システムが、前記選択識別子を前記第1の値に設定することによって、前記第1、第2、及び第3のデバイスの各々にアクセスするように配設され、
    前記システムが、前記選択識別子を前記第2の値に設定することによって、前記第1及び第2のデバイスにアクセスするように配設され、
    前記システムが、前記選択識別子を前記第3の値に設定することによって、前記第3のデバイスにアクセスするように配設される、請求項に記載のシステム。
  6. 前記第1のマスタ識別子、前記第2のマスタ識別子、及び前記第3のマスタ識別子が、第1の値に各々設定され、
    前記第1の割り当てられた識別子が、前記第1の値とは異なる第2の値に設定され、
    前記第2の割り当てられた識別子が、前記第1の値及び前記第2の値とは異なる第3の値に設定され、
    前記第3の割り当てられた識別子が、前記第1の値、前記第2の値、及び前記第3の値とは異なる第4の値に設定される、請求項に記載のシステム。
  7. 前記システムが、前記選択識別子を前記第1の値に設定することによって、前記第1、第2、及び第3のデバイスの各々にアクセスするように配設され、
    前記システムが、前記選択識別子を前記第2の値に設定することによって、前記第1のデバイスにアクセスするように配設され、
    前記システムが、前記選択識別子を前記第3の値に設定することによって、前記第2のデバイスにアクセスするように配設され、
    前記システムが、前記選択識別子を前記第4の値に設定することによって、前記第3のデバイスにアクセスするように配設される、請求項に記載のシステム。
  8. 前記第1、第2、及び第3のデバイスの各々が、メモリデバイスである、請求項に記載のシステム。
JP2016533405A 2013-08-07 2014-08-06 チップセレクトを低減させるデバイス、システム、及び方法 Active JP6149161B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/961,377 2013-08-07
US13/961,377 US9477616B2 (en) 2013-08-07 2013-08-07 Devices, systems, and methods of reducing chip select
PCT/US2014/049965 WO2015021171A1 (en) 2013-08-07 2014-08-06 Devices, systems, and methods of reducing chip select

Publications (2)

Publication Number Publication Date
JP2016532960A JP2016532960A (ja) 2016-10-20
JP6149161B2 true JP6149161B2 (ja) 2017-06-14

Family

ID=52449601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016533405A Active JP6149161B2 (ja) 2013-08-07 2014-08-06 チップセレクトを低減させるデバイス、システム、及び方法

Country Status (7)

Country Link
US (4) US9477616B2 (ja)
EP (2) EP3030971B1 (ja)
JP (1) JP6149161B2 (ja)
KR (1) KR101875171B1 (ja)
CN (2) CN109117399B (ja)
SG (1) SG11201600809XA (ja)
WO (1) WO2015021171A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9477616B2 (en) 2013-08-07 2016-10-25 Micron Technology, Inc. Devices, systems, and methods of reducing chip select
TWI612788B (zh) * 2015-12-21 2018-01-21 視動自動化科技股份有限公司 具有鏈結匯流排的通訊系統
KR20190088234A (ko) * 2018-01-18 2019-07-26 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11494324B2 (en) * 2019-08-29 2022-11-08 Microchip Technology Incorporated Daisy chain streaming mode
CN111611189A (zh) * 2020-05-28 2020-09-01 开元通信技术(厦门)有限公司 一种通信方法、装置及计算机存储介质

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850067B2 (ja) * 1996-04-24 2006-11-29 株式会社ルネサステクノロジ メモリシステムおよびそれに用いられる半導体記憶装置
US6708242B1 (en) * 1999-09-10 2004-03-16 Adaptec, Inc. Methods for addressing extended number of peripheral devices over peripheral bus
US7032054B1 (en) * 2000-06-09 2006-04-18 Maxtor Corporation Method and apparatus for increasing the device count on a single ATA bus
JP4081963B2 (ja) 2000-06-30 2008-04-30 セイコーエプソン株式会社 記憶装置および記憶装置に対するアクセス方法
JP4123739B2 (ja) * 2001-06-19 2008-07-23 セイコーエプソン株式会社 印刷記録材容器の識別システムおよび識別方法
US6931468B2 (en) * 2002-02-06 2005-08-16 Hewlett-Packard Development Company, L.P. Method and apparatus for addressing multiple devices simultaneously over a data bus
JP4159415B2 (ja) * 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
JP4794218B2 (ja) * 2004-06-25 2011-10-19 パナソニック株式会社 スレーブ装置、マスタ装置及び積層装置
CN100433326C (zh) * 2004-06-25 2008-11-12 松下电器产业株式会社 从属装置、主装置以及层叠装置
US7346051B2 (en) 2004-06-25 2008-03-18 Matsushita Electric Industrial Co., Ltd. Slave device, master device and stacked device
US7392350B2 (en) 2005-02-10 2008-06-24 International Business Machines Corporation Method to operate cache-inhibited memory mapped commands to access registers
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US20070260841A1 (en) * 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
JP4963892B2 (ja) * 2006-08-02 2012-06-27 株式会社日立製作所 仮想ストレージシステムの構成要素となることが可能なストレージシステムの制御装置
US7752364B2 (en) 2006-12-06 2010-07-06 Mosaid Technologies Incorporated Apparatus and method for communicating with semiconductor devices of a serial interconnection
JP2007109260A (ja) * 2007-01-09 2007-04-26 Seiko Epson Corp 記憶装置および記憶装置に対するアクセス方法
JP5586915B2 (ja) 2009-10-09 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備える情報処理システム
KR101053534B1 (ko) 2009-10-29 2011-08-03 주식회사 하이닉스반도체 반도체 장치 및 이의 칩 선택방법
TWI442401B (zh) 2009-12-30 2014-06-21 Macronix Int Co Ltd 共享輸入封裝之三維晶片選取
US8943224B2 (en) 2010-03-15 2015-01-27 Rambus Inc. Chip selection in a symmetric interconnection topology
FR2969451B1 (fr) 2010-12-17 2013-01-11 St Microelectronics Rousset Procede et dispositif de communication entre un maitre et plusieurs esclaves suivant un protocole de communication serie, en particulier du type a drain ouvert
US8601198B2 (en) * 2011-06-30 2013-12-03 Intel Corporation Controllable transaction synchronization for merging peripheral devices
US8463948B1 (en) * 2011-07-01 2013-06-11 Intel Corporation Method, apparatus and system for determining an identifier of a volume of memory
US9477616B2 (en) 2013-08-07 2016-10-25 Micron Technology, Inc. Devices, systems, and methods of reducing chip select

Also Published As

Publication number Publication date
US9477616B2 (en) 2016-10-25
US20160328353A1 (en) 2016-11-10
CN106030554B (zh) 2018-08-21
CN106030554A (zh) 2016-10-12
US20180329854A1 (en) 2018-11-15
EP3030971A1 (en) 2016-06-15
EP3736704B1 (en) 2023-10-04
CN109117399B (zh) 2022-05-06
WO2015021171A1 (en) 2015-02-12
EP3736704A1 (en) 2020-11-11
JP2016532960A (ja) 2016-10-20
US20150046611A1 (en) 2015-02-12
US10289597B2 (en) 2019-05-14
US9785603B2 (en) 2017-10-10
CN109117399A (zh) 2019-01-01
SG11201600809XA (en) 2016-03-30
EP3030971A4 (en) 2017-06-28
KR20160039291A (ko) 2016-04-08
KR101875171B1 (ko) 2018-07-06
US20170351637A1 (en) 2017-12-07
US9996496B2 (en) 2018-06-12
EP3030971B1 (en) 2020-10-07

Similar Documents

Publication Publication Date Title
US11210025B2 (en) Memory device including concurrent suspend states for different operations
US10616669B2 (en) Dynamic memory for compute resources in a data center
US9996496B2 (en) Devices, systems, and methods of reducing chip select
KR101545425B1 (ko) 메모리 초기화를 위한 시스템, 디바이스, 메모리 제어기, 및 방법
US10628364B2 (en) Dual port storage device performing peer-to-peer communication with external device without intervention of host
US20160246514A1 (en) Memory system
US10929318B2 (en) Memory controller enabling dual-mode access to memory module
JP2013502001A (ja) 不揮発性メモリからのデータ読み出し用コントローラ
TW201810017A (zh) 資料儲存裝置、其控制單元及其任務排序方法
US9804978B2 (en) Memory system facilitating high bandwidth and high capacity memory
US20210208899A1 (en) Data processing system and method for configuring and operating a data processing system
US11157183B2 (en) Memory controller
US20160292090A1 (en) Data processing system capable of controlling peripheral devices using group identification information and control method thereof
JP2019175427A (ja) コンピュータシステム及びその動作方法
CN111258763B (zh) 一种服务器***及服务器***的控制方法和装置
CN111435337B (zh) 存储器***和数据处理***
US11016704B2 (en) Semiconductor system including various memory devices capable of processing data
TW201741858A (zh) 電腦系統及其硬碟存取方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R150 Certificate of patent or registration of utility model

Ref document number: 6149161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250