JP6146466B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6146466B2
JP6146466B2 JP2015505139A JP2015505139A JP6146466B2 JP 6146466 B2 JP6146466 B2 JP 6146466B2 JP 2015505139 A JP2015505139 A JP 2015505139A JP 2015505139 A JP2015505139 A JP 2015505139A JP 6146466 B2 JP6146466 B2 JP 6146466B2
Authority
JP
Japan
Prior art keywords
semiconductor element
fixed
semiconductor device
heat sink
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015505139A
Other languages
English (en)
Other versions
JPWO2014141399A1 (ja
Inventor
憲宗 織本
憲宗 織本
今井　誠
誠 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2014141399A1 publication Critical patent/JPWO2014141399A1/ja
Application granted granted Critical
Publication of JP6146466B2 publication Critical patent/JP6146466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32113—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

本明細書に開示の技術は半導体装置に関する。
半導体素子と放熱板とをはんだで接合した半導体装置が開発されている。半導体素子の熱膨張率と放熱板の熱膨張率には差異がある。このため、半導体装置の温度が変化すると、半導体素子の寸法変化量と、放熱板の寸法変化量に差異が生じる。寸法変化量の差異は、半導体素子の対角線上において大きい。このため、半導体素子の四隅の角部では、熱応力が生じ易い。日本国特許公開公報２００９−１７０７０２号に開示されている半導体装置では、半導体素子の角部と放熱板（基板体）とを接合しているはんだの厚みが、半導体素子の角部以外の部分よりも厚くされている。これにより、半導体素子の温度が変化した際に、半導体素子に生じる熱応力を低減している。
日本国特許公開公報２００９−１７０７０２号の技術では、半導体素子の角部のはんだの厚みを大きくしている。このため、半導体装置の体格が増大する。
本明細書は、本明細書は半導体装置の体格の増大を抑制しつつ、半導体素子に生じる熱応力を低減することができる技術を提供する。
本明細書が開示する半導体装置は、平面視すると矩形状の半導体素子と、半導体素子が固定される被固定部材と、を備えている。半導体素子は、その矩形状の面を被固定部材の表面に向けて配置されている。半導体素子の矩形状の面は、一部において被固定部材の表面に固定されており、その矩形状の面の少なくとも角部は、被固定部材の表面に固定されていない。
上記の半導体装置では、半導体装置の温度が変化した場合に熱応力が生じ易い半導体素子の角部と、被固定部材とが互いに固定されていない。これにより、半導体素子に生じる熱応力を低減することができる。また、半導体素子の角部と被固定部材とが互いに固定されない構成とするだけなので、半導体装置の体格の増大を抑制することができる。
実施例１の半導体装置２を示す平面図である。 実施例１の半導体装置２の図１（II−II）断面での断面図である。 実施例１の半導体装置２の部分拡大平面図である。 実施例１の半導体装置２の図３（IV−IV）断面での部分拡大断面図である。 実施例２の半導体装置１０２を示す平面図である。 実施例２の半導体装置１０２の図５（VI−VI）断面での断面図である。 比較例の半導体装置の冷熱サイクル試験を模擬した熱応力解析の数値計算結果である。
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１） 本明細書で開示する半導体装置は、半導体素子の矩形状の面が、被固定部材の表面に接合材料で固定されていてもよい。被固定部材の表面には、矩形状の面の角部が位置する位置に窪みが形成されていてもよい。
上記の半導体装置では、半導体素子を非固定部材に固定する際に、接合材料が、窪みが形成された部分に流入する。このため、半導体素子の角部と被固定部材とが互いに固定されることが防止される。これにより、半導体素子に生じる熱応力を低減することができる。
（特徴２） 本明細書で開示する半導体装置は、半導体素子の矩形状の面と被固定部材の表面との間に配置される中間部材をさらに備えていてもよい。半導体素子と被固定部材とは、中間部材を介して互いに固定されていてもよい。中間部材は、矩形状の面の少なくとも角部と被固定部材の表面との間には位置していなくてもよい。
上記の半導体装置では、半導体素子の角部と被固定部材との間に中間部材が位置しない。このため、半導体素子の角部と被固定部材とが互いに固定されることが防止される。これにより、半導体素子に生じる熱応力を低減することができる。
図１〜４に示すように、半導体装置２は、半導体素子４と、半導体素子４が固定される放熱板６とを備えている。半導体素子４は、いわゆる半導体チップである。半導体素子４は平面視すると矩形状（具体的には正方形）である。ただし、半導体素子４は長方形であってもよい。また、半導体素子４は、ＩＧＢＴである。ただし、半導体素子４は、例えばＭＯＳＦＥＴ等の他の半導体素子であってもよい。
半導体素子４はＳｉＣ基板を備えている。ＳｉＣ基板は、平面視中央部にアクティブ領域４ａを有し、アクティブ領域４ａの周囲（具体的には、半導体素子４の外周縁部）に周辺領域４ｂを有する（図３）。アクティブ領域４ａには、ゲート、エミッタ領域、ボディコンタクト領域、ボディ領域、ドリフト領域、コレクタ領域の各領域が形成されている。ただし、半導体素子４が有するこれらの構成は従来公知であるので、その説明を省略する。半導体素子４の上面には、エミッタ電極（不図示）、及びゲートパッド（不図示）、ボディコンタクト領域が形成されている。半導体素子４の下面４２には、コレクタ電極が形成されている。コレクタ電極は、半導体素子４の下面４２の全体に形成されている。半導体素子４は、その下面４２を後述する放熱板６の表面６ａに向けて配置されている。
放熱板６は、金属により形成されている。放熱板６を形成する材料として、例えば、Ｃｕ（銅）が使用できる。放熱板６は、平面視すると矩形状である（図１）。放熱板６の面積は半導体素子４の面積よりも大きい。放熱板６の上面６ａには、窪み部１０が形成されている。窪み部１０は、半導体素子４が放熱板６の上面６ａに配置された際に半導体素子４のそれぞれの角部が位置する位置に形成されている（つまり、窪み部１０は４か所に形成されている）。
窪み部１０は、平面視したとき直角二等辺三角形である（ただし、後述するように窪み部１０は他の形状であってもよい）。それぞれの窪み部１０の直角をなすニ辺が接する頂点は、半導体素子４の外側に位置している。半導体素子４の四つの角部の頂点は、それぞれ、各窪み部１０の中央に位置している。半導体素子４の下面４２は、平面視したときに窪み部１０と重なる部分である面４４と、窪み部１０と重ならない部分である面４６とを有している（図４）。面４４と放熱板６（詳しくは、放熱板６の窪み部１０）との間は、はんだ８で固定されていない。面４６と放熱板６（詳しくは、放熱板６の窪み部１０が形成されていない部分）との間は、はんだ８で固定されている。
図３、図４に示すように、窪み部１０の内面は、面１２と面１４ａ、１４ｂ（図４では面１４ａと面１４ｂを合わせて面１４と表示する）とを有する。面１２は、半導体素子４の中心側に位置している。面１４ａ、１４ｂは、半導体素子４の中心側とは反対側に位置している。面１２は放熱板６の上面６ａに対して傾斜している。以下の説明では、面１２と放熱板６の上面６ａとがなす角度を角度θと呼ぶ。角度θは、例えば４５°よりも小さい角度とすることができる。角度θについては後述する。放熱板６の上面６ａには余肉１６が形成されている。余肉１６は、窪み部１０に対して、半導体素子４の中心とは反対側に形成されている。上述のように、半導体素子４の下面４２（具体的には、下面４２の一部である面４６）と放熱板６とは、はんだ８で互いに固定される。これにより、半導体素子４と放熱板６とが電気的に接続される。その結果、放熱板６を半導体装置２の電極（詳しくは、コレクタ側の電極）として使用することができる。また、半導体装置２の使用時には、半導体素子４で発生した熱を放熱板６を介して外部に放熱することができる。これにより、半導体素子４の温度上昇を抑制することができる。
以下に、本実施例の半導体装置２の製造方法を説明する。放熱板６は、銅製の板の上面６ａに窪み部１０を形成することにより製造される。窪み部１０を形成する方法として例えばプレス加工が使用できる。プレス加工する際には、放熱板６の余肉１６が窪み部１０に対して半導体素子４の中心とは反対側に形成されるように行う。
放熱板６に窪み部１０が形成された後に、放熱板６の上面６ａにシート状のはんだ（以下、はんだシートと呼ぶ）を配置する。はんだシート（不図示）は、例えば、半導体素子４を平面視した形状と同一の形状（すなわち矩形状）であり、かつ同一の大きさとすることができる。はんだシートは、はんだシートの角部のそれぞれが各窪み部１０の上に位置するように配置される。はんだシートを放熱板６の上面６ａに配置した後、はんだシートの上に半導体素子４を配置する。半導体素子４は、上述のように、半導体素子４の角部のそれぞれが窪み部１０の上に位置するように配置される。つまり、半導体素子４が配置されることにより、半導体素子４がはんだシートの上に重ねられた状態となる。
プレス加工によって生じる放熱板６の余肉１６は、上述のように、窪み部１０に対して半導体素子４の中心とは反対側に形成されている。つまり、余肉１６は平面視したとき半導体素子４と重ならない位置に形成されている。このため、半導体素子４が配置された際に半導体素子４と余肉１６とが干渉することが抑制される。
次に、半導体装置２の温度を、はんだ８の融点以上の温度に上昇させる。温度を上昇させることにより、はんだシートは溶融して液状となる。半導体素子４の角部以外の位置（すなわち、窪み部１０が形成されていない位置）では、半導体素子４の下面４２と放熱板６の上面６ａとの間に液状のはんだ８が充填されている状態となる。この際、半導体素子４の下面４２の角部（すなわち、窪み部１０に重なる位置）に位置しているはんだ８は、窪み部１０に流入し、窪み部１０の底に溜まる。窪み部１０の体積は、窪み部１０の上側に位置するはんだ８の体積よりも大きくなるように予め設計されている。このため、半導体素子４の下面４２の角部と放熱板６の上面６ａとの間は、液状のはんだ８が充填されていない状態となる。なお、放熱板６の上面６ａには、予めはんだ８の濡れ性を向上させる表面処理がされていてもよい。表面処理としては、例えばＮｉメッキやＡｕメッキが使用できる。また、この表面処理は、半導体素子４の下面４２にされていてもよい。また、半導体装置２は、上述の面４４および窪み部１０に相当する位置には、この表面処理がされない構成としてもよい。これにより、半導体素子４の角部にはんだ８が存在することが防止される。その結果、半導体素子４の角部と放熱板６とが固定されることが防止される。
次に、半導体装置２の温度を、はんだ８の融点以下の温度に下降させる。温度が下降することにより、液状のはんだ８が固体状となる。これにより、半導体素子４の下面４２（詳しくは、下面４２の一部である面４６）と放熱板６の上面６ａとが、固体状となったはんだ８で互いに固定される。一方、液状のはんだ８が充填されていない窪み部１０では、温度を下降させても半導体素子４の下面４２（詳しくは、下面４２の一部である面４４）と放熱板６の上面６ａとが固定されない。
本実施例の半導体装置２では、熱応力が生じ易い半導体素子４の角部と、放熱板６とが互いに固定されていない。これにより、半導体装置２の温度が変化した際に半導体素子４に生じる熱応力を低減することができる。また、半導体素子４の角部と放熱板６とが互いに固定されない構成とするだけなので、半導体装置２の体格の増大を抑制することができる。
また、上述のように、半導体素子４は、半導体素子４の（具体的には半導体基板の）平面視中央部にアクティブ領域４ａを有し、半導体素子４の外周縁部に周辺領域４ｂを有する。周辺領域４ｂは、アクティブ領域と異なり半導体素子４の使用により発熱しない。このため、半導体素子４では、半導体素子４の中央部の温度が半導体素子４の角部の温度よりも高くなることがある。また、半導体素子４の周辺縁部は、熱が周囲に放出され易い。一方、半導体素子４の中央部は熱が周囲に放出され難い。このことによっても、矩形状の半導体素子４では、半導体素子４の中央部の温度が半導体素子４の角部の温度よりも高くなることがある。
半導体素子４の中央部の温度が半導体素子４の角部の温度よりも高くなった場合には、半導体素子４の角部から放熱板６に伝達される熱量は、半導体素子４の中央部から放熱板６に伝達される熱量と比較して小さい。本実施例の半導体装置２では、半導体素子４の下面４２と放熱板６の上面６ａとが固定されない位置は、伝達される熱量が小さい角部の位置である。このため、半導体素子４の下面４２と放熱板６の上面６ａとを部分的に固定しながら、半導体素子４から放熱板６に伝達される熱量が低下することが抑制されている。
窪み部１０は、平面視したとき半導体装置２の周辺領域４ｂに重なる位置に形成されていてもよい。これにより、半導体素子４から放熱板６への熱の伝達が窪み部１０によって妨げられることが抑制される。これにより、半導体装置２の放熱性能が悪化することが抑制される。
半導体素子４を放熱板６に固定した半導体装置２では、半導体素子４から発生した熱は、はんだ８を介して放熱板６に伝達される。図２において、半導体素子４から発生した熱は、はんだ８が位置している領域から放熱板６の内部側（図２下側）に向かって伝達される。熱が放熱板６の内部側に向かって伝達される際には、はんだ８が位置している領域から真っ直ぐに下に向かって伝達されるのみでなく、はんだ８が位置している領域よりも広がりながら伝達される。すなわち、放熱板６の上面６ａから放熱板６の内部へと熱が伝達される伝熱経路は、放熱板６の上面６ａから放熱板６の深い位置に向かって徐々に広がるように形成される。本実施例の半導体装置２では、窪み部１０の内面と半導体素子４の矩形の面とが成す角度θが４５°よりも小さい角度となっている。このため、放熱板６に窪み部１０が形成されることにより上記の伝熱経路の幅が減少することが抑制されている。これにより、窪み部１０によって半導体装置２の放熱性能が悪化することが抑制される。
本実施例の半導体装置２では、窪み部１０は放熱板６の上面６ａに形成されている。このため、半導体装置２の製造工程において、はんだシート、半導体素子４、治具（例えば、はんだ８をリフローする為の治具）等を放熱板６の上面６ａに配置する際に、窪み部１０を位置合わせ用のマークとして使用することができる。
本実施例の半導体装置２では、窪み部１０はプレス加工によって形成されている。このため、窪み部１０を切削加工等によって形成する場合と異なり、窪み部１０の加工によって放熱板６の体積が減少しない。このため、放熱板６の熱容量が減少しない。これにより、半導体装置２の放熱性能が低下することが抑制される。
上記の実施例では、半導体素子４と放熱板６との間にはんだシートを配置し、その後温度を上昇させることにより、半導体素子４と放熱板６との間に液状のはんだ８を充填した。しかしながら、半導体素子４の下面または放熱板６の上面６ａのいずれかに液状のはんだ８を塗布することにより、液状のはんだ８を充填してもよい。
上記の実施例では、窪み部１０は平面視で三角形であった。しかしながら、窪み部１０は他の形状であってもよい。例えば、窪み部１０は半円形、円形、楕円、矩形、多角形等であってもよい。また、上記の実施例では、窪み部１０はプレス加工により形成されていた。しかしながら、窪み部１０は、切削加工等の他の方法により形成されてもよい。
図５、図６に示すように、実施例２の半導体装置１０２は、半導体素子４と、放熱板１０６と、中間部材１０４とを備えている。放熱板１０６は、実施例１の放熱板６と同様にＣｕ（銅）によって形成されている。放熱板１０６の上面１０６ａには中間部材１０４が配置されている。中間部材１０４は板状であり、平面視したとき矩形状である。ただし、中間部材１０４は平面視したとき角部が面取りされた形状となっている。中間部材１０４は、金属によって形成されている。中間部材１０４を形成する材料として、例えばＣｕＭｏ（モリブデン銅）が使用できる。中間部材１０４を形成する材料については後に詳しく説明する。放熱板１０６の上面１０６ａと中間部材１０４の下面とは、はんだ８で固定されている。
半導体素子４は、中間部材１０４の上面に配置されている。中間部材１０４の上面と半導体素子４の下面４２とは、はんだ８で固定されている。ただし、中間部材１０４が面取りされていることにより、半導体素子４の角部が位置する位置には中間部材１０４が位置していない。このため、半導体素子４の角部と中間部材１０４とは互いに固定されていない。
本実施例の半導体装置１０２では、熱応力が生じ易い半導体素子４の角部と中間部材１０４とが互いに固定されていない。これにより、半導体装置１０２の温度が変化した際に半導体素子４に生じる熱応力を低減することができる。
中間部材１０４の材料は、半導体素子４の線膨張係数をα1、中間部材１０４の線膨張係数をα2、放熱板１０６の線膨張係数をα3とするとき、α1≦α2＜α3の関係が成立するように選択されている。例えば、半導体素子４（具体的には半導体基板）がＳｉＣにより形成され、放熱板１０６がＣｕ（銅）により形成されている場合には、中間部材１０４を形成する材料としてＣｕＭｏ（モリブデン銅）が使用できる。また、半導体素子４の線膨張係数α1が、放熱板１０６の線膨張係数α3よりも大きい場合には、α1≧α2＞α3となるように中間部材１０４の材料を選択してもよい。なお、中間部材１０４の線膨張係数α2は半導体素子４の線膨張係数α1と等しくてもよい。
半導体素子４の線膨張係数と放熱板１０６の線膨張係数には差異がある。このため、半導体素子４を放熱板１０６にはんだで直接固定した半導体装置では、半導体装置の温度が上昇すると半導体素子４の寸法変化量と放熱板１０６の寸法変化量の差に応じた熱応力が生じる。実施例２の半導体装置１０２では、半導体素子４と放熱板１０６とが、中間部材１０４を介して固定されている。また、中間部材１０４の線膨張係数α2がα1≦α2＜α3の関係を満たしている。上記の関係が満たされることにより、半導体素子４の寸法変化量と中間部材１０４の寸法変化量との差異は、半導体素子４の寸法変化量と放熱板１０６の寸法変化量との差異よりも小さくなる。このため、本実施例の半導体装置１０２では、半導体素子４が放熱板１０６に直接固定されている場合と比較して、半導体素子４に生じる熱応力を低減することができる。
（比較例）
以下に、比較例の半導体装置（不図示）の熱応力解析の数値計算結果について説明する（図７参照）。この熱応力解析は、冷熱サイクル試験を模擬したものである。比較例の半導体装置は、実施例１の半導体装置２と略同一の構成である。従って、比較例の半導体装置の構成について、図１を用いて説明する。比較例の半導体装置は、実施例１の半導体装置２と同様に、放熱板６の上面に半導体素子４を固定したものである（図１参照）。ただし、比較例では、実施例１と異なり、放熱板６の表面に窪み部１０が形成されていない。このため、比較例の半導体装置では、半導体素子４の下面４２の全体（角部を含む）が放熱板６の上面に固定されている。
図７に表示されている数値計算結果は、非線形ひずみ振幅である。図７は、非線形ひずみ振幅の大きさが相対的に大きい領域２０４と、相対的に小さい領域２０２の分布を示している。非線形ひずみ振幅は、（塑性ひずみ＋クリープひずみ）／２の式によって求められる。なお、非線形ひずみ振幅の大きさが大きい位置では、半導体素子４に生じる熱応力の大きさも大きい。非線形ひずみ振幅が相対的に大きい領域２０４は、半導体素子４の下面２００の角部に位置している。すなわち、図７は、半導体素子４の角部に生じる熱応力が他の部分よりも大きいことを示している。実施例１、実施例２の半導体装置２、１０２では、上述のように、熱応力が大きくなり易い半導体素子４の下面４２の角部と、放熱板とが互いに固定されていない。このため、実施例１、実施例２の半導体装置２、１０２では、半導体素子４に生じる熱応力を効果的に低減することができる。
上記の実施例では、半導体素子４はＳｉＣ基板を備えていた。しかしながら、半導体素子４はＳｉ基板を備えていてもよい。
上記の実施例１では、半導体素子４の下面４２と、放熱板６の窪み部１０が形成されていない部分との間は、はんだ８で固定されていた。しかしながら、両者の間が部分的に固定されていない箇所（例えばボイド等）が存在していてもかまわない。同様に、上記の実施例２の半導体素子４の下面４２と、中間部材１０４の上面との間が部分的に固定されていない箇所が存在していてもかまわない。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (2)

  1. 平面視すると矩形状の半導体素子と、
    半導体素子が固定される被固定部材と、を備え、
    半導体素子は、その矩形状の面を被固定部材の表面に向けて配置されており、
    半導体素子の矩形状の面は、一部において被固定部材の表面に接合材料で固定されており、
    被固定部材の表面には、矩形状の面の角部が位置する位置に平面視すると三角形となる窪みが形成されており、
    前記窪みは、平面視すると前記角部と重複し、被固定部材に対して傾斜する面を備えており、
    前記傾斜する面と被固定部材の表面とがなす角度のうち鋭角となるものは４５°未満であり、
    その矩形状の面の少なくとも角部は、被固定部材の表面に固定されていない半導体装置。
  2. 被固定部材を平面視すると、前記窪みの頂点が前記窪みの中に位置している、請求項１に記載の半導体装置。
JP2015505139A 2013-03-13 2013-03-13 半導体装置 Active JP6146466B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/056925 WO2014141399A1 (ja) 2013-03-13 2013-03-13 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2014141399A1 JPWO2014141399A1 (ja) 2017-02-16
JP6146466B2 true JP6146466B2 (ja) 2017-06-14

Family

ID=51536101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015505139A Active JP6146466B2 (ja) 2013-03-13 2013-03-13 半導体装置

Country Status (5)

Country Link
US (1) US9437520B2 (ja)
EP (1) EP2975637A4 (ja)
JP (1) JP6146466B2 (ja)
CN (1) CN105190855B (ja)
WO (1) WO2014141399A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013219642A1 (de) * 2013-09-27 2015-04-02 Siemens Aktiengesellschaft Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung
WO2018211683A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JP7074621B2 (ja) * 2018-09-05 2022-05-24 株式会社東芝 半導体装置及びその製造方法
JP6871524B1 (ja) 2020-03-23 2021-05-12 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311640A (ja) * 1989-06-08 1991-01-18 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JPH0518030U (ja) * 1991-08-15 1993-03-05 山武ハネウエル株式会社 半導体ベアーチツプ等の部品搭載面の構造
JP2966746B2 (ja) * 1995-01-31 1999-10-25 ソニー株式会社 半導体装置及びその製造方法
JP2000040707A (ja) * 1999-06-02 2000-02-08 Sony Corp 半導体装置
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
JP3679687B2 (ja) * 2000-06-08 2005-08-03 三洋電機株式会社 混成集積回路装置
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
CN100481535C (zh) * 2004-03-24 2009-04-22 日立电线精密株式会社 发光器件的制造方法和发光器件
JP2006049777A (ja) 2004-08-09 2006-02-16 Mitsubishi Electric Corp 半導体集積装置
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP4846515B2 (ja) * 2006-10-18 2011-12-28 株式会社東芝 光半導体装置及び光半導体装置の製造方法
WO2008078746A1 (ja) * 2006-12-26 2008-07-03 Panasonic Corporation 半導体素子の実装構造体及び半導体素子の実装方法
JP4893303B2 (ja) 2006-12-29 2012-03-07 株式会社デンソー 半導体装置
JP2009170702A (ja) * 2008-01-17 2009-07-30 Calsonic Kansei Corp 半導体モジュール
JP4966261B2 (ja) 2008-06-30 2012-07-04 ニチコン株式会社 半導体装置およびその製造方法
JP4366666B1 (ja) * 2008-09-12 2009-11-18 オムロン株式会社 半導体装置
JP2011171426A (ja) * 2010-02-17 2011-09-01 Canon Inc 半導体装置
JP2012049219A (ja) * 2010-08-25 2012-03-08 Fujitsu Ltd 電子装置
US8466548B2 (en) * 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
JP5896752B2 (ja) * 2012-01-16 2016-03-30 株式会社ミツトヨ 半導体パッケージ及びその製造方法
JP5851906B2 (ja) * 2012-03-23 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2015015335A (ja) * 2013-07-04 2015-01-22 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
US20160027714A1 (en) 2016-01-28
EP2975637A4 (en) 2016-04-06
JPWO2014141399A1 (ja) 2017-02-16
US9437520B2 (en) 2016-09-06
EP2975637A1 (en) 2016-01-20
CN105190855A (zh) 2015-12-23
WO2014141399A1 (ja) 2014-09-18
CN105190855B (zh) 2017-09-19

Similar Documents

Publication Publication Date Title
WO2012157584A1 (ja) 半導体装置とその製造方法
KR101827215B1 (ko) 반도체 장치
WO2012157583A1 (ja) 半導体装置とその製造方法
JP6146466B2 (ja) 半導体装置
JP6398405B2 (ja) 半導体装置及び半導体装置の製造方法
JP6610590B2 (ja) 半導体装置とその製造方法
JP6366723B2 (ja) 半導体装置およびその製造方法
JP6102676B2 (ja) 半導体装置
JP6835244B2 (ja) 半導体装置
JP2012222120A (ja) 熱電変換モジュール
JP7130928B2 (ja) 半導体装置
KR101099052B1 (ko) 냉각 판 및 그 제조방법
JP2017112280A (ja) 半導体モジュール
JP5308979B2 (ja) 半導体パッケージ
JP6724707B2 (ja) 半導体冷却装置
US20240230241A1 (en) Heat dissipation device
CN220872964U (zh) 散热装置
TWI843657B (zh) 散熱裝置
JP5477260B2 (ja) 電子装置およびその製造方法
JP2012033815A (ja) 伝熱板
JP5955911B2 (ja) 半導体装置
JP2021040059A (ja) 半導体装置
JP2020161550A (ja) 半導体装置とその製造方法
JP2018174232A (ja) 半導体装置および製造方法
JP2011034993A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R151 Written notification of patent or utility model registration

Ref document number: 6146466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250