JP6142783B2 - メモリコントローラ,情報処理装置及びメモリコントローラの制御方法 - Google Patents
メモリコントローラ,情報処理装置及びメモリコントローラの制御方法 Download PDFInfo
- Publication number
- JP6142783B2 JP6142783B2 JP2013242943A JP2013242943A JP6142783B2 JP 6142783 B2 JP6142783 B2 JP 6142783B2 JP 2013242943 A JP2013242943 A JP 2013242943A JP 2013242943 A JP2013242943 A JP 2013242943A JP 6142783 B2 JP6142783 B2 JP 6142783B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- read
- write
- bus
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Bus Control (AREA)
Description
前記ライトリクエストとライトデータ又は前記リードリクエストを送信バスを介してメモリに送出する送信部と,
前記リードリクエストに対応するリードデータを受信バスを介して前記メモリから受信する受信部と,
前記リクエスト保持部が保持する送出待ちのライトリクエストとリードリクエストのうち,
前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出したときに前記リードリクエストに対応するリードデータを前記メモリから前記受信バスを介して受信開始する第1の受信時間が,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出したときにおける第2の受信時間より遅くならない場合,前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信部から送信バスに送出する第1の処理を行い,
前記第1の受信時間が前記第2の受信時間より遅くなる場合,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信部から送信バスに送出する第2の処理を行うリクエスト調停部と有するメモリコントローラである。
リクエスト調停部32は,まず,リードリクエストR1とライトリクエストW1のいずれを先に送出するかについて判定する。この段階では,リードリクエストR1をCLK=1で送出するとそのレイテンシLa_R1=20後のCLK=21からリードデータを受信開始できるので,当然にリードリクエストR1をライトリクエストW1より先に送出するよう調停する。すなわち,図8では,CLK=1でリードリクエストR1が送出されている。
次に,リクエスト調停部32は,CLK=2において,リードリクエストR2とライトリクエストW1のいずれを先に送出するかについて判定する。この判定方法が,図9に示されている。図9には,リードリクエストR2を先に送出する場合R2と,ライトリクエストW1を先に送出した後にリードリクエストR2を送出する場合W1/R2とが示されている。
(La_R1+Tr)−(La_R2+CLK(1)) (式1)
リードリクエストR1のレイテンシLa_R1とR2のLa_R2とが等しい(La_R1=La_R2=20)とすると,上記の式1は,次の通りである。
(La_R1+Tr)−(La_R2+CLK(1))=Tr-CLK(1) (式2)
この式2は,リードリクエストR1のリードデータが受信バスR-BUSを占有するサイクルTr=9から,リードリクエストR1送出後次のリードリクエストR2を送出するまでに経過したクロックサイクル1を減じたカウンタCnのカウント値に等しい。
Cn=Tr-CLK(1) (式3)
このカウント値Cnは,図9中の破線51(CLK=22-28)のクロックサイクルを意味する。
次に,リクエスト調停部32は,CLK=3において,リードリクエストR3とライトリクエストW1のいずれを先に送出するかについて判定する。この判定方法が,図10に示されている。図10には,リードリクエストR3を先に送出する場合R3と,ライトリクエストW1を先に送出した後にリードリクエストR3を送出する場合W1/R3とが示されている。
次に,図8に示されるように,リクエスト調停部32は,CLK=12でR3かW2かの判定を行う。CLK=12ではカウント値がCn=7に減っているので,Cn=7≧Tr=9はNOとなり,リードリクエストR3が先に送出される。
次に,図8に示されるように,リクエスト調停部32は,CLK=13で,R4かW2かの判定を行う。CLK=13ではカウント値がCn=15に増加しているので,Cn=15≧Tr=9はYESとなり,ライトリクエストW2が先に送出される。
第2の実施の形態でのリクエスト調停部31の調停方法では,Cn+D≧Tw (Dは許容できるリードデータ受信遅延量)がYESならライトリクエストWを先に送出し,NOならリードリクエストRを先に送出する。ここで,Dは許容できるリードデータ受信遅延量に設定され,例えばD=2などである。Cn+D≧TwがYESの場合はリードデータの受信開始時間の遅れが許容遅延時間D以内になるので,ライトリクエストWの送出を行い,NOなら遅れが許容遅延時間Dを超えるのでリードリクエストRの送出を行う。
第1の実施の形態では,リードリクエストとライトリクエストのバースト長が8と固定であることを前提にして,Tr=9,Tw=9で判定した。それに対して,第3の実施の形態では,選択対象のリードリクエストのバースト長が固定でなく変動する場合,及び/又はライトリクエストのバースト長が固定でなく変動する場合にも対応できるようにする。
受信したライトリクエストとリードリクエストを保持するリクエスト保持部と,
前記ライトリクエストとライトデータ又は前記リードリクエストを,送信バスを介してメモリに送出する送信部と,
前記リードリクエストに対応するリードデータを,受信バスを介して前記メモリから受信する受信部と,
前記リクエスト保持部が保持する送出待ちのライトリクエストとリードリクエストのうち,
前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出したときに前記リードリクエストに対応するリードデータを前記メモリから前記受信バスを介して受信開始する第1の受信時間が,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出したときにおける第2の受信時間より遅くならない場合,前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信部から送信バスに送出する第1の処理を行い,
前記第1の受信時間が前記第2の受信時間より遅くなる場合,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信部から送信バスに送出する第2の処理を行うリクエスト調停部と有するメモリコントローラ。
付記1において,
前記送信部は,クロックに同期して,前記ライトリクエストとライトバースト長のライトデータ又は前記リードリクエストを前記送信バスを介して前記メモリに送出し,
前記受信部は,前記クロックに同期して,前記メモリから前記受信バスを介してリードバースト長の前記リードデータを受信し,
前記リクエスト調停部は,前記リードリクエストを前記送信部から送出するたびに,前記送出するリードリクエストに対応するリードデータ受信時に前記リードデータが前記受信バスを占有するリードデータ受信サイクル数を加算し,カウント値が0でない場合に前記クロックのサイクル毎に1減算するカウンタを有し,
前記リクエスト調停部は,
前記カウンタのカウント値が,前記ライトリクエストとライトバースト長のライトデータを前記送信部から送出するときの前記送信バスを占有するライト送信サイクル数以上の場合,前記第1の処理を行い,
前記カウンタのカウント値が前記ライト送信サイクル数未満の場合,前記第2の処理を行うメモリコントローラ。
付記1または2において,
前記リクエスト保持部は,前記ライトリクエストを受信順に保持し前記受信順に出力するライトリクエストキュー保持部と,前記リードリクエストを受信順に保持し前記受信順に出力するリードリクエストキュー保持部とを有し,
前記リクエスト調停部は,前記ライトリクエストキュー保持部の先頭のライトリクエストと,前記リードリクエストキュー保持部の先頭のリードリクエストのいずれを先に送出するかを調停するメモリコントローラ。
受信したライトリクエストとリードリクエストを保持するリクエスト保持部と,
前記ライトリクエストとライトデータ又は前記リードリクエストを送信バスを介してメモリに送出する送信部と,
前記リードリクエストに対応するリードデータを受信バスを介して前記メモリから受信する受信部と,
前記リクエスト保持部が保持する送出待ちのライトリクエストとリードリクエストのうち,
前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出したときに前記リードリクエストに対応するリードデータを前記メモリから前記受信バスを介して受信開始する第1の受信時間が,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出したときにおける第2の受信時間より基準時間以上遅くならない場合,前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信部から送信バスに送出する第1の処理を行い,
前記第1の受信時間が前記第2の受信時間より前記基準時間以上遅くなる場合,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信部から送信バスに送出する第2の処理を行うリクエスト調停部とを有するメモリコントローラ。
付記4において,
前記送信部は,クロックに同期して,前記ライトリクエストとライトバースト長のライトデータ又は前記リードリクエストを前記送信バスを介して前記メモリに送出し,
前記受信部は,前記クロックに同期して,前記メモリから前記受信バスを介してリードバースト長の前記リードデータを受信し,
前記リクエスト調停部は,前記リードリクエストを前記送信部から送出するたびに,前記送出するリードリクエストに対応するリードデータ受信時に前記リードデータが前記受信バスを占有するリードデータ受信サイクル数を加算し,カウント値が0でない場合に前記クロックのサイクル毎に1減算するカウンタを有し,
前記リクエスト調停部は,前記カウンタのカウント値に前記基準時間のクロックサイクル数を加算した値が,前記ライトリクエストとライトバースト長のライトデータを前記送信部から送出するときの前記送信バスを占有するライト送信サイクル数以上の場合に,前記第1の処理を行い,
前記カウンタのカウント値に前記基準時間のクロックサイクル数を加算した値が前記ライト送信サイクル数未満の場合に,前記第2の処理を行うメモリコントローラ。
メモリへのライトリクエスト及びリードリクエストを発行するプロセッサコアと,
前記プロセッサコアが発行する前記ライトリクエスト及びリードリクエストを受信して,前記ライトリクエストまたはリードリクエストを送信バスに送出するメモリコントローラとを有し,
前記メモリコントローラは,
受信したライトリクエストとリードリクエストを保持するリクエスト保持部と,
前記ライトリクエストとライトデータ又は前記リードリクエストを送信バスを介してメモリに送出する送信部と,
前記リードリクエストに対応するリードデータを受信バスを介して前記メモリから受信する受信部と,
前記リクエスト保持部が保持する送出待ちのライトリクエストとリードリクエストのうち,
前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出したときに前記リードリクエストに対応するリードデータを前記メモリから前記受信バスを介して受信開始する第1の受信時間が,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出したときにおける第2の受信時間より遅くならない場合,前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信部から前記送信バスに送出する第1の処理を行い,
前記第1の受信時間が前記第2の受信時間より遅くなる場合,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信部から前記送信バスに送出する第2の処理を行うリクエスト調停部とを有する
情報処理装置。
受信したライトリクエストとリードリクエストを保持するリクエスト保持部と,前記ライトリクエストとライトデータ又は前記リードリクエストを送信バスを介してメモリに送出する送信部と,前記リードリクエストに対応するリードデータを受信バスを介して前記メモリから受信する受信部とを有するメモリコントローラの制御方法であって,
前記リクエスト保持部が保持する送出待ちのライトリクエストとリードリクエストのうち,
前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出したときに前記リードリクエストに対応するリードデータを前記メモリから前記受信バスを介して受信開始する第1の受信時間が,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出したときにおける第2の受信時間より遅くならない場合,前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信部から送信バスに送出する第1の処理を行い,
前記第1の受信時間が前記第2の受信時間より遅くなる場合,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信部から送信バスに送出する第2の処理を行うメモリコントローラの制御方法。
受信したライトリクエストとリードリクエストを保持するリクエスト保持部と,前記ライトリクエストとライトデータ又は前記リードリクエストを送信バスを介してメモリに送出する送信部と,前記リードリクエストに対応するリードデータを受信バスを介して前記メモリから受信する受信部とを有するメモリコントローラの制御方法であって,
前記リクエスト保持部が保持する送出待ちのライトリクエストとリードリクエストのうち,
前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出したときに前記リードリクエストに対応するリードデータを前記メモリから前記受信バスを介して受信開始する第1の受信時間が,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出したときにおける第2の受信時間より基準時間以上遅くならない場合,前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出する第1の処理を行い,
前記第1の受信時間が前記第2の受信時間より前記基準時間以上遅くなる場合,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出する第2の処理を行うメモリコントローラの制御方法。
10:プロセッサコア
30:メモリコントローラ
T−BUS:送信シリアルバス(送信バス)
R−BUS:受信シリアルバス(受信バス)
31:リクエスト保持部
32:リクエスト調停部
35:Cnカウンタ
Cn:カウント値
Tw:ライトリクエスト及びライトデータの送信バス占有クロックサイクル数
Tr:リードデータの受信バス占有クロックサイクル数
Claims (5)
- 受信したライトリクエストとリードリクエストを保持するリクエスト保持部と,
前記ライトリクエストとライトデータ又は前記リードリクエストを,送信バスを介してメモリに送出する送信部と,
前記リードリクエストに対応するリードデータを,受信バスを介して前記メモリから受信する受信部と,
前記リクエスト保持部が保持する送出待ちのライトリクエストとリードリクエストのうち,
前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出したときに前記リードリクエストに対応するリードデータを前記メモリから前記受信バスを介して受信開始する第1の受信時間が,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出したときにおける第2の受信時間より遅くならない場合,前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信部から送信バスに送出する第1の処理を行い,
前記第1の受信時間が前記第2の受信時間より遅くなる場合,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信部から送信バスに送出する第2の処理を行うリクエスト調停部と有するメモリコントローラ。 - 請求項1において,
前記送信部は,クロックに同期して,前記ライトリクエストとライトバースト長のライトデータ又は前記リードリクエストを前記送信バスを介して前記メモリに送出し,
前記受信部は,前記クロックに同期して,前記メモリから前記受信バスを介してリードバースト長の前記リードデータを受信し,
前記リクエスト調停部は,前記リードリクエストを前記送信部から送出するたびに,前記送出するリードリクエストに対応するリードデータ受信時に前記リードデータが前記受信バスを占有するリードデータ受信サイクル数を加算し,カウント値が0でない場合に前記クロックのサイクル毎に1減算するカウンタを有し,
前記リクエスト調停部は,
前記カウンタのカウント値が,前記ライトリクエストとライトバースト長のライトデータを前記送信部から送出するときの前記送信バスを占有するライト送信サイクル数以上の場合,前記第1の処理を行い,
前記カウンタのカウント値が前記ライト送信サイクル数未満の場合,前記第2の処理を行うメモリコントローラ。 - 受信したライトリクエストとリードリクエストを保持するリクエスト保持部と,
前記ライトリクエストとライトデータ又は前記リードリクエストを送信バスを介してメモリに送出する送信部と,
前記リードリクエストに対応するリードデータを受信バスを介して前記メモリから受信する受信部と,
前記リクエスト保持部が保持する送出待ちのライトリクエストとリードリクエストのうち,
前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出したときに前記リードリクエストに対応するリードデータを前記メモリから前記受信バスを介して受信開始する第1の受信時間が,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出したときにおける第2の受信時間より基準時間以上遅くならない場合,前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信部から送信バスに送出する第1の処理を行い,
前記第1の受信時間が前記第2の受信時間より前記基準時間以上遅くなる場合,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信部から送信バスに送出する第2の処理を行うリクエスト調停部とを有するメモリコントローラ。 - メモリへのライトリクエスト及びリードリクエストを発行するプロセッサコアと,
前記プロセッサコアが発行する前記ライトリクエスト及びリードリクエストを受信して,前記ライトリクエストまたはリードリクエストを送信バスに送出するメモリコントローラとを有し,
前記メモリコントローラは,
受信したライトリクエストとリードリクエストを保持するリクエスト保持部と,
前記ライトリクエストとライトデータ又は前記リードリクエストを送信バスを介してメモリに送出する送信部と,
前記リードリクエストに対応するリードデータを受信バスを介して前記メモリから受信する受信部と,
前記リクエスト保持部が保持する送出待ちのライトリクエストとリードリクエストのうち,
前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出したときに前記リードリクエストに対応するリードデータを前記メモリから前記受信バスを介して受信開始する第1の受信時間が,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出したときにおける第2の受信時間より遅くならない場合,前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信部から前記送信バスに送出する第1の処理を行い,
前記第1の受信時間が前記第2の受信時間より遅くなる場合,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信部から前記送信バスに送出する第2の処理を行うリクエスト調停部とを有する
情報処理装置。 - 受信したライトリクエストとリードリクエストを保持するリクエスト保持部と,前記ライトリクエストとライトデータ又は前記リードリクエストを送信バスを介してメモリに送出する送信部と,前記リードリクエストに対応するリードデータを受信バスを介して前記メモリから受信する受信部とを有するメモリコントローラの制御方法であって,
前記リクエスト保持部が保持する送出待ちのライトリクエストとリードリクエストのうち,
前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信バスに送出したときに前記リードリクエストに対応するリードデータを前記メモリから前記受信バスを介して受信開始する第1の受信時間が,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信バスに送出したときにおける第2の受信時間より遅くならない場合,前記ライトリクエストとライトデータを前記リードリクエストより先に前記送信部から送信バスに送出する第1の処理を行い,
前記第1の受信時間が前記第2の受信時間より遅くなる場合,前記リードリクエストを前記ライトリクエストとライトデータより先に前記送信部から送信バスに送出する第2の処理を行うメモリコントローラの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013242943A JP6142783B2 (ja) | 2013-11-25 | 2013-11-25 | メモリコントローラ,情報処理装置及びメモリコントローラの制御方法 |
US14/542,730 US9785579B2 (en) | 2013-11-25 | 2014-11-17 | Memory controller, information processing apparatus, and method of controlling memory controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013242943A JP6142783B2 (ja) | 2013-11-25 | 2013-11-25 | メモリコントローラ,情報処理装置及びメモリコントローラの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015103008A JP2015103008A (ja) | 2015-06-04 |
JP6142783B2 true JP6142783B2 (ja) | 2017-06-07 |
Family
ID=53183657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013242943A Active JP6142783B2 (ja) | 2013-11-25 | 2013-11-25 | メモリコントローラ,情報処理装置及びメモリコントローラの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9785579B2 (ja) |
JP (1) | JP6142783B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6160717B1 (ja) * | 2016-01-15 | 2017-07-12 | 日本電気株式会社 | プロセッサ、および、データ転送方法 |
JP7060784B2 (ja) * | 2017-12-19 | 2022-04-27 | 富士通株式会社 | 演算処理装置、メモリアクセスコントローラおよび演算処理装置の制御方法 |
US11494316B2 (en) | 2020-08-24 | 2022-11-08 | Advanced Micro Devices, Inc. | Memory controller with a plurality of command sub-queues and corresponding arbiters |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6209067B1 (en) * | 1994-10-14 | 2001-03-27 | Compaq Computer Corporation | Computer system controller and method with processor write posting hold off on PCI master memory request |
JP2003271445A (ja) * | 2002-03-15 | 2003-09-26 | Sony Corp | メモリ制御装置及び方法 |
US7529893B2 (en) * | 2003-04-11 | 2009-05-05 | Sun Microsystems, Inc. | Multi-node system with split ownership and access right coherence mechanism |
WO2004093408A2 (en) * | 2003-04-11 | 2004-10-28 | Sun Microsystems, Inc. | Multi-node computer system implementing global access state dependent transactions |
US7209983B2 (en) * | 2003-07-03 | 2007-04-24 | Integrated Device Technology, Inc. | Sequential flow-control and FIFO memory devices that are depth expandable in standard mode operation |
US7360035B2 (en) * | 2004-09-01 | 2008-04-15 | International Business Machines Corporation | Atomic read/write support in a multi-module memory configuration |
JP2006301724A (ja) * | 2005-04-15 | 2006-11-02 | Seiko Epson Corp | メモリコントローラ、画像処理コントローラ及び電子機器 |
US20070204076A1 (en) * | 2006-02-28 | 2007-08-30 | Agere Systems Inc. | Method and apparatus for burst transfer |
JP5531427B2 (ja) * | 2009-03-16 | 2014-06-25 | 株式会社リコー | スイッチ、情報処理装置、アービトレーション方法及び画像形成システム |
WO2010134201A1 (ja) * | 2009-05-22 | 2010-11-25 | 株式会社日立製作所 | 半導体装置 |
US8838853B2 (en) * | 2010-01-18 | 2014-09-16 | Marvell International Ltd. | Access buffer |
JP2011180656A (ja) | 2010-02-26 | 2011-09-15 | Kyocera Mita Corp | インタフェース装置、画像形成装置 |
JP5625737B2 (ja) * | 2010-10-22 | 2014-11-19 | 富士通株式会社 | 転送装置、転送方法および転送プログラム |
JP5754273B2 (ja) * | 2011-07-11 | 2015-07-29 | 株式会社リコー | メモリ制御装置、情報処理装置およびメモリ制御方法 |
US20130185477A1 (en) * | 2012-01-18 | 2013-07-18 | International Business Machines Corporation | Variable latency memory delay implementation |
-
2013
- 2013-11-25 JP JP2013242943A patent/JP6142783B2/ja active Active
-
2014
- 2014-11-17 US US14/542,730 patent/US9785579B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015103008A (ja) | 2015-06-04 |
US9785579B2 (en) | 2017-10-10 |
US20150149675A1 (en) | 2015-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011089660A1 (ja) | バス調停装置 | |
US20050172091A1 (en) | Method and an apparatus for interleaving read data return in a packetized interconnect to memory | |
TWI498918B (zh) | 存取緩衝器 | |
US8095744B2 (en) | Device for controlling access from a plurality of masters to shared memory composed of a plurality of banks each having a plurality of pages | |
JP6058122B2 (ja) | バスマスタ、バスシステム及びバス制御方法 | |
US20020184453A1 (en) | Data bus system including posted reads and writes | |
US8838862B2 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
US20080028175A1 (en) | Self Timed Memory Chip Having an Apportionable Data Bus | |
US7620763B2 (en) | Memory chip having an apportionable data bus | |
JP6142783B2 (ja) | メモリコントローラ,情報処理装置及びメモリコントローラの制御方法 | |
US20070156937A1 (en) | Data transfer in multiprocessor system | |
JP2007172112A (ja) | メモリコントローラ | |
US7844769B2 (en) | Computer system having an apportionable data bus and daisy chained memory chips | |
JP2009116702A (ja) | 半導体集積回路 | |
US7774513B2 (en) | DMA circuit and computer system | |
KR100676982B1 (ko) | 데이터 처리 장치 및 방법과 컴퓨터 판독 가능 저장 매체 | |
EP2280349B1 (en) | Processor and data transfer method | |
JP2004318628A (ja) | 演算処理装置 | |
JP2004086798A (ja) | マルチプロセッサシステム | |
JP3599692B2 (ja) | データ伝送装置 | |
US20080028161A1 (en) | Daisy chainable self timed memory chip | |
US7617350B2 (en) | Carrier having daisy chained memory chips | |
JP4593220B2 (ja) | メモリアクセス制御方式と方法、及び共有メモリアクセス制御方式と方法 | |
JP6575194B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP6339331B2 (ja) | インタフェースを制御する情報処理装置及びインタフェース制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6142783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |