JP6138354B2 - 負荷駆動回路、および、負荷短絡検出回路 - Google Patents

Description

本発明は、負荷駆動回路、および、負荷短絡検出回路に関する発明である。

従来、一般的なソレノイドやヒータ等の負荷を駆動する駆動回路がある。この従来の駆動回路は、バッテリに接続された該負荷と接地との間に直列に接続された、スイッチ素子及び電流検出抵抗を備える。

この従来の駆動回路は、負荷を駆動させる際には、スイッチ素子をオンするとともに、電流検出抵抗の電圧降下を検出し、過電流時には、スイッチ素子をオフする。

しかしながら、上記従来技術では、スイッチ素子がオンして、過電流が流れる状態（すなわち、負荷の短絡状態）を検出しても、スイッチ素子をオフするまでは、過電流が流れることとなる。これにより、当該スイッチ素子を含む回路を破壊する問題がある。

そこで、本発明では、より確実の負荷の短絡状態を検出して、スイッチ素子を保護することが可能な負荷駆動回路および負荷短絡検出回路を提供することを目的とする。

本発明の一態様に係る実施例に従った負荷駆動回路は、
負荷の駆動を制御する負荷駆動回路であって、
前記負荷の一端が接続される第１の端子と、
正極が前記負荷の他端に接続されたバッテリの負極が、接続される第２の端子と、
電流経路の一端が前記第１の端子に接続され、前記電流経路の他端が前記第２の端子に接続され、オンすることで前記バッテリから前記負荷に電流を供給して前記負荷を駆動し、オフすることで前記負荷への電流の供給を遮断して前記負荷を停止させる負荷用スイッチ素子と、
一端が前記第１の端子に接続された第１のスイッチ素子と、一端が前記第１のスイッチ素子の他端に接続され、他端が第１ノードに接続された検出用コンデンサと、一端が前記第１ノードに接続され、他端が前記第２の端子に接続された検出用抵抗と、前記第１のスイッチ素子の他端と前記第２の端子との間で、前記検出用抵抗および前記検出用コンデンサと並列に接続されるように、一端が前記第１のスイッチ素子の他端に接続され、他端が前記第２の端子に接続された放電用抵抗と、を備え、前記第１の端子から前記第１のスイッチ素子を介して前記検出用コンデンサに流れ込む突入電流を周期的に検出し、この検出結果に応じた検出信号を前記第１ノードから出力する検出回路と、
前記検出信号のピーク電圧を保持し、この保持した前記ピーク電圧を検出電圧として出力するピークホールド回路と、
前記検出電圧と、閾値電圧とを比較し、この比較結果に応じた比較結果信号を出力する比較回路と、
第１のスイッチ素子をオン又はオフに制御し、前記検出回路の電流の検出動作を制御するとともに、前記負荷の動作を制御するための負荷制御信号を出力する制御回路と、
前記比較結果信号と前記負荷制御信号とに基づいて、前記負荷用スイッチ素子を制御する論理回路と、を備え、
前記負荷制御信号が前記負荷を駆動させることを指示している場合において、
前記論理回路は、
前記比較結果信号が、前記検出電圧が前記閾値電圧以上であることを示す場合には、前記負荷用スイッチ素子をオフし、
一方、前記比較結果信号が、前記検出電圧が前記閾値電圧未満であることを示す場合には、前記負荷用スイッチ素子をオンする
ことを特徴とする。

前記負荷駆動回路において、
前記負荷制御信号が前記負荷を停止させることを指示している場合において、
前記論理回路は、
前記負荷用スイッチ素子をオフする
ことを特徴とする。

前記負荷駆動回路において、
前記制御回路は、
前記第１のスイッチ素子を周期的にオンとオフを切り換えるように制御し、
前記検出回路は、
前記第１ノードから前記検出信号を出力することを特徴とする。

前記負荷駆動回路において、
前記検出回路は、
前記第１のスイッチ素子の他端と前記第２の端子との間で、前記放電用抵抗と直列に接続された第２のスイッチ素子をさらに備え、
前記制御回路は、
前記第１のスイッチ素子をオンする場合は、前記第２のスイッチ素子をオフするように制御し、
また、前記第１のスイッチ素子をオフする場合は、前記第２のスイッチ素子をオンするように制御する
ことを特徴とする。

前記負荷駆動回路において、
前記ピークホールド回路は、保持した前記ピーク電圧を前記検出電圧として第２ノードから出力することを特徴とする。

前記負荷駆動回路において、
前記ピークホールド回路は、
アノードが前記第１ノードに接続され、カソードが前記第２ノードに接続された保持用ダイオードと、
前記第２ノードと前記第２の端子との間に接続された保持用コンデンサと、を備えることを特徴とする。

前記負荷駆動回路において、
前記比較回路は、
前記第３の端子と前記第２の端子との間の電圧を分圧した分圧電圧を前記閾値電圧として出力する分圧回路と、
前記検出電圧と前記閾値電圧とが入力され、前記検出電圧と前記閾値電圧とを比較し、この比較結果に応じて前記比較結果信号を出力するコンパレータと、を備える
ことを特徴とする。

前記負荷駆動回路において、
前記分圧回路は、
一端が前記第３の端子に接続され、他端が分圧ノードに接続された第１の分圧抵抗と、
一端が前記分圧ノードに接続され、他端が第２の端子に接続された第２の分圧抵抗と、を備え、
前記分圧回路は、前記分圧ノードの電圧を前記閾値電圧として出力することを特徴とする。

前記負荷駆動回路において、
前記閾値電圧は、前記負荷が短絡している状態において、前記制御回路が前記第１のスイッチ素子を周期的にオンとオフを切り換えることで前記検出回路が出力する前記検出信号のピーク電圧である前記検出電圧よりも、低くなるように設定されている
ことを特徴とする。

前記負荷駆動回路において、
前記閾値電圧は、前記負荷が短絡していない状態において、前記制御回路が前記第１のスイッチ素子を周期的にオンとオフを切り換えることで前記検出回路が出力する前記検出信号のピーク電圧である前記検出電圧よりも、高くなるように設定されている
ことを特徴とする。

前記負荷駆動回路において、
前記論理回路は、
入力が前記コンパレータの出力に接続され、前記比較結果信号が入力されるインバータと、
前記インバータの出力信号と前記負荷制御信号とが入力され、前記インバータの出力信号と前記負荷制御信号とを論理和演算した信号を、前記負荷用スイッチ素子を制御する信号として出力するＡＮＤ回路と、を備える
ことを特徴とする。

前記負荷駆動回路において、
前記負荷は、サーボモータ、ソレノイド、ランプ、又は、ヒータであることを特徴とする。

前記負荷駆動回路において、
前記検出用コンデンサの容量値は、前記保持用コンデンサの容量値よりも大きいことを特徴とする。

前記負荷駆動回路において、
前記第１のスイッチ素子は、ソースが前記第１の端子に接続され、ドレインが前記検出用コンデンサの一端に接続され、前記制御回路によりゲート電圧が制御されるｐＭＯＳトランジスタである
ことを特徴とする。

本発明の一態様に係る実施例に従った負荷短絡検出回路は、
前記負荷の一端が接続される第１の端子と、
正極が前記負荷の他端に接続されたバッテリの負極が接続される第２の端子と、
一端が前記第１の端子に接続された第１のスイッチ素子と、一端が前記第１のスイッチ素子の他端に接続され、他端が第１ノードに接続された検出用コンデンサと、一端が前記第１ノードに接続され、他端が前記第２の端子に接続された検出用抵抗と、前記第１のスイッチ素子の他端と第２の端子との間で、前記検出用抵抗および前記検出用コンデンサと並列に接続されるように、一端が前記第１のスイッチ素子の他端に接続され、他端が前記第２の端子に接続された放電用抵抗と、を備え、前記第１の端子から前記第１のスイッチ素子を介して前記検出用コンデンサに流れ込む突入電流を周期的に検出し、この検出結果に応じた検出信号を前記第１ノードから出力する検出回路と、
前記検出信号のピーク電圧を保持し、この保持した前記ピーク電圧を検出電圧として出力するピークホールド回路と、
前記検出電圧と、閾値電圧とを比較し、この比較結果に応じた比較結果信号を出力する比較回路と、を備える。

本発明の一態様に係る負荷駆動回路は、負荷の駆動を制御する負荷駆動回路であって、前記負荷の一端が接続される第１の端子と、正極が前記負荷の他端に接続されたバッテリの負極が、接続される第２の端子と、電流経路の一端が前記第１の端子に接続され、前記電流経路の他端が前記第２の端子に接続され、オンすることで前記バッテリから前記負荷に電流を供給して前記負荷を駆動し、オフすることで前記負荷への電流の供給を遮断して前記負荷を停止させる負荷用スイッチ素子と、一端が前記第１の端子に接続された第１のスイッチ素子と、一端が前記第１のスイッチ素子の他端に接続され、他端が第１ノードに接続された検出用コンデンサと、一端が前記第１ノードに接続され、他端が前記第２の端子に接続された検出用抵抗と、前記第１のスイッチ素子の他端と前記第２の端子との間で、前記検出用抵抗および前記検出用コンデンサと並列に接続されるように、一端が前記第１のスイッチ素子の他端に接続され、他端が前記第２の端子に接続された放電用抵抗と、を備え、前記第１の端子から前記第１のスイッチ素子を介して前記検出用コンデンサに流れ込む突入電流を周期的に検出し、この検出結果に応じた検出信号を前記第１ノードから出力する検出回路と、前記検出信号のピーク電圧を保持し、この保持した前記ピーク電圧を検出電圧として出力するピークホールド回路と、前記検出電圧と、閾値電圧とを比較し、この比較結果に応じた比較結果信号を出力する比較回路と、前記検出回路の電流の検出動作を行うためのパルス信号を出力するとともに、前記負荷の動作を制御するための負荷制御信号を出力する制御回路と、前記比較結果信号と前記負荷制御信号とに基づいて、前記負荷用スイッチ素子を制御する論理回路と、を備える。

そして、前記負荷制御信号が前記負荷を駆動させることを指示している場合において、前記論理回路は、前記比較結果信号が、前記検出電圧が前記閾値電圧以上であることを示す場合には、前記負荷が短絡状態であるとして、前記負荷用スイッチ素子をオフする。

一方、前記負荷制御信号が前記負荷を駆動させることを指示している場合において、前記論理回路は、前記比較結果信号が、前記検出電圧が前記閾値電圧未満であることを示す場合には、前記負荷が短絡していないとして、前記負荷用スイッチ素子をオンする。

これにより、負荷を駆動する負荷用スイッチ素子がオフの状態（すなわち、負荷が停止した状態）でも、負荷の短絡状態を検出し、この負荷の短絡状態を検出した場合には、負荷用スイッチ素子をオフに制御する（オンさせない）ので、負荷用スイッチ素子に過電流が流れるのを抑制することができる。

すなわち、本発明に係る負荷駆動回路は、より確実の負荷の短絡状態を検出して、スイッチ素子を保護することができる。

図１は、第１の実施形態に係る負荷駆動システム１０００の構成の一例を示す図である。 図２は、図１に示す負荷駆動回路１００の動作波形の一例を示す波形図である。 図３は、第２の実施形態に係る負荷駆動システム２０００の構成の一例を示す図である。

以下、本発明に係る実施形態について図面に基づいて説明する。

第１の実施形態

第１の実施形態に係る負荷駆動システム１０００（図１）は、バッテリＢと、このバッテリＢに接続された負荷Ｌｏａｄと、負荷Ｌｏａｄの駆動を制御する負荷駆動回路１００と、を備える。

この負荷駆動システム１０００は、例えば、二輪車に積載される。そして、例えば、負荷Ｌｏａｄは、当該二輪車に積載されるサーボモータ、ソレノイド、ランプ、又は、ヒータ等である。

ここで、例えば、負荷Ｌｏａｄの周辺の機構等が駆動（変化）することにより、負荷Ｌｏａｄが短絡される状態が発生し得る。そして、負荷Ｌｏａｄが短絡されることで、短絡電流（過電流）がバッテリＢの正極から第１の端子Ｔ１に流れることとなる。なお、例えば、負荷Ｌｏａｄの周辺の機構等が元の状態に戻ると、負荷Ｌｏａｄが正常な状態に戻ることとなる。
また、負荷駆動回路１００は、負荷Ｌｏａｄの一端が接続される第１の端子Ｔ１と、バッテリＢの負極が接続される第２の端子Ｔ２と、バッテリＢの正極に接続される第３の端子Ｔ３と、を備える（図１）。なお、バッテリＢの正極が負荷Ｌｏａｄの他端に接続されている。また、図１の例では、第２の端子Ｔ２は、接地されている。

また、負荷駆動回路１００は、電流経路の一端が第１の端子Ｔ１に接続され、電流経路の他端が第２の端子Ｔ２に接続された負荷用スイッチ素子ＳＷを備える。

この負荷用スイッチ素子ＳＷは、オンすることでバッテリＢから負荷Ｌｏａｄに電流を供給して負荷Ｌｏａｄを駆動させる。一方、負荷用スイッチ素子ＳＷは、オフすることで負荷Ｌｏａｄへの電流の供給を遮断して負荷Ｌｏａｄを停止させる。

なお、この図１の例では、負荷用スイッチ素子ＳＷは、ドレインが第１の端子Ｔ１に接続され、ソースが第２の端子Ｔ２に接続され、信号ＳＳＷによりゲート電圧が制御されるｎＭＯＳトランジスタである。

また、負荷駆動回路１００は、第１の端子Ｔ１から第１のスイッチ素子Ｑ１を介して検出用コンデンサＣＸに流れ込む突入電流を周期的に検出し、この検出結果に応じた検出信号ＳＸを第１ノードＮ１から出力する検出回路ＤＣを備える。

また、負荷駆動回路１００は、検出信号ＳＸのピーク電圧を保持し、この保持したピーク電圧を検出電圧ＶＺとして第２ノードＮ２から出力するピークホールド回路ＨＣをさらに備える。さらに、負荷駆動回路１００は、該検出信号ＳＸに応じた検出電圧ＶＺと、閾値電圧Ｖｔｈとを比較し、この比較結果に応じた比較結果信号ＳＯを出力する比較回路ＣＣを備える。

なお、これらの検出回路ＤＣ、比較回路ＣＣ、およびピークホールド回路ＨＣは、負荷Ｌｏａｄの短絡を検出する負荷短絡検出回路１０１を構成する。

さらに、負荷駆動回路１００は、検出回路ＤＣの電流の検出動作を制御するとともに、負荷Ｌｏａｄの動作を制御するための負荷制御信号ＳＦを出力する制御回路ＣＯＮと、を備える。

また、負荷駆動回路１００は、第３の端子Ｔ３に接続され、第３の端子Ｔ３から入力された電流に基づいて、制御回路ＣＯＮに電力を供給する電源回路ＳＣを備える。

また、負荷駆動回路１００は、比較結果信号ＳＯと負荷制御信号ＳＦとに基づいて、負荷用スイッチ素子ＳＷを制御する論理回路Ｆを備える。

ここで、図１の例では、検出回路ＤＣは、一端が第１の端子Ｔ１に接続され、制御回路ＣＯＮによりオン又はオフに制御される第１のスイッチ素子Ｑ１と、一端が第１のスイッチ素子Ｑ１の他端に接続され、他端が第１ノードＮ１に接続された検出用コンデンサＣＸと、を備える。

さらに、検出回路ＤＣは、一端が第１ノードＮ１に接続され、他端が第２の端子Ｔ２に接続された検出用抵抗ＲＸと、一端が第１のスイッチ素子Ｑ１の他端に接続され、他端が第２の端子Ｔ２に接続された放電用抵抗ＲＹと、を備える。

なお、第１のスイッチ素子Ｑ１は、例えば、図１に示すように、ソースが第１の端子Ｔ１に接続され、ドレインが検出用コンデンサＣＸの一端に接続されたｐＭＯＳトランジスタである。このｐＭＯＳトランジスタは、制御回路ＣＯＮが出力する制御信号により（プリドライブ回路ＰＣが出力するゲート信号ＳＧ１により）ゲート電圧が制御される。すなわち、このｐＭＯＳトランジスタは、ゲート信号ＳＧ１により、オン又はオフに制御される。

また、検出用抵抗ＲＸは、検出用コンデンサＣＸに流れる電流ＩＸを検出するための抵抗である。

また、放電用抵抗ＲＹは、第１のスイッチ素子Ｑ１の他端と第２の端子Ｔ２との間で、検出用抵抗ＲＸおよび検出用コンデンサＣＸと並列に接続されている。この放電用抵抗ＲＹは、検出用コンデンサＣＸに充電された電荷を放電するための抵抗である。

このような構成を有する検出回路ＤＣは、第１ノードＮ１から検出信号ＳＸを出力する。すなわち、検出信号ＳＸは、第１ノードＮ１の電圧である。

ここで、例えば、負荷Ｌｏａｄが正常に駆動して駆動電流が流れている（負荷Ｌｏａｄが短絡していない）状態、又は、負荷Ｌｏａｄが短絡して短絡電流が流れている状態において（すなわち、第１の端子Ｔ１から電流が流れる状態において）、第１のスイッチ素子Ｑ１がオンすると、第１の端子Ｔ１から電流ＩＸが検出用コンデンサＣＸに流れ、検出用コンデンサＣＸが充電される。

そして、第１のスイッチ素子Ｑ１がオフすると、検出用コンデンサＣＸに充電された電荷が放電用抵抗ＲＹから放電される。

なお、第１の端子Ｔ１から電流が流れない状態（負荷がオープンの状態）においては、第１のスイッチ素子Ｑ１がオンしても、第１の端子Ｔ１から電流ＩＸが検出用コンデンサＣＸに流れず、検出用コンデンサＣＸが充電されない。

また、既述のように、ピークホールド回路ＨＣは、検出信号ＳＸのピーク電圧を保持し、この保持したピーク電圧を検出電圧ＶＺとして第２ノードＮ２から出力する。

このピークホールド回路ＨＣは、例えば、図１に示すように、アノードが第１ノードＮ１に接続され、カソードが第２ノードＮ２に接続された保持用ダイオードＤＺと、第２ノードＮ２と第２の端子Ｔ２との間に接続された保持用コンデンサＣＺと、を備える。

なお、既述の検出用コンデンサＣＸの容量値は、この保持用コンデンサＣＺの容量値よりも大きくなるように設定されている。

ここで、検出信号ＳＸの電圧（検出抵抗ＲＸの両端間の電圧ＶＸ）のピーク電圧は、保持用ダイオードＤＺを介して保持用コンデンサＣＺにピークホールドされる。

このとき、例えば、負荷Ｌｏａｄが短絡した状態の場合、保持用コンデンサＣＺの両端間の電圧ＶＺは、バッテリＢの電圧程度になる。

一方、負荷Ｌｏａｄが正常に駆動し駆動電流が流れている正常の状態では、保持用コンデンサＣＺの両端間の電圧ＶＺは、検出用コンデンサＣＸに流れる電流ＩＸが小さいため、０Ｖ近くに低く抑えられる。

また、既述のように、比較回路ＣＣは、該検出信号ＳＸに応じた検出電圧ＶＺと、閾値電圧Ｖｔｈとを比較し、この比較結果に応じた比較結果信号ＳＯを出力する。

例えば、比較回路ＣＣは、検出電圧ＶＺと、閾値電圧Ｖｔｈとを比較し、検出電圧ＶＺが閾値電圧Ｖｔｈ以上である場合には、“Ｈｉｇｈ”レベルの比較結果信号ＳＯを出力する。一方、比較回路ＣＣは、検出電圧ＶＺと、閾値電圧Ｖｔｈとを比較し、検出電圧ＶＺが閾値電圧Ｖｔｈ未満である場合には、“Ｌｏｗ”レベルの比較結果信号ＳＯを出力する。

この比較回路ＣＣは、例えば、図１に示すように、第１の端子Ｔ１と第３の端子Ｔ３との間の電圧を分圧した分圧電圧を閾値電圧Ｖｔｈとして出力する分圧回路ＲＤと、検出電圧ＶＺと閾値電圧Ｖｔｈとが入力され、検出電圧ＶＺと閾値電圧Ｖｔｈとを比較し、この比較結果に応じて比較結果信号ＳＯを出力するコンパレータＣＯＭＰと、を備える。

ここで、分圧回路ＲＤは、例えば、図１に示すように、一端が第３の端子Ｔ３に接続され、他端が分圧ノードＮＤに接続された第１の分圧抵抗ＲＤ１と、一端が分圧ノードＮＤに接続され、他端が第２の端子Ｔ２に接続された第２の分圧抵抗ＲＤ２と、を備える。

分圧回路ＲＤは、分圧ノードＮＤの電圧を閾値電圧Ｖｔｈとして出力する。

さらに、比較回路ＣＣは、第３の端子Ｔ３とコンパレータＣＯＭＰの出力との間に接続された出力抵抗Ｒｏと、第２ノードＮ２とコンパレータＣＯＭＰの入力との間に接続された保護用抵抗ＲＡとを備える。
なお、この図１に示す比較回路ＣＣは、コンパレータＣＯＭＰを用いて構成しているが、電圧を比較することが可能な他のトランジスタ等の回路を用いて構成するようにしてもよい。

また、既述のように、制御回路ＣＯＮは、検出回路ＤＣの電流の検出動作を制御するとともに、負荷Ｌｏａｄの動作を制御するための負荷制御信号ＳＦを出力する。

この制御回路ＣＯＮは、第１のスイッチ素子Ｑ１を周期的にオンとオフを切り換えるように制御する。

なお、既述の閾値電圧Ｖｔｈは、例えば、負荷Ｌｏａｄが短絡していない正常状態において、制御回路ＣＯＮが第１のスイッチ素子Ｑ１を周期的にオンとオフを切り換えることで検出回路ＤＣが出力する検出信号ＳＸのピーク電圧である検出電圧ＶＺよりも、高くなるように設定されている。

これにより、例えば、比較結果信号ＳＯが、検出電圧ＶＺが閾値電圧Ｖｔｈ以上であることを示す場合には、負荷が短絡していないと判断することができる。

さらに、閾値電圧Ｖｔｈは、負荷Ｌｏａｄが短絡している短絡状態において、制御回路ＣＯＮが第１のスイッチ素子Ｑ１を周期的にオンとオフを切り換えることで検出回路ＤＣが出力する検出信号ＳＸのピーク電圧である検出電圧ＶＺよりも、低くなるように設定されている。

これにより、例えば、比較結果信号ＳＯが、検出電圧ＶＺが閾値電圧Ｖｔｈ未満であることを示す場合には、負荷Ｌｏａｄが短絡していると判断することができる。

ここで、負荷駆動回路１００は、制御回路ＣＯＮが出力した第１のスイッチ素子Ｑ１を制御するための制御信号に応じて、ｐＭＯＳトランジスタのゲート信号ＳＧ１を制御（第１のスイッチ素子Ｑ１を駆動）するプリドライブ回路ＰＣを備える。

例えば、制御回路ＣＯＮは、プリドライブ回路ＰＣにパルス信号を出力して、検出回路ＤＣの第１のスイッチ素子Ｑ１を周期的にスイッチングする。

なお、該パルス信号は、例えば、周波数が１０〜２００HＺ、オンデューティが1％〜10％ 程度が望ましい。すなわち、制御回路ＣＯＮによる第１のスイッチ素子Ｑ１のスイッチングの周波数が１０〜２００HＺ、そのオンデューティが1％〜10％程度になる。

なお、このプリドライブ回路ＰＣは、省略されてもよい。すなわち、制御回路ＣＯＮが、直接、ゲート信号ＳＧ１を出力して、第１のスイッチ素子Ｑ１を制御するようにしてもよい。

また、既述のように、負荷駆動回路１００は、より確実に負荷Ｌｏａｄのオン／オフを検出するため、ピークホールド回路ＨＣを備えるが、例えば、パルス信号がフィードバックされるか否かで負荷Ｌｏａｄの正常／短絡を検出できれば、ピークホールド回路ＨＣを省略してもよい。

また、既述のように、論理回路Ｆは、比較結果信号ＳＯと負荷制御信号ＳＦとに基づいて、信号ＳＳＷで負荷用スイッチ素子ＳＷを制御する。

この論理回路Ｆは、例えば、図１に示すように、入力がコンパレータＣＯＭＰの出力に接続され、比較結果信号ＳＯが入力されるインバータＦ２と、このインバータＦ２の出力信号と負荷制御信号ＳＦとが入力され、インバータＦ２の出力信号と負荷制御信号ＳＦとを論理和演算した信号を、負荷用スイッチ素子ＳＷを制御する信号ＳＳＷとして出力するＡＮＤ回路Ｆ１と、を備える。

この論理回路Ｆは、負荷制御信号ＳＦが負荷Ｌｏａｄを駆動させることを指示している場合において、比較結果信号ＳＯが、検出電圧ＶＺが閾値電圧以上である（すなわち、負荷Ｌｏａｄが短絡した状態である）ことを示す場合には、信号ＳＳＷで負荷用スイッチ素子ＳＷをオフする。

これにより、負荷Ｌｏａｄが短絡した場合に、負荷用スイッチ素子ＳＷを安全にオフして、保護することができる。

一方、論理回路Ｆは、負荷制御信号ＳＦが負荷Ｌｏａｄを駆動させることを指示している場合において、比較結果信号ＳＯが、検出電圧ＶＺが閾値電圧未満である（すなわち、負荷Ｌｏａｄが短絡していない状態である）ことを示す場合には、信号ＳＳＷで負荷用スイッチ素子ＳＷをオンする。

これにより、負荷Ｌｏａｄが短絡していない状態で、負荷Ｌｏａｄを駆動させることができる。

なお、論理回路Ｆは、負荷制御信号ＳＦが負荷Ｌｏａｄを停止させることを指示している場合においては、論理回路Ｆは、負荷用スイッチ素子ＳＷをオフする。

これにより、負荷Ｌｏａｄを停止させることができる。

次に、以上のような構成を有する負荷駆動回路１００の動作の一例について、図２を用いて説明する。

図２の時刻ｔ１より前において、制御回路ＣＯＮは、例えば、外部からの指令に応じて、負荷Ｌｏａｄを停止させるように、“Ｌｏｗ”レベルの負荷制御信号ＳＦを出力する。これにより、論理回路Ｆは、負荷制御信号ＳＦが負荷Ｌｏａｄを停止させることを指示しているので、負荷用スイッチ素子ＳＷをオフする。

このとき、制御回路ＣＯＮは、第１のスイッチ素子Ｑ１をオフに制御している（すなわち、検出回路ＤＣの電流の検出動作を停止させている）。

その後、時刻ｔ１において、制御回路ＣＯＮは、例えば、外部からの指令に応じて、負荷Ｌｏａｄを駆動させるように、負荷制御信号ＳＦを“Ｈｉｇｈ”レベルにする。

さらに、制御回路ＣＯＮは、検出回路ＤＣの第１のスイッチ素子Ｑ１を周期的にスイッチングする（すなわち、検出回路ＤＣの電流の検出動作を開始させる）。

例えば、時刻ｔ１において、第１のスイッチ素子Ｑ１がオンに制御されると、検出用コンデンサＣＸに電流ＩＸが流れて、検出用コンデンサＣＸが充電される。これにより、検出抵抗ＲＸの両端間の電圧ＶＸ（検出信号ＳＸの電圧）が上昇する。

なお、負荷Ｌｏａｄが正常である（短絡していない）場合に流れる電流ＩＸは、負荷Ｌｏａｄが短絡しているときと比較して小さい。このため、検出抵抗ＲＸの両端間の電圧ＶＸ（検出信号ＳＸの電圧）の上昇も、負荷Ｌｏａｄが短絡しているときと比較して小さい。

そして、ピークホールド回路ＨＣは、検出抵抗ＲＸの両端間の電圧ＶＸのピーク電圧を保持し、この保持したピーク電圧を検出電圧ＶＺとして第２ノードＮ２から出力する。

ここで、負荷Ｌｏａｄが短絡していない状態では、保持用コンデンサＣＺの両端間の電圧ＶＺは、検出用コンデンサＣＸに流れる電流ＩＸが小さいため、低く抑えられる。

これにより、比較回路ＣＣは、検出電圧ＶＺと、閾値電圧Ｖｔｈとを比較し、検出電圧ＶＺが閾値電圧Ｖｔｈ未満になると、“Ｌｏｗ”レベルの比較結果信号ＳＯを出力する（時刻ｔ１〜ｔ２）。

これにより、時刻ｔ１〜ｔ２において、論理回路Ｆは、負荷制御信号ＳＦが負荷Ｌｏａｄを駆動させることを指示しており（“Ｈｉｇｈ”レベル）、比較結果信号ＳＯが、検出電圧ＶＺが閾値電圧未満であることを示す（“Ｌｏｗ”レベルである）ので、信号ＳＳＷで負荷用スイッチ素子ＳＷをオンする。

その後、時刻ｔ２において、負荷Ｌｏａｄが短絡した状態になる。

このときも、制御回路ＣＯＮは、外部からの指令に応じて、負荷Ｌｏａｄを駆動させるように、負荷制御信号ＳＦを“Ｈｉｇｈ”レベルにするとともに、検出回路ＤＣの第１のスイッチ素子Ｑ１を周期的にスイッチングしている。

ここで例えば、時刻ｔ２において、第１のスイッチ素子Ｑ１がオンに制御されると、検出用コンデンサＣＸに電流ＩＸが流れて、検出用コンデンサＣＸが充電される。この時の検出用コンデンサＣＸへの突入電流により、検出抵抗ＲＸの両端間の電圧ＶＸ（検出信号ＳＸの電圧）が上昇する。

そして、ピークホールド回路ＨＣは、検出抵抗ＲＸの両端間の電圧ＶＸのピーク電圧を保持し、この保持したピーク電圧を検出電圧ＶＺとして第２ノードＮ２から出力する。

なお、負荷Ｌｏａｄが短絡している状態の場合、保持用コンデンサＣＺの両端間の電圧ＶＺは、バッテリＢの電圧程度になる。

そして、比較回路ＣＣは、検出電圧ＶＺと、閾値電圧Ｖｔｈとを比較し、検出電圧ＶＺが閾値電圧Ｖｔｈ以上であるので、“Ｈｉｇｈ”レベルの比較結果信号ＳＯを出力する（時刻ｔ２〜ｔ３）。

これにより、時刻ｔ２〜ｔ４において、論理回路Ｆは、負荷制御信号ＳＦが負荷Ｌｏａｄを駆動させることを指示している（“Ｈｉｇｈ”レベル）が、比較結果信号ＳＯが、検出電圧ＶＺが閾値電圧以上であることを示す（“Ｈｉｇｈ”レベルである）ので、信号ＳＳＷで負荷用スイッチ素子ＳＷをオフする。

これにより、負荷Ｌｏａｄの短絡状態を検出し、負荷用スイッチ素子ＳＷをオフに制御するので、負荷用スイッチ素子ＳＷに過電流が流れるのを抑制することができる。

その後、時刻ｔ３において、制御回路ＣＯＮは、例えば、外部からの指令に応じて、負荷Ｌｏａｄを停止させるように、負荷制御信号ＳＦを“Ｌｏｗ”レベルにする。

これにより、論理回路Ｆは、負荷制御信号ＳＦが負荷Ｌｏａｄを停止させることを指示しているので、負荷用スイッチ素子ＳＷをオフに維持する。

このとき、制御回路ＣＯＮは、第１のスイッチ素子Ｑ１をオフに制御する（すなわち、検出回路ＤＣの電流の検出動作を停止させる）。

これにより、検出用コンデンサＣＸが放電されて、検出電圧ＶＺが低下することとなる。

そして、比較回路ＣＣは、検出電圧ＶＺが閾値電圧Ｖｔｈ未満になると、比較結果信号ＳＯを“Ｌｏｗ”レベルにする（時刻ｔ４）。

その後、時刻ｔ５において、制御回路ＣＯＮは、例えば、外部からの指令に応じて、負荷Ｌｏａｄを駆動させるように、負荷制御信号ＳＦを“Ｈｉｇｈ”レベルにする。

さらに、制御回路ＣＯＮは、検出回路ＤＣの第１のスイッチ素子Ｑ１を周期的にスイッチングする（すなわち、検出回路ＤＣの電流の検出動作を開始させる）。

この時刻ｔ５において、第１のスイッチ素子Ｑ１がオンに制御されると、検出用コンデンサＣＸに電流ＩＸが流れて、検出用コンデンサＣＸが充電される。これにより、検出抵抗ＲＸの両端間の電圧ＶＸ（検出信号ＳＸの電圧）が上昇する。

そして、ピークホールド回路ＨＣは、検出抵抗ＲＸの両端間の電圧ＶＸのピーク電圧を保持し、この保持したピーク電圧を検出電圧ＶＺとして第２ノードＮ２から出力する。

ここで、負荷Ｌｏａｄが短絡している状態であるので、保持用コンデンサＣＺの両端間の電圧ＶＺは、バッテリＢの電圧程度になる。

そして、比較回路ＣＣは、検出電圧ＶＺと、閾値電圧Ｖｔｈとを比較し、検出電圧ＶＺが閾値電圧Ｖｔｈ以上であるので、“Ｈｉｇｈ”レベルの比較結果信号ＳＯを出力する（時刻ｔ５〜）。

これにより、時刻ｔ５において、論理回路Ｆは、負荷制御信号ＳＦが負荷Ｌｏａｄを駆動させることを指示している（“Ｈｉｇｈ”レベル）が、比較結果信号ＳＯが、検出電圧ＶＺが閾値電圧以上であることを示す（“Ｈｉｇｈ”レベルである）ので、信号ＳＳＷで負荷用スイッチ素子ＳＷをオフする。

これにより、負荷Ｌｏａｄを駆動する負荷用スイッチ素子ＳＷがオフの状態（すなわち、負荷Ｌｏａｄが停止した状態）でも、負荷Ｌｏａｄの短絡状態を検出し、負荷用スイッチ素子をオフに制御する（オンさせない）。すなわち、負荷用スイッチ素子を安全にオフすることができる。

なお、制御回路ＣＯＮは、検出回路ＤＣの第１のスイッチ素子Ｑ１を周期的なスイッチングの開始（すなわち、検出回路ＤＣの電流の検出動作を開始）の後、負荷Ｌｏａｄを駆動させるように、負荷制御信号ＳＦを出力することが望ましい。図２の例では、第１のスイッチ素子Ｑ１を制御するパルス信号の出力より、“Ｈｉｇｈ”レベルの負荷制御信号ＳＦの出力を数ｍ秒程度遅延させることが望ましい。

これにより、より確実に、負荷Ｌｏａｄの短絡を検出することができる。

以上のように、本発明の一態様に係る負荷駆動回路は、負荷の駆動を制御する負荷駆動回路であって、負荷の一端が接続される第１の端子と、正極が負荷の他端に接続されたバッテリの負極が、接続される第２の端子と、電流経路の一端が第１の端子に接続され、電流経路の他端が第２の端子に接続され、オンすることでバッテリから負荷に電流を供給して負荷を駆動し、オフすることで負荷への電流の供給を遮断して負荷を停止させる負荷用スイッチ素子と、第１の端子に流れる電流を周期的に検出し、この検出結果に応じた検出信号を第１ノードから出力する検出回路と、検出信号に応じた検出電圧と、閾値電圧とを比較し、この比較結果に応じた比較結果信号を出力する比較回路と、検出回路の電流の検出動作を制御するとともに、負荷の動作を制御するための負荷制御信号を出力する制御回路と、比較結果信号と負荷制御信号とに基づいて、負荷用スイッチ素子を制御する論理回路と、を備える。

そして、負荷制御信号が負荷を駆動させることを指示している場合において、論理回路は、比較結果信号が、検出電圧が閾値電圧以上であることを示す場合には、負荷が短絡状態であるとして、負荷用スイッチ素子をオフする。

一方、負荷制御信号が負荷を駆動させることを指示している場合において、論理回路は、比較結果信号が、検出電圧が閾値電圧未満であることを示す場合には、負荷が短絡していないとして、負荷用スイッチ素子をオンする。

これにより、負荷を駆動する負荷用スイッチ素子がオフの状態（すなわち、負荷が停止した状態）でも、負荷の短絡状態を検出し、この負荷の短絡状態を検出した場合には、負荷用スイッチ素子をオフに制御する（オンさせない）ので、負荷用スイッチ素子に過電流が流れるのを防止することができる。

すなわち、本発明に係る負荷駆動回路は、より確実の負荷の短絡状態を検出して、スイッチ素子を保護することができる。

第２の実施形態

本第２の実施形態では、検出回路の構成が第１の実施形態と異なる負荷駆動回路の構成の一例について説明する。図３は、第２の実施形態に係る負荷駆動システム２０００の構成の一例を示す回路図である。なお、この図３において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。

第２の実施形態に係る負荷駆動システム２０００（図３）は、バッテリＢと、このバッテリＢに接続された負荷Ｌｏａｄと、負荷Ｌｏａｄの駆動を制御する負荷駆動回路２００と、を備える。

この第２の実施形態に係る負荷駆動回路２００は、第１の実施形態の負荷駆動回路１００と比較して、検出回路ＤＣの構成が異なる。

この検出回路ＤＣは、一端が第１の端子Ｔ１に接続され、制御回路ＣＯＮによりオン又はオフに制御される第１のスイッチ素子Ｑ１と、一端が第１のスイッチ素子Ｑ１の他端に接続され、他端が第１ノードＮ１に接続された検出用コンデンサＣＸと、一端が第１ノードＮ１に接続され、他端が第２の端子Ｔ２に接続された検出用抵抗ＲＸと、一端が第１のスイッチ素子Ｑ１の他端に接続され、他端が第２の端子Ｔ２に接続された放電用抵抗ＲＹと、第１のスイッチ素子Ｑ１の他端と第２の端子Ｔ２との間で、放電用抵抗ＲＹと直列に接続された第２のスイッチ素子Ｑ２と、を備える。

すなわち、この検出回路ＤＣは、第１の実施形態と比較して、第２のスイッチ素子Ｑ２をさらに備える。なお、図３の例では、第２のスイッチ素子Ｑ２は、第１のスイッチ素子Ｑ１の他端と第２の端子Ｔ２との間で、放電用抵抗ＲＹと直列に接続され、制御回路ＣＯＮによりゲート電圧が制御されるｎＭＯＳトランジスタである。

ここで、制御回路ＣＯＮは、プリドライブ回路ＰＣを介して、例えば、第１のゲート信号ＳＧ１により第１のスイッチ素子Ｑ１をオンする場合は、第２のゲート信号ＳＧ２により第２のスイッチ素子Ｑ２をオフするように制御する。

一方、制御回路ＣＯＮは、プリドライブ回路ＰＣを介して、第１のゲート信号ＳＧ１により第１のスイッチ素子Ｑ１をオフする場合は、第２のゲート信号ＳＧ２により第２のスイッチ素子Ｑ２をオンするように制御する。

この第２のスイッチ素子Ｑ２の動作により、第１のスイッチ素子Ｑ１がオフのときのみ、検出用コンデンサＣＸが放電することなる。これにより、検出用コンデンサＣＸの充放電の効率を向上させることができる。

この負荷駆動回路２００のその他の構成は、図１に示す負荷駆動回路１００と同様である。

そして、以上のような構成を有する負荷駆動回路２００のその他の動作特性は、第１の実施形態と同様である。

すなわち、本第２の実施形態に係る負荷駆動回路によれば、第１の実施形態と同様に、より確実の負荷の短絡状態を検出して、スイッチ素子を保護することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

Claims (15)

1. 負荷の駆動を制御する負荷駆動回路であって、
   前記負荷の一端が接続される第１の端子と、
   正極が前記負荷の他端に接続されたバッテリの負極が接続される第２の端子と、
   電流経路の一端が前記第１の端子に接続され、前記電流経路の他端が前記第２の端子に接続され、オンすることで前記バッテリから前記負荷に電流を供給して前記負荷を駆動し、オフすることで前記負荷への電流の供給を遮断して前記負荷を停止させる負荷用スイッチ素子と、
   一端が前記第１の端子に接続された第１のスイッチ素子と、一端が前記第１のスイッチ素子の他端に接続され、他端が第１ノードに接続された検出用コンデンサと、一端が前記第１ノードに接続され、他端が前記第２の端子に接続された検出用抵抗と、前記第１のスイッチ素子の他端と前記第２の端子との間で、前記検出用抵抗および前記検出用コンデンサと並列に接続されるように、一端が前記第１のスイッチ素子の他端に接続され、他端が前記第２の端子に接続された放電用抵抗と、を備え、前記第１の端子から前記第１のスイッチ素子を介して前記検出用コンデンサに流れ込む突入電流を周期的に検出し、この検出結果に応じた検出信号を前記第１ノードから出力する検出回路と、
   前記検出信号のピーク電圧を保持し、この保持した前記ピーク電圧を検出電圧として出力するピークホールド回路と、
   前記検出電圧と、閾値電圧とを比較し、この比較結果に応じた比較結果信号を出力する比較回路と、
   前記第１のスイッチ素子をオン又はオフに制御し、前記検出回路の電流の検出動作を制御するとともに、前記負荷の動作を制御するための負荷制御信号を出力する制御回路と、
   前記比較結果信号と前記負荷制御信号とに基づいて、前記負荷用スイッチ素子を制御する論理回路と、を備え、
   前記負荷制御信号が前記負荷を駆動させることを指示している場合において、
   前記論理回路は、
   前記比較結果信号が、前記検出電圧が前記閾値電圧以上であることを示す場合には、前記負荷用スイッチ素子をオフし、
   一方、前記比較結果信号が、前記検出電圧が前記閾値電圧未満であることを示す場合には、前記負荷用スイッチ素子をオンする
   ことを特徴とする負荷駆動回路。
2. 前記負荷制御信号が前記負荷を停止させることを指示している場合において、
   前記論理回路は、
   前記負荷用スイッチ素子をオフする
   ことを特徴とする請求項１に記載の負荷駆動回路。
3. 前記制御回路は、
   前記第１のスイッチ素子を周期的にオンとオフを切り換えるように制御し、
   前記検出回路は、
   前記第１ノードから前記検出信号を出力することを特徴とする請求項１に記載の負荷駆動回路。
4. 前記検出回路は、
   前記第１のスイッチ素子の他端と前記第２の端子との間で、前記放電用抵抗と直列に接続された第２のスイッチ素子をさらに備え、
   前記制御回路は、
   前記第１のスイッチ素子をオンする場合は、前記第２のスイッチ素子をオフするように制御し、
   また、前記第１のスイッチ素子をオフする場合は、前記第２のスイッチ素子をオンするように制御する
   ことを特徴とする請求項３に記載の負荷駆動回路。
5. 前記ピークホールド回路は、保持した前記ピーク電圧を前記検出電圧として第２ノードから出力することを特徴とする請求項３に記載の負荷駆動回路。
6. 前記ピークホールド回路は、
   アノードが前記第１ノードに接続され、カソードが前記第２ノードに接続された保持用ダイオードと、
   前記第２ノードと前記第２の端子との間に接続された保持用コンデンサと、を備えることを特徴とする請求項５に記載の負荷駆動回路。
7. 前記比較回路は、
   前記バッテリの前記正極に接続された第３の端子と前記第２の端子との間の電圧を分圧した分圧電圧を前記閾値電圧として出力する分圧回路と、
   前記検出電圧と前記閾値電圧とが入力され、前記検出電圧と前記閾値電圧とを比較し、この比較結果に応じて前記比較結果信号を出力するコンパレータと、を備える
   ことを特徴とする請求項６に記載の負荷駆動回路。
8. 前記分圧回路は、
   一端が前記第３の端子に接続され、他端が分圧ノードに接続された第１の分圧抵抗と、
   一端が前記分圧ノードに接続され、他端が第２の端子に接続された第２の分圧抵抗と、を備え、
   前記分圧回路は、前記分圧ノードの電圧を前記閾値電圧として出力することを特徴とする請求項７に記載の負荷駆動回路。
9. 前記閾値電圧は、前記負荷が短絡している状態において、前記制御回路が前記第１のスイッチ素子を周期的にオンとオフを切り換えることで前記検出回路が出力する前記検出信号のピーク電圧である前記検出電圧よりも、低くなるように設定されている
   ことを特徴とする請求項５に記載の負荷駆動回路。
10. 前記閾値電圧は、前記負荷が短絡していない状態において、前記制御回路が前記第１のスイッチ素子を周期的にオンとオフを切り換えることで前記検出回路が出力する前記検出信号のピーク電圧である前記検出電圧よりも、高くなるように設定されている
    ことを特徴とする請求項９に記載の負荷駆動回路。
11. 前記論理回路は、
    入力が前記コンパレータの出力に接続され、前記比較結果信号が入力されるインバータと、
    前記インバータの出力信号と前記負荷制御信号とが入力され、前記インバータの出力信号と前記負荷制御信号とを論理和演算した信号を、前記負荷用スイッチ素子を制御する信号として出力するＡＮＤ回路と、を備える
    ことを特徴とする請求項７に記載の負荷駆動回路。
12. 前記負荷は、サーボモータ、ソレノイド、ランプ、又は、ヒータであることを特徴とする請求項１に記載の負荷駆動回路。
13. 前記検出用コンデンサの容量値は、前記保持用コンデンサの容量値よりも大きいことを特徴とする請求項６に記載の負荷駆動回路。
14. 前記第１のスイッチ素子は、ソースが前記第１の端子に接続され、ドレインが前記検出用コンデンサの一端に接続され、前記制御回路によりゲート電圧が制御されるｐＭＯＳトランジスタである
    ことを特徴とする請求項２に記載の負荷駆動回路。
15. 負荷の短絡を検出する負荷短絡検出回路であって、
    前記負荷の一端が接続される第１の端子と、
    正極が前記負荷の他端に接続されたバッテリの負極が接続される第２の端子と、
    一端が前記第１の端子に接続された第１のスイッチ素子と、一端が前記第１のスイッチ素子の他端に接続され、他端が第１ノードに接続された検出用コンデンサと、一端が前記第１ノードに接続され、他端が前記第２の端子に接続された検出用抵抗と、前記第１のスイッチ素子の他端と第２の端子との間で、前記検出用抵抗および前記検出用コンデンサと並列に接続されるように、一端が前記第１のスイッチ素子の他端に接続され、他端が前記第２の端子に接続された放電用抵抗と、を備え、前記第１の端子から前記第１のスイッチ素子を介して前記検出用コンデンサに流れ込む突入電流を周期的に検出し、この検出結果に応じた検出信号を前記第１ノードから出力する検出回路と、
    前記検出信号のピーク電圧を保持し、この保持した前記ピーク電圧を検出電圧として出力するピークホールド回路と、
    前記検出電圧と、閾値電圧とを比較し、この比較結果に応じた比較結果信号を出力する比較回路と、を備える
    ことを特徴とする負荷短絡検出回路。

Images