以下、各図面に示される同一または同等の構成要素、部材、信号には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図面において説明上重要ではない部材の一部は省略して表示する。また、電圧、電流あるいは抵抗などに付された符号は、必要に応じてそれぞれの電圧値、電流値あるいは抵抗値を表すものとして用いることがある。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
実施の形態に係る半導体光源制御装置は車載バッテリなどの直流電源から直流の入力電圧を受け、それをスイッチングレギュレータを使用して直流の目標電圧にDC/DC変換する。この目標電圧は、予め設定された設定電圧の付近で略一定となり、入力電圧に比較的依存しない。半導体光源制御装置は、このように略一定の目標電圧をダウンコンバートすることにより、駆動対象の複数のLEDに印加する駆動電圧および複数のLEDに流す駆動電流を生成する。ダウンコンバータは出力キャパシタを有さず、代わりに駆動電流のヒステリシス制御が行われる。これにより、LEDのオンオフを個別に切り替えたときでも、出力キャパシタの充放電に起因する駆動電流の望まれない変化を抑制することができる。特に、LEDのオンオフの個別切り替え時、スイッチングレギュレータの出力キャパシタに起因する駆動電流の変化は後段のダウンコンバータのインダクタによって平滑化される。
図1は、実施の形態に係る半導体光源制御装置100およびそれに接続される部材の構成を示す回路図である。半導体光源制御装置100は、直列に接続された複数(N個)の車載用のLED2−1〜2−Nに駆動電流Ioutを供給し、それらを点灯させる。Nは2以上の自然数である。半導体光源制御装置100および複数のLED2−1〜2−Nは、ヘッドライトなどの車両用灯具に搭載される。半導体光源制御装置100は、車載バッテリ6、電源スイッチ8と接続される。
車載バッテリ6は、12V(もしくは24V)の直流のバッテリ電圧(電源電圧)Vbatを発生する。電源スイッチ8は複数のLED2−1〜2−N全体のオン、オフを制御するために設けられたリレースイッチであり、車載バッテリ6と直列に設けられる。電源スイッチ8がオンとなると、車載バッテリ6の正極端子からバッテリ電圧Vbatが入力電圧として半導体光源制御装置100に供給される。車載バッテリ6の負極端子は固定電圧端子と接続される、すなわち接地される。
半導体光源制御装置100は、スイッチングレギュレータすなわちフライバックレギュレータ102と、ダウンコンバータ104と、制御回路106と、電流検出抵抗108と、複数のバイパススイッチ110−1〜110−Nと、バイパス駆動回路112と、を備える。制御回路106はフライバックレギュレータ102およびダウンコンバータ104を制御し、フライバック駆動回路134と、ダウンコンバータ駆動回路136と、ヒステリシス幅設定回路138と、を含む。
フライバックレギュレータ102は電圧レギュレータであり、入力されるバッテリ電圧Vbatを目標電圧Vtに変換して出力する。フライバックレギュレータ102の高電位側の出力端子は接地側となるので、目標電圧Vtはフライバックレギュレータ102の低電位側の出力端子に印加される電圧であり、負極性を有する。フライバックレギュレータ102は、入力キャパシタ114と、第1スイッチング素子116と、入力トランス124と、出力ダイオード126と、出力キャパシタ128と、電圧検出ダイオード130と、電圧検出キャパシタ132と、を含む。
入力キャパシタ114は、車載バッテリ6と並列に設けられ、バッテリ電圧Vbatを平滑化する。より具体的には、入力キャパシタ114は入力トランス124の近傍に設けられており、フライバックレギュレータ102のスイッチング動作に対する電圧平滑化の機能を果たす。
入力トランス124の一次巻き線118および第1スイッチング素子116は直列に接続され、その直列回路は車載バッテリ6に対して入力キャパシタ114と並列に接続される。例えば第1スイッチング素子116はNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)で構成される。入力トランス124の二次巻き線120の一端は出力キャパシタ128の一端と接続され、二次巻き線120の他端は出力ダイオード126のアノードと接続される。出力キャパシタ128の他端は出力ダイオード126のカソードと接続される。出力キャパシタ128の一端はフライバックレギュレータ102の低電位側の出力端子と接続され、目標電圧Vtが印加される。出力キャパシタ128の他端はフライバックレギュレータ102の高電位側の出力端子と接続される。
第1スイッチング素子116の制御端子(ゲート)には、フライバック駆動回路134によって生成される矩形波状の前段制御信号S1が印加される。第1スイッチング素子116は、前段制御信号S1がアサートされるときすなわちハイレベルのときオンし、ネゲートされるすなわちローレベルのときオフする。
入力トランス124の電圧検出用巻き線122、電圧検出ダイオード130および電圧検出キャパシタ132は、目標電圧Vtの大きさを正極性の電圧として検出するための正極電圧検出回路を構成する。電圧検出用巻き線122の一端は接地され、他端は電圧検出ダイオード130のアノードと接続される。電圧検出ダイオード130のカソードは電圧検出キャパシタ132の一端と接続される。電圧検出キャパシタ132の他端は接地される。電圧検出キャパシタ132の一端には目標電圧Vtの絶対値に応じた正の電圧が印加される。この電圧は検出電圧Vdとしてフライバック駆動回路134に供給される。
フライバック駆動回路134は検出電圧Vdに基づき、目標電圧Vtを略一定に保つための電圧フィードバック制御を行う。フライバック駆動回路134は、目標電圧Vtが例えば−100V程度の設定電圧に近づくよう前段制御信号S1の周波数やデューティ比を調整する。
ダウンコンバータ104はフライバックレギュレータ102の後段に設けられ、第2スイッチング素子140と、フライホイールダイオード142と、インダクタ144と、を含むが、出力電圧平滑用のキャパシタは含まない。
第2スイッチング素子140は例えばNチャンネルMOSFETで構成される。第2スイッチング素子140の制御端子には、ダウンコンバータ駆動回路136によって生成される矩形波状の後段制御信号S2が印加される。第2スイッチング素子140は、後段制御信号S2がハイレベルのときオン、ローレベルのときオフする。第2スイッチング素子140のドレインは、出力キャパシタ128の高電位側すなわちフライバックレギュレータ102の高電位側の出力端子と接続される。第2スイッチング素子140のソースはフライホイールダイオード142のカソードと接続される。
フライホイールダイオード142のアノードはインダクタ144の一端と接続される。フライホイールダイオード142のアノードとインダクタ144の一端との接続ノードは、出力キャパシタ128の低電位側すなわちフライバックレギュレータ102の低電位側の出力端子と接続される。インダクタ144の他端は、複数のLED2−1〜2−Nのカソード側と接続される。
電流検出抵抗108は、駆動電流Ioutの経路上に設けられる。電流検出抵抗108の一端は、第2スイッチング素子140のソースとフライホイールダイオード142のカソードとの接続ノードと接続される。電流検出抵抗108の他端は接地されると共に複数のLED2−1〜2−Nのアノード側と接続される。電流検出抵抗108には駆動電流Ioutに比例する電圧降下Vmが発生する。
複数のLED2−1〜2−Nのアノード側は接地されるので、複数のLED2−1〜2−Nのカソード側すなわちインダクタ144の他端には負極性の駆動電圧Voutが印加される。通常点灯時、駆動電圧Voutは、発光状態となっている(=対応するバイパススイッチがオフとなっている)LEDの数×LED1つの順方向降下電圧に相当する大きさの負の電圧となる。
ダウンコンバータ駆動回路136は電圧降下Vmに基づき、駆動電流Ioutを所定の電流範囲内に保つための電流フィードバック制御を行う。ダウンコンバータ駆動回路136は、駆動電流Ioutの大きさが所定の電流上限値Ith1を上回ると第2スイッチング素子140をオフし、駆動電流Ioutの大きさが電流上限値Ith1よりも小さい電流下限値Ith2を下回ると第2スイッチング素子140をオンする。ダウンコンバータ駆動回路136は、駆動電流Ioutの大きさが電流上限値Ith1を上回ると後段制御信号S2をローレベルとし、駆動電流Ioutの大きさが電流下限値Ith2を下回ると後段制御信号S2をハイレベルとする。
半導体光源制御装置100は複数のLED2−1〜2−Nの点灯・消灯を個別に制御できるよう構成されている。複数のバイパススイッチ110−1〜110−Nのそれぞれは対応するLEDと並列に接続され、例えばNチャンネルMOSFETで構成される。バイパス駆動回路112は、各バイパススイッチ110−1〜110−Nの制御端子に制御信号を供給する。バイパス駆動回路112は、所望の輝度や配光パターンが得られるよう、各制御信号のレベルを個別に制御する。
ヒステリシス幅設定回路138は駆動電圧Voutに基づいて、電流上限値Ith1と電流下限値Ith2との差であるヒステリシス幅ΔIを設定する。ヒステリシス幅設定回路138は、駆動電圧Voutの絶対値が目標電圧Vtの絶対値よりも小さい電圧しきい値Vthを下回る場合は、駆動電圧Voutの絶対値が大きくなるほどヒステリシス幅ΔIを大きくし、駆動電圧Voutの絶対値が電圧しきい値Vthを上回る場合は、駆動電圧Voutの絶対値が大きくなるほどヒステリシス幅ΔIを小さくする。
図2は、ヒステリシス幅設定回路138の構成を示す回路図である。ヒステリシス幅設定回路138は、第1演算増幅器146と、第1ダイオード148と、第1抵抗150と、第2抵抗152と、第3抵抗154と、第4抵抗156と、第5抵抗158と、基準電圧源160と、を有する。第3抵抗154の一端には制御電源電圧Vccが印加される。第3抵抗154の他端は、第2抵抗152の一端、第5抵抗158の一端および第4抵抗156の一端と接続される。第4抵抗156の他端は接地される。第5抵抗158の他端には駆動電圧Voutが印加される。第2抵抗152の他端は第1演算増幅器146の反転入力端子と接続される。第1演算増幅器146の反転入力端子は第1抵抗150を介して第1ダイオード148のアノードと接続される。第1ダイオード148のカソードは第1演算増幅器146の出力端子と接続される。第1演算増幅器146の非反転入力端子には、基準電圧源160によって生成される基準電圧Vrefが印加される。第1ダイオード148のアノードに印加される電圧をオフセット電圧Voffsetと称す。後述する通り、オフセット電圧Voffsetはヒステリシス幅ΔIに対応し、オフセット電圧Voffsetが高いほどヒステリシス幅ΔIも大きくなる。
第1演算増幅器146の周辺の抵抗値について、基準電圧Vrefとの差動となる第3抵抗154、第4抵抗156および第5抵抗158の値と比較して、増幅率を決める第1抵抗150、第2抵抗152の値を充分大きくし、帰還電流が基準電圧Vrefとの差動に影響しないようにする。
図3は、駆動電圧Voutの絶対値とオフセット電圧Voffsetとの関係を示すグラフである。負極性である駆動電圧Voutの絶対値が小さいとき、第3抵抗154、第4抵抗156および第5抵抗158の共通接続ノードの電圧は基準電圧Vrefに対して大きいため、第1演算増幅器146は電流シンクしてオフセット電圧Voffsetは小さくなる。オフセット電圧Voffsetが最大になるのは共通接続ノードの電圧が基準電圧Vrefと等しくなったときである。
駆動電圧Voutの絶対値が電圧しきい値Vthとなったときにヒステリシス幅ΔIすなわちオフセット電圧Voffsetが最大となる、という制御を実現するために、基準電圧Vrefを駆動電圧Voutの絶対値が電圧しきい値Vthに等しいときの共通接続ノードの電圧に設定する。特にフライバックレギュレータ102の設定電圧が−100Vのときは、基準電圧Vrefを駆動電圧Vout=−Vth=−50Vのときの共通接続ノードの電圧に設定する。
駆動電圧Voutの絶対値が電圧しきい値Vthを超えて大きくなると、第1演算増幅器146の作用は無くなり、共通接続ノードの電圧がそのままオフセット電圧Voffsetとなる。ヒステリシス幅設定回路138は、このように駆動電圧Voutの絶対値に対して山型に変化するオフセット電圧Voffsetをダウンコンバータ駆動回路136へ送ることでヒステリシス幅ΔIを制御し、ダウンコンバータ104のスイッチング周波数を所定の範囲に収める。
図4は、ダウンコンバータ駆動回路136の構成を示す回路図である。ダウンコンバータ駆動回路136は、第2演算増幅器162と、比較器164と、ゲートドライバ166と、第1カレントミラー回路170と、第7抵抗172と、第8抵抗174と、第10抵抗178と、第12抵抗182と、第13抵抗184と、第1npn型バイポーラトランジスタ190と、第3スイッチング素子202と、第4スイッチング素子204と、第2カレントミラー回路206と、を有する。
第2演算増幅器162の非反転入力端子にはオフセット電圧Voffsetが印加される。第2演算増幅器162の出力端子は第1npn型バイポーラトランジスタ190のベースと接続され、反転入力端子は第1npn型バイポーラトランジスタ190のエミッタと接続される。第8抵抗174の一端は第1npn型バイポーラトランジスタ190のエミッタと接続され、他端は接地される。第1npn型バイポーラトランジスタ190のコレクタは第7抵抗172を介して第1カレントミラー回路170と接続される。
第1カレントミラー回路170は、第6抵抗168と、第9抵抗176と、第11抵抗180と、第1pnp型バイポーラトランジスタ192と、第2pnp型バイポーラトランジスタ194と、第3pnp型バイポーラトランジスタ196と、を有する。それらの回路素子は公知のカレントミラー回路を構成するよう互いに接続される。第1カレントミラー回路170は、第7抵抗172に流れる電流を入力、第10抵抗178に流れる電流および第3スイッチング素子202に流れる電流を出力とし、入力電流の大きさと出力電流の大きさとを略等しくする。
第2カレントミラー回路206は、第14抵抗186と、第15抵抗188と、第2npn型バイポーラトランジスタ198と、第3npn型バイポーラトランジスタ200と、を有する。それらの回路素子は公知のカレントミラー回路を構成するよう互いに接続される。第2カレントミラー回路206は、第10抵抗178に流れる電流を入力、第4スイッチング素子204に流れる電流を出力とし、入力電流の大きさと出力電流の大きさとを略等しくする。
第3スイッチング素子202は例えばPチャンネルMOSFETで構成される。第4スイッチング素子204は例えばNチャンネルMOSFETで構成される。第3スイッチング素子202のソースは第1カレントミラー回路170と接続される。第3スイッチング素子202のゲートは比較器164の反転出力端子と接続される。第3スイッチング素子202のドレインは第4スイッチング素子204のドレインと接続される。第4スイッチング素子204のゲートは比較器164の反転出力端子と接続される。第4スイッチング素子204のソースは第2カレントミラー回路206と接続される。
第12抵抗182および第13抵抗184は制御電源電圧Vccと接地電位との間でこの順に直列に接続される。第12抵抗182と第13抵抗184との接続ノードは、第3スイッチング素子202のドレインと第4スイッチング素子204のドレインとの接続ノードと接続される。第3スイッチング素子202のドレインと第4スイッチング素子204のドレインとの接続ノードは、比較器164の非反転入力端子と接続される。比較器164の反転入力端子には電圧降下Vmが印加される。
比較器164の非反転出力端子はゲートドライバ166と接続される。ゲートドライバ166は、後段制御信号S2の位相を比較器164の非反転出力端子に現れる信号の位相と揃える。すなわち、ゲートドライバ166は、比較器164の非反転出力端子に現れる信号がハイレベル(ローレベル)となると後段制御信号S2をハイレベル(ローレベル)とする。
オフセット電圧Voffsetを入力とする第2演算増幅器162および第1npn型バイポーラトランジスタ190は、Voffset/(第8抵抗174の抵抗値)の電流を出力する。この電流を、電圧降下Vmを入力とする比較器164の出力の位相により、第12抵抗182と第13抵抗184との分圧ノードへシンクまたはソースする。ブリッジ形態の第3スイッチング素子202および第4スイッチング素子204について、第2スイッチング素子140のゲートがハイレベル(第2スイッチング素子140がオン)のタイミングでは第3スイッチング素子202がオンし、第12抵抗182と第13抵抗184との分圧ノードの電圧は上昇し、電流上限値Ith1が設定される。駆動電流Ioutが上昇し電流上限値Ith1に達すると、第2スイッチング素子140のゲートがローレベル(第2スイッチング素子140がオフ)になるのと実質的に同時に、第4スイッチング素子204がオンする。これにより第12抵抗182と第13抵抗184との分圧ノードの電圧は低下し、電流下限値Ith2が設定される。
駆動電流Ioutの平均値は第12抵抗182と第13抵抗184との分圧電圧で設定される。また、ヒステリシス幅設定回路138の作用により、駆動電圧Voutの絶対値が電圧しきい値Vthに近くなるとシンク/ソース電流は大きくなるため、電流上限値Ith1−電流下限値Ith2=ヒステリシス幅ΔIは大きくなる。駆動電圧Voutの絶対値が電圧しきい値Vthから離れるほど、ヒステリシス幅ΔIは小さくなる。これは、後述の通り、ダウンコンバータ104のスイッチング周波数を所定の範囲に収めるよう作用する。
以上の構成による半導体光源制御装置100の動作を説明する。
図5(a)〜(c)は、駆動電流Ioutの時間変化を示すグラフである。まずLEDを1つだけ点灯させ、次に約半数を点灯させ、次に全てのLEDを点灯させる状況を考える。図5(a)はLEDを1つだけ点灯させ、残りのN−1個のLEDは対応するバイパススイッチをオンすることにより消灯させたときの駆動電流Ioutの時間変化を示す。図5(b)は約半数すなわちN/2個のLEDを点灯させ、残りを消灯させたときの駆動電流Ioutの時間変化を示す。図5(c)は全てのLEDを点灯させたときの駆動電流Ioutの時間変化を示す。
図5(a)〜(c)ではLEDの点灯数、消灯数によらずに第2スイッチング素子140のスイッチング周波数すなわちスイッチング周期Tsが略一定となるよう、ヒステリシス幅ΔIが調整される場合が示される。しかしながら、本実施の形態では、LEDの点灯数、消灯数の変化によるスイッチング周期Tsの変化が抑えられるようにヒステリシス幅ΔIが制御されればよいことは、本明細書に触れた当業者には理解される。
図5(a)を参照すると、点灯させるLEDの個数が少ない場合、第2スイッチング素子140のオン時間Tonにおいて駆動電流Ioutは比較的速く上昇し、第2スイッチング素子140のオフ時間Toffにおいて駆動電流Ioutは比較的遅く下降する。このときのヒステリシス幅をΔI1と表記する。駆動電圧Voutの絶対値は比較的低く、ヒステリシス幅設定回路138により生成されるオフセット電圧Voffsetも比較的低い。
図5(b)を参照すると、点灯させるLEDの個数と消灯させるLEDの個数とが同数程度となる場合、駆動電圧Voutはフライバックレギュレータ102の設定電圧の半分程度となり、第2スイッチング素子140のオン時間Tonとオフ時間Toffとは拮抗する。駆動電流Ioutの全体的な変化の速さは、点灯させるLEDの個数が少ない場合よりも大きくなる。
ヒステリシス幅設定回路138は図3に示されるようにより高いオフセット電圧Voffsetを発生させる。ダウンコンバータ駆動回路136は高いオフセット電圧Voffsetを受け、ヒステリシス幅ΔI2をLEDの点灯数が1のときのヒステリシス幅ΔI1よりも大きくする。これにより、駆動電流Ioutの全体的な変化の速さの増大分が相殺され、スイッチング周期Tsは略一定に保たれる。
図5(c)を参照すると、消灯させるLEDの個数が少ないまたはない場合、第2スイッチング素子140のオン時間Tonにおいて駆動電流Ioutは比較的遅く上昇し、第2スイッチング素子140のオフ時間Toffにおいて駆動電流Ioutは比較的速く下降する。駆動電流Ioutの全体的な変化の速さは、LEDの点灯数と消灯数とが拮抗する場合よりも小さくなる。駆動電圧Voutの絶対値は比較的高く、ヒステリシス幅設定回路138により生成されるオフセット電圧Voffsetは比較的低い。
ダウンコンバータ駆動回路136は低いオフセット電圧Voffsetを受け、ヒステリシス幅ΔI3をLEDの点灯数と消灯数とが拮抗する場合のヒステリシス幅ΔI2よりも小さくする。これにより、駆動電流Ioutの全体的な変化の速さの減少分が相殺され、スイッチング周期Tsは略一定に保たれる。
本実施の形態に係る半導体光源制御装置100では、複数のLED2−1〜2−Nへの出力段に平滑用のキャパシタが設けられていないので、第2スイッチング素子140に対する駆動電流Ioutの追従性がより良くなる。特に、第2スイッチング素子140がオフされると駆動電流Ioutは小さくなり、第2スイッチング素子140がオンされると駆動電流Ioutは大きくなる。そして、駆動電流Ioutを目標値付近で安定化させるために、平滑化の代わりに駆動電流Ioutのヒステリシス制御が採用されている。これらの結果、電流フィードバックにおける応答を高速化できる。例えば、バイパス駆動回路112およびバイパススイッチの作用によりLEDの点灯数が変化したときに、駆動電流Ioutをそのような負荷の変動により速く追従させることができる。特に、LEDの点灯数を増やしたときの駆動電流Ioutのアンダーシュートや点灯数を減らしたときの駆動電流Ioutのオーバーシュートを抑制することができる。
また、本実施の形態に係る半導体光源制御装置100では、前段のフライバックレギュレータ102は負極出力とされ、かつ、後段のダウンコンバータ104もまた負極出力とされている。これにより、バイパススイッチとしてより特性の良いNチャンネルMOSFETを採用することができる。
負極出力であることに加え、インダクタ144はフライホイールダイオード142のカソードと出力との間ではなくアノードと出力との間に設けられるので、ダウンコンバータ104の第2スイッチング素子140としてより特性の良いNチャンネルMOSFETを採用することができる。また、駆動電圧Voutを安定して検出できる。
また、半導体光源制御装置が正極出力の場合、LEDが地絡した場合を考慮して駆動電流の検出はハイサイドで行われる場合が多い。ここで負荷が変化すると、検出箇所の電位も変化するので、正確な駆動電流の検出が困難となる。また、検出回路の構成もより複雑となりうる。そこで、本実施の形態に係る半導体光源制御装置100では負極出力が採用され、正極側すなわち接地側の出力に電流検出抵抗108が設けられる。これにより、負荷(駆動電圧Vout)が変化しても、その変化による駆動電流Ioutの検出箇所の電位への影響は少なく、安定して駆動電流Ioutを検出できる。また、検出回路の構成を簡素化できる。
駆動電流Ioutをヒステリシス制御する際、ダウンコンバータ104への入力電圧または駆動電圧Voutもしくはその両方が変化すると駆動電流Ioutの上昇や下降の傾きが変化するので、第2スイッチング素子140のスイッチング周波数が変化しうる。そこで、本実施の形態に係る半導体光源制御装置100では、スイッチング周波数の変化が抑えられるように、ヒステリシス幅ΔIが調整される。特に、狙いのスイッチング周波数を既知のラジオノイズの周波数帯域を避けるよう設定することにより、ラジオノイズによる半導体光源制御装置100への悪影響を抑えることができる。
また、本実施の形態に係る半導体光源制御装置100では、フライバックレギュレータ102の作用により、バッテリ電圧Vbatの変動によるダウンコンバータ104への入力電圧の変動が抑えられる。したがって、ダウンコンバータ104への入力電圧の変動によるスイッチング周波数の変化は抑えられる。言い換えると、ダウンコンバータ104への入力電圧と駆動電圧Voutとの組み合わせでヒステリシス幅ΔIを選ぶ必要はなく、主に駆動電圧Voutに基づいてヒステリシス幅ΔIを選べばよくなるので、ヒステリシス幅ΔIを調整するための制御がより簡素化される。これは、制御回路の小規模化、高速化に寄与する。
また、本実施の形態に係る半導体光源制御装置100では、フライバックレギュレータ102の出力段に出力キャパシタ128が設けられている。バイパススイッチをオンとしたときに第2スイッチング素子140がオンであれば、この出力キャパシタ128に蓄えられた電荷は一気にLEDに流れようとする。しかしながら、半導体光源制御装置100には駆動電流Ioutの経路上にインダクタ144が設けられているので、そのような電荷の流れは平滑化され、駆動電流Ioutのオーバーシュートが抑制される。バイパススイッチをオフする際も同様に駆動電流Ioutのアンダーシュートが抑制される。
バイパススイッチ切り替え時の駆動電流Ioutのオーバーシュートやアンダーシュートを抑制するために独自に創作された以下の比較例に係る半導体光源点灯回路300を考える。
図6は、比較例に係る半導体光源点灯回路300の構成を示す回路図である。半導体光源点灯回路300は基本的には平滑キャパシタを用いないフォワードコンバータである。半導体光源点灯回路300は、制御回路302と、入力キャパシタ306と、リセット回路308と、トランス310と、第5スイッチング素子312と、第2ダイオード314と、第3ダイオード316と、インダクタ318と、電流検出抵抗320と、を備える。
制御回路302は、駆動電流の大きさが所定の電流上限値を上回ると第5スイッチング素子312をオフし、駆動電流の大きさが電流下限値を下回ると第5スイッチング素子312をオンする。
半導体光源点灯回路300について、トランス310の巻き線比をN
s/p、インダクタ318のインダクタンスをLs’、駆動電流のヒステリシス幅をΔI’、入力電圧をVin、出力電圧をVout(<0)、第5スイッチング素子312のオン時間をTon’、同オフ時間をToff’、スイッチング周波数をF’とし、整流ダイオードの順方向降下電圧は小さいため無視すると、F’は以下の式から求めることができる。
半導体光源点灯回路300において、トランス310の巻き線比=16.7(入力=6Vを出力=100Vに変換)、インダクタ318のインダクタンス=500μH、ヒステリシス幅=0.1Aに設定したときに、式1から求められるVinとVoutとF’との関係は以下の第1表の通りである。ここでは、入力電圧変動=6V〜20V、出力(負荷)電圧変動=−4V〜−88V(Vf=4VのLEDを22個直列)を想定した。
この場合、スイッチング周波数F’は最大/最小で約17倍変動する。インダクタンスを大きくすればこの変動幅を抑えることができるが、回路が大型化する。またこのスイッチング周波数F’の大きな変動を、入力電圧と出力電圧から演算して所定の範囲に抑える機能を実現した場合、制御回路規模が大きくなる。
本実施の形態に係る半導体光源制御装置100について同様の計算を行う。半導体光源制御装置100について、インダクタ144のインダクタンスをLs、スイッチング周波数をFとし、フライホイールダイオード142の順方向降下電圧は小さいため無視すると、Fは以下の式から求めることができる。
半導体光源制御装置100において、目標電圧Vt=−100V、インダクタ144のインダクタンス=500μH、ヒステリシス幅=0.1Aに設定したときに、式2から求められるVtとVoutとFとの関係は以下の第2表の通りである。
この場合、スイッチング周波数Fの変動は約6.5倍に抑えられる。またこの変動を引き起こす主なパラメータは駆動電圧Voutであり、目標電圧Vtは実質的に固定されているので、スイッチング周波数Fの変動を抑えるようヒステリシス幅ΔIを調整する制御回路の規模を比較的小さくできる。
第2表のスイッチング周波数Fの理論計算値を見ると、駆動電圧Voutが−4Vから−44Vへ下降するにしたがってスイッチング周波数Fは上昇し、駆動電圧Voutが−44Vから−88Vへ下降するにしたがってスイッチング周波数Fは低下する。スイッチング周波数Fの上昇/低下の境界は、第1段(前段)のフライバックレギュレータ102の出力電圧(第2段(後段)のダウンコンバータ104の入力電圧)の約半分にあたる−50Vである。したがって、Vout>−50Vでは駆動電圧Voutが低いほどヒステリシス幅ΔIを大きくするように、Vout<−50Vでは小さくするように制御することで、スイッチング周波数Fを所定の範囲に容易に収めることが可能となる。
また、本実施の形態ではスイッチング周波数Fの上昇/低下の境界がフライバックレギュレータ102の出力電圧の約半分にあることが見出されたが、他の回路配置を伴う他の実施の形態では、この境界が出力電圧の三分の一や四分の一などとなることも考えられる。共通して言えるのは、Voutの最大値と最小値との間に、ヒステリシス幅を一定としたときのスイッチング周波数Fの最大値を与えるVoutが存在しうるということである。したがって、実験やシミュレーションなどによりそのようなVoutを見出し、ヒステリシス幅ΔIがそのようなVoutにおいて最小となるように回路を構成すると、スイッチング周波数Fの変動をより好適に抑えることができる。
本実施の形態に係る半導体光源制御装置100についてのパラメータの設定例を以下の第3表に示す。
Voffsetは、図2に示されるヒステリシス幅設定回路138の回路定数を調整し、Vout=−50V付近で図3に示されるグラフのように電圧値が高くなるようにしたものである。下限電圧・上限電圧は、図4に示されるダウンコンバータ駆動回路136の第12抵抗182と第13抵抗184との分圧ノードの電圧であり、電流下限値Ith2、電流上限値Ith1にそれぞれ対応する。下限電圧・上限電圧は、第8抵抗174、第12抵抗182、第13抵抗184の各抵抗値と制御電源電圧Vccを設定し、オフセット電圧Voffsetから算出したものである。平均電流は電流上限値Ith1と電流下限値Ith2との平均値である。スイッチング周波数は、式2と同じ算出式において、ΔI=Ith1−Ith2、Vt=−100V、Ls=200μHとして求めたものである。
Lsを500μHから200μHへと小さくしても、スイッチング周波数を550kHz強〜400kHz弱の範囲に収めることができることが分かる。すなわち、本実施の形態に係る半導体光源制御装置100によると、駆動電流Ioutを平滑化するためのインダクタンスを小型化できる。
また、比較例に係る半導体光源点灯回路300と本実施の形態に係る半導体光源制御装置100とを比較すると、半導体光源制御装置100ではフライバックレギュレータ102の出力キャパシタ128とダウンコンバータ104の第2スイッチング素子140が増加するが、半導体光源点灯回路300からリセット回路308を削減できるので、回路規模はほぼ同等となる。
以上、実施の形態に係る半導体光源制御装置の構成と動作について説明した。この実施の形態は例示であり、その各構成要素や各処理の組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
実施の形態では、ダウンコンバータ104の素子配置として、第2スイッチング素子140をフライホイールダイオード142のカソード側、インダクタ144をフライホイールダイオード142のアノード側にそれぞれ配置する場合について説明したが、これに限られない。フライホイールダイオードは、フライバックレギュレータ102の出力キャパシタ128と並列に接続されていればよい。第2スイッチング素子は、出力キャパシタ128の一端からLEDに至り、LEDから出力キャパシタ128の他端に戻る駆動電流Ioutの経路上に設けられると共に出力キャパシタ128とフライホイールダイオードとの間に設けられればよい。第2スイッチング素子のオンオフは駆動電流に基づいて制御されてもよい。インダクタ144は、駆動電流Ioutの経路上に設けられ、フライホイールダイオードとLEDとの間に設けられればよい。
図7(a)〜(c)は、第1、第2および第3変形例に係る半導体光源制御装置400、500、600の構成を示す回路図である。図7(a)は第1変形例に係る半導体光源制御装置400の構成を示す。第2スイッチング素子440の一端はフライバックレギュレータ102の高電位側出力と接続され、他端はフライホイールダイオード442のカソードと接続される。インダクタ444の一端は、第2スイッチング素子440の他端とフライホイールダイオード442のカソードとの接続ノードと接続される。インダクタ444の他端は接地されると共にLEDへの高電位側出力端子となる。フライホイールダイオード442のアノードはフライバックレギュレータ102の低電位側出力と接続されると共にLEDへの低電位側出力端子となる。
図7(b)は第2変形例に係る半導体光源制御装置500の構成を示す。フライホイールダイオード542のカソードはフライバックレギュレータ102の高電位側出力と接続されると共に接地され、LEDへの高電位側出力を形成する。第2スイッチング素子540の一端はフライバックレギュレータ102の低電位側出力と接続され、他端はフライホイールダイオード542のアノードと接続される。インダクタ544の一端は、第2スイッチング素子540の他端とフライホイールダイオード542のアノードとの接続ノードと接続される。インダクタ544の他端はLEDへの低電位側出力端子となる。
図7(c)は第3変形例に係る半導体光源制御装置600の構成を示す。第2スイッチング素子640の一端はフライバックレギュレータ102の低電位側出力と接続され、他端はフライホイールダイオード642のアノードと接続される。第2スイッチング素子640の他端とフライホイールダイオード642のアノードとの接続ノードは、LEDへの低電位側出力を形成する。フライホイールダイオード642のカソードはインダクタ644の一端と接続される。フライホイールダイオード642のカソードとインダクタ644の一端との接続ノードは、フライバックレギュレータ102の高電位側出力と接続される。インダクタ644の他端は接地されると共に、LEDへの高電位側出力端子となる。
第1、第2および第3変形例に係る半導体光源制御装置400、500、600のそれぞれによると、実施の形態に係る半導体光源制御装置100と同様に、駆動電流Ioutのオーバーシュートやアンダーシュートを低減できる。
実施の形態では、出力の高電位側すなわち複数のLEDのアノード側が接地されることによって負極出力が実現される場合について説明したが、これに限られず、例えば複数のLEDのアノード側を、バッテリ電圧Vbatなどの直流電圧が印加されている端子に接続してもよい。
実施の形態では、スイッチング周波数をリアルタイムで測定せず、代わりに駆動電圧Voutとスイッチング周波数との既知の関係に基づいて駆動電圧Voutとヒステリシス幅ΔIとの関係を定め、ヒステリシス幅ΔIがその関係にしたがって変化するように回路を構成する場合について説明したが、これに限られない。例えば、半導体光源制御装置は第2スイッチング素子140のスイッチング周波数を測定する回路を備え、そのように測定されたスイッチング周波数が狙いの周波数範囲に入るようにヒステリシス幅を調整してもよい。
実施の形態では、半導体光源制御装置100は複数のバイパススイッチ110−1〜110−Nを含む場合について説明したが、これに限られず、バイパススイッチは半導体光源制御装置とは別体として設けられてもよい。
実施の形態では、駆動電流のヒステリシス制御が行われる場合について説明したが、これに限られず、例えば電圧降下Vmを適宜フィルタリングした電圧が目標電流に対応する基準電圧に近づくように、第2スイッチング素子140のデューティ比が制御されてもよい。