JP6134219B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6134219B2
JP6134219B2 JP2013142924A JP2013142924A JP6134219B2 JP 6134219 B2 JP6134219 B2 JP 6134219B2 JP 2013142924 A JP2013142924 A JP 2013142924A JP 2013142924 A JP2013142924 A JP 2013142924A JP 6134219 B2 JP6134219 B2 JP 6134219B2
Authority
JP
Japan
Prior art keywords
region
circuit
field plate
semiconductor device
plate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013142924A
Other languages
English (en)
Other versions
JP2015018832A (ja
Inventor
良 神田
良 神田
鉄 戸田
鉄 戸田
寧 中原
寧 中原
旨哲 嘉屋
旨哲 嘉屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013142924A priority Critical patent/JP6134219B2/ja
Priority to US14/325,003 priority patent/US9048213B2/en
Priority to CN201410322611.8A priority patent/CN104282733B/zh
Publication of JP2015018832A publication Critical patent/JP2015018832A/ja
Priority to US14/714,111 priority patent/US9343453B2/en
Application granted granted Critical
Publication of JP6134219B2 publication Critical patent/JP6134219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体装置に関し、例えば互いに電源電圧が異なる２つの回路を有する半導体装置に適用可能な技術である。
半導体装置の一つに、電力制御素子の制御信号を生成する制御回路を集積したものがある。このような半導体装置において、電力制御素子に印加される電圧、すなわち制御対象となる電力の電源電圧は、制御回路の電源電圧よりも高い。このため、電力制御用素子に制御信号を入力するために、制御回路と電力制御素子の間に、第２の制御回路を設けることがある。この第２の制御回路の電源電圧は、一般的に電力制御素子の電源電圧と同じかそれよりも低く、制御回路の電源電圧よりも高い。このような半導体装置において、電源電圧の高い回路を電源電圧の低い回路から分離する必要がある。
２つの回路を分離する分離構造として、例えば特許文献１，２に記載の技術がある。
例えば特許文献１の分離構造は、パワーＩＧＢＴ（Insulated Gate Bipolar Transistor）などを有する能動領域の周囲をスパイラル状のフィールドプレートで囲んだものである。特許文献１に記載のフィールドプレートは、少なくとも外側の端部において閉ループとなっている。
また特許文献２に記載の分離構造は、アノード領域とカソード領域を分離するものである。この分離構造において、互いに分離している複数の抵抗性のフィールドプレートは、カソード領域の周囲に配置されている。そして、最外周のフィールドプレートはアノード領域に接続されており、最外周のフィールドプレートはカソード領域に接続されている。
特表２００８−５２１２５６号公報 国際公開第２０１２／１５７２２３号
本発明者は、互いに電源電位に異なる回路間で制御信号を伝達するために、分離構造が設けられた領域に、電源電位が異なる２つの回路を接続するトランジスタを設けることを検討した。この際、このトランジスタを他の回路から分離するために、このトランジスタを不純物領域で囲むことを考えた。しかし、このような構造において、フィールドプレート電極のうちこの不純物領域と重なる部分が、寄生ＭＯＳトランジスタのゲートとして機能してしまうことを見出した。この場合、トランジスタのリーク電流が増えてしまう。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、第１回路を有する第１回路領域は、分離領域によって囲まれている。分離領域は、素子分離膜上に設けられたフィールドプレート電極を有している。フィールドプレート電極は、第１回路領域の縁に沿う方向に、折り返されながら又はスパイラル状に、繰り返し設けられている。また、接続用トランジスタは、第１回路を、この第１回路よりも電源電圧が低い第２回路に接続している。接続用トランジスタの周囲には、第２導電型領域が設けられている。フィールドプレート電極の一部は、この第２導電型領域の一部と重なっている。そして、フィールドプレート電極は、分離領域の幅方向における中央よりも第１回路領域側に位置する部分で接続用トランジスタのドレイン電極に電気的に接続されており、かつ、中央よりも第２回路領域側に位置する部分で接地電位又は第２回路の電源電位が印加されている。
前記一実施の形態によれば、トランジスタのリーク電流が増えることを抑制できる。
第１の実施形態に係る半導体装置が用いられる電気機器の機能ブロック図である。 半導体装置の構成を示す平面図である。 分離領域及び接続用トランジスタの構成を示すための平面図である。 図３の点線αで囲んだ領域を拡大した図である。 図４のＡ−Ａ´断面図である。 図４のＢ−Ｂ´断面図である。 図４のＣ−Ｃ´断面図である。 図３の変形例を示す平面図である。 第２の実施形態に係る半導体装置の要部の構成を説明するための図である。 第３の実施形態に係る半導体装置の要部を説明するための図である。 図１０の点線βで囲んだ領域を拡大した図である。 レベルシフト回路の回路図である。 第４の実施形態に係る半導体装置の要部の構成を説明するための図である。 図１３の点線βで囲んだ領域の拡大図である。 第５の実施形態に係る半導体装置の要部の構成を示す図である。 図１５の変形例を示す図である。 第６の実施形態に係る電気機器の機能ブロック図である。
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置ＳＤが用いられる電気機器の機能ブロック図である。本実施形態に係る半導体装置ＳＤは、電力制御回路ＤＲＣに制御信号を印加するための装置である。電力制御回路ＤＲＣは、負荷ＬＤ、例えばモータに入力する電力を制御する。すなわち半導体装置ＳＤは、電力制御回路ＤＲＣを介して負荷ＬＤを制御している。なお、電力制御回路ＤＲＣは、例えばプレーナ型の高耐圧ＭＯＳトランジスタ、縦型のＭＯＳトランジスタ、バイポーラトランジスタ、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）を複数 有している。
半導体装置ＳＤは、制御回路ＬＧＣ（第２回路）、レベルシフト回路ＬＳＣ、ハイサイド駆動回路ＨＤＣ（第１回路）、及びローサイド駆動回路ＬＤＣを備えている。制御回路ＬＧＣはロジック回路であり、外部から入力される信号に従って、負荷ＬＤを制御するための制御信号を生成する。この制御信号は、ローサイド駆動回路ＬＤＣを制御する信号と、ハイサイド駆動回路ＨＤＣを制御する信号を含んでいる。ハイサイド駆動回路ＨＤＣには、電源ＶＴから電圧（第１電圧）が印加されている。
ローサイド駆動回路ＬＤＣの電源電圧は、制御回路ＬＧＣの電源電圧とほぼ同じか、その差は小さい。このため、制御回路ＬＧＣはローサイド駆動回路ＬＤＣにレベルシフト回路を介さずに接続している。一方、ハイサイド駆動回路ＨＤＣの電源電圧（第１電圧）は、制御回路ＬＧＣの電源電圧（第２電圧）に対して大きい。このため、制御回路ＬＧＣは、レベルシフト回路ＬＳＣを介してハイサイド駆動回路ＨＤＣに接続している。レベルシフト回路ＬＳＣは、後述する接続用トランジスタＴＲを含んでいる。
図２は、半導体装置ＳＤの構成を示す平面図である。半導体装置ＳＤは、ガードリングＧＤＬで囲まれた領域の内側に、第１回路領域ＨＳＲ、分離領域ＳＰＲ、第２回路領域ＬＳＲ、及び接続用トランジスタＴＲを有している。
第１回路領域ＨＳＲはハイサイド駆動回路ＨＤＣを有しており、第２回路領域ＬＳＲはローサイド駆動回路ＬＤＣ及び制御回路ＬＧＣを有している。ローサイド駆動回路ＬＤＣの電源電圧及び制御回路ＬＧＣの電源電圧（第２電圧）は、第１回路領域ＨＳＲの電源電圧（第１電圧）よりも低い。
第１回路領域ＨＳＲは、分離領域ＳＰＲによって周囲を囲まれている。すなわち、第１回路領域ＨＳＲと第２回路領域ＬＳＲとは、分離領域ＳＰＲによって分離されている。これにより、異なる電源電位を有する回路を一つの基板ＳＵＢに形成することができる。
なお、本図に示す例では、基板ＳＵＢ及び第１回路領域ＨＳＲは、いずれもほぼ矩形である。第１回路領域ＨＳＲは、基板ＳＵＢの一つの角に近接して配置されている。そして、第１回路領域ＨＳＲの一方の長辺（本図に示す例では上側の辺）及び一方の短辺（本図に示す例では左側の辺）と、基板ＳＵＢのうちこれらの辺に最も近い辺との間には、他の回路が配置されていない。
接続用トランジスタＴＲは、分離領域ＳＰＲに位置しており、制御回路ＬＧＣをハイサイド駆動回路ＨＤＣに接続している。具体的には、制御回路ＬＧＣは接続用トランジスタＴＲのゲート電極ＧＥ（後述）に接続しており、ハイサイド駆動回路ＨＤＣは接続用トランジスタＴＲのドレインＤＲに接続している。
ここで、接続用トランジスタＴＲのドレイン及びソースの導電型を、第１導電型（例えばｎ型）とする。また、基板ＳＵＢのうち、分離領域ＳＰＲに位置する部分並びに第１回路領域ＨＳＲ及び第２回路領域ＬＳＲに位置する部分も、第１導電型になっている。
図３は、分離領域ＳＰＲ及び接続用トランジスタＴＲの構成を示すための平面図である。上記したように、分離領域ＳＰＲは、第１回路領域ＨＳＲを囲んでいる。分離領域ＳＰＲは、素子分離膜ＥＩ及びフィールドプレート電極ＦＰＥを有している。
素子分離膜ＥＩは、第１回路領域ＨＳＲを囲んでいる。素子分離膜ＥＩは、例えばＬＯＣＯＳ酸化法を用いて形成されている。ただし素子分離膜ＥＩは、ＳＴＩ法を用いて形成されていても良い。
フィールドプレート電極ＦＰＥは、平面視で素子分離膜ＥＩと重なっており、第１回路領域ＨＳＲの縁に沿う方向に、折り返されながら繰り返し設けられている。本図に示す例では、第２導電型領域ＩＤＦはほぼ等間隔に並んでいる。そしてフィールドプレート電極ＦＰＥは、折り返し点の近傍を除いて、第１回路領域ＨＳＲを囲んでいる。フィールドプレート電極ＦＰＥは、抵抗性のフィールドプレート電極であり、分離領域ＳＰＲの幅方向Ｘにおける中央よりも第１回路領域ＨＳＲ側に位置する部分で、接続用トランジスタＴＲのドレイン電極ＤＲＥに電気的に接続されており、かつ、この中央よりも第２回路領域ＬＳＲ側に位置する部分で接地電位又は制御回路ＬＧＣ（第２回路）の電源電位が印加されている。以下の説明では、フィールドプレート電極ＦＰＥには、接地電位が印加されているものとする。
なお、フィールドプレート電極ＦＰＥは、最も内周側（第１回路領域ＨＳＲに近い側）の周で接続用トランジスタＴＲのドレイン電極ＤＲＥに接続しているのが好ましい。またフィールドプレート電極ＦＰＥは、最も外周側（第２回路領域ＬＳＲに近い側）の周で接地電位が印加されているのが好ましい。このようにすると、フィールドプレート電極ＦＰＥの延在方向で見た場合に、フィールドプレート電極ＦＰＥの大部分に電位勾配を持たせることができ、その結果、フィールドプレート電極ＦＰＥによる電解集中の抑制効果が大きくなる。
また、接続用トランジスタＴＲは、第１回路領域ＨＳＲの長辺と第２回路領域ＬＳＲの間に設けられている。そして接続用トランジスタＴＲは、第２導電型領域ＩＤＦによって囲まれている。第２導電型領域ＩＤＦは基板ＳＵＢに第２導電型（例えばｐ型）の不純物を導入した領域であり、接続用トランジスタＴＲを他の領域から分離している。なお、第２導電型領域ＩＤＦは、分離領域ＳＰＲの最外周にも、フィールドプレート電極ＦＰＥを囲むように設けられている。第２導電型領域ＩＤＦの上には、一部を除いて素子分離膜ＥＩが形成されている。
図４は、図３の点線αで囲んだ領域を拡大した図であり、接続用トランジスタＴＲ及びその周囲の構成を説明するための平面図である。図５は、図４のＡ−Ａ´断面図である。図４において、素子分離膜ＥＩは、説明のため省略されている。
本図に示す例において、基板ＳＵＢは、ベースとなる第２導電型（例えばｐ型）の基板ＢＳＥ（例えばシリコン基板）上に、第１導電型（例えばｎ−型）の半導体層ＥＰＩ（例えばシリコン層）をエピタキシャル成長させたものである。また、基板ＳＵＢのうち第１回路領域ＨＳＲにする領域には、第１導電型（例えばｎ型）埋込拡散層ＢＤＦが形成されている。埋込拡散層ＢＤＦは、基板ＳＵＢの厚さ方向において、基板ＢＳＥの上部から半導体層ＥＰＩの底部にかけて設けられている。
上記したように、接続用トランジスタＴＲの周囲は第２導電型領域ＩＤＦによって囲まれている。図５に示すように、深さ方向において、第２導電型領域ＩＤＦは半導体層ＥＰＩの全体に形成されている。このため、第２導電型領域ＩＤＦの下端は、基板ＳＵＢに接続している。
また、図５に示すように、第１導電型のソースＳＯ、ゲート電極ＧＥ、及び第１導電型のドレインＤＲは、第１回路領域ＨＳＲの縁に交わる方向（例えば直交する方向）に並んでいる。具体的には、第１回路領域ＨＳＲから第２回路領域ＬＳＲに向けて、ドレインＤＲ、ゲート電極ＧＥ、及びソースＳＯがこの順に並んでいる。
図５に示す例において、接続用トランジスタＴＲはドレインオフセット型のトランジスタであり、半導体層ＥＰＩを用いて形成されている。
詳細には、ドレインＤＲとゲート電極ＧＥの間には、素子分離膜ＥＩが形成されている。ゲート電極ＧＥは、一部が素子分離膜ＥＩの上に位置している。また、ソースＳＯは、第２導電型領域ＩＤＦのうち分離領域ＳＰＲの外周に位置する部分の中に、形成されている。そして、半導体層ＥＰＩのうち素子分離膜ＥＩの下に位置する部分（すなわち平面視でドレインＤＲとゲート電極ＧＥの間に位置する部分）は、第１導電型（例えばｎ−型）のドリフト領域ＬＤＲとなっている。
また、ゲート電極ＧＥとドレインＤＲの間の素子分離膜ＥＩの上には、フィールドプレート電極ＦＰＥが形成されている。そして、素子分離膜ＥＩのうちドレインＤＲ側の縁は、フィールドプレート電極ＦＰ１によって覆われている。ゲート電極ＧＥ、フィールドプレート電極ＦＰＥ、及びフィールドプレート電極ＦＰ１は、いずれも同一工程で形成されている。このため、これらは互いに同一の材料（例えばポリシリコン）によって形成されている。ただし、ゲート電極ＧＥ、フィールドプレート電極ＦＰＥ、及びフィールドプレート電極ＦＰ１の少なくとも一つは、他とは異なる工程で形成されていても良い。
そして、図４及び図５に示すように、基板ＳＵＢの上方には、ドレイン電極ＤＲＥ、ソース電極ＳＯＥ、及びゲートプレート電極ＧＰが形成されている。これらの電極と基板ＳＵＢの間には、少なくとも一層の層間絶縁膜が形成されている。また、これらの電極は、例えばＡｌなどの金属によって形成されており、互いに同一の工程で形成されている。
ドレイン電極ＤＲＥは、コンタクトＤＣＮＴを介してドレインＤＲに接続しており、コンタクトＦＣＮＴ１を介してフィールドプレート電極ＦＰ１に接続しており、また、コンタクトＦＥＣＮＴを介してフィールドプレート電極ＦＰＥに接続している。本図に示す例では、コンタクトＦＥＣＮＴは、フィールドプレート電極ＦＰＥのうち最も内側（第１回路領域ＨＳＲ側）の周に接続している。
ゲートプレート電極ＧＰは、コンタクトＧＣＮＴを介してゲート電極ＧＥに接続している。ソース電極ＳＯＥは、コンタクトＳＣＮＴを介してソースＳＯに接続している。またソース電極ＳＯＥは、コンタクトＣＮＴ２を介して、第２導電型領域ＩＤＦに形成された第２導電型の高濃度層ＨＤＦ１に接続している。これにより、第２導電型領域ＩＤＦにはソース電位（例えば接地電位）が印加される。
なお、ドレイン電極ＤＲＥと同層には、電極ＥＬ１も形成されている。電極ＥＬ１は、コンタクトＣＮＴ１を介して、第１回路領域ＨＳＲに位置する第２導電型の高濃度層ＨＤＦ２に接続している。これにより、第１回路領域ＨＳＲに位置する第１導電型層ＬＤＦ（半導体層ＥＰＩ）は、電極ＥＬ１を介して第１回路領域ＨＳＲの電源電位が印加される。
図６は、図４のＢ−Ｂ´断面図である。本図及び図４に示すように、分離領域ＳＰＲのうち接続用トランジスタＴＲが形成されていない領域には、フィールドプレート電極ＦＰＥに加えて、フィールドプレート電極ＦＰ２，ＦＰ３が形成されている。フィールドプレート電極ＦＰ２，電極ＦＰ３は、図５に示したフィールドプレート電極ＦＰ１と同様の構成を有している。すなわちフィールドプレート電極ＦＰ２は、素子分離膜ＥＩのうち第１回路領域ＨＳＲ側の縁を覆っており、フィールドプレート電極ＦＰ３は、素子分離膜ＥＩのうち第２回路領域ＬＳＲ側の縁を覆っている。
フィールドプレート電極ＦＰ２は、コンタクトＦＣＮＴ２を介して電極ＥＬ２に接続しており、フィールドプレート電極ＦＰ３は、コンタクトＦＣＮＴ３を介して電極ＳＢＰに接続している。電極ＥＬ２，ＳＢＰは、いずれも図５に示したドレイン電極ＤＲＥ等と同一層に位置しており、ドレイン電極ＤＲＥ等と同一の工程で形成されている。
ソース電極ＳＯＥ及び電極ＳＢＰには、接地電位が印加されている。また、電極ＳＢＰは、コンタクトＣＮＴ５を介してフィールドプレート電極ＦＰＥに接続している。本図に示す例では、コンタクトＣＮＴ５は、フィールドプレート電極ＦＰＥのうち、最も第２回路領域ＬＳＲ側（最も外側）の周に接続している。
さらに、電極ＥＬ２は、コンタクトＣＮＴ４を介して第１導電型の高濃度層ＨＤＦ３に接続しており、電極ＳＢＰは、コンタクトＣＮＴ３を課逸して第２導電型の高濃度層ＨＤＦ１に接続している。また、高濃度層ＨＤＦ３は、第１回路領域ＨＳＲに位置する第１導電型層ＬＤＦの表層に設けられている。
次に、本実施形態の作用及び効果について説明する。図７は、図４のＣ−Ｃ´断面図である。本図及び図４に示すように、フィールドプレート電極ＦＰＥの一部は、素子分離膜ＥＩを介して、第２導電型領域ＩＤＦの一部と重なっている。そして、フィールドプレート電極ＦＰＥと重なっている部分において、分離領域ＳＰＲに位置する半導体層ＥＰＩ、すなわち第１導電型層ＬＤＦは、第２導電型領域ＩＤＦを介してドリフト領域ＬＤＲとは逆側に位置している。このような構成において、フィールドプレート電極ＦＰＥ、素子分離膜ＥＩ、第２導電型領域ＩＤＦ、第１導電型層ＬＤＦ、及びドリフト領域ＬＤＲは、寄生ＭＯＳトランジスタを構成している。具体的には、フィールドプレート電極ＦＰＥはゲート電極として機能し、素子分離膜ＥＩはゲート絶縁膜として機能し、第２導電型領域ＩＤＦはチャネル領域として機能する。また、第１導電型層ＬＤＦはドリフト領域ＬＤＲよりも電位が高いため、第１導電型層ＬＤＦがドレインとして機能し、ドリフト領域ＬＤＲがソースとして機能する。この寄生ＭＯＳトランジスタが動作すると、ドリフト領域ＬＤＲから第１導電型層ＬＤＦへの電流のリークが生じてしまう。すなわち分離領域ＳＰＲの分離機能が低下してしまう。
これに対して本実施形態では、フィールドプレート電極ＦＰＥの高電位側の電位は、ドレインＤＲと同電位になっている。また、半導体層ＥＰＩ内において、ドリフト領域ＬＤＲはドレインＤＲに接続している。このため、フィールドプレート電極ＦＰＥの電位とドリフト領域ＬＤＲの電位の差は小さくなる。従って、上記した寄生ＭＯＳトランジスタがオンすることを抑制できる。
本実施形態では、フィールドプレート電極ＦＰＥは、第２導電型領域ＩＤＦの上を繰り返し横切っているため、上記した寄生ＭＯＳトランジスタは複数形成されることになる。そして、ドリフト領域ＬＤＲの電位は、ドレインＤＲから離れるに従って徐々に低下している。これに対してフィールドプレート電極ＦＰＥの電位も、ドレインＤＲから離れるに従って徐々に低下している。従って、いずれの寄生ＭＯＳトランジスタにおいても、上記した効果が得られる。
なお、フィールドプレート電極ＦＰＥの高電位側の電位は、第１回路領域ＨＳＲの電源電位に対して低くなっている。このため、素子分離膜ＥＩの下方に位置する第１導電型層ＬＤＦの電位勾配は、第１回路領域ＨＳＲと接する部分から、最も内周側のフィールドプレート電極ＦＰＥの下方に位置する領域までの間において、最も急になりやすい。
これに対して、図８に示すように、第１回路領域ＨＳＲの縁と最も内周側のフィールドプレート電極ＦＰＥの間隔は、この最も内周側のフィールドプレート電極ＦＰＥとその一つ外側のフィールドプレート電極ＦＰＥの間隔よりも広くしてもよい。このようにすると、第１回路領域ＨＳＲと接する部分から、最も内周側のフィールドプレート電極ＦＰＥの下方に位置する領域までの間に位置する第１導電型層ＬＤＦの電位勾配をなだらかにすることができる。
（第２の実施形態）
図９は、第２の実施形態に係る半導体装置ＳＤの要部の構成を説明するための図であり、第１の実施形態における図３に対応している。本実施形態に係る半導体装置ＳＤは、フィールドプレート電極ＦＰＥがスパイラル状に第１回路領域ＨＳＲを繰り返し囲んでいる点を除いて、第１の実施形態に係る半導体装置ＳＤと同様の構成である。
本実施形態によっても、第１の実施形態と同様の効果が得られる。
（第３の実施形態）
図１０は、第３の実施形態に係る半導体装置ＳＤの要部を説明するための図であり、第１の実施形態における図３に対応している。本実施形態に係る半導体装置ＳＤは、以下の点を除いて、第１の実施形態に係る半導体装置ＳＤと同様の構成である。
まず、分離領域ＳＰＲには２つの接続用トランジスタＴＲが形成されている。２つの接続用トランジスタＴＲは、第１回路領域ＨＳＲの縁に沿って互いに離間して配置されており、かつ、第２導電型領域ＩＤＦによって互いに分離されている。そしてフィールドプレート電極ＦＰＥは、２つの接続用トランジスタＴＲのそれぞれに対して個別に設けられている。これら２つのフィールドプレート電極ＦＰＥによって、第１回路領域ＨＳＲは囲まれている。
言い換えると、分離領域ＳＰＲは、２つの接続用トランジスタＴＲの間の領域で２つの仮想領域に分けることができる。そして２つに別れた仮想領域のそれぞれの全域に、フィールドプレート電極ＦＰＥが設けられている。
なお、本図に示す例において、接続用トランジスタＴＲは、２つとも、分離領域ＳＰＲの同一の辺に沿って、具体的には、分離領域ＳＰＲの長辺のうち第２回路領域ＬＳＲに対向する辺に沿って、配置されている。
図１１は、図１０の点線βで囲んだ領域を拡大した図である。２つのフィールドプレート電極ＦＰＥのうち外周側に位置するほうの端部は、互いに分離している。そしてそれぞれの端部には、コンタクトＣＮＴ５を介して、図６に示した電極ＳＢＰに接続している。
図１２は、本実施形態に係るレベルシフト回路ＬＳＣの回路図である。レベルシフト回路ＬＳＣにはパルス発生回路ＰＭＣが接続している。パルス発生回路ＰＭＣは、例えば第２回路領域ＬＳＲに設けられているが、半導体装置ＳＤの外部に設けられていても良い。そしてパルス発生回路ＰＭＣの２つの端子は、それぞれ互いに異なる接続用トランジスタＴＲのゲート電極ＧＥに接続している。第１の接続用トランジスタＴＲのドレインＤＲはハイサイド駆動回路ＨＤＣの第１の入力端子に接続しており、第２の接続用トランジスタＴＲのドレインＤＲはハイサイド駆動回路ＨＤＣの第２の入力端子に接続している。また、いずれの接続用トランジスタＴＲのドレインＤＲは、抵抗を介してハイサイド駆動回路ＨＤＣの電源配線に接続している。なお、いずれの接続用トランジスタＴＲのソースＳＯは接地されている。
本実施形態によっても、第１の実施形態と同様の効果が得られる。
（第４の実施形態）
図１３は、第４の実施形態に係る半導体装置ＳＤの要部の構成を説明するための図であり、第３の実施形態における図１０に対応している。図１４は、図１３の点線βで囲んだ領域の拡大図である。本実施形態に係る半導体装置ＳＤは、２つのフィールドプレート電極ＦＰＥが、接続用トランジスタＴＲとは逆側の端部、すなわち最も外側の周で互いに繋がっている点を除いて、第３の実施形態に係る半導体装置ＳＤと同様の構成である。
言い換えると、本実施形態において、フィールドプレート電極ＦＰＥは一つである。フィールドプレート電極ＦＰＥは、中央が分離領域ＳＰＲの最も外周側に位置し、端部に近づくにつれて、折り返されながら分離領域ＳＰＲの内周側に近づいている。フィールドプレート電極ＦＰＥのほぼ中央は、コンタクトＣＮＴ５に接続している。また、フィールドプレート電極ＦＰＥの一端側は、一方の接続用トランジスタＴＲのドレイン電極ＤＲＥに接続しており、フィールドプレート電極ＦＰＥの他端側は、他方の接続用トランジスタＴＲのドレイン電極ＤＲＥに接続している。
本実施形態によっても、第３の実施形態と同様の効果が得られる。また、フィールドプレート電極ＦＰＥのうち低電位側のコンタクトＣＮＴ５を一箇所にすることができるため、フィールドプレート電極ＦＰＥへの電位の印加構造を単純化することができる。
（第５の実施形態）
図１５は、第５の実施形態に係る半導体装置ＳＤの要部の構成を示す図であり、第３の実施形態における図１０に対応している。本実施形態に係る半導体装置ＳＤは、接続用トランジスタＴＲを３つ有している点を除いて、第３の実施形態に係る半導体装置ＳＤと同様の構成である。
具体的には、２つの接続用トランジスタＴＲの配置は、第３の実施形態と同様である。そして残りの一つの接続用トランジスタＴＲは、分離領域ＳＰＲの２つの短辺のうち第２回路領域ＬＳＲに面する側の辺に設けられている。そしてフィールドプレート電極ＦＰＥは、３つの接続用トランジスタＴＲのそれぞれに対して設けられている。
なお、図１６に示すように、２つのフィールドプレート電極ＦＰＥは、第４の実施形態におけるフィールドプレート電極ＦＰＥと同様の構成を有していても良い。言い換えると、図１６においては、２つの接続用トランジスタＴＲの上には、共通のフィールドプレート電極ＦＰＥが設けられている。そして残りの１つの接続用トランジスタＴＲの上に位置するフィールドプレートＦＰＥも、最外周で上記した共通のフィールドプレート電極ＦＰＥに接続している。
本実施形態によっても、第１の実施形態と同様の効果が得られる。
（第６の実施形態）
図１７は、第６の実施形態に係る電気機器の機能ブロック図である。本実施形態に係る電気機器は、負荷ＬＤの電源は３相になっている。そして半導体装置ＳＤは、各相（Ｕ相、Ｖ相、及びＷ相）のそれぞれに対して、図１に示した制御回路ＬＧＣ、レベルシフト回路ＬＳＣ、ハイサイド駆動回路ＨＤＣ、及びローサイド駆動回路ＬＤＣを有している。また、Ｕ相に対応するハイサイド駆動回路ＨＤＣ及びローサイド駆動回路ＬＤＣは、第１の電力制御回路ＤＲＣを介して負荷ＬＤに接続している。Ｖ相に対応するハイサイド駆動回路ＨＤＣ及びローサイド駆動回路ＬＤＣは、第２の電力制御回路ＤＲＣを介して負荷ＬＤに接続している。Ｗ相に対応するハイサイド駆動回路ＨＤＣ及びローサイド駆動回路ＬＤＣは、第３の電力制御回路ＤＲＣを介して負荷ＬＤに接続している。また、３つのハイサイド駆動回路ＨＤＣには、いずれも互いに異なる電源ＶＴが接続している。
そして、分離領域ＳＰＲは、３つのハイサイド駆動回路ＨＤＣそれぞれに対して設けられている。分離領域ＳＰＲ及び接続用トランジスタＴＲの構成は、第１〜第５の実施形態のいずれかと同様である。
なお、本図に示す例では、一つの半導体装置ＳＤに３組の制御回路ＬＧＣ、レベルシフト回路ＬＳＣ、ハイサイド駆動回路ＨＤＣ、及びローサイド駆動回路ＬＤＣを設けている。ただし、図１７に示した電気機器は、一組の制御回路ＬＧＣ、レベルシフト回路ＬＳＣ、ハイサイド駆動回路ＨＤＣ、及びローサイド駆動回路ＬＤＣを有する半導体装置ＳＤを、３つ備えていても良い。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＤＦ 埋込拡散層
ＢＳＥ 基板
ＣＮＴ１ コンタクト
ＣＮＴ２ コンタクト
ＣＮＴ３ コンタクト
ＣＮＴ４ コンタクト
ＣＮＴ５ コンタクト
ＤＣＮＴ コンタクト
ＤＲ ドレイン
ＤＲＣ 電力制御回路
ＤＲＥ ドレイン電極
ＥＩ 素子分離膜
ＦＰ１ フィールドプレート電極
ＦＰ２ フィールドプレート電極
ＦＰ３ フィールドプレート電極
ＥＰＩ 半導体層
ＥＬ１ 電極
ＥＬ２ 電極
ＦＥＣＮＴ コンタクト
ＦＣＮＴ１ コンタクト
ＦＣＮＴ２ コンタクト
ＦＣＮＴ３ コンタクト
ＦＰＥ フィールドプレート電極
ＧＣＮＴ コンタクト
ＧＤＬ ガードリング
ＧＥ ゲート電極
ＧＰ ゲートプレート電極
ＨＤＣ ハイサイド駆動回路
ＨＤＦ１ 高濃度層
ＨＤＦ２ 高濃度層
ＨＤＦ３ 高濃度層
ＨＳＲ 第１回路領域
ＩＤＦ 第２導電型領域
ＬＤ 負荷
ＬＤＣ ローサイド駆動回路
ＬＤＦ 第１導電型層
ＬＤＲ ドリフト領域
ＬＧＣ 制御回路
ＬＳＣ レベルシフト回路
ＬＳＲ 第２回路領域
ＰＭＣ パルス発生回路
ＳＢＰ 電極
ＳＣＮＴ コンタクト
ＳＤ 半導体装置
ＳＯ ソース
ＳＯＥ ソース電極
ＳＰＲ 分離領域
ＳＵＢ 基板
ＴＲ 接続用トランジスタ

Claims (7)

  1. 基板と、
    前記基板に形成され、電源電位が第１電圧である第１回路が形成されている第１回路領域と、
    前記第１回路領域を囲んでいる分離領域と、
    前記基板に形成され、平面視で前記分離領域の外側に位置し、電源電位が前記第１電圧よりも低い第２電圧である第２回路が形成されている第２回路領域と、
    前記分離領域に位置し、前記第２回路を前記第１回路に接続し、ソース及びドレインが第１導電型である接続用トランジスタと、
    を備え、
    前記分離領域は、
    前記基板に形成された素子分離膜と、
    平面視で前記素子分離膜と重なっており、前記第１回路領域の縁に沿う方向に、折り返されながら又はスパイラル状に、繰り返し設けられたフィールドプレート電極と、
    前記基板に設けられ、平面視で前記素子分離膜と重なっており、かつ前記接続用トランジスタの周囲に位置する第２導電型領域と、
    前記第２導電型領域を介して前記接続用トランジスタのソース又はドレインと逆側に位置する第１導電型領域と、
    を有し、
    前記フィールドプレート電極の一部は、前記第２導電型領域の一部と重なっており、
    前記フィールドプレート電極は、前記分離領域の幅方向における中央よりも前記第１回路領域側に位置する部分で前記接続用トランジスタのドレイン電極に電気的に接続されており、かつ、前記中央よりも前記第２回路領域側に位置する部分で接地電位又は前記第２回路に接続されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記フィールドプレート電極は、最も内側の周で前記接続用トランジスタのドレイン電極に電気的に接続されている半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第２回路の電源電位又は接地電位は、前記フィールドプレート電極の最も外側の周に印加されている半導体装置。
  4. 請求項１に記載の半導体装置において、
    複数の前記接続用トランジスタが、前記第１回路領域に沿って互いに離間して配置されており、
    前記フィールドプレート電極は、前記複数の接続用トランジスタそれぞれに対して設けられており、
    前記複数のフィールドプレート電極によって前記第１回路領域が囲まれている半導体装置。
  5. 請求項４に記載の半導体装置において、
    ２つの前記フィールドプレート電極は、最も外側の周で互いに繋がっている半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記フィールドプレート電極は、平面視で、前記第２導電型領域を繰り返し横切っている半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１回路領域の縁と前記フィールとプレート電極の最も内側の周の間隔は、前記最も内側の周と前記フィールドプレート電極の２番目に内側の周との間隔よりも広い半導体装置。
JP2013142924A 2013-07-08 2013-07-08 半導体装置 Active JP6134219B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013142924A JP6134219B2 (ja) 2013-07-08 2013-07-08 半導体装置
US14/325,003 US9048213B2 (en) 2013-07-08 2014-07-07 Semiconductor device
CN201410322611.8A CN104282733B (zh) 2013-07-08 2014-07-08 半导体器件
US14/714,111 US9343453B2 (en) 2013-07-08 2015-05-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013142924A JP6134219B2 (ja) 2013-07-08 2013-07-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2015018832A JP2015018832A (ja) 2015-01-29
JP6134219B2 true JP6134219B2 (ja) 2017-05-24

Family

ID=52132219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013142924A Active JP6134219B2 (ja) 2013-07-08 2013-07-08 半導体装置

Country Status (3)

Country Link
US (2) US9048213B2 (ja)
JP (1) JP6134219B2 (ja)
CN (1) CN104282733B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6134219B2 (ja) * 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
US9941268B2 (en) 2014-03-13 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Series resistor over drain region in high voltage device
JP6591220B2 (ja) * 2015-07-15 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
TWI605586B (zh) * 2015-08-18 2017-11-11 立錡科技股份有限公司 橫向雙擴散金屬氧化物半導體元件及其製造方法
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
CN107403837A (zh) * 2016-05-20 2017-11-28 北大方正集团有限公司 一种横向双扩散金属氧化物半导体结构
JP6590076B2 (ja) * 2016-09-13 2019-10-16 三菱電機株式会社 半導体装置
US9899484B1 (en) * 2016-12-30 2018-02-20 Texas Instruments Incorporated Transistor with source field plates under gate runner layers
US10475784B2 (en) * 2017-05-30 2019-11-12 Vanguard International Semiconductor Corporation Semiconductor structure with a resistor and a transistor and method for forming the same
US10297661B2 (en) * 2017-06-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage resistor device
US10262938B2 (en) * 2017-08-31 2019-04-16 Vanguard International Semiconductor Corporation Semiconductor structure having conductive layer overlapping field oxide
US10535730B2 (en) * 2017-09-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage metal-oxide-semiconductor (HVMOS) device integrated with a high voltage junction termination (HVJT) device
DE102018110579B4 (de) * 2017-09-28 2022-12-01 Taiwan Semiconductor Manufacturing Co. Ltd. Hochspannungs-metall-oxid-halbleitervorrichtung (hvmos-vorrichtung) integriert mit einer hochspannungs-übergangsabschlussvorrichtung (hvjt- vorrichtung)
US10950720B2 (en) * 2017-10-23 2021-03-16 Texas Instruments Incorporated Electrostatic discharge guard ring with complementary drain extended devices
US10679987B2 (en) 2017-10-31 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bootstrap metal-oxide-semiconductor (MOS) device integrated with a high voltage MOS (HVMOS) device and a high voltage junction termination (HVJT) device
CN109841669B (zh) * 2017-11-27 2022-04-19 世界先进积体电路股份有限公司 横向扩散金属氧化物半导体场效应晶体管
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
US10790365B2 (en) * 2018-02-23 2020-09-29 Vanguard International Semiconductor Corporation Lateral diffused metal oxide semiconductor field effect transistor
TWI644441B (zh) * 2018-05-04 2018-12-11 立錡科技股份有限公司 高壓元件及其製造方法
CN110491941B (zh) * 2018-05-15 2023-03-24 立锜科技股份有限公司 高压元件及其制造方法
DE102018119098B4 (de) 2018-08-06 2020-02-20 Infineon Technologies Dresden GmbH & Co. KG Elektronische schaltung mit einem transistorbauelement und einem pegelumsetzer
US11398557B2 (en) * 2020-08-18 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor device
US11673796B2 (en) 2021-03-09 2023-06-13 Palo Alto Research Center Incorporated Scalable high-voltage control circuits using thin film electronics
US12002888B2 (en) * 2021-03-09 2024-06-04 Xerox Corporation Switching device for driving an actuator
CN115332324A (zh) * 2022-10-18 2022-11-11 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917211B2 (ja) * 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置
JP2005005443A (ja) * 2003-06-11 2005-01-06 Toshiba Corp 高耐圧半導体装置
JP4654574B2 (ja) * 2003-10-20 2011-03-23 トヨタ自動車株式会社 半導体装置
US7183626B2 (en) 2004-11-17 2007-02-27 International Rectifier Corporation Passivation structure with voltage equalizing loops
US7709908B2 (en) * 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
JP4797203B2 (ja) * 2008-12-17 2011-10-19 三菱電機株式会社 半導体装置
JP2011159903A (ja) * 2010-02-03 2011-08-18 Rohm Co Ltd 半導体装置
JP5636848B2 (ja) * 2010-05-26 2014-12-10 株式会社デンソー 横型の絶縁ゲート型バイポーラトランジスタ
JP5703829B2 (ja) * 2011-02-24 2015-04-22 サンケン電気株式会社 半導体装置
JP5748353B2 (ja) 2011-05-13 2015-07-15 株式会社豊田中央研究所 横型半導体装置
US8686503B2 (en) * 2011-08-17 2014-04-01 Monolithic Power Systems, Inc. Lateral high-voltage transistor and associated method for manufacturing
JP5318927B2 (ja) * 2011-09-01 2013-10-16 三菱電機株式会社 半導体装置
JP5637188B2 (ja) * 2011-09-27 2014-12-10 株式会社デンソー 横型素子を有する半導体装置
EP2779225B1 (en) * 2011-11-11 2018-04-25 Fuji Electric Co., Ltd. Semiconductor device
JP6009341B2 (ja) * 2012-12-13 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6134219B2 (ja) * 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US9343453B2 (en) 2016-05-17
CN104282733B (zh) 2019-12-03
US20150262990A1 (en) 2015-09-17
CN104282733A (zh) 2015-01-14
US20150008539A1 (en) 2015-01-08
US9048213B2 (en) 2015-06-02
JP2015018832A (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
JP6134219B2 (ja) 半導体装置
US10008919B2 (en) Semiconductor device
JP5878990B2 (ja) 活性ドリフトゾーンを有する半導体構成
JP6210913B2 (ja) 半導体装置
US20140231884A1 (en) Bootstrap mos for high voltage applications
US9252144B2 (en) Field effect transistor and a device element formed on the same substrate
JP2023126662A (ja) 半導体装置
US20170271506A1 (en) Semiconductor device
JP2017045966A (ja) 半導体装置
JP2009206284A (ja) 半導体装置
US10658504B2 (en) Semiconductor integrated circuit device
US8698194B2 (en) Semiconductor integrated circuit with high withstand voltage element forming trench isolation on substrate
JP2004006555A (ja) 半導体装置
JP2007207862A (ja) 半導体装置
JP5672500B2 (ja) 半導体装置
JP5636827B2 (ja) 半導体装置
JP6414861B2 (ja) 半導体装置
US11916116B2 (en) Semiconductor device
TWI788726B (zh) 半導體裝置
JP2018022922A (ja) 半導体装置
JP2010087421A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170421

R150 Certificate of patent or registration of utility model

Ref document number: 6134219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150