JP6118583B2 - Insulating substrate - Google Patents

Insulating substrate Download PDF

Info

Publication number
JP6118583B2
JP6118583B2 JP2013031088A JP2013031088A JP6118583B2 JP 6118583 B2 JP6118583 B2 JP 6118583B2 JP 2013031088 A JP2013031088 A JP 2013031088A JP 2013031088 A JP2013031088 A JP 2013031088A JP 6118583 B2 JP6118583 B2 JP 6118583B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
insulating substrate
brazing material
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013031088A
Other languages
Japanese (ja)
Other versions
JP2014160764A (en
Inventor
南　和彦
和彦 南
篤史 大滝
篤史 大滝
平野　智哉
智哉 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2013031088A priority Critical patent/JP6118583B2/en
Publication of JP2014160764A publication Critical patent/JP2014160764A/en
Application granted granted Critical
Publication of JP6118583B2 publication Critical patent/JP6118583B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、発熱体（例：半導体素子）がはんだ付される面を有する絶縁基板、絶縁基板を具備する放熱装置、絶縁基板を具備する半導体モジュール、絶縁基板の製造方法、放熱装置の製造方法、及び、半導体モジュールの製造方法に関する。   The present invention relates to an insulating substrate having a surface to which a heating element (eg, semiconductor element) is soldered, a heat dissipation device including the insulating substrate, a semiconductor module including the insulating substrate, a method for manufacturing the insulating substrate, and a method for manufacturing the heat dissipation device. And a method of manufacturing a semiconductor module.

なお、本発明に係る絶縁基板の上下方向は限定されるものではないが、本明細書及び特許請求の範囲では、絶縁基板の構成を理解し易くするため、絶縁基板における発熱体がはんだ付される面側を上面側、その反対側を下面側と定義する。さらに、本明細書では、「板」の語は「箔」も含む意味で用いられる。   Although the vertical direction of the insulating substrate according to the present invention is not limited, in the present specification and claims, a heating element in the insulating substrate is soldered for easy understanding of the configuration of the insulating substrate. The surface side is defined as the upper surface side, and the opposite side is defined as the lower surface side. Further, in the present specification, the term “plate” is used to include “foil”.

発熱体として例えば半導体素子と半導体素子の熱を放出する放熱器との間に配置される絶縁基板は、一般的に電気的な絶縁層を具備しており、絶縁層の上面には金属回路層が積層されている。そして、半導体素子が金属回路層の上面にはんだ付される（例えば、特許文献１〜６参照）。   For example, an insulating substrate disposed between a semiconductor element and a radiator that emits heat of the semiconductor element as a heating element generally includes an electrical insulating layer, and a metal circuit layer is formed on the upper surface of the insulating layer. Are stacked. And a semiconductor element is soldered on the upper surface of a metal circuit layer (for example, refer patent documents 1-6).

金属回路層としては、近年、アルミニウム（その合金を含む。）で形成されたアルミニウム回路層が用いられている。その理由は、アルミニウム回路層は優れた電気特性及び熱特性を有しているし、絶縁基板の製造コストの引下げを図り得るからである。   In recent years, an aluminum circuit layer formed of aluminum (including an alloy thereof) has been used as the metal circuit layer. The reason is that the aluminum circuit layer has excellent electrical and thermal characteristics and can reduce the manufacturing cost of the insulating substrate.

特開２０１１−２３８８９２号公報JP 2011-238892 A 特開２０１１−２１０９４７号公報JP 2011-210947 A 特開２０１２−１０４５３９号公報JP 2012-104539 A 特開２０１２−２４８６９７号公報JP 2012-248697 A 特開２０１２−２２７３５６号公報JP 2012-227356 A 特開２０１２−４５３４号公報JP 2012-4534 A

しかし、アルミニウム回路層の上面ははんだ付性が悪い。そこで、回路層の上面にはんだ付性を改善する金属層を回路層に対して積層状に配置し、回路層の上面に金属層の下面をろう材層を介してろう付することが考えられる。   However, the upper surface of the aluminum circuit layer has poor solderability. Therefore, it is conceivable that a metal layer for improving solderability is disposed on the upper surface of the circuit layer in a laminated manner with respect to the circuit layer, and the lower surface of the metal layer is brazed to the upper surface of the circuit layer via a brazing material layer. .

しかし、ろう付の際にろう材層の余剰ろう材が金属層の上面にしみ上がったり、更には金属層の上面にしみ上がった余剰ろう材により金属層の上面にろう材溜まりが発生したりすることがあった。このようになると、金属層の上面のはんだ付性が低下するという問題が発生する。   However, when brazing, the excess brazing material of the brazing material layer oozes up to the upper surface of the metal layer, and further, the brazing material pool is generated on the upper surface of the metal layer due to the surplus brazing material swelled to the upper surface of the metal layer. There was a thing. If it becomes like this, the problem that the solderability of the upper surface of a metal layer falls will generate | occur | produce.

本発明は、上述した技術背景に鑑みてなされたもので、その目的は、絶縁層の上面に積層されたアルミニウム回路層の上面に、はんだ付性を改善する上面を有する金属層の下面がろう材層を介してろう付された絶縁基板であって、金属層の上面の良好なはんだ付性を維持することができる絶縁基板を提供することにある。本発明の更なる目的は、前記絶縁基板を具備する放熱装置、前記絶縁基板を具備する半導体モジュール、前記絶縁基板の製造方法、放熱装置の製造方法、及び、半導体モジュールの製造方法を提供することにある。   The present invention has been made in view of the above-described technical background, and its object is to provide a lower surface of a metal layer having an upper surface for improving solderability on an upper surface of an aluminum circuit layer laminated on an upper surface of an insulating layer. An object of the present invention is to provide an insulating substrate that is brazed via a material layer and that can maintain good solderability of the upper surface of a metal layer. Still another object of the present invention is to provide a heat dissipation device including the insulating substrate, a semiconductor module including the insulating substrate, a method for manufacturing the insulating substrate, a method for manufacturing the heat dissipation device, and a method for manufacturing the semiconductor module. It is in.

本発明は以下の手段を提供する。   The present invention provides the following means.

［１］ 絶縁層の上面に積層されたアルミニウム回路層の上面に、前記回路層に対して積層状に配置された金属層の下面がろう材層を介してろう付されており、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記金属層の下面は、前記回路層の外周側面よりも外側に張り出した張出部を備えており、
前記金属層の下面の前記張出部と前記回路層の外周側面との間の隅部に前記ろう材層の余剰ろう材が充填されていることを特徴とする絶縁基板。 [1] The lower surface of the metal layer disposed in a laminated manner with respect to the circuit layer is brazed to the upper surface of the aluminum circuit layer laminated on the upper surface of the insulating layer via a brazing material layer,
The upper surface of the metal layer has better solderability than the upper surface of the circuit layer, and the heating element is soldered.
The lower surface of the metal layer includes an overhanging portion that protrudes outward from the outer peripheral side surface of the circuit layer,
An insulating substrate, wherein an excess brazing material of the brazing material layer is filled in a corner portion between the projecting portion of the lower surface of the metal layer and an outer peripheral side surface of the circuit layer.

［２］ 前記金属層の下面の前記張出部の外周縁に下向きのバリが形成されている前項１記載の絶縁基板。   [2] The insulating substrate according to item 1, wherein downward burrs are formed on the outer peripheral edge of the overhanging portion on the lower surface of the metal layer.

［３］ 前記金属層は打ち抜き加工により製造されたものであり、
前記バリは前記打ち抜き加工により発生したものである前項２記載の絶縁基板。 [3] The metal layer is manufactured by stamping,
3. The insulating substrate according to item 2, wherein the burr is generated by the punching process.

［４］ 前記金属層の下面の前記張出部は垂れ下がり状に形成されている前項１〜３のいずれかに記載の絶縁基板。   [4] The insulating substrate according to any one of [1] to [3], wherein the projecting portion of the lower surface of the metal layer is formed in a hanging shape.

［５］ 前記金属層は打ち抜き加工により製造されたものであり、
前記前記金属層の下面の前記張出部は前記打ち抜き加工により垂れ下がり状に形成されたものである前項４記載の絶縁基板。 [5] The metal layer is manufactured by punching,
5. The insulating substrate according to claim 4, wherein the protruding portion on the lower surface of the metal layer is formed in a hanging shape by the punching process.

［６］ 前記金属層の下面の外周縁が前記回路層の上面の外周縁に部分的に一致して沿う状態にして、前記回路層の上面に前記金属層の下面が前記ろう材層を介してろう付されている前項１〜５のいずれかに記載の絶縁基板。   [6] With the outer peripheral edge of the lower surface of the metal layer partially aligned with the outer peripheral edge of the upper surface of the circuit layer, the lower surface of the metal layer passes through the brazing material layer on the upper surface of the circuit layer. 6. The insulating substrate according to any one of items 1 to 5, which is brazed.

［７］ 前記金属層はＮｉ層を含むとともに、前記金属層の上面が前記Ｎｉ層の上面で形成されている前項１〜６のいずれかに記載の絶縁基板。   [7] The insulating substrate according to any one of [1] to [6], wherein the metal layer includes a Ni layer, and an upper surface of the metal layer is formed on an upper surface of the Ni layer.

［８］ 前記金属層はＡｌ層を含むとともに、前記金属層の下面が前記Ａｌ層の下面で形成されている前項７記載の絶縁基板。   [8] The insulating substrate according to [7], wherein the metal layer includes an Al layer, and a lower surface of the metal layer is formed by a lower surface of the Al layer.

［９］ 前記金属層は、前記Ｎｉ層と前記Ａｌ層との間に配置されたＴｉ層を含むとともに、前記Ｎｉ層と前記Ｔｉ層と前記Ａｌ層とが積層状に接合一体化されたものである前項８記載の絶縁基板。   [9] The metal layer includes a Ti layer disposed between the Ni layer and the Al layer, and the Ni layer, the Ti layer, and the Al layer are joined and integrated in a stacked manner. 9. The insulating substrate according to item 8 above.

［１０］ 前項１〜９のいずれかに記載の絶縁基板と、
前記絶縁基板の下面側に配置された放熱器と、を具備していることを特徴とする放熱装置。 [10] The insulating substrate according to any one of 1 to 9 above,
And a radiator disposed on the lower surface side of the insulating substrate.

［１１］ 前項１〜９のいずれかに記載の絶縁基板と、
前記絶縁基板の下面側に配置された放熱器と、
前記絶縁基板の金属層の上面にはんだ付された発熱体としての半導体素子と、を具備していることを特徴とする半導体モジュール。 [11] The insulating substrate according to any one of 1 to 9 above,
A radiator disposed on the lower surface side of the insulating substrate;
And a semiconductor element as a heating element soldered to the upper surface of the metal layer of the insulating substrate.

［１２］ アルミニウム回路層の上面に、前記回路層に対して積層状に配置される金属層の下面をろう材層を介してろう付するろう付工程を含んでおり、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記金属層の下面は、前記回路層の外周側面よりも外側に張り出す張出部を備えており、
前記ろう付工程では、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付することにより、前記金属層の下面の前記張出部と前記回路層の外周側面との間の隅部に前記ろう材層の余剰ろう材を充填することを特徴とする絶縁基板の製造方法。 [12] including a brazing step of brazing the upper surface of the aluminum circuit layer to the lower surface of the metal layer disposed in a laminated manner with respect to the circuit layer via the brazing material layer;
The upper surface of the metal layer has better solderability than the upper surface of the circuit layer, and the heating element is soldered.
The lower surface of the metal layer includes a projecting portion that projects outward from the outer peripheral side surface of the circuit layer,
In the brazing step, the lower surface of the metal layer is brazed to the upper surface of the circuit layer via the brazing material layer, so that the protruding portion of the lower surface of the metal layer and the outer peripheral side surface of the circuit layer are A method for manufacturing an insulating substrate, comprising: filling a surplus brazing material of the brazing material layer in the corners between them.

［１３］ 前記金属層の下面の前記張出部の外周縁に下向きのバリが形成されている前項１２記載の絶縁基板の製造方法。   [13] The method for manufacturing an insulating substrate according to [12], wherein downward burrs are formed on an outer peripheral edge of the protruding portion on the lower surface of the metal layer.

［１４］ 前記金属層は打ち抜き加工により製造されたものであり、
前記バリは前記打ち抜き加工により形成されたものである前項１３記載の絶縁基板の製造方法。 [14] The metal layer is manufactured by stamping,
14. The method for manufacturing an insulating substrate according to item 13, wherein the burr is formed by the punching process.

［１５］ 前記金属層の下面の前記張出部は垂れ下がり状に形成されている前項１２〜１４のいずれかに記載の絶縁基板の製造方法。   [15] The method for manufacturing an insulating substrate according to any one of the above items 12 to 14, wherein the projecting portion of the lower surface of the metal layer is formed in a hanging shape.

［１６］ 前記金属層は打ち抜き加工により製造されたものであり、
前記前記金属層の下面の前記張出部は前記打ち抜き加工により垂れ下がり状に形成されたものである前項１５記載の絶縁基板の製造方法。 [16] The metal layer is manufactured by stamping,
16. The method for manufacturing an insulating substrate according to item 15, wherein the projecting portion on the lower surface of the metal layer is formed in a hanging shape by the punching process.

［１７］ 前記ろう付工程では、前記金属層の下面の外周縁が前記回路層の上面の外周縁に部分的に一致して沿う状態にして、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付する前項１２〜１６のいずれかに記載の絶縁基板の製造方法。   [17] In the brazing step, the lower peripheral surface of the metal layer is placed on the upper surface of the circuit layer with the outer peripheral edge of the lower surface of the metal layer partially aligned with the outer peripheral edge of the upper surface of the circuit layer. 17. The method for manufacturing an insulating substrate according to any one of items 12 to 16, wherein the brazing is performed through the brazing material layer.

［１８］ 前記金属層はＮｉ層を含むとともに、前記金属層の上面が前記Ｎｉ層の上面で形成されている前項１２〜１７のいずれかに記載の絶縁基板の製造方法。   [18] The method for manufacturing an insulating substrate according to any one of Items 12 to 17, wherein the metal layer includes a Ni layer, and an upper surface of the metal layer is formed on an upper surface of the Ni layer.

［１９］ 前記金属層はＡｌ層を含むとともに、前記金属層の下面が前記Ａｌ層の下面で形成されている前項１８記載の絶縁基板の製造方法。   [19] The method for manufacturing an insulating substrate according to [18], wherein the metal layer includes an Al layer, and a lower surface of the metal layer is formed by a lower surface of the Al layer.

［２０］ 前記金属層は、前記Ｎｉ層と前記Ａｌ層との間に配置されたＴｉ層を含むとともに、前記Ｎｉ層と前記Ｔｉ層と前記Ａｌ層とが積層状に接合一体化されたものである前項１９記載の絶縁基板の製造方法。   [20] The metal layer includes a Ti layer disposed between the Ni layer and the Al layer, and the Ni layer, the Ti layer, and the Al layer are joined and integrated in a stacked manner. 20. The method for manufacturing an insulating substrate according to 19 above.

［２１］ 前項１〜９のいずれかに記載の絶縁基板の下面に放熱器を固定することを特徴とする放熱装置の製造方法。   [21] A method for manufacturing a heat dissipation device, comprising fixing a heatsink to the lower surface of the insulating substrate according to any one of items 1 to 9.

［２２］ 前項１〜９のいずれかに記載の絶縁基板の下面に放熱器を固定するとともに、
前記絶縁基板の金属層の上面に発熱体としての半導体素子をはんだ付することを特徴とする半導体モジュールの製造方法。 [22] While fixing the radiator to the lower surface of the insulating substrate according to any one of 1 to 9 above,
A method of manufacturing a semiconductor module, comprising: soldering a semiconductor element as a heating element to an upper surface of a metal layer of the insulating substrate.

本発明は以下の効果を奏する。   The present invention has the following effects.

前項［１］の絶縁基板によれば、金属層の下面の張出部とアルミニウム回路層の外周側面との間の隅部にろう材層の余剰ろう材が充填されているので、回路層の上面に金属層の下面をろう材層を介してろう付する際にろう材層の余剰ろう材が金属層の上面にしみ上がるのを防止することができる。これにより、金属層の上面の良好なはんだ付性を維持することができ、その結果、金属層の上面に発熱体を良好にはんだ付することができる。   According to the insulating substrate of [1], the brazing filler metal surplus brazing material is filled in the corner between the overhanging portion of the lower surface of the metal layer and the outer peripheral side surface of the aluminum circuit layer. When the lower surface of the metal layer is brazed to the upper surface via the brazing material layer, it is possible to prevent the excess brazing material of the brazing material layer from oozing up to the upper surface of the metal layer. Thereby, the favorable solderability of the upper surface of a metal layer can be maintained, As a result, a heat generating body can be favorably soldered to the upper surface of a metal layer.

前項［２］では、金属層の下面の張出部の外周縁に下向きのバリが形成されているので、ろう材層の余剰ろう材のしみ上がりがバリで止められる。そのため、余剰ろう材のしみ上がりを更に確実に防止することができる。さらに、バリは張出部の外周縁への剪断加工（例：打ち抜き加工）により発生させ得るので、バリを容易に形成できる。   In the preceding item [2], since the downward burrs are formed on the outer peripheral edge of the overhanging portion of the lower surface of the metal layer, the excess brazing of the brazing filler metal layer is prevented from spreading. Therefore, it is possible to more reliably prevent the excess brazing material from spreading. Furthermore, since burrs can be generated by shearing (eg, punching) to the outer peripheral edge of the overhanging portion, burrs can be easily formed.

前項［３］では、金属層が打ち抜き加工により製造されたものであり、バリが打ち抜き加工により発生したものであるから、金属層を容易に製造できるしバリを確実に容易に形成できる。   In the above item [3], since the metal layer is manufactured by punching and burrs are generated by punching, the metal layer can be easily manufactured and the burrs can be easily and reliably formed.

前項［４］では、金属層の下面の張出部が垂れ下がり状に形成されているので、ろう材層の余剰ろう材のしみ上がりを更に確実に防止することができる。   In the preceding item [4], since the overhanging portion of the lower surface of the metal layer is formed to hang down, it is possible to more reliably prevent the excess brazing material from seeping up in the brazing material layer.

前項［５］では、金属層が打ち抜き加工により製造されたものであり、金属層の下面の張出部が打ち抜き加工により垂れ下がり状に形成されたものであるから、金属層を容易に製造できるし張出部を垂れ下がり状に容易に形成できる。   In the preceding item [5], the metal layer is manufactured by punching, and the overhanging portion of the lower surface of the metal layer is formed in a hanging shape by punching, so that the metal layer can be easily manufactured. The overhanging portion can be easily formed in a hanging shape.

前項［６］では、金属層の下面の外周縁が回路層の上面の外周縁に部分的に一致して沿う状態にして、回路層の上面に金属層の下面がろう材層を介してろう付されている。したがって、回路層の上面に金属層の下面をろう付するに際して、金属層の下面の外周縁を回路層の上面の外周縁に部分的に一致させて沿う状態にして金属層の下面を回路層の上面に配置することにより、回路層の上面に対する金属層の下面の位置を決定できる。したがって、金属層の下面の位置の決定を容易に行うことができる。   In the preceding item [6], the outer peripheral edge of the lower surface of the metal layer is aligned with the outer peripheral edge of the upper surface of the circuit layer, and the lower surface of the metal layer is brazed with the brazing material layer on the upper surface of the circuit layer. It is attached. Therefore, when the lower surface of the metal layer is brazed to the upper surface of the circuit layer, the outer peripheral edge of the lower surface of the metal layer is partially aligned with the outer peripheral edge of the upper surface of the circuit layer so that the lower surface of the metal layer is connected to the circuit layer. By disposing on the upper surface, the position of the lower surface of the metal layer relative to the upper surface of the circuit layer can be determined. Therefore, the position of the lower surface of the metal layer can be easily determined.

前項［７］は次のような効果を奏する。一般的にＮｉはアルミニウムよりも良好なはんだ付性を有している。したがって、金属層の上面がＮｉ層の上面で形成されることにより、金属層の上面に発熱体を良好にはんだ付することができる。   The preceding item [7] has the following effects. In general, Ni has better solderability than aluminum. Therefore, when the upper surface of the metal layer is formed from the upper surface of the Ni layer, the heating element can be satisfactorily soldered to the upper surface of the metal layer.

さらに、一般的にＮｉはＡｌと反応して金属間化合物を形成する。したがって、金属層がＮｉ層を含んでいると、Ｎｉ層中のＮｉがろう材層のろう材中のＡｌと反応して金属間化合物を形成することによりろう材層の余剰ろう材が消費される。これにより、余剰ろう材のしみ上がりを確実に防止できる。   In general, Ni reacts with Al to form an intermetallic compound. Therefore, if the metal layer includes a Ni layer, Ni in the Ni layer reacts with Al in the brazing material of the brazing material layer to form an intermetallic compound, thereby consuming excess brazing material in the brazing material layer. The As a result, it is possible to reliably prevent the excess brazing material from seeping up.

前項［８］では、金属層の下面がＡｌ層の下面で形成されることにより、金属層の下面を回路層の上面に強固にろう付することができる。   In the previous item [8], the lower surface of the metal layer is formed by the lower surface of the Al layer, whereby the lower surface of the metal layer can be firmly brazed to the upper surface of the circuit layer.

前項［９］は次のような効果を奏する。一般的にＴｉはＡｌと反応して金属間化合物を形成する。したがって、金属層がＴｉ層を含んでいると、Ｔｉ層中のＴｉがろう材層のろう材中のＡｌと反応して金属間化合物を形成することによりろう材層の余剰ろう材が更に消費される。これにより、余剰ろう材のしみ上がりを更に確実に防止できる。   The previous item [9] has the following effects. In general, Ti reacts with Al to form an intermetallic compound. Therefore, when the metal layer includes a Ti layer, Ti in the Ti layer reacts with Al in the brazing material of the brazing material layer to form an intermetallic compound, thereby further consuming excess brazing material in the brazing material layer. Is done. Thereby, it is possible to more reliably prevent the excess brazing material from spreading.

その上、Ｔｉ層がＮｉ層とＡｌ層との間に配置されるとともに、Ｎｉ層とＴｉ層とＡｌ層とが積層状に接合一体化されることにより、優れた強度的信頼性を有する絶縁基板を得ることができる。そのため、絶縁基板について冷熱サイクル試験を行ったときに絶縁基板に剥離や割れが生じるのを防止できる。   In addition, the Ti layer is disposed between the Ni layer and the Al layer, and the Ni layer, the Ti layer, and the Al layer are joined and integrated in a laminated manner, so that insulation having excellent strength and reliability is achieved. A substrate can be obtained. Therefore, it is possible to prevent the insulating substrate from being peeled off or cracked when a thermal cycle test is performed on the insulating substrate.

前項［１０］では、上記［１］〜［９］のいずれかの効果を奏する絶縁基板を具備した放熱装置を提供できる。   In the previous item [10], it is possible to provide a heat dissipation device including an insulating substrate that exhibits any of the effects [1] to [9].

前項［１１］では、上記［１］〜［９］のいずれかの効果を奏する絶縁基板を具備した半導体モジュールを提供できる。   In the previous item [11], it is possible to provide a semiconductor module including an insulating substrate that exhibits any one of the effects [1] to [9].

前項［１２］〜［２０］では、上記［１］〜［９］のいずれかの効果を奏する絶縁基板を得ることができる。   In the preceding items [12] to [20], it is possible to obtain an insulating substrate that exhibits any of the effects [1] to [9].

前項［２１］では、上記［１］〜［９］のいずれかの効果を奏する絶縁基板を具備した放熱装置を得ることができる。   In the preceding item [21], it is possible to obtain a heat dissipating device including an insulating substrate that exhibits any of the effects [1] to [9].

前項［２２］では、上記［１］〜［９］のいずれかの効果を奏する絶縁基板を具備した半導体モジュールを得ることができる。   In the preceding item [22], a semiconductor module including an insulating substrate that exhibits any of the effects [1] to [9] can be obtained.

図１は、本発明の第１実施形態に係る絶縁基板を具備した半導体モジュールの断面図である。FIG. 1 is a cross-sectional view of a semiconductor module including an insulating substrate according to the first embodiment of the present invention. 図２は、同絶縁基板に用いられるアルミニウム回路層の平面図である。FIG. 2 is a plan view of an aluminum circuit layer used for the insulating substrate. 図３は、同絶縁基板のアルミニウム回路層の上面に金属層の下面をろう付する途中の状態の断面図である。FIG. 3 is a cross-sectional view showing a state where the lower surface of the metal layer is brazed to the upper surface of the aluminum circuit layer of the insulating substrate. 図４は、本発明の第２実施形態に係る絶縁基板に用いられるアルミニウム回路層の平面図である。FIG. 4 is a plan view of an aluminum circuit layer used for an insulating substrate according to the second embodiment of the present invention. 図５は、本発明の第３実施形態に係る絶縁基板に用いられるアルミニウム回路層の平面図である。FIG. 5 is a plan view of an aluminum circuit layer used for an insulating substrate according to the third embodiment of the present invention. 図６は、本発明の第４実施形態に係る絶縁基板を具備した半導体モジュールのアルミニウム回路層及び金属層の近傍の断面図である。FIG. 6 is a cross-sectional view of the vicinity of an aluminum circuit layer and a metal layer of a semiconductor module having an insulating substrate according to a fourth embodiment of the present invention. 図７は、本発明の第５実施形態に係る絶縁基板を具備した半導体モジュールのアルミニウム回路層及び金属層の近傍の断面図である。FIG. 7 is a cross-sectional view of the vicinity of an aluminum circuit layer and a metal layer of a semiconductor module having an insulating substrate according to a fifth embodiment of the present invention.

本発明の幾つかの実施形態について図面を参照して以下に説明する。   Several embodiments of the present invention will be described below with reference to the drawings.

図１〜３は、本発明の第１実施形態に係る絶縁基板及び半導体モジュールの構成を説明する図である。なお、図１は、図２中のＸ−Ｘ線に対応する半導体モジュールの断面図である。   1-3 is a figure explaining the structure of the insulated substrate and semiconductor module which concern on 1st Embodiment of this invention. FIG. 1 is a cross-sectional view of the semiconductor module corresponding to line XX in FIG.

図１に示すように、本第１実施形態の半導体モジュール３２は、例えばパワーモジュールであり、具体的には、ＩＧＢＴモジュール、ＭＯＳＦＥＴモジュール、サイリスタモジュール、ダイオードモジュールなどである。この半導体モジュール３２は、発熱体としての半導体素子２２、本第１実施形態の放熱装置３１などを具備している。   As shown in FIG. 1, the semiconductor module 32 of the first embodiment is, for example, a power module, and specifically, an IGBT module, a MOSFET module, a thyristor module, a diode module, or the like. The semiconductor module 32 includes the semiconductor element 22 as a heating element, the heat dissipation device 31 of the first embodiment, and the like.

半導体素子２２は、ＩＧＢＴチップ、ＭＯＳＦＥＴチップ、サイリスタチップ、ダイオードチップなどである。   The semiconductor element 22 is an IGBT chip, a MOSFET chip, a thyristor chip, a diode chip, or the like.

放熱装置３１は、本第１実施形態の絶縁基板３０、放熱器２０などを具備しており、半導体素子２２の熱を絶縁基板３０を介して放熱器２０に伝導させて放出しこれにより半導体素子２２を冷却するためのものである。   The heat dissipating device 31 includes the insulating substrate 30 and the heat radiator 20 of the first embodiment, and the heat of the semiconductor element 22 is conducted to the heat radiator 20 through the insulating substrate 30 to be released. 22 is for cooling.

絶縁基板３０は、半導体素子２２と放熱器２０との間に配置されたものであり、電気的な絶縁層１７、アルミニウム回路層１０、金属層１、第１応力緩和層１８、第２応力緩和層１９などを備えている。本実施形態では、これらの層１７、１０、１、１８、１９は、いずれも平面視方形状であり、更に、互いに水平状に且つ積層状に配置されて接合一体化されている。   The insulating substrate 30 is disposed between the semiconductor element 22 and the radiator 20 and has an electrical insulating layer 17, an aluminum circuit layer 10, a metal layer 1, a first stress relaxation layer 18, and a second stress relaxation. Layer 19 is provided. In the present embodiment, these layers 17, 10, 1, 18, 19 are all in a plan view shape, and are arranged in a horizontal and stacked manner and are integrally joined.

絶縁層１７は例えばセラミックで形成されており、詳述するとセラミック板で形成されている。セラミックとしては、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、アルミナ（Ａｌ２０３）、炭化ケイ素（ＳｉＣ）、酸化イットリウム（Ｙ２Ｏ３）、酸化カルシウム（ＣａＯ）、窒化ホウ素（ＢＮ）、酸化ベリリウム（ＢｅＯ）等が用いられる。絶縁層１７の厚さは例えば２００〜１２００μｍに設定される。 The insulating layer 17 is made of, for example, ceramic, and more specifically, is formed of a ceramic plate. Ceramics include aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), alumina (Al 2 O 3 ), silicon carbide (SiC), yttrium oxide (Y 2 O 3 ), calcium oxide (CaO), boron nitride (BN), beryllium oxide (BeO), or the like is used. The thickness of the insulating layer 17 is set to 200 to 1200 μm, for example.

アルミニウム回路層１０は、アルミニウム（その合金を含む）で形成されており、詳述するとアルミニウム板で形成されている。この回路層１０を形成するアルミニウムとしては、例えば、純度が９９．９９％以上の高純度アルミニウム又はＡ１０００系やＡ３０００系のアルミニウムが用いられる。そして、この回路層１０が絶縁層１７の上面に積層されてろう付等により固定状態に接合されている。回路層１０の厚さは例えば２００〜１０００μｍに設定される。回路層１０はアルミニウムで形成されているので、回路層１０の上面１１ははんだ付性が悪い。   The aluminum circuit layer 10 is made of aluminum (including its alloy), and more specifically, an aluminum plate. As the aluminum forming the circuit layer 10, for example, high-purity aluminum having a purity of 99.99% or more, or A1000 or A3000 aluminum is used. The circuit layer 10 is laminated on the upper surface of the insulating layer 17 and joined in a fixed state by brazing or the like. The thickness of the circuit layer 10 is set to 200 to 1000 μm, for example. Since the circuit layer 10 is made of aluminum, the upper surface 11 of the circuit layer 10 has poor solderability.

金属層１は回路層１０の上面１１に回路層１０に対して積層状に配置されており、更に、金属層１の下面３が回路層１０の上面１１にろう材層９を介して面接触状態にろう付されている。この金属層１ははんだ付性を改善するための層であり、すなわち金属層１の上面２は回路層１０の上面１１よりも良好なはんだ付性を有している。そして、金属層１の上面２の略中央部に半導体素子２２が常法に従ってはんだ付されている。本実施形態では、金属層１は、複数の層１ａ、１ｂ、１ｃが積層状に接合一体化されて形成されたものであり、その構成の詳細については後述する。   The metal layer 1 is disposed on the upper surface 11 of the circuit layer 10 so as to be laminated with respect to the circuit layer 10, and the lower surface 3 of the metal layer 1 is in surface contact with the upper surface 11 of the circuit layer 10 via the brazing material layer 9. It is brazed to the state. The metal layer 1 is a layer for improving solderability, that is, the upper surface 2 of the metal layer 1 has better solderability than the upper surface 11 of the circuit layer 10. And the semiconductor element 22 is soldered to the approximate center part of the upper surface 2 of the metal layer 1 according to a conventional method. In this embodiment, the metal layer 1 is formed by joining and integrating a plurality of layers 1a, 1b, and 1c in a stacked manner, and details of the configuration will be described later.

ろう材層９は、金属層１の下面３を回路層１０の上面１１にろう付した層であり、Ａｌ系ろう材（例：Ａｌ−Ｓｉ系ろう材）などで形成されている。このろう材層９の厚さは、金属層１の下面３が回路層１０の上面１１にろう付された状態で例えば５〜５０μｍに設定されている。回路層１０の融点はこのろう材層９のろう材の融点よりも高く設定されている。なお図面では、ろう材層９及びその余剰ろう材９ａは、他の層と区別し易くするためドットハッチングで図示されている。   The brazing material layer 9 is a layer obtained by brazing the lower surface 3 of the metal layer 1 to the upper surface 11 of the circuit layer 10 and is formed of an Al-based brazing material (eg, Al—Si brazing material) or the like. The thickness of the brazing material layer 9 is set to, for example, 5 to 50 μm in a state where the lower surface 3 of the metal layer 1 is brazed to the upper surface 11 of the circuit layer 10. The melting point of the circuit layer 10 is set to be higher than the melting point of the brazing material of the brazing material layer 9. In the drawing, the brazing filler metal layer 9 and its surplus brazing filler metal 9a are shown by dot hatching for easy distinction from other layers.

第１応力緩和層１８は、絶縁基板３０に発生した熱応力等の応力を緩和するための層であり、絶縁層１７の下面に積層されてろう付等により固定状態に接合されている。第１応力緩和層１８は金属（例：アルミニウム）で形成されており、詳述すると金属板（例：アルミニウム板）で形成されている。この第１応力緩和層１８を形成する金属としては、例えば、純度が９９．９９％以上の高純度アルミニウム又はＡ１０００系やＡ３０００系のアルミニウムが用いられる。第１応力緩和層１８の厚さは例えば２００〜３０００μｍに設定される。   The first stress relieving layer 18 is a layer for relieving stress such as thermal stress generated in the insulating substrate 30, and is laminated on the lower surface of the insulating layer 17 and joined in a fixed state by brazing or the like. The first stress relaxation layer 18 is formed of a metal (eg, aluminum). More specifically, the first stress relaxation layer 18 is formed of a metal plate (eg, aluminum plate). As a metal for forming the first stress relaxation layer 18, for example, high-purity aluminum having a purity of 99.99% or more, or A1000 series or A3000 series aluminum is used. The thickness of the first stress relaxation layer 18 is set to 200 to 3000 μm, for example.

第２応力緩和層１９は、第１応力緩和層１８と同じく絶縁基板３０に発生した熱応力等の応力を緩和するための層であり、第１応力緩和層１８の下面に積層されてろう付等により固定状態に接合されている。第２応力緩和層１９は金属（例：アルミニウム）で形成されており、詳述すると複数の孔１９ａを有するパンチングメタル板で形成されている。この第２応力緩和層１９を形成する金属としては、例えば、純度が９９．９９％以上の高純度アルミニウム又はＡ１０００系やＡ３０００系のアルミニウムが用いられる。第２応力緩和層１９の厚さは例えば２００〜３０００μｍに設定される。   The second stress relaxation layer 19 is a layer for relaxing stresses such as thermal stress generated in the insulating substrate 30, similar to the first stress relaxation layer 18, and is laminated on the lower surface of the first stress relaxation layer 18 and brazed. Etc. are joined in a fixed state. The second stress relaxation layer 19 is formed of a metal (eg, aluminum), and more specifically, is formed of a punched metal plate having a plurality of holes 19a. As a metal for forming the second stress relaxation layer 19, for example, high-purity aluminum having a purity of 99.99% or more, or A1000 series or A3000 series aluminum is used. The thickness of the second stress relaxation layer 19 is set to 200 to 3000 μm, for example.

放熱器２０は、絶縁基板３０の下面側に配置された金属製（例えばアルミニウム製）のものであり、半導体素子２２から絶縁基板３０を介して伝導されてきた熱を放出するものである。放熱器２０の放熱方式は液冷式（例：水冷式）や空冷式などである。本実施形態では、放熱器２０は、金属製上板部２０ａの両側縁部と金属製下板部２０ｂの両側縁部とが互いに接合されて筐体が形成されるとともに、筐体の内部に複数の冷媒通路２０ｄを形成する金属製コルゲートフィン２０ｃが配置されたものである。そして、この放熱器２０の上面が絶縁基板３０の下面としての第２応力緩和層１９の下面にろう付等により固定状態に接合されている。   The radiator 20 is made of metal (for example, aluminum) disposed on the lower surface side of the insulating substrate 30, and emits heat conducted from the semiconductor element 22 through the insulating substrate 30. The heat dissipation method of the radiator 20 is a liquid cooling type (eg, water cooling type) or an air cooling type. In the present embodiment, the radiator 20 has a case formed by joining both side edges of the metal upper plate portion 20a and both side edges of the metal lower plate portion 20b to each other. Metal corrugated fins 20c that form a plurality of refrigerant passages 20d are arranged. The upper surface of the radiator 20 is bonded to the lower surface of the second stress relaxation layer 19 as the lower surface of the insulating substrate 30 by brazing or the like.

次に金属層１の構成について以下に説明する。   Next, the configuration of the metal layer 1 will be described below.

金属層１は、Ｎｉ層１ａとＴｉ層１ｂとＡｌ層１ｃとを備えている。そして、上から順にＮｉ層１ａとＴｉ層１ｂとＡｌ層１ｃとが積層状に配置されて接合一体化され、これにより金属層１が形成されている。したがって、金属層１の上面２はＮｉ層１ａの上面で形成されており、金属層１の下面３はＡｌ層１ｃの下面で形成されており、Ｔｉ層１ｂはＮｉ層１ａとＡｌ層１ｃとの間に配置されてＮｉ層１ａとＡｌ層１ｃとにそれぞれ接合されている。金属層１の上面２は、Ｎｉ層１ａの上面で形成されているので回路層１０の上面１１よりも良好なはんだ付性を有している。   The metal layer 1 includes a Ni layer 1a, a Ti layer 1b, and an Al layer 1c. Then, the Ni layer 1a, the Ti layer 1b, and the Al layer 1c are arranged in order from the top, and are joined and integrated, whereby the metal layer 1 is formed. Therefore, the upper surface 2 of the metal layer 1 is formed by the upper surface of the Ni layer 1a, the lower surface 3 of the metal layer 1 is formed by the lower surface of the Al layer 1c, and the Ti layer 1b includes the Ni layer 1a and the Al layer 1c. Between the Ni layer 1a and the Al layer 1c. Since the upper surface 2 of the metal layer 1 is formed by the upper surface of the Ni layer 1a, it has better solderability than the upper surface 11 of the circuit layer 10.

金属層１のＮｉ層１ａは、ニッケル（その合金を含む）で形成されており、詳述するとニッケル板で形成されている。本実施形態では、Ｎｉ層１ａは例えば純ニッケル板で形成されている。Ｎｉ層１ａの厚さは例えば５〜１００μｍに設定される。   The Ni layer 1a of the metal layer 1 is formed of nickel (including an alloy thereof), and more specifically is formed of a nickel plate. In the present embodiment, the Ni layer 1a is formed of, for example, a pure nickel plate. The thickness of the Ni layer 1a is set to 5 to 100 μm, for example.

金属層１のＴｉ層１ｂは、チタン（そのチタン合金を含む）で形成されており、詳述するとチタン板で形成されている。本実施形態では、Ｔｉ層１ｂは例えば純チタン板で形成されている。Ｔｉ層１ｂの厚さは例えば２〜１００μｍに設定される。   The Ti layer 1b of the metal layer 1 is formed of titanium (including its titanium alloy), and more specifically, is formed of a titanium plate. In the present embodiment, the Ti layer 1b is formed of, for example, a pure titanium plate. The thickness of the Ti layer 1b is set to 2 to 100 μm, for example.

金属層のＡｌ層１ｃは、アルミニウム（その合金を含む）で形成されており、詳述するとアルミニウム板で形成されている。Ａｌ層１ｃを形成するアルミニウムとしては限定されるものではなく、例えば、純度９９．９９％以上の高純度アルミニウム又はＡ１０００系やＡ３０００系のアルミニウムが用いられ、特に、Ａ１０００系（例：Ａ１０５０、Ａ１１００）やＡ３０００系（例：Ａ３００３）のアルミニウムを用いることが回路層１０の上面１１に強固にろう付できる点などで望ましい。Ａｌ層１ｃの厚さは例えば２０〜１２００μｍに設定される。さらに、Ａｌ層１ｃの融点はろう材層９のろう材の融点よりも高く設定されている。   The Al layer 1c of the metal layer is made of aluminum (including its alloy), and more specifically, is made of an aluminum plate. The aluminum for forming the Al layer 1c is not limited, and for example, high-purity aluminum having a purity of 99.99% or more or A1000 series or A3000 series aluminum is used, and in particular, A1000 series (example: A1050, A1100). ) Or A3000 series (e.g., A3003) aluminum is desirable because it can be brazed firmly to the upper surface 11 of the circuit layer 10. The thickness of the Al layer 1c is set to 20 to 1200 μm, for example. Furthermore, the melting point of the Al layer 1 c is set higher than the melting point of the brazing material of the brazing material layer 9.

Ｎｉ層１ａとＴｉ層１ｂは、拡散接合等により互いに接合一体化されており、本実施形態では拡散接合としてのクラッド圧延により互いに接合一体化されている。これにより、図３に示すようにＮｉ層１ａとＴｉ層１ｂとの接合界面にはＮｉ層１ａ中のＮｉとＴｉ層１ｂ中のＴｉとが合金化してなるＮｉ−Ｔｉ合金層１ｄが形成されている。この合金層１ｄの厚さは限定されるものではないが、０．１〜１０μｍであることが特に望ましい。クラッド圧延の条件は限定されるものではないが、クラッド温度１０〜５００℃及び圧下率２０〜７０％であることが特に望ましい。こうすることにより、Ｎｉ層１ａとＴｉ層１ｂとを強固に接合することができる。   The Ni layer 1a and the Ti layer 1b are joined and integrated with each other by diffusion bonding or the like, and in this embodiment, they are joined and integrated with each other by clad rolling as diffusion bonding. As a result, as shown in FIG. 3, a Ni—Ti alloy layer 1d formed by alloying Ni in the Ni layer 1a and Ti in the Ti layer 1b is formed at the joint interface between the Ni layer 1a and the Ti layer 1b. ing. The thickness of the alloy layer 1d is not limited, but is particularly preferably 0.1 to 10 μm. The conditions for clad rolling are not limited, but it is particularly desirable that the clad temperature is 10 to 500 ° C. and the rolling reduction is 20 to 70%. By doing so, the Ni layer 1a and the Ti layer 1b can be firmly bonded.

Ｔｉ層１ｂとＡｌ層１ｃは、拡散接合等により互いに接合一体化されており、本実施形態では拡散接合としてのクラッド圧延により互いに接合一体化されている。クラッド圧延の条件は限定されるものではないが、クラッド温度１０〜５００℃及び圧下率２０〜７０％であることが特に望ましい。こうすることにより、Ｔｉ層１ｂとＡｌ層１ｃとを強固に接合することができる。   The Ti layer 1b and the Al layer 1c are joined and integrated with each other by diffusion bonding or the like, and in this embodiment, they are joined and integrated with each other by clad rolling as diffusion bonding. The conditions for clad rolling are not limited, but it is particularly desirable that the clad temperature is 10 to 500 ° C. and the rolling reduction is 20 to 70%. By doing so, the Ti layer 1b and the Al layer 1c can be firmly bonded.

而して、図１に示すように、金属層１の下面３は、回路層１０の外周側面１２（即ち、回路層１０の上面１１の外周縁１１ａ）よりも外側に張り出した張出部６を備えている。この張出部６は、金属層１の下面３の外周部の少なくとも一部で形成されている。その構成について図２を参照して以下に説明する。図２では、金属層１は二点鎖線で図示されており、半導体素子２２は一点鎖線で図示されている。さらに、金属層１の下面３の張出部６はクロスハッチングで図示されている。   Thus, as shown in FIG. 1, the lower surface 3 of the metal layer 1 has an overhanging portion 6 that projects outward from the outer peripheral side surface 12 of the circuit layer 10 (that is, the outer peripheral edge 11 a of the upper surface 11 of the circuit layer 10). It has. The overhang portion 6 is formed by at least a part of the outer peripheral portion of the lower surface 3 of the metal layer 1. The configuration will be described below with reference to FIG. In FIG. 2, the metal layer 1 is illustrated by a two-dot chain line, and the semiconductor element 22 is illustrated by a one-dot chain line. Further, the overhanging portion 6 of the lower surface 3 of the metal layer 1 is illustrated by cross hatching.

図２に示すように、本第１実施形態では、金属層１の下面３の外周部がその全周に亘って回路層１０の外周側面１２よりも外側に張り出している。すなわち、金属層１の下面３の張出部６は、金属層１の下面３における、回路層１０の外周側面１２よりも外側に張り出した外周部の全周で形成されている。   As shown in FIG. 2, in the first embodiment, the outer peripheral portion of the lower surface 3 of the metal layer 1 projects outward from the outer peripheral side surface 12 of the circuit layer 10 over the entire periphery. That is, the protruding portion 6 of the lower surface 3 of the metal layer 1 is formed on the entire periphery of the outer peripheral portion of the lower surface 3 of the metal layer 1 that protrudes outward from the outer peripheral side surface 12 of the circuit layer 10.

金属層１の上面２の略中央部は、半導体素子２２がはんだ付される予定部である。   A substantially central portion of the upper surface 2 of the metal layer 1 is a portion to which the semiconductor element 22 is to be soldered.

回路層１０の上面１１の面積に対して金属層１の下面３の張出部６の面積が占める割合は限定されるものではないが、特に、金属層１の下面３の張出部６の面積は回路層１０の上面１１の面積に対して１〜５０％に設定されるのが望ましい。   The ratio of the area of the overhanging portion 6 of the lower surface 3 of the metal layer 1 to the area of the upper surface 11 of the circuit layer 10 is not limited. The area is desirably set to 1 to 50% with respect to the area of the upper surface 11 of the circuit layer 10.

次に、回路層１０と金属層１とのろう付状態について以下に詳述する。   Next, the brazing state between the circuit layer 10 and the metal layer 1 will be described in detail below.

回路層１０の上面１１の外周縁１１ａ形状は、図２に示すように、多角形状としての方形状（詳述すると正方形状）であり、したがって四つの角部及び四つの辺部を有している。回路層１０の上面１１の縦及び横の寸法は限定されるものではなく、例えば、それぞれ５〜５０ｍｍに設定される。   As shown in FIG. 2, the shape of the outer peripheral edge 11a of the upper surface 11 of the circuit layer 10 is a rectangular shape (in detail, a square shape), and thus has four corners and four sides. Yes. The vertical and horizontal dimensions of the upper surface 11 of the circuit layer 10 are not limited, and are set to 5 to 50 mm, for example.

金属層１の下面３の外周縁３ａ形状は、回路層１０の上面１１の外周縁１１ａ形状と相似の形状（即ち方形状）である。さらに、金属層１の下面３の縦及び横の寸法は、回路層１０の上面１１の縦及び横の寸法よりもそれぞれ若干大きく設定されており、好ましくは、回路層１０の上面１１の縦及び横の寸法に対してそれぞれ０．３〜１０％大きく設定されるのが良い。そして、上述したように金属層１の下面３が回路層１０の上面１１にろう材層９を介してろう付されている。さらに本第１実施形態では、金属層１の下面３の全体が平坦状に形成されている。   The shape of the outer peripheral edge 3 a of the lower surface 3 of the metal layer 1 is similar to the shape of the outer peripheral edge 11 a of the upper surface 11 of the circuit layer 10 (that is, a square shape). Furthermore, the vertical and horizontal dimensions of the lower surface 3 of the metal layer 1 are set to be slightly larger than the vertical and horizontal dimensions of the upper surface 11 of the circuit layer 10. Preferably, the vertical and horizontal dimensions of the upper surface 11 of the circuit layer 10 are set. It is good to set each 0.3 to 10% larger than the horizontal dimension. As described above, the lower surface 3 of the metal layer 1 is brazed to the upper surface 11 of the circuit layer 10 via the brazing material layer 9. Furthermore, in the first embodiment, the entire lower surface 3 of the metal layer 1 is formed flat.

さらに、図１に示すように、金属層１の下面３の張出部６と回路層１０の外周側面１２との間の隅部８には、ろう材層９の余剰ろう材９ａがろう材層９のフィレット部として回路層１０の外周側面１２の全周に亘って充填されている。   Further, as shown in FIG. 1, the surplus brazing material 9 a of the brazing material layer 9 is brazed at the corner 8 between the overhanging portion 6 of the lower surface 3 of the metal layer 1 and the outer peripheral side surface 12 of the circuit layer 10. The fillet portion of the layer 9 is filled over the entire circumference of the outer peripheral side surface 12 of the circuit layer 10.

さらに、金属層１の上面２の略中央部（はんだ付予定部）に半導体素子２２がはんだ付されている。   Further, a semiconductor element 22 is soldered to a substantially central portion (planned soldering portion) of the upper surface 2 of the metal layer 1.

次に、本第１実施形態の絶縁基板３０の製造方法について説明する。   Next, a method for manufacturing the insulating substrate 30 of the first embodiment will be described.

図３に示すように、Ｎｉ層１ａとＴｉ層１ｂとＡｌ層１ｃとが積層状に接合一体化されて形成された金属層１を準備する。さらに、この金属層１の下面３にはろう材層９がクラッド圧延により予め接合されている。   As shown in FIG. 3, a metal layer 1 is prepared in which a Ni layer 1a, a Ti layer 1b, and an Al layer 1c are joined and integrated in a laminated form. Further, a brazing filler metal layer 9 is bonded in advance to the lower surface 3 of the metal layer 1 by clad rolling.

金属層１の下面３の外周部（即ち金属層１の下面３の張出部６）がその全周に亘って回路層１０の外周側面１２よりも外側に張り出すように、回路層１０の上面１１上に金属層１の下面３をろう材層９を介して配置する。そしてこの状態で回路層１０の上面１１に金属層１の下面３をろう材層９を介してろう付する。この工程を「ろう付工程」という。この際のろう付手段は限定されるものではないが、真空ろう付であることが特に望ましい。この場合、そのろう付の条件は限定されるものではないが、真空度１×１０−３〜１×１０−５Ｐａ、ろう付温度５９０〜６１０℃、その保持時間３〜６０ｍｉｎであることが特に望ましい。 The outer periphery of the lower surface 3 of the metal layer 1 (that is, the protruding portion 6 of the lower surface 3 of the metal layer 1) projects outward from the outer peripheral side surface 12 of the circuit layer 10 over the entire periphery. The lower surface 3 of the metal layer 1 is disposed on the upper surface 11 with the brazing material layer 9 interposed therebetween. In this state, the lower surface 3 of the metal layer 1 is brazed to the upper surface 11 of the circuit layer 10 via the brazing material layer 9. This process is called “brazing process”. The brazing means in this case is not limited, but vacuum brazing is particularly desirable. In this case, the brazing conditions are not limited, but the degree of vacuum is 1 × 10 −3 to 1 × 10 −5 Pa, the brazing temperature is 590 to 610 ° C., and the holding time is 3 to 60 min. Particularly desirable.

このようにろう付を行うことにより、回路層１０の上面１１に金属層１の下面３がろう材層９を介してろう付されると同時に、図１に示すように金属層１の下面３の張出部６と回路層１０の外周側面１２との間の隅部８にろう材層９の余剰ろう材９ａが回路層１０の外周側面１２の全周に亘って充填される。   By brazing in this way, the lower surface 3 of the metal layer 1 is brazed to the upper surface 11 of the circuit layer 10 via the brazing material layer 9, and at the same time, the lower surface 3 of the metal layer 1 as shown in FIG. The excess brazing material 9 a of the brazing material layer 9 is filled in the corner 8 between the overhanging portion 6 and the outer peripheral side surface 12 of the circuit layer 10 over the entire circumference of the outer peripheral side surface 12 of the circuit layer 10.

なお、このろう付工程では、回路層１０の上面１１に金属層１の下面３をろう付するのと同時に、絶縁基板３０の構成するその他の層（１７、１８、１９）についても一括してろう付をしても良いし、更に放熱器２０についても一括してろう付をしても良い。   In this brazing process, the lower surface 3 of the metal layer 1 is brazed to the upper surface 11 of the circuit layer 10, and at the same time, other layers (17, 18, 19) constituting the insulating substrate 30 are collectively processed. Brazing may be performed, and the radiator 20 may be brazed together.

本第１実施形態の絶縁基板３０を用いて放熱装置３１を製造する場合には、絶縁基板３０の下面としての第２応力緩和層１９の下面に放熱器２０の上面がろう付等により接合される。これにより、放熱器２０が絶縁基板３０の下面に固定される。   When manufacturing the heat dissipation device 31 using the insulating substrate 30 of the first embodiment, the upper surface of the radiator 20 is joined to the lower surface of the second stress relaxation layer 19 as the lower surface of the insulating substrate 30 by brazing or the like. The Thereby, the radiator 20 is fixed to the lower surface of the insulating substrate 30.

本第１実施形態の絶縁基板３０を用いて半導体モジュール３２を製造する場合には、金属層１の上面２に半導体素子２２が常法に従ってはんだ付される。   When the semiconductor module 32 is manufactured using the insulating substrate 30 of the first embodiment, the semiconductor element 22 is soldered to the upper surface 2 of the metal layer 1 according to a conventional method.

本第１実施形態の絶縁基板３０及びその製造方法は次のような利点がある。   The insulating substrate 30 and the manufacturing method thereof according to the first embodiment have the following advantages.

金属層１の下面３の張出部６とアルミニウム回路層１０の外周側面１２との間の隅部８にろう材層９の余剰ろう材９ａが充填されているので、回路層１０の上面１１に金属層１の下面３をろう付する際にろう材層９の余剰ろう材９ａが金属層１の上面２にしみ上がるのを防止できるし、更には金属層１の上面２にしみ上がった余剰ろう材９ａによって金属層１の上面２にろう材溜まりが発生するのを防止できる。これにより、金属層１の上面２の良好なはんだ付性を維持することができ、その結果、金属層１の上面２に半導体素子２２（発熱体）を良好にはんだ付することができる。さらに、隅部８にろう材層９の余剰ろう材９ａがろう材層９のフィレット部として充填されているので、回路層１０の上面１１と金属層１の下面３との間のろう付強度が非常に高い。   Since the corner portion 8 between the protruding portion 6 of the lower surface 3 of the metal layer 1 and the outer peripheral side surface 12 of the aluminum circuit layer 10 is filled with the excess brazing material 9a of the brazing material layer 9, the upper surface 11 of the circuit layer 10 is filled. When brazing the lower surface 3 of the metal layer 1, it is possible to prevent the surplus brazing material 9 a of the brazing material layer 9 from creeping onto the upper surface 2 of the metal layer 1, and further to the upper surface 2 of the metal layer 1. It is possible to prevent the brazing material pool from being generated on the upper surface 2 of the metal layer 1 by the surplus brazing material 9a. Thereby, the favorable solderability of the upper surface 2 of the metal layer 1 can be maintained, and as a result, the semiconductor element 22 (heating element) can be soldered to the upper surface 2 of the metal layer 1 satisfactorily. Further, since the excess brazing material 9 a of the brazing material layer 9 is filled in the corner portion 8 as a fillet portion of the brazing material layer 9, the brazing strength between the upper surface 11 of the circuit layer 10 and the lower surface 3 of the metal layer 1. Is very expensive.

さらに、ろう材層９の余剰ろう材９ａが充填される場所は、金属層１の下面３の張出部６と回路層１０の外周側面１２との間の隅部８であるから、余剰ろう材９ａの充填場所を容易に形成することができる。   Furthermore, since the place where the surplus brazing material 9a of the brazing material layer 9 is filled is the corner 8 between the overhanging portion 6 of the lower surface 3 of the metal layer 1 and the outer peripheral side surface 12 of the circuit layer 10, surplus brazing. The filling place of the material 9a can be easily formed.

さらに、金属層１の上面２がＮｉ層１ａの上面（即ちＮｉ）で形成されているので、金属層１の上面２に半導体素子２２を良好にはんだ付することができる。   Furthermore, since the upper surface 2 of the metal layer 1 is formed by the upper surface (ie, Ni) of the Ni layer 1a, the semiconductor element 22 can be satisfactorily soldered to the upper surface 2 of the metal layer 1.

また、一般的にＮｉはＡｌと反応して金属間化合物を形成する。したがって、金属層１がＮｉ層１ａを含んでいると、Ｎｉ層１ａ中のＮｉがろう材層９のろう材中のＡｌと反応して金属間化合物を形成することによりろう材層９の余剰ろう材９ａが消費される。これにより、余剰ろう材９ａのしみ上がりを確実に防止できる。   In general, Ni reacts with Al to form an intermetallic compound. Accordingly, when the metal layer 1 includes the Ni layer 1a, Ni in the Ni layer 1a reacts with Al in the brazing material of the brazing material layer 9 to form an intermetallic compound, thereby surplus of the brazing material layer 9 The brazing material 9a is consumed. Thereby, it is possible to reliably prevent the excess brazing material 9a from spreading.

さらに、金属層１の下面３がＡｌ層１ｃの下面で形成されることにより、金属層１の下面３を回路層１０の上面１１に強固にろう付することができる。   Furthermore, the lower surface 3 of the metal layer 1 is formed by the lower surface of the Al layer 1 c, whereby the lower surface 3 of the metal layer 1 can be firmly brazed to the upper surface 11 of the circuit layer 10.

また、一般的にＴｉはＡｌと反応して金属間化合物を形成する。したがって、金属層１がＴｉ層１ｂを含んでいると、Ｔｉ層１ｂ中のＴｉがろう材層９のろう材中のＡｌと反応して金属間化合物を形成することによりろう材層９の余剰ろう材９ａが更に消費される。これにより、余剰ろう材９ａのしみ上がりを更に確実に防止できる。   In general, Ti reacts with Al to form an intermetallic compound. Therefore, if the metal layer 1 includes the Ti layer 1b, the Ti in the Ti layer 1b reacts with Al in the brazing material of the brazing material layer 9 to form an intermetallic compound, thereby surplus of the brazing material layer 9 The brazing material 9a is further consumed. Thereby, it is possible to more reliably prevent the excess brazing material 9a from spreading.

その上、Ｔｉ層１ｂがＮｉ層１ａとＡｌ層１ｃとの間に配置されるとともに、Ｎｉ層１ａとＴｉ層１ｂとＡｌ層１ｃとが積層状に接合一体化されている。そのため、冷熱サイクル試験などによって絶縁基板３０に生じた熱歪みは、Ｎｉ、Ｔｉ及びＡｌの線膨張係数差によって緩和される。これにより、絶縁基板３０に剥離や割れが生じるのを防止でき、したがって優れた強度的信頼性を有する絶縁基板３０を得ることができる。   In addition, the Ti layer 1b is disposed between the Ni layer 1a and the Al layer 1c, and the Ni layer 1a, the Ti layer 1b, and the Al layer 1c are joined and integrated in a laminated form. Therefore, the thermal strain generated in the insulating substrate 30 by the thermal cycle test or the like is alleviated by the difference in linear expansion coefficient between Ni, Ti and Al. Thereby, it is possible to prevent the insulating substrate 30 from being peeled off or cracked, and thus it is possible to obtain the insulating substrate 30 having excellent strength reliability.

本発明は、上記第１実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で様々に変更可能である。変更した幾つかの実施形態を以下に示す。   The present invention is not limited to the first embodiment and can be variously modified without departing from the gist of the present invention. Some modified embodiments are shown below.

図４は、本発明の第２実施形態に係る絶縁基板１３０に用いられるアルミニウム回路層１１０の平面図である。同図では、上記第１実施形態の絶縁基板３０と同等の構成要素にはその符号に１００を加算した符号が付されている。図４では、図２と同様に、金属層１０１は二点鎖線で図示されており、半導体素子１２２は一点鎖線で図示されている。さらに、金属層１０１の下面１０３の張出部１０６はクロスハッチングで図示されている。   FIG. 4 is a plan view of the aluminum circuit layer 110 used in the insulating substrate 130 according to the second embodiment of the present invention. In the figure, constituent elements equivalent to the insulating substrate 30 of the first embodiment are given reference numerals obtained by adding 100 to the reference numerals. In FIG. 4, as in FIG. 2, the metal layer 101 is illustrated by a two-dot chain line, and the semiconductor element 122 is illustrated by a one-dot chain line. Further, the overhanging portion 106 of the lower surface 103 of the metal layer 101 is illustrated by cross hatching.

図４に示すように、第２実施形態では、金属層１０１の下面１０３の外周縁１０３ａの一辺部だけがアルミニウム回路層１１０の上面１１１の外周縁１１１ａの一辺部の中間部に一致して沿う状態にして、回路層１１０の上面１１１に金属層１０１の下面がろう材層を介してろう付される。一方、金属層１０１の下面１０３の外周縁１０３ａの残りの三辺部は回路層１１０の上面１１１の外周縁１１１ａに一致しておらず外周縁１１１ａよりも外側に配置される。金属層１０１の下面１０３の張出部１０６は、金属層１０１の下面１０３の外周部の一部で形成されており、詳述すると金属層１０１の下面１０３の外周部における上述の残りの三辺部側の部分で形成されている。さらに、回路層１１０の上面１１１の四つの角部領域のうち二つの角部領域１１１ｂがそれぞれ金属層１０１の下面１０３で隠蔽さぜずに露出する。   As shown in FIG. 4, in the second embodiment, only one side portion of the outer peripheral edge 103 a of the lower surface 103 of the metal layer 101 coincides with an intermediate portion of one side portion of the outer peripheral edge 111 a of the upper surface 111 of the aluminum circuit layer 110. In this state, the lower surface of the metal layer 101 is brazed to the upper surface 111 of the circuit layer 110 via a brazing material layer. On the other hand, the remaining three sides of the outer peripheral edge 103a of the lower surface 103 of the metal layer 101 do not coincide with the outer peripheral edge 111a of the upper surface 111 of the circuit layer 110, and are arranged outside the outer peripheral edge 111a. The overhanging portion 106 of the lower surface 103 of the metal layer 101 is formed by a part of the outer peripheral portion of the lower surface 103 of the metal layer 101. More specifically, the remaining three sides described above in the outer peripheral portion of the lower surface 103 of the metal layer 101 are formed. It is formed by the part on the part side. Further, two corner regions 111 b of the four corner regions of the upper surface 111 of the circuit layer 110 are exposed without being concealed by the lower surface 103 of the metal layer 101.

本第２実施形態では、回路層１１０の上面１１１に金属層１０１の下面１０３をろう付するに際して、金属層１０１の下面１０３の外周縁１０３ａの一辺部を回路層１１０の上面１１１の外周縁１１１ａの一辺部の中間部に一致させて沿う状態にして金属層１０１の下面１０３を回路層１１０の上面１１１に配置する。これにより、回路層１１０の上面１１１に対する金属層１０１の下面１０３の位置が決定される。そのため、金属層１０１の下面１０３の位置の決定を容易に行うことができる。   In the second embodiment, when brazing the lower surface 103 of the metal layer 101 to the upper surface 111 of the circuit layer 110, one side of the outer peripheral edge 103 a of the lower surface 103 of the metal layer 101 is used as the outer peripheral edge 111 a of the upper surface 111 of the circuit layer 110. The lower surface 103 of the metal layer 101 is disposed on the upper surface 111 of the circuit layer 110 so as to be aligned with the middle portion of one side portion. Thereby, the position of the lower surface 103 of the metal layer 101 with respect to the upper surface 111 of the circuit layer 110 is determined. Therefore, the position of the lower surface 103 of the metal layer 101 can be easily determined.

図５は、本発明の第３実施形態に係る絶縁基板２３０に用いられるアルミニウム回路層２１０の平面図である。同図では、上記第１実施形態の絶縁基板３０と同等の構成要素にはその符号に２００を加算した符号が付されている。図５では、図２と同様に、金属層２０１は二点鎖線で図示されており、半導体素子２２２は一点鎖線で図示されている。さらに、金属層２０１の下面２０３の張出部２０６はクロスハッチングで図示されている。   FIG. 5 is a plan view of the aluminum circuit layer 210 used in the insulating substrate 230 according to the third embodiment of the present invention. In the figure, components equivalent to those of the insulating substrate 30 of the first embodiment are denoted by reference numerals obtained by adding 200 to the reference numerals. In FIG. 5, as in FIG. 2, the metal layer 201 is illustrated by a two-dot chain line, and the semiconductor element 222 is illustrated by a one-dot chain line. Further, the overhanging portion 206 of the lower surface 203 of the metal layer 201 is illustrated by cross hatching.

図５に示すように、本第３実施形態では、上記第２実施形態と同様に金属層２０１の下面２０３の外周縁２０３ａの一辺部だけがアルミニウム回路層２１０の上面２１１の外周縁２１１ａの一辺部の中間部に一致して沿う状態にして、回路層２１０の上面２１１に金属層２０１の下面２０３がろう材層を介してろう付される。一方、金属層２０１の下面２０３の外周縁２０３ａの残りの三辺部は、回路層２１０の上面２１１の外周縁２１１ａに対して部分的に外側へ張り出した波形状になっている。金属層２０１の下面２０３の張出部２０６は、金属層２０１の下面２０３の外周部の一部で形成されており、詳述すると金属層２０１の下面２０３の外周部における上述の残りの三辺部の部分的に張り出した部分で形成されている。さらに、回路層２１０の上面２１１の四つの角部領域２１１ｂがそれぞれ金属層２０１の下面２０３で隠蔽さぜずに露出する。   As shown in FIG. 5, in the third embodiment, only one side of the outer peripheral edge 203a of the lower surface 203 of the metal layer 201 is one side of the outer peripheral edge 211a of the upper surface 211 of the aluminum circuit layer 210, as in the second embodiment. The lower surface 203 of the metal layer 201 is brazed to the upper surface 211 of the circuit layer 210 through the brazing material layer so as to be in line with the middle portion of the circuit. On the other hand, the remaining three sides of the outer peripheral edge 203 a of the lower surface 203 of the metal layer 201 have a wave shape that partially protrudes outward with respect to the outer peripheral edge 211 a of the upper surface 211 of the circuit layer 210. The overhanging portion 206 of the lower surface 203 of the metal layer 201 is formed by a part of the outer peripheral portion of the lower surface 203 of the metal layer 201. More specifically, the remaining three sides described above in the outer peripheral portion of the lower surface 203 of the metal layer 201 are formed. It is formed by a part of the part protruding. Further, the four corner regions 211 b on the upper surface 211 of the circuit layer 210 are exposed without being concealed by the lower surface 203 of the metal layer 201.

本第３実施形態の絶縁基板２３０は上記第２実施形態の絶縁基板１３０と同様の利点がある。   The insulating substrate 230 of the third embodiment has the same advantages as the insulating substrate 130 of the second embodiment.

図６は、本発明の第４実施形態に係る絶縁基板３３０及び半導体モジュール３２２を説明する図である。同図では、上記第１実施形態の絶縁基板３０と同等の構成要素にはその符号に３００を加算した符号が付されている。本第４実施形態の構成を上記第１実施形態と異なる点を中心に以下に説明する。   FIG. 6 is a diagram illustrating an insulating substrate 330 and a semiconductor module 322 according to the fourth embodiment of the present invention. In the figure, components equivalent to those of the insulating substrate 30 of the first embodiment are denoted by reference numerals obtained by adding 300 to the reference numerals. The configuration of the fourth embodiment will be described below with a focus on differences from the first embodiment.

図６に示すように、本第４実施形態では、上記第１実施形態と同じく、金属層３０１の下面３０３の外周部がその全周に亘ってアルミニウム回路層３１０の外周側面３１２よりも外側に張り出している。すなわち、金属層３０１の下面３０３の張出部３０６は、金属層３０１の下面３０３における、回路層３１０の外周側面３１２よりも外側に張り出した外周部の全周で形成されている。   As shown in FIG. 6, in the fourth embodiment, as in the first embodiment, the outer peripheral portion of the lower surface 303 of the metal layer 301 is outside the outer peripheral side surface 312 of the aluminum circuit layer 310 over the entire periphery. It is overhanging. That is, the protruding portion 306 of the lower surface 303 of the metal layer 301 is formed on the entire periphery of the outer peripheral portion of the lower surface 303 of the metal layer 301 that protrudes outward from the outer peripheral side surface 312 of the circuit layer 310.

金属層３０１は剪断加工としての打ち抜き加工により製造されたものである。すなわち、打ち抜きパンチ及びダイを具備した打ち抜き加工装置（図示せず）を用いて金属層形成用素板（図示せず）を所定の打ち抜き方向に打ち抜き加工することにより、金属層３０１が製造されている。この打ち抜き加工の際に適用する打ち抜き方向は、打ち抜きパンチが金属層３０１の下面３０３側（即ち金属層３０１のろう付される面側）から上面３０２側（即ち金属層３０１のはんだ付される面側）へ進む方向に設定される。こうすることにより、金属層３０１の下面３０３の張出部３０６の外周縁３０３ａには下向きのバリ３０６ａが外周縁３０３ａの全周に亘って形成される。バリ３０６ａは、回路層３１０の上面２１１に当接しておらず回路層３１０の外周側面３１２の外側に配置されている。金属層３０１の下面３０３に対するバリ３０６ａの下方向への突出量は限定されるものではないが、特に０．０１〜１ｍｍであることが望ましい。   The metal layer 301 is manufactured by a punching process as a shearing process. That is, the metal layer 301 is manufactured by punching a metal layer forming base plate (not shown) in a predetermined punching direction using a punching device (not shown) equipped with a punch and die. Yes. The punching direction applied at the time of this punching is such that the punching punch is from the lower surface 303 side of the metal layer 301 (that is, the surface to which the metal layer 301 is brazed) to the upper surface 302 side (that is, the surface to which the metal layer 301 is soldered). Side). By doing so, downward burrs 306a are formed on the outer peripheral edge 303a of the protruding portion 306 of the lower surface 303 of the metal layer 301 over the entire periphery of the outer peripheral edge 303a. The burr 306 a is not in contact with the upper surface 211 of the circuit layer 310 and is disposed outside the outer peripheral side surface 312 of the circuit layer 310. The amount of downward protrusion of the burr 306a with respect to the lower surface 303 of the metal layer 301 is not limited, but is particularly preferably 0.01 to 1 mm.

本第４実施形態のその他の構成は上記第１実施形態と同じである。   Other configurations of the fourth embodiment are the same as those of the first embodiment.

本第４実施形態では、金属層３０１の下面３０３の張出部３０６の外周縁３０３ａに下向きのバリ３０６ａが形成されているので、回路層３１０の上面３１１に金属層３０１の下面３０３をろう付する際にろう材層３０９の余剰ろう材３０９ａのしみ上がりがバリ３０６ａで止められる。そのため、余剰ろう材３０９ａのしみ上がりを更に確実に防止することができる。   In the fourth embodiment, since the downward burr 306a is formed on the outer peripheral edge 303a of the protruding portion 306 of the lower surface 303 of the metal layer 301, the lower surface 303 of the metal layer 301 is brazed to the upper surface 311 of the circuit layer 310. At this time, the excess brazing material 309a of the brazing material layer 309 is stopped by the burr 306a. Therefore, it is possible to more reliably prevent the excess brazing material 309a from spreading.

しかも、金属層３０１が打ち抜き加工により製造されたものであり、バリ３０６ａが打ち抜き加工により発生したものであるから、金属層３０１を容易に製造できるしバリ３０６ａを確実に容易に形成できる。   In addition, since the metal layer 301 is manufactured by punching and the burr 306a is generated by punching, the metal layer 301 can be easily manufactured and the burr 306a can be easily and reliably formed.

図７は、本発明の第５実施形態に係る絶縁基板４３０及び半導体モジュール４３２を説明する図である。同図では、上記第１実施形態の絶縁基板３０と同等の構成要素にはその符号に４００を加算した符号が付されている。本第５実施形態の構成を上記第１及び第４実施形態と異なる点を中心に以下に説明する。   FIG. 7 is a diagram illustrating an insulating substrate 430 and a semiconductor module 432 according to the fifth embodiment of the present invention. In the figure, components equivalent to those of the insulating substrate 30 of the first embodiment are denoted by reference numerals obtained by adding 400 to the reference numerals. The configuration of the fifth embodiment will be described below with a focus on differences from the first and fourth embodiments.

図７に示すように、本第５実施形態では、上記第１実施形態と同じく、金属層４０１の下面４０３の外周部がその全周に亘ってアルミニウム回路層４１０の外周側面３１２よりも外側に張り出している。すなわち、金属層４０１の下面４０３の張出部４０６は、金属層４０１の下面４０３における、回路層４１０の外周側面４１２よりも外側に張り出した外周部の全周で形成されている。   As shown in FIG. 7, in the fifth embodiment, as in the first embodiment, the outer peripheral portion of the lower surface 403 of the metal layer 401 is outside the outer peripheral side surface 312 of the aluminum circuit layer 410 over the entire periphery. It is overhanging. That is, the protruding portion 406 of the lower surface 403 of the metal layer 401 is formed on the entire periphery of the outer peripheral portion of the lower surface 403 of the metal layer 401 that protrudes outward from the outer peripheral side surface 412 of the circuit layer 410.

金属層４０１は、上記第４実施形態と同様に打ち抜き加工により製造されたものである。   The metal layer 401 is manufactured by stamping as in the fourth embodiment.

金属層４０１の下面４０３の張出部４０６及びその上側全体は、垂れ下がり状に形成されている。金属層４０１の下面４０３に対する張出部４０６の最大垂れ下がり量は限定されるものではないが、特に０．０５〜０．５ｍｍであることが望ましい。   The overhanging portion 406 of the lower surface 403 of the metal layer 401 and the entire upper side thereof are formed in a hanging shape. Although the maximum amount of sag of the overhanging portion 406 with respect to the lower surface 403 of the metal layer 401 is not limited, it is particularly preferably 0.05 to 0.5 mm.

張出部４０６及びその上側全体を垂れ下がり状に形成する方法は限定されるものではないが、金属層４０１を製造した打ち抜き加工により垂れ下がり状に形成することが特に望ましい。こうすることにより、金属層４０１を容易に製造できるし、張出部４０６及びその上側全体を垂れ下がり状に容易に形成することができる。なお、打ち抜き加工により張出部４０６及びその上側全体を垂れ下がり状に形成するには、打ち抜きパンチとダイとの間のクリアランスの調節（例えばクリアランスを大きめに設定すること）などにより容易に行うことができる。   The method of forming the overhanging portion 406 and the entire upper side thereof in a hanging shape is not limited, but it is particularly desirable to form the hanging down shape by punching for manufacturing the metal layer 401. By doing so, the metal layer 401 can be easily manufactured, and the overhanging portion 406 and the entire upper side thereof can be easily formed in a hanging shape. In order to form the overhanging portion 406 and the entire upper side thereof in a drooping manner by punching, it can be easily performed by adjusting the clearance between the punch and the die (for example, setting the clearance larger). it can.

本第５実施形態のその他の構成は上記第１実施形態と同じである。   Other configurations of the fifth embodiment are the same as those of the first embodiment.

本第５実施形態では、金属層４０１の下面４０３の張出部４０６が垂れ下がり状に形成されているので、回路層４１０の上面４１１に金属層４０１の下面４０３をろう付する際にろう材層４０９の余剰ろう材４０９ａが金属層４０１の上面４０２にしみ上がりにくくなる。そのため、余剰ろう材４０９ａのしみ上がりを更に確実に防止することができる。   In the fifth embodiment, since the overhanging portion 406 of the lower surface 403 of the metal layer 401 is formed to hang down, the brazing material layer when the lower surface 403 of the metal layer 401 is brazed to the upper surface 411 of the circuit layer 410. The excess brazing material 409 a of 409 is less likely to ooze onto the upper surface 402 of the metal layer 401. Therefore, it is possible to more reliably prevent the excess brazing material 409a from spreading.

さらに、金属層４０１の下面４０３の張出部４０６だけではなく更に張出部４０６の上側全体も垂れ下がり状に形成されているので、次のような利点がある。すなわち、回路層４１０の上面４１１に金属層４０１の下面４０３をろう付する際には、一般的に、回路層４１０の上面４１１に金属層４０１の下面４０３が密着するように金属層４０１の上面４０２は押さえ治具により下方向に押さえられる。このとき、張出部４０６の上側全体が垂れ下がり状に形成されているから、押さえ治具と張出部４０６の上側全体との間に隙間が生じる。これにより、ろう材層４０９の余剰ろう材４０９ａが押さえ治具に付着して押さえ治具が金属層１にろう付されるのを確実に防止できる。   Furthermore, since not only the overhanging portion 406 of the lower surface 403 of the metal layer 401 but also the entire upper side of the overhanging portion 406 is formed in a hanging shape, there are the following advantages. That is, when the lower surface 403 of the metal layer 401 is brazed to the upper surface 411 of the circuit layer 410, the upper surface of the metal layer 401 is generally so that the lower surface 403 of the metal layer 401 is in close contact with the upper surface 411 of the circuit layer 410. 402 is pressed downward by a pressing jig. At this time, since the entire upper side of the overhanging portion 406 is formed to hang down, a gap is generated between the pressing jig and the entire upper side of the overhanging portion 406. Thereby, it is possible to reliably prevent the surplus brazing material 409a of the brazing material layer 409 from adhering to the pressing jig and brazing the pressing jig to the metal layer 1.

以上で本発明の幾つかの実施形態を説明したが、本発明はこれらの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で更に様々に変更可能である。   Although several embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and various modifications can be made without departing from the scope of the present invention.

例えば、本発明では、金属層の上面は上記実施形態のようにＮｉで形成されていることが特に望ましいが、その他にＣｕ等で形成されていても良い。   For example, in the present invention, the upper surface of the metal layer is particularly preferably formed of Ni as in the above embodiment, but may be formed of Cu or the like.

さらに、本発明は、上記第１〜第５実施形態で適用された技術的思想を２つ以上組み合わせても良い。   Furthermore, the present invention may combine two or more technical ideas applied in the first to fifth embodiments.

次に、本発明の具体的な実施例及び比較例を以下に示す。   Next, specific examples and comparative examples of the present invention are shown below.

＜実施例＞
図１〜３に示した上記第１実施形態の絶縁基板３０を製造するため、次のような金属層１及びアルミニウム回路層１０を準備した。 <Example>
In order to produce the insulating substrate 30 of the first embodiment shown in FIGS. 1 to 3, the following metal layer 1 and aluminum circuit layer 10 were prepared.

金属層１は、Ｎｉ層１ａとＴｉ層１ｂとＡｌ層１ｃとが積層状に接合一体化されて形成されたものであり、さらに、金属層１の下面３にろう材層９がクラッド圧延により接合されている。Ｎｉ層１ａはＪＩＳ（日本工業規格）１種の純ニッケル板で形成されたものであり、Ｎｉ層１ａの厚さは３０μｍである。Ｔｉ層１ｂはＪＩＳ１種の純チタン板で形成されたものであり、Ｔｉ層１ｂの厚さは２０μｍである。Ａｌ層１ｃはＡ３００３のアルミニウム板で形成されたものであり、Ａｌ層１ｃの厚さは１００μｍである。したがって、金属層１の厚さは１５０μｍである。ろう材層９のろう材はＡｌ−Ｓｉろう材であり、ろう材層９の厚さは２０μｍである。金属層１の下面３の縦及び横の寸法はそれぞれ３０．５ｍｍである。   The metal layer 1 is formed by joining and integrating a Ni layer 1a, a Ti layer 1b, and an Al layer 1c in a laminated manner. Further, a brazing filler metal layer 9 is formed on the lower surface 3 of the metal layer 1 by clad rolling. It is joined. The Ni layer 1a is formed of a JIS (Japanese Industrial Standard) type pure nickel plate, and the thickness of the Ni layer 1a is 30 μm. The Ti layer 1b is formed of a JIS type 1 pure titanium plate, and the thickness of the Ti layer 1b is 20 μm. The Al layer 1c is formed of an A3003 aluminum plate, and the thickness of the Al layer 1c is 100 μm. Therefore, the thickness of the metal layer 1 is 150 μm. The brazing material of the brazing material layer 9 is an Al—Si brazing material, and the thickness of the brazing material layer 9 is 20 μm. The vertical and horizontal dimensions of the lower surface 3 of the metal layer 1 are 30.5 mm, respectively.

アルミニウム回路層１０は、純度が９９．９９％の高純度アルミニウム板で形成されている。回路層１０の厚さは６００μｍである。回路層１０の上面１１の縦及び横の寸法はそれぞれ３０ｍｍである。   The aluminum circuit layer 10 is formed of a high-purity aluminum plate having a purity of 99.99%. The thickness of the circuit layer 10 is 600 μm. The vertical and horizontal dimensions of the upper surface 11 of the circuit layer 10 are each 30 mm.

次いで、金属層１の下面３を回路層１０の上面１１にろう材層９を介して真空ろう付によってろう付した。金属層１の下面３の張出部６は、金属層１の下面３における、回路層１０の外周側面１２よりも外側に張り出した外周部の全周で形成されており、その幅は０．２５ｍｍである。また、このろう付工程で適用したろう付の条件は、真空度１×１０−４Ｐａ、ろう付温度６００℃、その保持時間１０ｍｉｎである。 Next, the lower surface 3 of the metal layer 1 was brazed to the upper surface 11 of the circuit layer 10 via the brazing material layer 9 by vacuum brazing. The protruding portion 6 of the lower surface 3 of the metal layer 1 is formed on the entire periphery of the outer peripheral portion of the lower surface 3 of the metal layer 1 that protrudes outward from the outer peripheral side surface 12 of the circuit layer 10. 25 mm. The brazing conditions applied in this brazing step are a vacuum degree of 1 × 10 −4 Pa, a brazing temperature of 600 ° C., and a holding time of 10 min.

そして、回路層１０と金属層１を目視及びマイクロスコープもしくは実体顕微鏡にて観察した。その結果、ろう材層９の余剰ろう材９ａが金属層１の下面３の張出部６と回路層１０の外周側面１２との間の隅部８に外周側面１２の全周に亘って充填されていた。さらに、余剰ろう材９ａは金属層１の上面２に殆どしみ上がっておらず、更に、金属層１の上面２にろう材溜まりは発生していなかった。したがって、金属層１の上面２は良好なはんだ付性を維持していることを確認し得た。   And the circuit layer 10 and the metal layer 1 were observed visually and with the microscope or the stereomicroscope. As a result, the excess brazing filler metal 9 a of the brazing filler metal layer 9 fills the corner 8 between the overhanging portion 6 of the lower surface 3 of the metal layer 1 and the outer peripheral side surface 12 of the circuit layer 10 over the entire circumference of the outer peripheral side surface 12. It had been. Further, the surplus brazing material 9 a hardly oozes up to the upper surface 2 of the metal layer 1, and no brazing material pool was generated on the upper surface 2 of the metal layer 1. Therefore, it was confirmed that the upper surface 2 of the metal layer 1 maintained good solderability.

＜比較例＞
金属層の下面の外周縁形状をアルミニウム回路層の上面の外周縁形状と同じ形状にするとともに、更に、金属層の下面の縦及び横の寸法を回路層の上面の縦及び横の寸法とそれぞれ等しく設定した。そして、金属層の下面の外周縁を回路層の上面の外周縁に全部一致させた状態にして回路層の上面に金属層の下面をろう材層を介して真空ろう付によってろう付した。その際のろう付条件は実施例１と同じである。 <Comparative example>
The outer peripheral shape of the lower surface of the metal layer is made the same shape as the outer peripheral shape of the upper surface of the aluminum circuit layer, and the vertical and horizontal dimensions of the lower surface of the metal layer are set to the vertical and horizontal dimensions of the upper surface of the circuit layer, respectively. Set equal. Then, the outer peripheral edge of the lower surface of the metal layer was made to coincide with the outer peripheral edge of the upper surface of the circuit layer, and the lower surface of the metal layer was brazed to the upper surface of the circuit layer by vacuum brazing via the brazing material layer. The brazing conditions at that time are the same as those in Example 1.

そして、回路層と金属層を目視及びマイクロスコープもしくは実体顕微鏡にて観察した。その結果、ろう材層の余剰ろう材が金属層の上面にしみ上がっており、更に、金属層の上面にろう材溜まりが発生していた。したがって、金属層の上面のはんだ付性が悪くなっていることを確認し得た。   And the circuit layer and the metal layer were observed visually and with a microscope or a stereomicroscope. As a result, surplus brazing material in the brazing material layer oozes up to the upper surface of the metal layer, and further, brazing material pooling occurs on the upper surface of the metal layer. Therefore, it was confirmed that the solderability of the upper surface of the metal layer was deteriorated.

本発明は、発熱体（例：半導体素子）がはんだ付される面を有する絶縁基板、絶縁基板を具備する放熱装置、絶縁基板を具備する半導体モジュール、絶縁基板の製造方法、放熱装置の製造方法、及び、半導体モジュールの製造方法に利用可能である。   The present invention relates to an insulating substrate having a surface to which a heating element (eg, semiconductor element) is soldered, a heat dissipation device including the insulating substrate, a semiconductor module including the insulating substrate, a method for manufacturing the insulating substrate, and a method for manufacturing the heat dissipation device. And can be used in a method for manufacturing a semiconductor module.

１：金属層
１ａ：Ｎｉ層
１ｂ：Ｔｉ層
１ｃ：Ａｌ層
２：金属層の上面
３：金属層の下面
６：金属層の下面の張出部
８：隅部
９：ろう材層
９ａ：余剰ろう材
１０：アルミニウム回路層
１１：回路層の上面
１２：回路層の外周側面
１７：絶縁層
２０：放熱器
２２：半導体素子（発熱体）
３０：絶縁基板
３１：放熱装置
３２：半導体モジュール 1: Metal layer 1a: Ni layer 1b: Ti layer 1c: Al layer 2: Upper surface of metal layer 3: Lower surface of metal layer 6: Overhanging portion of lower surface of metal layer 8: Corner portion 9: Brazing material layer 9a: Surplus Brazing material 10: Aluminum circuit layer 11: Upper surface 12 of circuit layer: Peripheral side surface 17 of circuit layer: Insulating layer 20: Heat radiator 22: Semiconductor element (heating element)
30: Insulating substrate 31: Heat dissipation device 32: Semiconductor module

Claims (22)

絶縁層の上面に積層されたアルミニウム回路層の上面に、前記回路層に対して積層状に配置された金属層の下面がろう材層を介してろう付されており、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記金属層の下面は、前記回路層の外周側面よりも外側に張り出した張出部を備えており、
前記金属層の下面の前記張出部の外周縁に下向きのバリが形成されており、
前記金属層の下面の前記張出部と前記回路層の外周側面との間の隅部に前記ろう材層の余剰ろう材が充填されていることを特徴とする絶縁基板。 The upper surface of the aluminum circuit layer laminated on the upper surface of the insulating layer is brazed to the lower surface of the metal layer arranged in a laminated form with respect to the circuit layer via a brazing material layer,
The upper surface of the metal layer has better solderability than the upper surface of the circuit layer, and the heating element is soldered.
The lower surface of the metal layer includes an overhanging portion that protrudes outward from the outer peripheral side surface of the circuit layer,
Downward burrs are formed on the outer peripheral edge of the overhanging portion of the lower surface of the metal layer,
An insulating substrate, wherein an excess brazing material of the brazing material layer is filled in a corner portion between the projecting portion of the lower surface of the metal layer and an outer peripheral side surface of the circuit layer. 前記金属層は打ち抜き加工により製造されたものであり、
前記バリは前記打ち抜き加工により発生したものである請求項１記載の絶縁基板。 The metal layer is manufactured by stamping,
The burr insulating substrate of claim 1, wherein those generated by the stamping. 絶縁層の上面に積層されたアルミニウム回路層の上面に、前記回路層に対して積層状に配置された金属層の下面がろう材層を介してろう付されており、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記金属層の下面は、前記回路層の外周側面よりも外側に張り出した張出部を備えており、
前記金属層の下面の前記張出部は垂れ下がり状に形成されており、
前記金属層の下面の前記張出部と前記回路層の外周側面との間の隅部に前記ろう材層の余剰ろう材が充填されていることを特徴とする絶縁基板。 The upper surface of the aluminum circuit layer laminated on the upper surface of the insulating layer is brazed to the lower surface of the metal layer arranged in a laminated form with respect to the circuit layer via a brazing material layer,
The upper surface of the metal layer has better solderability than the upper surface of the circuit layer, and the heating element is soldered.
The lower surface of the metal layer includes an overhanging portion that protrudes outward from the outer peripheral side surface of the circuit layer,
The overhanging portion of the lower surface of the metal layer is formed in a hanging shape,
An insulating substrate, wherein an excess brazing material of the brazing material layer is filled in a corner portion between the projecting portion of the lower surface of the metal layer and an outer peripheral side surface of the circuit layer. 前記金属層は打ち抜き加工により製造されたものであり、
前記金属層の下面の前記張出部は前記打ち抜き加工により垂れ下がり状に形成されたものである請求項３記載の絶縁基板。 The metal layer is manufactured by stamping,
Insulating substrate according to claim 3, wherein the said projecting portion of the lower surface and is formed to shape hanging by the stamping of the metal layer. 前記金属層の下面の外周縁が前記回路層の上面の外周縁に部分的に一致して沿う状態にして、前記回路層の上面に前記金属層の下面が前記ろう材層を介してろう付されている請求項１〜４のいずれかに記載の絶縁基板。 With the outer peripheral edge of the lower surface of the metal layer partially aligned with the outer peripheral edge of the upper surface of the circuit layer, the lower surface of the metal layer is brazed to the upper surface of the circuit layer via the brazing material layer. The insulating substrate according to any one of claims 1 to 4 . 絶縁層の上面に積層されたアルミニウム回路層の上面に、前記回路層に対して積層状に配置された金属層の下面が、前記金属層の下面の外周縁が前記回路層の上面の外周縁に部分的に一致して沿う状態にして、ろう材層を介してろう付されており、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記金属層の下面は、前記回路層の外周側面よりも外側に張り出した張出部を備えており、
前記金属層の下面の前記張出部と前記回路層の外周側面との間の隅部に前記ろう材層の余剰ろう材が充填されていることを特徴とする絶縁基板。 On the upper surface of the aluminum circuit layer laminated on the upper surface of the insulating layer, the lower surface of the metal layer arranged in a stacked manner with respect to the circuit layer is the outer periphery of the lower surface of the metal layer, and the outer periphery of the upper surface of the circuit layer Are partially braced along and brazed via a brazing material layer,
The upper surface of the metal layer has better solderability than the upper surface of the circuit layer, and the heating element is soldered.
The lower surface of the metal layer includes an overhanging portion that protrudes outward from the outer peripheral side surface of the circuit layer,
An insulating substrate, wherein an excess brazing material of the brazing material layer is filled in a corner portion between the projecting portion of the lower surface of the metal layer and an outer peripheral side surface of the circuit layer. 前記金属層はＮｉ層を含むとともに、前記金属層の上面が前記Ｎｉ層の上面で形成されている請求項１〜６のいずれかに記載の絶縁基板。   The insulating substrate according to claim 1, wherein the metal layer includes a Ni layer, and an upper surface of the metal layer is formed on an upper surface of the Ni layer. 前記金属層はＡｌ層を含むとともに、前記金属層の下面が前記Ａｌ層の下面で形成されている請求項７記載の絶縁基板。   The insulating substrate according to claim 7, wherein the metal layer includes an Al layer, and a lower surface of the metal layer is formed by a lower surface of the Al layer. 前記金属層は、前記Ｎｉ層と前記Ａｌ層との間に配置されたＴｉ層を含むとともに、前記Ｎｉ層と前記Ｔｉ層と前記Ａｌ層とが積層状に接合一体化されたものである請求項８記載の絶縁基板。   The metal layer includes a Ti layer disposed between the Ni layer and the Al layer, and the Ni layer, the Ti layer, and the Al layer are bonded and integrated in a stacked manner. Item 9. The insulating substrate according to Item 8. 請求項１〜９のいずれかに記載の絶縁基板と、
前記絶縁基板の下面側に配置された放熱器と、を具備していることを特徴とする放熱装置。 An insulating substrate according to any one of claims 1 to 9,
And a radiator disposed on the lower surface side of the insulating substrate. 請求項１〜９のいずれかに記載の絶縁基板と、
前記絶縁基板の下面側に配置された放熱器と、
前記絶縁基板の金属層の上面にはんだ付された発熱体としての半導体素子と、を具備していることを特徴とする半導体モジュール。 An insulating substrate according to any one of claims 1 to 9,
A radiator disposed on the lower surface side of the insulating substrate;
And a semiconductor element as a heating element soldered to the upper surface of the metal layer of the insulating substrate. アルミニウム回路層の上面に、前記回路層に対して積層状に配置される金属層の下面をろう材層を介してろう付するろう付工程を含んでおり、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記金属層の下面は、前記回路層の外周側面よりも外側に張り出す張出部を備えており、
前記金属層の下面の前記張出部の外周縁に下向きのバリが形成されており、
前記ろう付工程では、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付することにより、前記金属層の下面の前記張出部と前記回路層の外周側面との間の隅部に前記ろう材層の余剰ろう材を充填することを特徴とする絶縁基板の製造方法。 A brazing step of brazing the lower surface of the metal layer disposed in a stacked manner with respect to the circuit layer on the upper surface of the aluminum circuit layer via a brazing material layer;
The upper surface of the metal layer has better solderability than the upper surface of the circuit layer, and the heating element is soldered.
The lower surface of the metal layer includes a projecting portion that projects outward from the outer peripheral side surface of the circuit layer,
Downward burrs are formed on the outer peripheral edge of the overhanging portion of the lower surface of the metal layer,
In the brazing step, the lower surface of the metal layer is brazed to the upper surface of the circuit layer via the brazing material layer, so that the protruding portion of the lower surface of the metal layer and the outer peripheral side surface of the circuit layer are A method for manufacturing an insulating substrate, comprising: filling a surplus brazing material of the brazing material layer in the corners between them. 前記金属層は打ち抜き加工により製造されたものであり、
前記バリは前記打ち抜き加工により形成されたものである請求項１２記載の絶縁基板の製造方法。 The metal layer is manufactured by stamping,
The method of manufacturing an insulating substrate according to claim 12, wherein the burr is formed by the punching process. アルミニウム回路層の上面に、前記回路層に対して積層状に配置される金属層の下面をろう材層を介してろう付するろう付工程を含んでおり、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記金属層の下面は、前記回路層の外周側面よりも外側に張り出す張出部を備えており、
前記金属層の下面の前記張出部は垂れ下がり状に形成されており、
前記ろう付工程では、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付することにより、前記金属層の下面の前記張出部と前記回路層の外周側面との間の隅部に前記ろう材層の余剰ろう材を充填することを特徴とする絶縁基板の製造方法。 A brazing step of brazing the lower surface of the metal layer disposed in a stacked manner with respect to the circuit layer on the upper surface of the aluminum circuit layer via a brazing material layer;
The upper surface of the metal layer has better solderability than the upper surface of the circuit layer, and the heating element is soldered.
The lower surface of the metal layer includes a projecting portion that projects outward from the outer peripheral side surface of the circuit layer,
The overhanging portion of the lower surface of the metal layer is formed in a hanging shape,
In the brazing step, the lower surface of the metal layer is brazed to the upper surface of the circuit layer via the brazing material layer, so that the protruding portion of the lower surface of the metal layer and the outer peripheral side surface of the circuit layer are A method for manufacturing an insulating substrate, comprising: filling a surplus brazing material of the brazing material layer in the corners between them. 前記金属層は打ち抜き加工により製造されたものであり、
前記金属層の下面の前記張出部は前記打ち抜き加工により垂れ下がり状に形成されたものである請求項１４記載の絶縁基板の製造方法。 The metal layer is manufactured by stamping,
The method of manufacturing an insulating substrate according to claim 14 , wherein the projecting portion on the lower surface of the metal layer is formed in a hanging shape by the punching process. 前記ろう付工程では、前記金属層の下面の外周縁が前記回路層の上面の外周縁に部分的に一致して沿う状態にして、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付する請求項１２〜１５のいずれかに記載の絶縁基板の製造方法。 In the brazing step, the outer peripheral edge of the lower surface of the metal layer is aligned along the outer peripheral edge of the upper surface of the circuit layer, and the lower surface of the metal layer is placed on the upper surface of the circuit layer. insulating substrate manufacturing method according to any one of claims 12 to 15 for brazing through the layer. アルミニウム回路層の上面に、前記回路層に対して積層状に配置される金属層の下面を、前記金属層の下面の外周縁が前記回路層の上面の外周縁に部分的に一致して沿う状態にして、ろう材層を介してろう付するろう付工程を含んでおり、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記金属層の下面は、前記回路層の外周側面よりも外側に張り出す張出部を備えており、
前記ろう付工程では、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付することにより、前記金属層の下面の前記張出部と前記回路層の外周側面との間の隅部に前記ろう材層の余剰ろう材を充填することを特徴とする絶縁基板の製造方法。 The lower surface of the metal layer disposed in a stacked manner with respect to the circuit layer is disposed on the upper surface of the aluminum circuit layer, and the outer peripheral edge of the lower surface of the metal layer is partially aligned with the outer peripheral edge of the upper surface of the circuit layer. Including a brazing step of brazing through a brazing material layer in a state ;
The upper surface of the metal layer has better solderability than the upper surface of the circuit layer, and the heating element is soldered.
The lower surface of the metal layer includes a projecting portion that projects outward from the outer peripheral side surface of the circuit layer,
In the brazing step, the lower surface of the metal layer is brazed to the upper surface of the circuit layer via the brazing material layer, so that the protruding portion of the lower surface of the metal layer and the outer peripheral side surface of the circuit layer are A method for manufacturing an insulating substrate, comprising: filling a surplus brazing material of the brazing material layer in the corners between them. 前記金属層はＮｉ層を含むとともに、前記金属層の上面が前記Ｎｉ層の上面で形成されている請求項１２〜１７のいずれかに記載の絶縁基板の製造方法。   The method for manufacturing an insulating substrate according to claim 12, wherein the metal layer includes a Ni layer, and an upper surface of the metal layer is formed on an upper surface of the Ni layer. 前記金属層はＡｌ層を含むとともに、前記金属層の下面が前記Ａｌ層の下面で形成されている請求項１８記載の絶縁基板の製造方法。   The method for manufacturing an insulating substrate according to claim 18, wherein the metal layer includes an Al layer, and a lower surface of the metal layer is formed by a lower surface of the Al layer. 前記金属層は、前記Ｎｉ層と前記Ａｌ層との間に配置されたＴｉ層を含むとともに、前記Ｎｉ層と前記Ｔｉ層と前記Ａｌ層とが積層状に接合一体化されたものである請求項１９記載の絶縁基板の製造方法。   The metal layer includes a Ti layer disposed between the Ni layer and the Al layer, and the Ni layer, the Ti layer, and the Al layer are bonded and integrated in a stacked manner. Item 20. A method for manufacturing an insulating substrate according to Item 19. 請求項１〜９のいずれかに記載の絶縁基板の下面に放熱器を固定することを特徴とする放熱装置の製造方法。   A method of manufacturing a heat dissipation device, comprising fixing a heatsink to the lower surface of the insulating substrate according to claim 1. 請求項１〜９のいずれかに記載の絶縁基板の下面に放熱器を固定するとともに、
前記絶縁基板の金属層の上面に発熱体としての半導体素子をはんだ付することを特徴とする半導体モジュールの製造方法。 While fixing a radiator to the lower surface of the insulating substrate according to any one of claims 1 to 9,
A method of manufacturing a semiconductor module, comprising: soldering a semiconductor element as a heating element to an upper surface of a metal layer of the insulating substrate.
JP2013031088A 2013-02-20 2013-02-20 Insulating substrate Expired - Fee Related JP6118583B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013031088A JP6118583B2 (en) 2013-02-20 2013-02-20 Insulating substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013031088A JP6118583B2 (en) 2013-02-20 2013-02-20 Insulating substrate

Publications (2)

Publication Number Publication Date
JP2014160764A JP2014160764A (en) 2014-09-04
JP6118583B2 true JP6118583B2 (en) 2017-04-19

Family

ID=51612255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013031088A Expired - Fee Related JP6118583B2 (en) 2013-02-20 2013-02-20 Insulating substrate

Country Status (1)

Country Link
JP (1) JP6118583B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6137267B2 (en) 2015-10-08 2017-05-31 三菱マテリアル株式会社 Power module substrate with heat sink and power module
JP6846879B2 (en) 2016-06-07 2021-03-24 昭和電工株式会社 How to make a heat sink

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5705506B2 (en) * 2010-11-08 2015-04-22 昭和電工株式会社 Clad material for insulating substrate
JP5860599B2 (en) * 2011-03-01 2016-02-16 昭和電工株式会社 Insulated circuit board, power module base and method of manufacturing the same
JP2014112572A (en) * 2011-03-29 2014-06-19 Panasonic Corp Semiconductor device

Also Published As

Publication number Publication date
JP2014160764A (en) 2014-09-04

Similar Documents

Publication Publication Date Title
JP4617209B2 (en) Heat dissipation device
KR101188150B1 (en) Cooling device
TWI690041B (en) Substrate for power module with heat sink and power module
JP5125241B2 (en) Power module substrate manufacturing method
JP5957862B2 (en) Power module substrate
KR102387210B1 (en) Board and power module for power module with heat sink
EP2654079A2 (en) Heat dissipation device and method for manufacturing the same
JP2022000871A (en) Electrical circuit board and power module
JP5989465B2 (en) Insulating substrate manufacturing method
US11322424B2 (en) Insulation circuit board with heat sink
JP2007053349A (en) Insulating substrate and manufacturing method thereof as well as power module and substrate thereof
JP5914968B2 (en) Power module substrate with heat sink and manufacturing method thereof
JP6050140B2 (en) Insulating substrate
JP6681660B2 (en) Substrate for power module with heat sink and power module
JP6118583B2 (en) Insulating substrate
JP6503796B2 (en) Power module substrate with heat sink and power module
JP2016012612A (en) Base plate for power module with heat sink, manufacturing method and power module
JP2008306134A (en) Semiconductor module
JP2012191004A (en) Manufacturing method of substrate for power module and substrate for power module
JP6422726B2 (en) Heat sink with circuit board and manufacturing method thereof
JP6139331B2 (en) Power module
JP2018006377A (en) Composite substrate, electronic device, and electronic module
JP2012222324A (en) Semiconductor device
JP2015164167A (en) Circuit board, manufacturing method of the same and electronic device
JP2013211288A (en) Manufacturing method of substrate for power module with heat sink

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170327

R150 Certificate of patent or registration of utility model

Ref document number: 6118583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees