JP5125241B2 - Power module substrate manufacturing method - Google Patents

Power module substrate manufacturing method Download PDF

Info

Publication number
JP5125241B2
JP5125241B2 JP2007155403A JP2007155403A JP5125241B2 JP 5125241 B2 JP5125241 B2 JP 5125241B2 JP 2007155403 A JP2007155403 A JP 2007155403A JP 2007155403 A JP2007155403 A JP 2007155403A JP 5125241 B2 JP5125241 B2 JP 5125241B2
Authority
JP
Japan
Prior art keywords
brazing material
ceramic substrate
metal
power module
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007155403A
Other languages
Japanese (ja)
Other versions
JP2008311294A (en
Inventor
慎介 青木
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2007155403A priority Critical patent/JP5125241B2/en
Publication of JP2008311294A publication Critical patent/JP2008311294A/en
Application granted granted Critical
Publication of JP5125241B2 publication Critical patent/JP5125241B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Description

本発明は、例えば半導体チップなどの電子部品が実装されるパワーモジュール用基板の製造方法に関する。   The present invention relates to a method for manufacturing a power module substrate on which an electronic component such as a semiconductor chip is mounted.

この種のパワーモジュールは、一般にＡｌＮ（窒化アルミニウム）やＡｌ２Ｏ３（アルミナ）、Ｓｉ３Ｎ４（窒化シリコン）、ＳｉＣ（シリコンカーバイド）などで形成されたセラミックス基板の上面に配置された回路層と下面に配置された金属層とを有するパワーモジュール用基板と、回路層上に搭載された発熱体である半導体チップと、金属層の下面に配設されたヒートシンクとを備えている（例えば、特許文献１参照）。そして、半導体チップで発生した熱を、金属層を介してヒートシンク中の冷却水へ放散させる構成となっている。
ここで、パワーモジュール用基板は、回路層や金属層が純アルミニウムやアルミニウム合金などで形成された板状の金属母材を打ち抜くことによって形成されており、回路層や金属層をセラミックス基板の表面にロウ付けまたはハンダ付けして接合することで製造されている。
特開２００２−９２１２号公報 This type of power module is generally a circuit disposed on the upper surface of a ceramic substrate formed of AlN (aluminum nitride), Al 2 O 3 (alumina), Si 3 N 4 (silicon nitride), SiC (silicon carbide), or the like. A power module substrate having a layer and a metal layer disposed on the lower surface, a semiconductor chip as a heating element mounted on the circuit layer, and a heat sink disposed on the lower surface of the metal layer (for example, , See Patent Document 1). The heat generated in the semiconductor chip is dissipated into the cooling water in the heat sink via the metal layer.
Here, the power module substrate is formed by punching a plate-shaped metal base material in which a circuit layer or a metal layer is formed of pure aluminum or an aluminum alloy, and the circuit layer or the metal layer is formed on the surface of the ceramic substrate. It is manufactured by joining by brazing or soldering.
Japanese Patent Laid-Open No. 2002-9212

しかしながら、上記従来のパワーモジュール用基板の製造方法には、以下の課題が残されている。すなわち、金属母材を打ち抜くことによって形成された回路層や金属層の外縁部には、打抜加工により外縁端に向かうにしたがって反り上がるバリが形成される。そして、このバリの先端がセラミックス基板と対向するように回路層や金属層を接合しているため、接合時にロウ材が回路層や金属層の外面に回り込んでしまう。そのため、外面に回り込んだロウ材によりワイヤボンディング時のワイヤの接着性が低下するという問題がある。また、バリの先端がセラミックス基板と対向することにより、回路層や金属層の外縁部とセラミックス基板との間におけるロウ材層が薄くなり、回路層や金属層の外縁部におけるセラミックス基板との接合性が低下するという問題がある。   However, the following problems remain in the conventional method for manufacturing a power module substrate. That is, burrs that warp toward the outer edge by the punching process are formed on the outer edge portion of the circuit layer and the metal layer formed by punching the metal base material. And since the circuit layer and the metal layer are joined so that the tip of this burr faces the ceramic substrate, the brazing material wraps around the outer surface of the circuit layer and the metal layer at the time of joining. For this reason, there is a problem that the adhesiveness of the wire at the time of wire bonding is lowered by the brazing material that wraps around the outer surface. In addition, since the tip of the burr faces the ceramic substrate, the brazing material layer between the outer edge of the circuit layer or metal layer and the ceramic substrate becomes thin, and the bonding to the ceramic substrate at the outer edge of the circuit layer or metal layer There is a problem that the performance is lowered.

本発明は、前述の課題に鑑みてなされたもので、ロウ材の回り込みの発生を抑制すると共に接合性を向上させたパワーモジュール用基板の製造方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a method for manufacturing a power module substrate that suppresses the occurrence of brazing material and improves the bondability.

本発明は、上記のような課題を解決するために以下のような手段を採用した。すなわち、本発明のパワーモジュール用基板の製造方法は、セラミックス基板の表面に板状の金属部材がロウ付け接合されたパワーモジュール用基板の製造方法において、前記金属母材の表面にロウ材箔を設け、該ロウ材箔と前記金属母材とを、前記ロウ材箔が設けられた表面側から打ち抜き、外縁部に外縁端に向かうにしたがって反り上がる反上部を有する金属部材を形成する打抜工程と、前記金属部材の表面に設けられた前記ロウ材箔を剥離し、前記金属部材の他方の面に貼り合わせ、前記反上部が前記セラミックス基板から離間する方向に向けて反り上がるように前記金属部材を前記セラミックス基板上に配置し、前記金属部材と前記セラミックス基板とをロウ付け接合する接合工程とを備えることを特徴とする。
The present invention employs the following means in order to solve the above problems. That is, the method for manufacturing a power module substrate of the present invention is a method for manufacturing a power module substrate in which a plate-like metal member is brazed and bonded to the surface of a ceramic substrate, and a brazing material foil is applied to the surface of the metal base material. A punching step of forming the brazing material foil and the metal base material from the surface side on which the brazing material foil is provided , and forming a metal member having an upper portion that warps toward the outer edge at the outer edge portion And peeling off the brazing material foil provided on the surface of the metal member, bonding it to the other surface of the metal member, and bending the metal so that the anti-upper portion warps in a direction away from the ceramic substrate. A member is disposed on the ceramic substrate, and a joining step of brazing and joining the metal member and the ceramic substrate is provided.

この発明によれば、反上部がセラミックス基板に対する離間方向で反り上がるように金属部材とセラミックス基板とを接合することで、金属部材の外面にロウ材が回り込むことを抑制できる。すなわち、反上部の反り上がり方向がセラミックス基板から離間する方向となっているので、ロウ材は金属部材の側面を介して反上部を越えなければ金属部材のうちセラミックス基板から離間する側の面に到達しない。したがって、金属部材の外面にロウ材が回り込みにくくなり、ワイヤボンディング時のワイヤの接着性を向上させることができる。
また、金属部材の外縁部においてセラミックス基板との間に十分な厚さのロウ材層を形成できるため、金属部材とセラミックス基板との接合性が向上する。これにより、金属部材に温度変化に起因した応力が作用しても、この応力を吸収できる。したがって、長寿命化が図れる。 According to this invention, it can suppress that a brazing material wraps around the outer surface of a metal member by joining a metal member and a ceramic substrate so that an anti-upper part may warp in the separation direction with respect to a ceramic substrate. That is, the warping direction of the upper part is a direction away from the ceramic substrate, so that the brazing material does not exceed the upper part through the side surface of the metal member, and the metal member is on the surface of the metal member on the side away from the ceramic substrate. Not reach. Therefore, it is difficult for the brazing material to go around the outer surface of the metal member, and the adhesion of the wire during wire bonding can be improved.
In addition, since a brazing material layer having a sufficient thickness can be formed between the outer edge of the metal member and the ceramic substrate, the bondability between the metal member and the ceramic substrate is improved. Thereby, even if the stress resulting from a temperature change acts on a metal member, this stress can be absorbed. Therefore, the life can be extended.

また、本発明のパワーモジュール用基板の製造方法は、前記打抜工程で、前記金属母材の表面にロウ材箔を設け、該ロウ材箔を前記金属母材と共に打ち抜くこととしているので、金属部材と同時にこの金属部材と同様の外形を有するロウ材箔を形成できるため、製造工程の簡略化が図れる。 A method of manufacturing a power module substrate of the present invention, in about the punching抜工, the brazing material foil provided on the surface of the metal matrix, since the brazing material foil is set to be punched together with the metal matrix, the metal Since the brazing material foil having the same external shape as the metal member can be formed simultaneously with the member, the manufacturing process can be simplified.

この発明にかかるパワーモジュール用基板の製造方法によれば、ロウ材が金属部材のうちセラミックス基板から離間する側の面にロウ材が回り込みにくくなるので、ワイヤの接着性が向上する。また、金属部材とセラミックス基板との接合性が向上するので、長寿命化が図れる。   According to the method for manufacturing a power module substrate according to the present invention, the brazing material is unlikely to go around the surface of the metal member on the side away from the ceramic substrate, so that the adhesion of the wire is improved. In addition, since the bondability between the metal member and the ceramic substrate is improved, the life can be extended.

以下、本発明によるパワーモジュール用基板の製造方法の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。   Hereinafter, an embodiment of a method for manufacturing a power module substrate according to the present invention will be described with reference to the drawings. In each drawing used in the following description, the scale is appropriately changed to make each member a recognizable size.

まず、本実施形態におけるパワーモジュール用基板の製造方法により製造されるパワーモジュール用基板について説明する。
本実施形態におけるパワーモジュール用基板１は、図１に示すように、セラミックス基板１１と、セラミックス基板１１の下面に配置された金属層（金属部材）１２と、セラミックス基板１１の上面に配置された複数の回路層（金属部材）１３とを備えている。
セラミックス基板１１は、例えばＡｌＮやＡｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣなどの板状のセラミックス材料によって構成されている。ここで、セラミックス基板１１は、その厚さが例えば０．６３５ｍｍとなっている。 First, a power module substrate manufactured by the method for manufacturing a power module substrate in the present embodiment will be described.
As shown in FIG. 1, the power module substrate 1 in the present embodiment is disposed on the ceramic substrate 11, the metal layer (metal member) 12 disposed on the lower surface of the ceramic substrate 11, and the upper surface of the ceramic substrate 11. A plurality of circuit layers (metal members) 13 are provided.
The ceramic substrate 11 is made of a plate-shaped ceramic material such as AlN, Al 2 O 3 , Si 3 N 4 , or SiC. Here, the thickness of the ceramic substrate 11 is, for example, 0.635 mm.

金属層１２は、例えばＡｌ（アルミニウム）のような高熱伝導率を有する金属により形成されており、ロウ材層１４によってセラミックス基板１１に接合固定されている。ここで、金属層１２は、その厚さが例えば０．６ｍｍとなっており、後述する金属母材２１を打ち抜くことによって形成されている。また、ロウ材層１４は、例えばＡｌ−Ｓｉ（珪素）系（例えばＡｌ：９３重量％、Ｓｉ：７重量％、厚さ１０μｍ以上１５μｍ）またはＡｌ−Ｇｅ（ゲルマニウム）系のロウ材により形成されている。
そして、金属層１２の外縁部には、外縁端に向かうにしたがって反り上がる反上部１５が外縁部に沿って形成されている。この反上部１５は、上記金属母材２１を打ち抜く際に形成されたいわゆるバリであって、その反り上がり方向がセラミックス基板１１から離間する方向となっている。ここで、反上部１５の金属層１２の中央部に対する突出量であって金属層１２の外縁部におけるバリの高さは、例えば２０μｍ以上５０μｍ以下となっている。 The metal layer 12 is formed of a metal having a high thermal conductivity such as Al (aluminum), and is bonded and fixed to the ceramic substrate 11 by a brazing material layer 14. Here, the metal layer 12 has a thickness of, for example, 0.6 mm, and is formed by punching a metal base material 21 described later. The brazing material layer 14 is formed of, for example, an Al—Si (silicon) -based (for example, Al: 93 wt%, Si: 7 wt%, 10 μm to 15 μm thickness) or Al—Ge (germanium) brazing material. ing.
Then, on the outer edge portion of the metal layer 12, an anti-upper portion 15 that warps toward the outer edge end is formed along the outer edge portion. The anti-upper portion 15 is a so-called burr formed when the metal base material 21 is punched, and the warping up direction is a direction away from the ceramic substrate 11. Here, the height of the burr at the outer edge of the metal layer 12, which is the protruding amount of the opposite upper portion 15 with respect to the central portion of the metal layer 12, is 20 μm or more and 50 μm or less, for example.

回路層１３は、金属層１２と同様に、例えばＡｌのような高熱伝導率を有する金属により形成されており、間隔を適宜あけて配置されることで回路を構成する。そして、回路層１３は、ロウ材層１６によってセラミックス基板１１に接合固定されている。ここで、回路層１３は、その厚さが例えば０．６ｍｍとなっており、上記金属母材２１を打ち抜くことによって形成されている。また、ロウ材層１６は、例えばＡｌ−Ｓｉ系またはＡｌ−Ｇｅ系のロウ材により形成されている。
そして、回路層１３の外縁部には、外縁端に向かうにしたがって反り上がる反上部１７が外縁部に沿って形成されている。この反上部１７は、上記金属母材２１を打ち抜く際に形成されたバリであって、その反り上がり方向がセラミックス基板１１から離間する方向となっている。ここで、反上部１７の外縁部におけるバリの高さは、例えば２０μｍ以上５０μｍ以下となっている。
また、回路層１３の上面には、電子部品１８がハンダ層１９によって固着される。ここで、電子部品１８としては、例えば半導体チップが適用可能であり、半導体チップとしてＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワーデバイスが挙げられる。 Similarly to the metal layer 12, the circuit layer 13 is made of a metal having a high thermal conductivity, such as Al, and constitutes a circuit by being appropriately spaced. The circuit layer 13 is bonded and fixed to the ceramic substrate 11 by the brazing material layer 16. Here, the circuit layer 13 has a thickness of 0.6 mm, for example, and is formed by punching the metal base material 21. The brazing material layer 16 is formed of, for example, an Al—Si based or Al—Ge based brazing material.
Then, on the outer edge portion of the circuit layer 13, an anti-upper portion 17 that warps toward the outer edge end is formed along the outer edge portion. The anti-upper portion 17 is a burr formed when the metal base material 21 is punched out, and the warping direction is a direction away from the ceramic substrate 11. Here, the height of the burr at the outer edge portion of the anti-upper portion 17 is, for example, 20 μm or more and 50 μm or less.
An electronic component 18 is fixed to the upper surface of the circuit layer 13 by a solder layer 19. Here, as the electronic component 18, for example, a semiconductor chip can be applied, and examples of the semiconductor chip include a power device such as an IGBT (Insulated Gate Bipolar Transistor).

次に、以上のような構成のパワーモジュール用基板１の製造方法について説明する。
まず、板状の金属母材２１を打ち抜いて、金属層１２及び回路層１３を形成する（打抜工程）。ここでは、凸型２２及び凹型２３が、図２（ａ）に示すように、表面にロウ材箔２４が貼り合わされた金属母材２１を挟持して剪断する。
このロウ材箔２４は、その厚さが例えば１０μｍ以上２０μｍ以下となっている。そして、ロウ材箔２４は、揮発性有機溶剤により金属母材２１に貼り付けられている。ここで、この揮発性有機溶剤の粘度は、１×１０−３Ｐａ・ｓ以上であることが好ましく、２０×１０−３Ｐａ・ｓ以上１５００×１０−３Ｐａ・ｓ以下であることがより好ましい。また、揮発性有機溶剤の表面張力は、８０×１０−３Ｎ／ｍ以下であることが好ましく、２０×１０−３Ｎ／ｍ以上６０×１０−３Ｎ／ｍ以下であることがより好ましい。また、揮発性有機溶剤の揮発温度は、後述するロウ材箔２４の融点温度以下であって、具体的には４００℃以下であることが好ましく、３００℃以下であることがより好ましい。なお、揮発性有機溶剤としては、例えば２〜３価の多価アルコールやオクタンジオールなどが挙げられる。
なお、凸型２２及び凹型２３によるプレス圧は、例えば２００ｋｇｆ以上３００ｋｇｆ（１９６１．３３Ｎ以上２９４１．９９Ｎ以下）となっている。 Next, a method for manufacturing the power module substrate 1 having the above configuration will be described.
First, the plate-shaped metal base material 21 is punched to form the metal layer 12 and the circuit layer 13 (punching step). Here, as shown in FIG. 2A, the convex mold 22 and the concave mold 23 sandwich and shear the metal base material 21 having the brazing material foil 24 bonded to the surface.
The brazing material foil 24 has a thickness of, for example, 10 μm or more and 20 μm or less. The brazing material foil 24 is affixed to the metal base material 21 with a volatile organic solvent. Here, the viscosity of the volatile organic solvent is preferably 1 × 10 −3 Pa · s or more, and more preferably 20 × 10 −3 Pa · s or more and 1500 × 10 −3 Pa · s or less. preferable. Further, the surface tension of the volatile organic solvent is preferably 80 × 10 −3 N / m or less, more preferably 20 × 10 −3 N / m or more and 60 × 10 −3 N / m or less. . The volatilization temperature of the volatile organic solvent is not higher than the melting point temperature of the brazing foil 24 described later, specifically 400 ° C. or lower, more preferably 300 ° C. or lower. Examples of the volatile organic solvent include divalent and trivalent polyhydric alcohols and octanediol.
In addition, the press pressure by the convex mold | type 22 and the concave mold | type 23 is 200 kgf or more and 300 kgf (1961.33N or more and 2941.999N or less), for example.

これにより、金属層１２及び回路層１３が、ロウ材箔２４と共に打ち抜かれる。このとき、金属層１２の外縁部には、図２（ｂ）に示すように、外縁端に向かうにしたがって反り上がる反上部１５が外縁部に沿って形成される。そして、金属層１２と共に打ち抜かれたロウ材箔２４Ａは、金属層１２のうち反上部１５の反り上がり方向である一面１２ａに付着している。同様に、回路層１３の外縁部には、図２（ｂ）に示すように、反上部１７が外縁部に沿って形成される。そして、回路層１３と共に打ち抜かれたロウ材箔２４Ｂは、回路層１３のうち反上部１７の反り上がり方向である一面１３ａに付着している。   As a result, the metal layer 12 and the circuit layer 13 are punched together with the brazing material foil 24. At this time, as shown in FIG. 2B, an anti-upper portion 15 that warps toward the outer edge is formed along the outer edge of the outer edge of the metal layer 12. The brazing material foil 24 </ b> A punched together with the metal layer 12 adheres to the one surface 12 a that is the upward direction of the anti-upper portion 15 of the metal layer 12. Similarly, on the outer edge portion of the circuit layer 13, as shown in FIG. 2B, an anti-upper portion 17 is formed along the outer edge portion. The brazing material foil 24 </ b> B punched together with the circuit layer 13 adheres to the one surface 13 a that is the upward direction of the anti-upper portion 17 of the circuit layer 13.

ここで、金属母材２１及びロウ材箔２４は、図２（ａ）に示すように、ロウ材箔２４が凸型２２と対向するように配置される。これにより、金属母材２１と比較して薄いロウ材箔２４が金属母材２１から剥離することなく金属母材２１とロウ材箔２４とを同時に打ち抜くことができる。
そして、金属層１２の一面１２ａに貼り合わされているロウ材箔２４Ａを剥離し、上述した揮発性有機溶剤により金属層１２の他面１２ｂにロウ材箔２４Ａを再度貼り合わせる。同様に、回路層１３の一面１３ａに貼り合わされているロウ材箔２４Ｂを剥離し、回路層１３の他面１３ｂにロウ材箔２４Ｂを再度貼り合わせる。
なお、ロウ材箔２４を剥離させなければ、金属母材２１及びロウ材箔２４をロウ材箔２４が凸型２２と対向するように配置してもよい。これにより、金属母材２１に貼り合わされているロウ材箔２４を一度剥離して再度配置する必要がなくなり、製造工程の簡略化が図れる。 Here, as shown in FIG. 2A, the metal base material 21 and the brazing material foil 24 are disposed so that the brazing material foil 24 faces the convex mold 22. As a result, the metal base material 21 and the brazing material foil 24 can be simultaneously punched without the thin brazing material foil 24 being peeled off from the metal base material 21 compared to the metal base material 21.
Then, the brazing material foil 24A bonded to the one surface 12a of the metal layer 12 is peeled off, and the brazing material foil 24A is bonded again to the other surface 12b of the metal layer 12 using the volatile organic solvent described above. Similarly, the brazing material foil 24B bonded to the one surface 13a of the circuit layer 13 is peeled off, and the brazing material foil 24B is bonded to the other surface 13b of the circuit layer 13 again.
If the brazing material foil 24 is not peeled off, the metal base material 21 and the brazing material foil 24 may be arranged so that the brazing material foil 24 faces the convex mold 22. Thereby, it is not necessary to once peel off and re-arrange the brazing material foil 24 bonded to the metal base material 21, thereby simplifying the manufacturing process.

続いて、金属層１２及び回路層１３を、セラミックス基板１１にロウ付け接合する（接合工程）。ここでは、金属層１２及び回路層１３を、図２（ｃ）に示すように、セラミックス基板１１の上下両面に配置する。すなわち、金属層１２、セラミックス基板１１及び回路層１３を積層する。このとき、金属層１２は、ロウ材箔２４Ａを介してセラミックス基板１１の下面に配置されており、上述した揮発性有機溶剤により位置決めされる。同様に、回路層１３は、ロウ材箔２４Ｂを介してセラミックス基板１１の上面に配置されており、揮発性有機溶剤により位置決めされる。   Subsequently, the metal layer 12 and the circuit layer 13 are brazed and bonded to the ceramic substrate 11 (bonding step). Here, the metal layer 12 and the circuit layer 13 are disposed on both upper and lower surfaces of the ceramic substrate 11 as shown in FIG. That is, the metal layer 12, the ceramic substrate 11, and the circuit layer 13 are laminated. At this time, the metal layer 12 is disposed on the lower surface of the ceramic substrate 11 via the brazing material foil 24A, and is positioned by the volatile organic solvent described above. Similarly, the circuit layer 13 is arrange | positioned on the upper surface of the ceramic substrate 11 via the brazing material foil 24B, and is positioned with a volatile organic solvent.

そして、金属層１２、セラミックス基板１１及び回路層１３からなる積層体をカーボンヒータ部材２５Ａ、２５Ｂで挟持し、この積層体を加圧しながら加熱する。これにより、ロウ材箔２４Ａ、２４Ｂが加熱溶融してロウ材層１４、１６となり、金属層１２がセラミックス基板１１の下面にロウ付けされると共に回路層１３がセラミックス基板１１の上面にロウ付けされる。   And the laminated body which consists of the metal layer 12, the ceramic substrate 11, and the circuit layer 13 is clamped by carbon heater member 25A, 25B, and this laminated body is heated, pressing. As a result, the brazing material foils 24A and 24B are heated and melted to form brazing material layers 14 and 16, the metal layer 12 is brazed to the lower surface of the ceramic substrate 11, and the circuit layer 13 is brazed to the upper surface of the ceramic substrate 11. The

このとき、金属層１２の反上部１５の反り上がり方向がセラミックス基板１１の下面から離間する方向となっているため、溶融したロウ材箔２４Ａが金属層１２の側面から金属層１２の一面１２ａに回り込むことが抑制される。また、金属層１２の外縁部において金属層１２とセラミックス基板１１との間に間隙が形成されるため、金属層１２の外縁部において十分な厚さのロウ材層１４が形成されて金属層１２とセラミックス基板１１とが十分な強度で接合される。
同様に、回路層１３の反上部１７の反り上がり方向がセラミックス基板１１の上面から離間する方向となっているため、溶融したロウ材箔２４Ｂが回路層１３の一面１３ａに回り込むことが抑制される。また、十分な厚さのロウ材層１６が形成されるので、回路層１３とセラミックス基板１１とが十分な強度で接合される。
なお、揮発性有機溶剤は、ロウ材箔２４Ａ、２４Ｂの溶融温度以下の温度で揮発するため、積層体の加熱時に揮発して除去される。
以上のようにして、図１に示すようなパワーモジュール用基板１を製造する。 At this time, since the warping direction of the upper portion 15 of the metal layer 12 is a direction away from the lower surface of the ceramic substrate 11, the molten brazing foil 24 </ b> A extends from the side surface of the metal layer 12 to the one surface 12 a of the metal layer 12. The wraparound is suppressed. Further, since a gap is formed between the metal layer 12 and the ceramic substrate 11 at the outer edge portion of the metal layer 12, a sufficiently thick brazing material layer 14 is formed at the outer edge portion of the metal layer 12, and the metal layer 12. And the ceramic substrate 11 are bonded with sufficient strength.
Similarly, since the upward direction of the anti-upper portion 17 of the circuit layer 13 is away from the upper surface of the ceramic substrate 11, the molten brazing material foil 24 </ b> B is prevented from wrapping around the one surface 13 a of the circuit layer 13. . Further, since the brazing material layer 16 having a sufficient thickness is formed, the circuit layer 13 and the ceramic substrate 11 are bonded with sufficient strength.
Since the volatile organic solvent volatilizes at a temperature lower than the melting temperature of the brazing foils 24A and 24B, it is volatilized and removed when the laminate is heated.
As described above, the power module substrate 1 as shown in FIG. 1 is manufactured.

次に、金属層１２及び回路層１３におけるロウ材の回り込み状態を、図３及び図４に示す。
ここで、図３は、反上部１５、１７の反り上がり方向がセラミックス基板１１から離間する方向となるように金属層１２の他面１２ｂ及び回路層１３の他面１３ｂをセラミックス基板１１に接合したときにおけるロウ材の回り込み状態を示している。そして、図３（ａ）が回路層１３側から見たパワーモジュール用基板１の平面図であり、図３（ｂ）は金属層１２側から見たパワーモジュール用基板１の平面図である。
また、図４は、反上部１５、１７の反り上がり方向がセラミックス基板１１に接近する方向となるように金属層１２の一面１２ａ及び回路層１３の一面１３ａをセラミックス基板１１に接合したときにおけるロウ材の回り込み状態を示している。そして、図４（ａ）が回路層１３側から見たパワーモジュール用基板１の平面図であり、図４（ｂ）は金属層１２側から見たパワーモジュール用基板１の平面図である。なお、図３及び図４では、複数の金属層１２をセラミックス基板１１に接合している。なお、図３及び図４に示す符号Ｓは、ロウ材が回り込んだ領域を示している。
図３及び図４に示すように、反上部１５、１７の反り上がり方向がセラミックス基板１１から離間する方向となるように金属層１２及び回路層１３とセラミックス基板１１とを接合することにより、接合工程におけるロウ材の回り込みを抑制できることがわかる。 Next, the wraparound state of the brazing material in the metal layer 12 and the circuit layer 13 is shown in FIGS.
Here, in FIG. 3, the other surface 12 b of the metal layer 12 and the other surface 13 b of the circuit layer 13 are bonded to the ceramic substrate 11 so that the warping direction of the anti-upper portions 15 and 17 is a direction away from the ceramic substrate 11. The wraparound state of the brazing material at the time is shown. 3A is a plan view of the power module substrate 1 viewed from the circuit layer 13 side, and FIG. 3B is a plan view of the power module substrate 1 viewed from the metal layer 12 side.
FIG. 4 shows a state where the one surface 12a of the metal layer 12 and the one surface 13a of the circuit layer 13 are joined to the ceramic substrate 11 so that the warping direction of the upper portions 15 and 17 approaches the ceramic substrate 11. The wraparound state of the material is shown. 4A is a plan view of the power module substrate 1 viewed from the circuit layer 13 side, and FIG. 4B is a plan view of the power module substrate 1 viewed from the metal layer 12 side. 3 and 4, the plurality of metal layers 12 are bonded to the ceramic substrate 11. 3 and 4 indicates a region where the brazing material has been wrapped around.
As shown in FIGS. 3 and 4, bonding is performed by bonding the metal layer 12 and the circuit layer 13 and the ceramic substrate 11 so that the upward direction of the anti-upper portions 15 and 17 is away from the ceramic substrate 11. It can be seen that brazing of the brazing material in the process can be suppressed.

このようにして製造されたパワーモジュール用基板１は、例えば図５に示すようなパワーモジュール３０に用いられる。このパワーモジュール３０は、上述のパワーモジュール用基板１と、電子部品１８と、冷却器３１と、放熱板３２とを備えている。
冷却器３１は、水冷式のヒートシンクであって、内部に冷媒である冷却水が流通する流路が形成されている。
放熱板３２は、平面視でほぼ矩形状の平板形状を有しており、例えばＡｌやＣｕ、ＡｌＳｉＣ（アルミシリコンカーバイド）、Ｃｕ−Ｍｏ（モリブデン）などで形成されている。そして、放熱板３２は、熱伝導グリースなどを介して冷却器３１に対してネジ３３により固定されている。また、放熱板３２とパワーモジュール用基板１の金属層１２とは、ハンダ層３４により接合されている。なお、放熱板３２と金属層１２とは、ロウ付けにより接合されてもよい。このとき、パワーモジュール用基板１の製造時において、金属層１２、セラミックス基板１１及び回路層１３の積層体に放熱板３２をさらに積層した状態で各部材を一括してロウ付けしてもよい。また、パワーモジュール３０は、放熱板３２を設けずに冷却器３１の上面にパワーモジュール用基板１を設ける構成としてもよい。 The power module substrate 1 manufactured in this way is used for a power module 30 as shown in FIG. 5, for example. The power module 30 includes the power module substrate 1, the electronic component 18, a cooler 31, and a heat sink 32.
The cooler 31 is a water-cooled heat sink, and a flow path through which cooling water as a coolant flows is formed.
The heat radiating plate 32 has a substantially rectangular flat plate shape in plan view, and is formed of, for example, Al, Cu, AlSiC (aluminum silicon carbide), Cu—Mo (molybdenum), or the like. And the heat sink 32 is being fixed with the screw | thread 33 with respect to the cooler 31 via heat conductive grease. Further, the heat sink 32 and the metal layer 12 of the power module substrate 1 are joined by a solder layer 34. In addition, the heat sink 32 and the metal layer 12 may be joined by brazing. At this time, when the power module substrate 1 is manufactured, the respective members may be brazed together in a state in which the radiator plate 32 is further laminated on the laminate of the metal layer 12, the ceramic substrate 11, and the circuit layer 13. Further, the power module 30 may have a configuration in which the power module substrate 1 is provided on the upper surface of the cooler 31 without providing the heat radiating plate 32.

このようなパワーモジュール用基板の製造方法によれば、反上部１５、１７の反り上がり方向がセラミックス基板１１に対して離間する方向となるように金属層１２及び回路層１３をセラミックス基板１１に接合することで、金属層１２及び回路層１３のそれぞれの一面１２ａ、１３ａにロウ材が回り込むことを抑制できる。これにより、ワイヤボンディングの接着性が向上する。
また、金属層１２及び回路層１３のそれぞれの外縁部においてセラミックス基板１１との間に十分な厚さのロウ材層１４、１６が形成されるため、金属層１２及び回路層１３とセラミックス基板１１との接合強度が向上する。これにより、パワーモジュール用基板１の長寿命化が図れる。
そして、ロウ材箔２４を金属母材２１に貼り合わせた状態で打抜加工を施すことで、金属層１２及び回路層１３と同様の外形を有するロウ材箔２４Ａ、２４Ｂを同時に形成でき、製造工程が簡略化される。 According to such a method for manufacturing a power module substrate, the metal layer 12 and the circuit layer 13 are bonded to the ceramic substrate 11 so that the warping direction of the anti-upper portions 15 and 17 is away from the ceramic substrate 11. By doing so, it is possible to suppress the brazing material from entering the one surfaces 12a and 13a of the metal layer 12 and the circuit layer 13, respectively. Thereby, the adhesiveness of wire bonding improves.
In addition, since the brazing material layers 14 and 16 having a sufficient thickness are formed between the metal layer 12 and the circuit layer 13 and the ceramic substrate 11, the metal layer 12 and the circuit layer 13 and the ceramic substrate 11 are formed. And the bonding strength is improved. Thereby, the lifetime of the board | substrate 1 for power modules can be achieved.
Then, by performing a punching process in a state where the brazing material foil 24 is bonded to the metal base material 21, brazing material foils 24A and 24B having the same outer shape as the metal layer 12 and the circuit layer 13 can be simultaneously formed. The process is simplified.

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、打抜工程では、金属母材とロウ材箔とを貼り合わせた状態で打ち抜いているが、金属母材とロウ材箔とをそれぞれ別個に打ち抜いた後に揮発性有機溶剤などを用いて貼り合わせてもよい。
また、接合工程では、ロウ材箔を用いて金属層及び回路層とセラミックス基板とを接合しているが、ペースト状のロウ材を用いて接合してもよい。
そして、接合工程では、複数の回路層を適宜間隔をあけて配置することにより回路を形成しているが、接合工程の後に回路層をエッチングして適宜分断することによって回路を形成してもよい。 In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, in the punching process, the metal base material and the brazing material foil are punched together, but the metal base material and the brazing material foil are punched separately and then pasted using a volatile organic solvent. You may combine them.
In the bonding process, the metal layer and the circuit layer are bonded to the ceramic substrate using the brazing material foil, but the bonding may be performed using a paste-like brazing material.
In the bonding step, the circuit is formed by arranging a plurality of circuit layers at appropriate intervals. However, after the bonding step, the circuit layer may be formed by etching and dividing the circuit layer as appropriate. .

また、パワーモジュール用基板は、セラミックス基板の下面に金属層を接合しているが、金属層を設けずにセラミックス基板の下面に放熱板や冷却器を直接接合する構成としてもよい。
そして、水冷式の冷却器としているが、空冷式の冷却器であってもよい。 In addition, the power module substrate has a metal layer bonded to the lower surface of the ceramic substrate, but a heat sink or a cooler may be directly bonded to the lower surface of the ceramic substrate without providing the metal layer.
And although it is set as the water-cooled cooler, an air-cooled cooler may be used.

この発明によれば、ロウ材の回り込みの発生を抑制すると共に接合性を向上させたパワーモジュール用基板の製造方法に関して、産業上の利用可能性が認められる。   According to this invention, industrial applicability is recognized regarding the manufacturing method of the board | substrate for power modules which suppressed generation | occurrence | production of brazing material and improved bondability.

本発明の一実施形態におけるパワーモジュール用基板の製造方法により製造されるパワーモジュール用基板を示す構成図である。It is a block diagram which shows the board | substrate for power modules manufactured by the manufacturing method of the board | substrate for power modules in one Embodiment of this invention. 一実施形態におけるパワーモジュール用基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the board | substrate for power modules in one Embodiment. パワーモジュール用基板を示しており、（ａ）が回路層側から見た平面図、（ｂ）が金属層側から見た平面図である。The power module board | substrate is shown, (a) is the top view seen from the circuit layer side, (b) is the top view seen from the metal layer side. 同じく、パワーモジュール用基板を示しており、（ａ）が回路層側から見た平面図、（ｂ）が金属層側から見た平面図である。Similarly, the board | substrate for power modules is shown, (a) is the top view seen from the circuit layer side, (b) is the top view seen from the metal layer side. 図１のパワーモジュール用基板を備えるパワーモジュールを示す構成図である。It is a block diagram which shows a power module provided with the board | substrate for power modules of FIG.

符号の説明Explanation of symbols

１ パワーモジュール用基板
１１ セラミックス基板
１２ 金属層（金属部材）
１３ 回路層（金属部材）
１５，１７ 反上部
２１ 金属母材
２４ ロウ材箔 1 Power Module Substrate 11 Ceramic Substrate 12 Metal Layer (Metal Member)
13 Circuit layer (metal member)
15, 17 Anti-upper part 21 Metal base material 24 Brazing material foil

Claims (1)

セラミックス基板の表面に板状の金属部材がロウ付け接合されたパワーモジュール用基板の製造方法において、
前記金属母材の表面にロウ材箔を設け、該ロウ材箔と前記金属母材とを、前記ロウ材箔が設けられた表面側から打ち抜き、外縁部に外縁端に向かうにしたがって反り上がる反上部を有する金属部材を形成する打抜工程と、
前記金属部材の表面に設けられた前記ロウ材箔を剥離し、前記金属部材の他方の面に貼り合わせ、前記反上部が前記セラミックス基板から離間する方向に向けて反り上がるように前記金属部材を前記セラミックス基板上に配置し、前記金属部材と前記セラミックス基板とをロウ付け接合する接合工程とを備えることを特徴とするパワーモジュール用基板の製造方法。 In a method for manufacturing a power module substrate in which a plate-like metal member is brazed and bonded to the surface of a ceramic substrate,
A brazing material foil is provided on the surface of the metal base material, the brazing material foil and the metal base material are punched from the surface side on which the brazing material foil is provided, and warped upward toward the outer edge at the outer edge portion. A punching process for forming a metal member having an upper part;
The brazing material foil provided on the surface of the metal member is peeled off, bonded to the other surface of the metal member, and the metal member is warped upward in a direction away from the ceramic substrate. A method of manufacturing a power module substrate, comprising: a joining step of placing on the ceramic substrate and brazing and joining the metal member and the ceramic substrate.
JP2007155403A 2007-06-12 2007-06-12 Power module substrate manufacturing method Active JP5125241B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007155403A JP5125241B2 (en) 2007-06-12 2007-06-12 Power module substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007155403A JP5125241B2 (en) 2007-06-12 2007-06-12 Power module substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2008311294A JP2008311294A (en) 2008-12-25
JP5125241B2 true JP5125241B2 (en) 2013-01-23

Family

ID=40238676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007155403A Active JP5125241B2 (en) 2007-06-12 2007-06-12 Power module substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP5125241B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5131204B2 (en) * 2009-01-13 2013-01-30 三菱マテリアル株式会社 Power module substrate manufacturing method
JP5640570B2 (en) 2009-09-09 2014-12-17 三菱マテリアル株式会社 Power module substrate manufacturing method
JP5640571B2 (en) 2009-09-09 2014-12-17 三菱マテリアル株式会社 Power module substrate manufacturing method
US9414512B2 (en) 2009-10-22 2016-08-09 Mitsubishi Materials Corporation Substrate for power module, substrate with heat sink for power module, power module, method for producing substrate for power module, and method for producing substrate with heat sink for power module
JP5552803B2 (en) * 2009-12-07 2014-07-16 三菱マテリアル株式会社 Power module substrate manufacturing method
JP5452345B2 (en) * 2010-04-28 2014-03-26 昭和電工株式会社 Insulated circuit board and manufacturing method thereof, power module base and manufacturing method thereof
JP5764342B2 (en) * 2011-02-10 2015-08-19 昭和電工株式会社 Insulated circuit board, power module base and manufacturing method thereof
JP2013098465A (en) * 2011-11-04 2013-05-20 Aisin Aw Co Ltd Semiconductor device
JP6501638B2 (en) 2015-06-11 2019-04-17 オムロンオートモーティブエレクトロニクス株式会社 Electronic device
WO2023175823A1 (en) * 2022-03-17 2023-09-21 三菱電機株式会社 Semiconductor device
JPWO2023188670A1 (en) * 2022-03-31 2023-10-05

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647443A (en) * 1992-07-31 1994-02-22 Mitsubishi Materials Corp Method for working clad material
JP4311303B2 (en) * 2004-08-17 2009-08-12 三菱マテリアル株式会社 Power module substrate manufacturing method

Also Published As

Publication number Publication date
JP2008311294A (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP5125241B2 (en) Power module substrate manufacturing method
KR102097177B1 (en) Power module substrate, power module substrate with heat sink, and power module
JP4635564B2 (en) Semiconductor device
JP6706253B2 (en) POWER MODULE SUBSTRATE, POWER MODULE SUBSTRATE ASSEMBLY, AND POWER MODULE SUBSTRATE MANUFACTURING METHOD
EP3208839A1 (en) Substrate with cooler for power modules and method for producing same
JP2012531728A (en) Electronic equipment
JP2013118299A (en) Substrate for power module
JP2010010561A (en) Power module substrate and method of manufacturing the same
JP2006100640A (en) Ceramic circuit board and power semiconductor module using same
JP5056186B2 (en) Power module substrate manufacturing method
JP5884291B2 (en) Power module board unit with heat sink
JP2007053349A (en) Insulating substrate and manufacturing method thereof as well as power module and substrate thereof
JP2010097963A (en) Circuit board and method for manufacturing the same, and electronic component module
JP4618136B2 (en) Power module substrate manufacturing method
WO2006019099A1 (en) Insulation substrate, power module substrate, manufacturing method thereof, and power module using the same
JP4311303B2 (en) Power module substrate manufacturing method
JP2012146801A (en) Heat sink, substrate for power module with heat sink, power module, and manufacturing method of heat sink
JP5061740B2 (en) Power module substrate
JP6020256B2 (en) Manufacturing method of power module substrate with heat sink
JP6367701B2 (en) Circuit board and manufacturing method thereof
JP6317178B2 (en) Circuit board and electronic device
JP6118583B2 (en) Insulating substrate
JP2014143342A (en) Semiconductor module and manufacturing method of the same
JP4605009B2 (en) Power module manufacturing method
JP6201297B2 (en) Power module substrate with copper plate and method for manufacturing power module substrate with copper plate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5125241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3