JP6115492B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6115492B2 JP6115492B2 JP2014027246A JP2014027246A JP6115492B2 JP 6115492 B2 JP6115492 B2 JP 6115492B2 JP 2014027246 A JP2014027246 A JP 2014027246A JP 2014027246 A JP2014027246 A JP 2014027246A JP 6115492 B2 JP6115492 B2 JP 6115492B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- switch
- reactor
- main switch
- synchronous rectification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007704 transition Effects 0.000 claims description 73
- 238000006243 chemical reaction Methods 0.000 claims description 38
- 238000004804 winding Methods 0.000 claims description 38
- 230000001360 synchronised effect Effects 0.000 claims description 37
- 238000012937 correction Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 17
- 230000007423 decrease Effects 0.000 claims description 16
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000002596 correlated effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 47
- 239000003990 capacitor Substances 0.000 description 34
- 230000000875 corresponding effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、電力変換装置に関する。 The present invention relates to a power conversion device.
従来、下記特許文献１に見られるように、交流電源の出力電圧を整流する整流回路、整流回路の出力電流を検出するトランス、スイッチング素子、リアクトル及びダイオードを備える電力変換装置（スイッチング電源）が知られている。この装置は、整流回路から出力された直流電圧をスイッチング素子のオンオフ操作によって昇圧して出力する機能を有する。
Conventionally, as can be seen in
ここで、上記電力変換装置では、トランスを構成する制御巻線によってダイオードに流れる電流が略０となったことを検出してスイッチング素子のオントリガを生成し、生成されたオントリガをスイッチング素子に対して出力する。そして、電力変換装置の出力電圧に基づき、スイッチング素子を駆動するための駆動パルスのオン幅を設定する。ここで、駆動パルスのオン幅が所定値よりも長くなる場合、強制的にスイッチング素子のオフトリガを生成してスイッチング素子に対して出力する。これにより、電力変換装置を過電流から保護している。 Here, in the above power conversion device, the control winding constituting the transformer detects that the current flowing through the diode has become substantially zero, generates an on trigger of the switching element, and the generated on trigger is applied to the switching element. Output. And based on the output voltage of a power converter device, the ON width | variety of the drive pulse for driving a switching element is set. Here, when the ON width of the drive pulse becomes longer than a predetermined value, an off trigger of the switching element is forcibly generated and output to the switching element. Thereby, the power converter is protected from overcurrent.
ところで、本発明者らは、上記特許文献１の電力変換装置とは異なり、リアクトルに流れる電流を検出する電流センサを備えることなく、電流臨界モードで制御可能な電力変換装置を採用することとした。ただし、この場合、電流センサが電力変換装置に備えられないことから、リアクトル電流を検出して電力変換装置の過電流保護を行うことができないといった不都合が生じる。
By the way, unlike the power converter of the said
本発明は、上記課題を解決するためになされたものであり、その目的は、リアクトルに流れる電流を検出する電流センサを備えることなく、過電流から自身を保護することができる電力変換装置を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a power conversion device that can protect itself from an overcurrent without providing a current sensor that detects a current flowing through a reactor. There is to do.
上記課題を解決すべく、本発明は、リアクトル（１６；４６ａ，４６ｂ）と、オン状態とされることで電源（２０，２２）を前記リアクトルに接続し、前記電源から前記リアクトルに電流を供給して前記リアクトルにエネルギを蓄積させるメインスイッチ（１４ｐ，１４ｎ；４４ａ，４４ｂ）と、前記メインスイッチがオフ状態とされている期間中にオン状態とされることで前記リアクトルを負荷（２２，２０）に接続し、前記リアクトルに蓄積されたエネルギを放出させて前記リアクトルから前記負荷に電流を供給する同期整流スイッチ（１４ｎ，１４ｐ；４４ｂ，４４ａ）と、を備える電力変換装置において、前記メインスイッチと前記同期整流スイッチとを相補的にオンオフ操作する操作手段（３０）と、前記操作手段によって前記同期整流スイッチがオフ状態に切り替えられてからの前記メインスイッチの端子間電圧の低下速度と相関を有する時間であるスイッチング遷移時間を検出する遷移時間検出手段（３２ｂ，３４；３７ｃ，３４）と、を備え、前記操作手段は、前記遷移時間検出手段によって検出されたスイッチング遷移時間がその目標時間となるように、前記メインスイッチ及び前記同期整流スイッチのそれぞれのオン操作時間を設定しつつ、前記メインスイッチと前記同期整流スイッチとを相補的にオンオフ操作し、前記電源から当該電力変換装置への入力電圧及び当該電力変換装置から前記負荷への出力電圧のうち少なくとも一方と、前記リアクトルから前記負荷へと流れる出力電流の許容上限値とに基づき、前記メインスイッチのオン操作時間の上限時間を算出する上限時間算出手段（３３ａ，３５ａ）と、前記操作手段によって設定された前記メインスイッチのオン操作時間を、前記上限時間算出手段によって算出された上限時間で制限する上限制限手段（３３ｂ，３５ｂ）と、を備えることを特徴とする。 In order to solve the above problems, the present invention connects the reactor (16; 46a, 46b) and the power source (20, 22) to the reactor by being turned on, and supplies current to the reactor from the power source. Main switches (14p, 14n; 44a, 44b) for storing energy in the reactor, and the reactor is loaded (22, 20) by being turned on while the main switch is turned off. And a synchronous rectifier switch (14n, 14p; 44b, 44a) that discharges energy stored in the reactor and supplies current to the load from the reactor. And an operation means (30) for complementary on / off operation of the synchronous rectification switch, and the operation means Transition time detecting means (32b, 34; 37c, 34) for detecting a switching transition time, which is a time correlated with the rate of decrease in the voltage between the terminals of the main switch after the rectifier switch is switched off. And the operation means sets the ON operation time of each of the main switch and the synchronous rectification switch so that the switching transition time detected by the transition time detection means becomes the target time. And the synchronous rectification switch are complementarily turned on and off, and at least one of an input voltage from the power source to the power converter and an output voltage from the power converter to the load, and from the reactor to the load Based on the allowable upper limit value of the flowing output current, the upper limit time of the main switch ON operation time Upper limit time calculating means (33a, 35a) for calculating, and upper limit limiting means (33b, 35b) for limiting the ON operation time of the main switch set by the operating means with the upper limit time calculated by the upper limit time calculating means. ).
電力変換装置を電流臨界モードで制御する場合において、メインスイッチがオン状態に切り替えられるときのスイッチング損失（ターンオン損失）を低減するためには、同期整流スイッチがオフ状態に切り替えられた後のメインスイッチの端子間電圧を把握することが要求される。同期整流スイッチがオフ状態に切り替えられた後におけるメインスイッチの端子間電圧の推移は、同期整流スイッチがオフ状態に切り替えられた後のリアクトルに流れる電流に応じて変化する。ここで、同期整流スイッチがオフ状態に切り替えられた後においてリアクトルに流れる電流と、上記スイッチング遷移時間とは相関を有している。このため、スイッチング遷移時間を最適値に制御することにより、メインスイッチの端子間電圧が低い状態でメインスイッチをオン状態に切り替えることができる。この点に鑑み、上記発明では、操作手段及び遷移時間検出手段を備えた。これにより、メインスイッチのターンオン損失を低減させることができる。また、リアクトルに流れる電流を検出する電流センサを備えることなく、電力変換装置を電流臨界モードで制御することができる。 In order to reduce the switching loss (turn-on loss) when the main switch is turned on when the power conversion device is controlled in the current critical mode, the main switch after the synchronous rectification switch is turned off. It is required to grasp the voltage between terminals. The transition of the voltage between the terminals of the main switch after the synchronous rectification switch is switched to the off state changes according to the current flowing through the reactor after the synchronous rectification switch is switched to the off state. Here, the current flowing through the reactor after the synchronous rectification switch is switched to the OFF state has a correlation with the switching transition time. For this reason, by controlling the switching transition time to the optimum value, the main switch can be switched to the on state while the voltage between the terminals of the main switch is low. In view of this point, the above invention includes an operation means and a transition time detection means. Thereby, the turn-on loss of the main switch can be reduced. In addition, the power conversion device can be controlled in the current critical mode without including a current sensor that detects a current flowing through the reactor.
ここで、操作手段によってメインスイッチと同期整流スイッチとが相補的にオンオフ操作されると、リアクトルから負荷へと流れる出力電流（電力変換装置の出力電流）の波形は、出力電流の最大値及び最小値を繰り返し往復する三角波状の波形となる。詳しくは、出力電流が時間経過とともに漸増する場合において、出力電流の最大値は、入力電圧と出力電圧との双方、又は入力電圧と、メインスイッチのオン操作時間とに基づき推定することができる。このことは、入力電圧と出力電圧との双方、又は入力電圧と、上記最大値とに基づき、出力電流をその最大値とするためのメインスイッチのオン操作時間を算出できることを示している。このため、上記最大値を、電力変換装置を過電流から保護するための許容上限値に設定することで、出力電流の最大値が許容上限値となる場合におけるメインスイッチのオン操作時間を算出することができる。この際、電力変換装置が上記電流臨界モードで制御されていることから、メインスイッチのオン操作時間を、リアクトルに流れる電流を検出する電流センサを備えることなく決定することができる。 Here, when the main switch and the synchronous rectifying switch are complementarily turned on and off by the operating means, the waveform of the output current (output current of the power converter) flowing from the reactor to the load is the maximum value and the minimum value of the output current. It becomes a triangular wave waveform that reciprocates repeatedly. Specifically, when the output current gradually increases with time, the maximum value of the output current can be estimated based on both the input voltage and the output voltage, or the input voltage and the ON operation time of the main switch. This indicates that the on-operation time of the main switch for setting the output current to the maximum value can be calculated based on both the input voltage and the output voltage, or the input voltage and the maximum value. For this reason, by setting the maximum value to an allowable upper limit value for protecting the power converter from overcurrent, the on-operation time of the main switch when the maximum value of the output current becomes the allowable upper limit value is calculated. be able to. At this time, since the power conversion device is controlled in the current critical mode, the on-operation time of the main switch can be determined without providing a current sensor that detects the current flowing through the reactor.
こうした点に鑑み、上記発明では、上限時間算出手段及び上限制限手段を備えた。このため、上記電流センサを備えていない電力変換装置において、リアクトルに過電流が流れるスイッチングを防止することができる。すなわち、電力変換装置を過電流から保護することができる。 In view of these points, the above invention includes an upper limit time calculating means and an upper limit limiting means. For this reason, in the power converter device which is not provided with the above-mentioned current sensor, switching which an overcurrent flows into a reactor can be prevented. That is, the power conversion device can be protected from overcurrent.
（第１の実施形態）
以下、本発明にかかる電力変換装置を車両に搭載した第１の実施形態について、図面を参照しつつ説明する。
(First embodiment)
DESCRIPTION OF EMBODIMENTS Hereinafter, a first embodiment in which a power conversion device according to the present invention is mounted on a vehicle will be described with reference to the drawings.
図１に示すように、本実施形態にかかる電力変換装置１０は、昇降圧ＤＣＤＣコンバータ（いわゆる、バックブーストコンバータである。）である。電力変換装置１０は、第１，第２コンデンサ１２ａ，１２ｂ、上アームスイッチ１４ｐ、下アームスイッチ１４ｎ、リアクトル１６、及び制御回路３０を備えている。電力変換装置１０は、車両に搭載された高電圧バッテリ２０と、車両に搭載された低電圧バッテリ２２との間の電力の授受を行う。ここで、低電圧バッテリ２２の端子間電圧は、高電圧バッテリ２０の端子間電圧よりも低く設定されている。なお、高電圧バッテリ２０は、例えば、定格電圧が４８Ｖのものであり、低電圧バッテリ２２は、例えば、定格電圧が１２Ｖのものである。
As shown in FIG. 1, the
電力変換装置１０は、高電圧バッテリ２０の出力電圧を降圧して低電圧バッテリ２２に印加する降圧動作処理を行うことで、低電圧バッテリ２２を充電する。また、電力変換装置１０は、低電圧バッテリ２２の出力電圧を昇圧して高電圧バッテリ２０に印加する昇圧動作処理を行うことで、高電圧バッテリ２０を充電する。本実施形態では、降圧動作処理が行われる場合、高電圧バッテリ２０が電源となり、低電圧バッテリ２２が負荷となる。一方、昇圧動作処理が行われる場合、低電圧バッテリ２２が電源となり、高電圧バッテリ２０が負荷となる。
The
電力変換装置１０の第１端子Ｔ１には、高電圧バッテリ２０の正極端子が接続され、電力変換装置１０の第２端子Ｔ２には、高電圧バッテリ２０の負極端子が接続されている。また、第１端子Ｔ１には、第１コンデンサ１２ａの一端が接続され、第１コンデンサ１２ａの他端には、第２端子Ｔ２が接続されている。
The positive terminal of the
第１コンデンサ１２ａには、上アームスイッチ１４ｐ及び下アームスイッチ１４ｎの直列接続体が並列接続されている。本実施形態では、各スイッチ１４ｐ，１４ｎとして、電圧制御形の半導体スイッチング素子を用いており、具体的には、ＮチャネルＭＯＳＦＥＴを用いている。なお、図中、各スイッチ１４ｐ，１４ｎに逆並列に接続されているダイオード１５ｐ，１５ｎは、各スイッチ１４ｐ，１４ｎの寄生ダイオードを示している。
A series connection body of an
上アームスイッチ１４ｐのソースには、下アームスイッチ１４ｎのドレインが接続され、上アームスイッチ１４ｐのドレインには、第１コンデンサ１２ａと第１端子Ｔ１との接続点が接続されている。下アームスイッチ１４ｎのドレインには、第１コンデンサ１２ａと第２端子Ｔ２との接続点が接続されている。
The drain of the lower arm switch 14n is connected to the source of the
なお、本実施形態において、上アームスイッチ１４ｐに並列接続されたコンデンサ（以下、上アームコンデンサ１８ｐ）は、上アームスイッチ１４ｐの寄生容量を示している。また、下アームスイッチ１４ｎに並列接続されたコンデンサ（以下、下アームコンデンサ１８ｎ）は、下アームスイッチ１４ｎの寄生容量を示している。
In the present embodiment, a capacitor (hereinafter referred to as an upper arm capacitor 18p) connected in parallel to the
下アームスイッチ１４ｎには、リアクトル１６と第２コンデンサ１２ｂとの直列接続体が並列接続されている。詳しくは、下アームスイッチ１４ｎと上アームスイッチ１４ｐとの接続点には、リアクトル１６の一端が接続されている。
A series connection body of the
第２コンデンサ１２ｂの両端のうちリアクトル１６が接続された側には、電力変換装置１０の第３端子Ｔ３が接続されている。第２コンデンサ１２ｂの両端のうち下アームスイッチ１４ｎが接続された側には、電力変換装置１０の第４端子Ｔ４が接続されている。第３端子Ｔ３には、低電圧バッテリ２２の正極端子が接続され、第４端子Ｔ４には、低電圧バッテリ２２の負極端子が接続されている。
The third terminal T3 of the
制御回路３０は、各スイッチ１４ｐ，１４ｎを操作対象とする「操作手段」である。制御回路３０は、制御器３２、スイッチング遷移時間検出回路３４、上アームスイッチ１４ｐを駆動する第１駆動回路３８ｐ、及び下アームスイッチ１４ｎを駆動する第２駆動回路３８ｎを備えている。なお、本実施形態では、制御器３２等の各要素を単一の制御回路３０内に配置したが、これら各要素の配置手法としては、こうした配置手法に限定されるものではない。
The
続いて、降圧動作処理、昇圧動作処理、及び制御回路３０について説明する。
Subsequently, the step-down operation process, the step-up operation process, and the
＜１．降圧動作処理＞
この処理は、図２に示すものとなる。ここで、図２（ａ）は、リアクトル１６に流れる電流（以下、リアクトル電流ＩＬ）の推移を示し、図２（ｂ）は、第１駆動回路３８ｐから上アームスイッチ１４ｐのゲートに入力される第１操作信号ｇｐの推移を示し、図２（ｃ）は、第２駆動回路３８ｎから下アームスイッチ１４ｎのゲートに入力される第２操作信号ｇｎの推移を示す。なお、降圧動作処理が行われる場合において、図２（ａ）に示すリアクトル電流ＩＬは、リアクトル１６の両端のうち各スイッチ１４ｐ，１４ｎの接続点側から第２コンデンサ１２ｂ側へと流れる方向を正と定義する。また、本実施形態では、降圧動作処理が行われる場合において、上アームスイッチ１４ｐが「メインスイッチ」に相当し、下アームスイッチ１４ｎが「同期整流スイッチ」に相当する。
<1. Step-down operation processing>
This process is shown in FIG. Here, FIG. 2A shows the transition of the current flowing through the reactor 16 (hereinafter, reactor current IL), and FIG. 2B is inputted from the
図２に示すように、上アームスイッチ１４ｐと下アームスイッチ１４ｎとは、相補的にオンオフ操作される。詳しくは、第１操作信号ｇｐがオン操作指令とされて上アームスイッチ１４ｐがオン状態とされ、また、第２操作信号ｇｎがオフ操作指令とされて下アームスイッチ１４ｎがオフ状態とされる。これにより、高電圧バッテリ２０がリアクトル１６に接続され、高電圧バッテリ２０からリアクトル１６に電流が供給されてリアクトル１６に磁気エネルギが蓄積される。このとき、リアクトル電流ＩＬは時間経過とともに漸増する。
As shown in FIG. 2, the
その後、第１操作信号ｇｐがオフ操作指令とされて上アームスイッチ１４ｐがオフ状態に切り替えられ、また、第２操作信号ｇｎがオン操作指令とされて下アームスイッチ１４ｎがオン状態に切り替えられる。これにより、リアクトル１６が低電圧バッテリ２２に接続されてリアクトル１６に蓄積された磁気エネルギが放出され、リアクトル１６から低電圧バッテリ２２へと電流が流れる。このとき、リアクトル電流ＩＬは時間経過とともに漸減する。
Thereafter, the first operation signal gp is turned off and the
こうした動作が繰り返されることで、高電圧バッテリ２０から低電圧バッテリ２２へと電力が供給され、低電圧バッテリ２２が充電される。
By repeating such an operation, power is supplied from the
特に、本実施形態では、リアクトル電流ＩＬを検出する電流センサを電力変換装置１０に備えることなく、電力変換装置１０を電流臨界モードで制御する。こうした構成において、上アームスイッチ１４ｐをゼロ電圧スイッチング（ＺＶＳ）して上アームスイッチ１４ｐのターンオン損失を低減すべく、図３に示すように、リアクトル電流ＩＬが０よりわずかに負の値になってから下アームスイッチ１４ｎをオフ状態とする。
In particular, in the present embodiment, the
下アームスイッチ１４ｎがオフ状態とされると、わずかに負の値になっているリアクトル電流ＩＬによって、各コンデンサ１８ｐ，１８ｎが充電される。このため、図４に示すように、下アームスイッチ１４ｎのソース電位に対する上，下アームスイッチ１４ｐ，１４ｎの接続点の電位（以下、対象電圧Ｖａｒｍ）は上昇し、やがて高電圧バッテリ２０の出力電圧Ｖ１となる。ここで、負方向のリアクトル電流ＩＬがその最適値よりも大きい場合、リアクトル電流ＩＬによって各コンデンサ１８ｐ，１８ｎが充電される速度が高くなるため、対象電圧Ｖａｒｍの上昇速度が高くなる。一方、負方向のリアクトル電流ＩＬが最適値よりも小さい場合、対象電圧Ｖａｒｍの上昇速度が低くなる。
When the lower arm switch 14n is turned off, the capacitors 18p and 18n are charged by the reactor current IL having a slightly negative value. Therefore, as shown in FIG. 4, the potential at the connection point of the upper and
上アームスイッチ１４ｐの端子間電圧Ｖ１４ｐ（ソース及びドレイン間の電位差）は、高電圧バッテリ２０の端子間電圧Ｖ１（降圧動作処理時における電力変換装置１０の入力電圧）から、対象電圧Ｖａｒｍを減算した値である。このため、負方向のリアクトル電流ＩＬが最適値よりも大きい場合、図４（ｂ）に一点鎖線で示すように、上アームスイッチ１４ｐの端子間電圧Ｖ１４ｐの低下速度が高くなる。その結果、下アームスイッチ１４ｎに対する第２操作信号ｇｎがオフ操作指令に切り替えられてから、上アームスイッチ１４ｐの端子間電圧Ｖ１４ｐが低下して閾値電圧Ｖｔｈとなるまでの時間が短くなる。本実施形態では、この時間を、スイッチング遷移時間と称すこととする。また、本実施形態では、閾値電圧Ｖｔｈを、高電圧バッテリ２０の端子間電圧Ｖ１の１０％に設定している。
The inter-terminal voltage V14p of the
一方、負方向のリアクトル電流ＩＬが最適値よりも小さい場合、図４（ｂ）に破線で示すように、上アームスイッチ１４ｐの端子間電圧Ｖ１４ｐの低下速度が低くなる。その結果、スイッチング遷移時間が長くなる。
On the other hand, when the reactor current IL in the negative direction is smaller than the optimum value, the rate of decrease in the inter-terminal voltage V14p of the
つまり、リアクトル電流ＩＬとスイッチング遷移時間との間には、図５に示すように、リアクトル電流ＩＬが負の値となる場合においてリアクトル電流ＩＬの絶対値が大きくなるに従って、スイッチング遷移時間が短くなるといった関係がある。このため、スイッチング遷移時間によってリアクトル電流ＩＬを把握することができる。そして、リアクトル電流ＩＬが最適値となるようなスイッチング遷移時間の目標値（以下、目標時間Ｔｔｇｔ）を設定し、実際のスイッチング遷移時間を目標時間Ｔｔｇｔに制御する。これにより、ＺＶＳを実現し、また、リアクトル電流ＩＬを検出する電流センサを電力変換装置１０に備えることなく、電力変換装置１０を電流臨界モードで制御することができる。
That is, between the reactor current IL and the switching transition time, as shown in FIG. 5, when the reactor current IL has a negative value, the switching transition time becomes shorter as the absolute value of the reactor current IL becomes larger. There is a relationship. For this reason, the reactor current IL can be grasped from the switching transition time. Then, a target value of the switching transition time (hereinafter referred to as target time Ttgt) is set so that the reactor current IL becomes an optimum value, and the actual switching transition time is controlled to the target time Ttgt. Thereby, ZVS is implement | achieved and the
＜２．昇圧動作処理＞
昇圧動作処理時においては、下アームスイッチ１４ｎのＺＶＳを実現し、下アームスイッチ１４ｎのターンオン損失を低減させる。なお、昇圧動作処理が行われる場合において、リアクトル電流ＩＬは、リアクトル１６の両端のうち第２コンデンサ１２ｂ側から各スイッチ１４ｐ，１４ｎの接続点側へと流れる方向を正と定義する。また、本実施形態では、昇圧動作処理が行われる場合において、下アームスイッチ１４ｎが「メインスイッチ」に相当し、上アームスイッチ１４ｐが「同期整流スイッチ」に相当する。
<2. Boost operation processing>
In the step-up operation process, ZVS of the lower arm switch 14n is realized, and the turn-on loss of the lower arm switch 14n is reduced. In the case where the boosting operation process is performed, the reactor current IL is defined as positive in the direction in which both ends of the
昇圧動作処理時においては、下アームスイッチ１４ｎがオン状態とされ、また、上アームスイッチ１４ｐがオフ状態とされることで、低電圧バッテリ２２がリアクトル１６に接続され、低電圧バッテリ２２からリアクトル１６に電流が供給されてリアクトル１６に磁気エネルギが蓄積される。その後、下アームスイッチ１４ｎがオフ状態に切り替えられ、また、上アームスイッチ１４ｐがオン状態に切り替えられることで、リアクトル１６が高電圧バッテリ２０に接続されてリアクトル１６に蓄積された磁気エネルギが放出される。これにより、リアクトル１６から高電圧バッテリ２０へと電流が流れる。こうした動作が繰り返されることで、低電圧バッテリ２２から高電圧バッテリ２０へと電力が供給され、高電圧バッテリ２０が充電される。
During the step-up operation process, the lower arm switch 14n is turned on and the
ここで、本実施形態において、昇圧動作処理時におけるスイッチング遷移時間を、上アームスイッチ１４ｐに対する第１操作信号ｇｐがオフ操作指令に切り替えられてから、下アームスイッチ１４ｎの端子間電圧が低下して閾値電圧Ｖｔｈとなるまでの時間とする。
Here, in the present embodiment, the switching transition time during the step-up operation processing is such that the voltage between the terminals of the lower arm switch 14n decreases after the first operation signal gp for the
＜３．制御回路３０＞
続いて、図２及び図６〜図１１を用いて、制御回路３０の詳細について説明する。
<3.
Next, details of the
図６に示すように、制御回路３０を構成するスイッチング遷移時間検出回路３４は、第１〜第５抵抗体３４ａ〜３４ｅと、第１，第２コンパレータ３４ｆ，３４ｇと、第１，第２ＸＯＲ回路３４ｈ，３４ｉとを備えている。
As shown in FIG. 6, the switching transition
第１〜第３抵抗体３４ａ〜３４ｃは、直列接続されている。第１抵抗体３４ａの両端のうち第２抵抗体３４ｂとの接続点とは反対側には、上アームスイッチ１４ｐのドレインが接続されている。第３抵抗体３４ｃの両端のうち、第２抵抗体３４ｂとの接続点とは反対側には、下アームスイッチ１４ｎのソースが接続されている。
The first to third resistors 34a to 34c are connected in series. The drain of the
第４抵抗体３４ｄと第５抵抗体３４ｅとは直列接続されている。これら抵抗体３４ｄ，３４ｅの直列接続体の両端のうち、第４抵抗体３４ｄ側には、上，下アームスイッチ１４ｐ，１４ｎの接続点が接続され、第５抵抗体３４ｅ側には、下アームスイッチ１４ｎのソースが接続されている。
The
第１コンパレータ３４ｆの非反転入力端子には、第１，第２抵抗体３４ａ，３４ｂの接続点が接続され、反転入力端子には、第４，第５抵抗体３４ｄ，３４ｅの接続点が接続されている。一方、第２コンパレータ３４ｇの非反転入力端子には、第４，第５抵抗体３４ｄ，３４ｅの接続点が接続され、反転入力端子には、第２，第３抵抗体３４ｂ，３４ｃの接続点が接続されている。
The connection point of the first and
第１ＸＯＲ回路３４ｈの第１入力端子には、第１コンパレータ３４ｆの出力信号が入力され、第１ＸＯＲ回路３４ｈの第２入力端子には、下アームスイッチ１４ｎの第２操作信号ｇｎが制御器３２から入力される。一方、第２ＸＯＲ回路３４ｉの第１入力端子には、第２コンパレータ３４ｇの出力信号が入力され、第２ＸＯＲ回路３４ｉの第２入力端子には、上アームスイッチ１４ｐの第１操作信号ｇｐが制御器３２から入力される。第１ＸＯＲ回路３４ｈの出力信号Ｓｉｇ１や、第２ＸＯＲ回路３４ｉの出力信号Ｓｉｇ２は、後述する遷移時間計測部３２ｂに入力される。
The output signal of the
ここで、上記第１〜第５抵抗体３４ａ〜３４ｅの抵抗値は、図７に示すように、第２操作信号ｇｎがオフ操作指令に切り替えられてから、上アームスイッチ１４ｐの端子間電圧Ｖ１４ｐが低下し始めて閾値電圧Ｖｔｈになるまでの期間（時刻ｔ１〜ｔ２）において、第１ＸＯＲ回路３４ｈの出力信号の論理が「Ｈ」となるように設定されている。この設定は、降圧動作処理時におけるスイッチング遷移時間を検出するためになされるものである。なお、図７（ａ）は、リアクトル電流ＩＬの推移を示し、図７（ｂ）〜図７（ｅ）は、先の図４（ａ）〜図４（ｄ）に対応している。また、図７（ｆ）は、第１コンパレータ３４ｆの出力信号の推移を示し、図７（ｇ）は、第１ＸＯＲ回路３４ｈの出力信号Ｓｉｇ１の推移を示す。
Here, as shown in FIG. 7, the resistance values of the first to fifth resistors 34a to 34e are the voltage V14p between the terminals of the
加えて、上記第１〜第５抵抗体３４ａ〜３４ｅの抵抗値は、第１操作信号ｇｐがオフ操作指令に切り替えられてから、下アームスイッチ１４ｎの端子間電圧が低下し始めて閾値電圧Ｖｔｈになるまでの期間において、第２ＸＯＲ回路３４ｉの出力信号Ｓｉｇ２の論理が「Ｈ」となるように設定されている。この設定は、昇圧動作処理時におけるスイッチング遷移時間を検出するためになされるものである。 In addition, the resistance values of the first to fifth resistors 34a to 34e are equal to the threshold voltage Vth after the first operation signal gp is switched to the off operation command and the voltage across the terminals of the lower arm switch 14n starts to decrease. In the period up to, the logic of the output signal Sig2 of the second XOR circuit 34i is set to “H”. This setting is made to detect the switching transition time during the boosting operation process.
続いて、図８及び図９のブロック図を用いて、降圧動作処理時に対応する制御器３２の構成について説明する。
Next, the configuration of the
図示されるように、制御器３２は、電力変換装置１０の外部から入力された目標電圧Ｖｔｇｔ、高電圧バッテリ２０の端子間電圧Ｖ１（入力電圧Ｖ１）、低電圧バッテリ２２の端子間電圧Ｖ２（出力電圧Ｖ２）、及びスイッチング遷移時間に基づき、第１，第２操作信号ｇｐ，ｇｎを生成して出力する回路である。制御器３２は、例えば、マイクロコンピュータを主体として構成されている。なお、目標電圧Ｖｔｇｔは、第３，第４端子Ｔ３，Ｔ４間から低電圧バッテリ２２へと印加される電圧の目標値である。
As illustrated, the
Ｄｕｔｙ比算出部３２ａは、入力電圧Ｖ１、目標電圧Ｖｔｇｔ及び出力電圧Ｖ２に基づき、上，下アームスイッチ１４ｐ，１４ｎに対するオン時間比Ｄｕｔｙｐ，Ｄｕｔｙｎを算出する。ここで、オン時間比とは、各スイッチのオンオフ操作１周期（スイッチング周期）に対するオン操作時間の比率である。本実施形態において、オン時間比は、０〜１の値をとる。なお、本実施形態において、Ｄｕｔｙ比算出部３２ａが「オン時間比算出手段」に相当する。
The duty
遷移時間計測部３２ｂは、上記第１ＸＯＲ回路３４ｈの出力信号Ｓｉｇ１のパルス幅（論理が「Ｈ」とされる時間）をスイッチング遷移時間として検出する。なお、本実施形態において、遷移時間計測部３２ｂとスイッチング遷移時間検出回路３４とが「遷移時間検出手段」に相当する。
The transition
時間偏差算出部３２ｃは、上記目標時間Ｔｔｇｔと、遷移時間計測部３２ｂから出力されたスイッチング遷移時間との時間偏差を算出する。具体的には、目標時間Ｔｔｇｔからスイッチング遷移時間を減算した値として上記時間偏差を算出する。これにより、時間偏差が正の値になることをもって、第２コンデンサ１２ｂ側から各スイッチ１４ｐ，１４ｎの接続点側へと流れるリアクトル電流ＩＬが過大であることを示す。一方、時間偏差が負の値になることをもって、第２コンデンサ１２ｂ側から各スイッチ１４ｐ，１４ｎの接続点側へと流れるリアクトル電流ＩＬが過小であることを示す。
The time
ここで、本実施形態では、目標時間Ｔｔｇｔを、予め設定された固定値としている。目標時間Ｔｔｇｔは、リアクトル１６のインダクタンス「Ｌ」、各コンデンサ１８ｐ，１８ｎの容量によって構成される共振回路の共振周期に基づき設定されている。具体的には例えば、目標時間Ｔｔｇｔを、共振周期の１／４に設定することができる。また、スイッチング遷移時間検出回路３４における信号遅延時間や、各駆動回路３８ｐ，３８ｎにおける信号遅延時間のばらつきを考慮し、目標時間Ｔｔｇｔを、共振周期の１／４の８０％程度に設定することもできる。
Here, in the present embodiment, the target time Ttgt is a fixed value set in advance. The target time Ttgt is set based on the resonance period of the resonance circuit constituted by the inductance “L” of the
遷移時間制御部３２ｄは、時間偏差算出部３２ｃから出力された時間偏差の比例積分制御により、各オン時間比Ｄｕｔｙｐ，Ｄｕｔｙｎを補正するための補正値ΔＤを算出する。なお、本実施形態において、遷移時間制御部３２ｄが「補正値算出手段」に相当する。
The transition
第１補正部３２ｅは、Ｄｕｔｙ比算出部３２ａから出力された上アームスイッチ１４ｐに対するオン時間比Ｄｕｔｙｐに、遷移時間制御部３２ｄから出力された補正値ΔＤを加算する。一方、第２補正部３２ｆは、Ｄｕｔｙ比算出部３２ａから出力された下アームスイッチ１４ｎに対するオン時間比Ｄｕｔｙｎから、遷移時間制御部３２ｄから出力された補正値ΔＤを減算する。これにより、時間偏差が正の値になるリアクトル電流ＩＬの過大時においては、下アームスイッチ１４ｎのオン操作時間が短縮され、上アームスイッチ１４ｐのオン操作時間が伸張されるように（リアクトル電流ＩＬの負側のピーク値を減少させるように）各オン時間比Ｄｕｔｙｐ，Ｄｕｔｙｎが補正される。なお、本実施形態において、各補正部３２ｅ，３２ｆが「補正手段」に相当する。
The
電圧偏差算出部３２ｇは、目標電圧Ｖｔｇｔと、出力電圧Ｖ２との電圧偏差を算出する。電圧制御部３２ｈは、電圧偏差算出部３２ｇから出力された電圧偏差の比例積分制御により、出力電圧Ｖ２を目標電圧Ｖｔｇｔにフィードバック制御するための変換係数を算出する。この変換係数は、各スイッチ１４ｐ，１４ｎのスイッチング周期に相当するものである。
The
第１オン時間算出部３２ｉは、第１補正部３２ｅの出力値「Ｄｕｔｙｐ＋ΔＤ」に、電圧制御部３２ｈから出力された変換係数を乗算することで、上アームスイッチ１４ｐに対するオン操作時間Ｔｍｏｎを算出する。一方、第２オン時間算出部３２ｊは、第２補正部３２ｆの出力値「Ｄｕｔｙｐ−ΔＤ」に、電圧制御部３２ｈから出力された変換係数を乗算することで、下アームスイッチ１４ｎに対するオン操作時間Ｔｒｏｎを算出する。
The first on-time calculating unit 32i calculates the on-operation time Tmon for the
制限部３３は、第１オン時間算出部３２ｉから出力された上アームスイッチ１４ｐのオン操作時間Ｔｍｏｎを上限時間Ｔｍａｘで制限する。また、制限部３３は、第２オン時間算出部３２ｊから出力された下アームスイッチ１４ｎのオン操作時間Ｔｒｏｎを下限時間Ｔｍｉｎで制限する。なお、制限部３３については、後に詳述する。
The limiting
操作信号生成部３２ｋは、制限部３３から出力されたオン操作時間Ｔｍｏｎ，Ｔｒｏｎに基づき、上，下アームスイッチ１４ｐ，１４ｎに対する操作信号ｇｐ，ｇｎを生成して出力する。ここでは、上，下アームスイッチ１４ｐ，１４ｎの双方がオン状態とされることを回避すべく、各操作信号ｇｐ，ｇｎにデッドタイムが付与される。なお、先の図１に示した各駆動回路３８ｐ，３８ｎは、操作信号生成部３２ｋから出力された各操作信号ｇｐ，ｇｎに基づき、各スイッチ１４ｐ，１４ｎをオンオフ操作する。
The
こうした構成によれば、スイッチング遷移時間が目標時間Ｔｔｇｔとなるように制御される。すなわち、リアクトル電流ＩＬが最適値になるように制御される。これにより、リアクトル電流ＩＬを検出することなく、降圧動作処理時において電力変換装置１０を電流臨界モードで制御することができる。
According to such a configuration, the switching transition time is controlled to be the target time Ttgt. That is, the reactor current IL is controlled so as to be an optimum value. Thereby,
図９に、降圧動作処理時に対応する制限部３３のブロック図を示す。
FIG. 9 shows a block diagram of the limiting
制限時間算出部３３ａは、高電圧バッテリ２０の端子間電圧Ｖ１及び低電圧バッテリ２２の端子間電圧Ｖ２に基づき、上限時間Ｔｍａｘ，下限時間Ｔｍｉｎを算出する。詳しくは、下式（ｅｑ１），（ｅｑ２）によって上限時間Ｔｍａｘ，下限時間Ｔｍｉｎを算出する。
The time limit calculation unit 33a calculates the upper limit time Tmax and the lower limit time Tmin based on the inter-terminal voltage V1 of the high-
ここで、上式（ｅｑ１）は、出力電流がその最大値及び最小値を繰り返し往復する三角波状の波形となるように電力変換装置１０が電流臨界モードで制御される構成において、上記最大値が下式（ｅｑ４）によって表されることから導かれる。
Here, the above equation (eq1) is obtained when the
上限時間制限部３３ｂは、制限時間算出部３３ａによって算出された上限時間Ｔｍａｘを、第１オン時間算出部３２ｉから出力されたオン操作時間Ｔｍｏｎが上回る場合、オン操作時間Ｔｍｏｎを上限時間Ｔｍａｘにして操作信号生成部３２ｋに出力する。
When the on-operation time Tmon output from the first on-time calculation unit 32i exceeds the upper-limit time Tmax calculated by the time-limit calculation unit 33a, the upper-limit time limitation unit 33b sets the on-operation time Tmon to the upper limit time Tmax. It outputs to the operation
下限時間制限部３３ｃは、第１オン時間算出部３２ｉから出力された上アームスイッチ１４ｐのオン操作時間Ｔｍｏｎが上限時間Ｔｍａｘで制限されている期間において、第２オン時間算出部３２ｊから出力された下アームスイッチ１４ｎのオン操作時間Ｔｒｏｎを下限時間Ｔｍｉｎで制限する。詳しくは、オン操作時間Ｔｒｏｎが下限時間Ｔｍｉｎを下回る場合、オン操作時間Ｔｒｏｎを下限時間Ｔｍｉｎにして操作信号生成部３２ｋに出力する。
The lower
下限時間制限部３３ｃは、例えば、電流臨界モード制御系が過渡状態となる場合であっても、その後迅速に過渡状態を収束させ、電力変換装置１０内の損失の増大を回避するためのものである。ここで、上記過渡状態とは、具体的には例えば、スイッチング周期（例えば、電圧制御部３２ｈから出力される変換係数）と、各スイッチ１４ｐ，１４ｎのオン時間比Ｄｕｔｙｐ，Ｄｕｔｙｎとが過渡状態にあり、電力変換装置１０を電流臨界モードで一時的に制御できていない状態のことである。このような状況下においては、リアクトル１６に流れる負電流が増大することによって導通損失が増大したり、電流臨界モードから外れることによってリカバリ損失が増大したりする懸念がある。
For example, even when the current critical mode control system is in a transient state, the lower limit
ここで、オン操作時間Ｔｍｏｎが上限時間Ｔｍａｘで制限される状態に移行した場合には、オン操作時間Ｔｒｏｎを下限時間Ｔｍｉｎで制限することで、電流臨界モードにおけるスイッチング周期の制御の収束を早めることができる。これにより、電力変換装置１０内の損失を低減させる。
Here, when the on operation time Tmon is shifted to a state where the on operation time Tmon is limited by the upper limit time Tmax, the on operation time Tron is limited by the lower limit time Tmin, thereby speeding up the convergence of the control of the switching cycle in the current critical mode. Can do. Thereby, the loss in the
続いて、図１０及び図１１のブロック図を用いて、昇圧動作処理時に対応する制御器３２の構成について説明する。なお、図１０において、先の図８の構成と同一の構成については、便宜上、同一の符号を付している。
Next, the configuration of the
昇圧動作処理時においては、低電圧バッテリ２２の端子間電圧Ｖ２が電力変換装置１０の入力電圧Ｖ２となり、高電圧バッテリ２０の端子間電圧Ｖ１が電力変換装置１０の出力電圧Ｖ１となる。また、目標電圧Ｖｔｇｔは、第１，第２端子Ｔ１，Ｔ２間から高電圧バッテリ２０へと印加される電圧の目標値となる。
During the boosting operation process, the voltage V2 between the terminals of the
遷移時間計測部３２ｂは、上記第２ＸＯＲ回路３４ｉの出力信号Ｓｉｇ２のパルス幅をスイッチング遷移時間として検出する。また、電圧偏差算出部３２ｇは、目標電圧Ｖｔｇｔと、出力電圧Ｖ１との電圧偏差を算出する。
The transition
第１補正部３２ｅは、Ｄｕｔｙ比算出部３２ａから出力された上アームスイッチ１４ｐに対するオン時間比Ｄｕｔｙｐから、遷移時間制御部３２ｄから出力された補正値ΔＤを減算する。一方、第２補正部３２ｆは、Ｄｕｔｙ比算出部３２ａから出力された下アームスイッチ１４ｎに対するオン時間比Ｄｕｔｙｎに、遷移時間制御部３４ｄから出力された補正値ΔＤを加算する。これにより、時間偏差が正の値になるリアクトル電流ＩＬの過大時においては、上アームスイッチ１４ｐのオン操作時間が短縮され、下アームスイッチ１４ｎのオン操作時間が伸張されるように（リアクトル電流ＩＬの負側のピーク値を減少させるように）各オン時間比Ｄｕｔｙｐ，Ｄｕｔｙｎが補正される。
The
制限部３５は、第２オン時間算出部３２ｊから出力された下アームスイッチ１４ｎのオン操作時間Ｔｒｏｎを上限時間Ｔｍａｘで制限して操作信号生成部３２ｋに出力する。また、制限部３５は、第１オン時間算出部３２ｉから出力された上アームスイッチ１４ｐのオン操作時間Ｔｍｏｎを下限時間Ｔｍｉｎで制限して操作信号生成部３２ｋに出力する。なお、制限部３５については、後に詳述する。
The
こうした構成によれば、昇圧動作処理時において電力変換装置１０を電流臨界モードで制御することができる。
According to such a configuration, the
図１１に、昇圧動作処理時に対応する制限部３５のブロック図を示す。
FIG. 11 shows a block diagram of the limiting
制限時間算出部３５ａは、高電圧バッテリ２０の端子間電圧Ｖ１及び低電圧バッテリ２２の端子間電圧Ｖ２に基づき、上限時間Ｔｍａｘ，下限時間Ｔｍｉｎを算出する。本実施形態において、制限時間算出部３３ａ，３５ａが「上限時間算出手段」及び「下限時間算出手段」に相当する。制限時間算出部３５ａは、下式（ｅｑ５），（ｅｑ６）によって上限時間Ｔｍａｘ，下限時間Ｔｍｉｎを算出する。
The time limit calculation unit 35a calculates the upper limit time Tmax and the lower limit time Tmin based on the inter-terminal voltage V1 of the high-
下限時間制限部３５ｃは、第２オン時間算出部３２ｊから出力された下アームスイッチ１４ｎのオン操作時間Ｔｒｏｎが上限時間Ｔｍａｘで制限されている期間において、第１オン時間算出部３２ｉから出力された上アームスイッチ１４ｐのオン操作時間Ｔｍｏｎを下限時間Ｔｍｉｎで制限する。詳しくは、オン操作時間Ｔｍｏｎが下限時間Ｔｍｉｎを下回る場合、オン操作時間Ｔｍｏｎを下限時間Ｔｍｉｎにして操作信号生成部３２ｋに出力する。なお、本実施形態において、下限時間制限部３５ｃ，３３ｃが「下限制限手段」に相当する。
The lower
以上詳述した本実施形態によれば、以下の効果が得られるようになる。 According to the embodiment described in detail above, the following effects can be obtained.
（１）降圧動作処理時における上アームスイッチ１４ｐのオン操作時間Ｔｍｏｎを上限時間Ｔｍａｘで制限した。このため、リアクトル１６に流れる電流を検出する電流センサを備えていない電力変換装置１０において、リアクトル１６に過電流が流れるスイッチングを防止することができる。すなわち、電力変換装置１０を過電流から保護することができる。なお、昇圧動作処理時においても同様である。
(1) The on operation time Tmon of the
（２）降圧動作処理時における下アームスイッチ１４ｎのオン操作時間Ｔｒｏｎを下限時間Ｔｍｉｎで制限した。このため、電流臨界モード制御が過渡状態となる場合であっても、電流臨界モードで電力変換装置１０を制御するための必要最低限の下アームスイッチ１４ｎのオン操作時間Ｔｒｏｎを確保することができる。これにより、電流臨界モードにおけるスイッチング周期の制御の収束を早めることができ、ひいては電力変換装置１０内の損失を低減させることができる。なお、昇圧動作処理時においても同様である。
(2) The on-operation time Tron of the lower arm switch 14n during the step-down operation process is limited by the lower limit time Tmin. For this reason, even when the current critical mode control is in a transient state, it is possible to ensure the minimum on-operation time Tron of the lower arm switch 14n necessary for controlling the
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.
本実施形態では、制御器の構成を変更する。 In the present embodiment, the configuration of the controller is changed.
図１２に、本実施形態にかかる制御器３７の構成を示す。なお、図１２において、先の図８に示した構成と同一の構成については、便宜上、同一の符号を付している。また、本実施形態では、降圧動作処理時を例にして説明する。
FIG. 12 shows the configuration of the
図示されるように、電圧偏差算出部３７ａは、外部から入力された目標電圧Ｖｔｇｔと、出力電圧Ｖ２との電圧偏差を算出する。なお、電圧偏差算出部３７ａは、上記第１の実施形態の電圧偏差算出部３２ｇと同様の構成である。
As illustrated, the voltage
電圧制御部３７ｂは、電圧偏差算出部３７ａから出力された電圧偏差に基づき、上，下アームスイッチ１４ｐ，１４ｎに対するオン時間比Ｄｕｔｙｐ，Ｄｕｔｙｎを算出する。なお、本実施形態において、電圧制御部３７ｂが「オン時間比算出手段」に相当する。
The voltage control unit 37b calculates the on-time ratios Dutyp and Duty for the upper and
なお、遷移時間計測部３７ｃ，時間偏差算出部３７ｄについては、上記第１の実施形態の遷移時間計測部３２ｂ，時間偏差算出部３２ｃと同様の構成である。
The transition time measurement unit 37c and the time
遷移時間制御部３７ｅは、時間偏差算出部３７ｄから出力された時間偏差の比例積分制御により、各スイッチ１４ｐ，１４ｎに対するスイッチング周期を算出する。これにより、時間偏差が正の値になるリアクトル電流ＩＬの過大時においては、スイッチング周期を短縮してリアクトル電流ＩＬを減少させる。一方、時間偏差が負の値になるリアクトル電流ＩＬの過小時においては、スイッチング周期を伸張してリアクトル電流ＩＬを増大させる。なお、本実施形態において、遷移時間制御部３７ｅが「周期算出手段」に相当する。
The transition
オン時間算出部３７ｆは、電圧制御部３７ｂから出力された各オン時間比Ｄｕｔｙｐ，Ｄｕｔｙｎと、遷移時間制御部３７ｅから出力されたスイッチング周期とを乗算することで、各オン操作時間Ｔｍｏｎ，Ｔｒｏｎを算出する。算出された各オン操作時間Ｔｍｏｎ，Ｔｒｏｎは、制限部３３に入力される。
The on-time calculation unit 37f multiplies each on-time ratio Dutyp, Dutyn output from the voltage control unit 37b by the switching period output from the transition
なお、操作信号生成部３７ｇは、先の操作信号生成部３２ｋと同様の構成である。また、図１２に示した構成は、昇圧動作処理についても同様に適用できる。
The operation signal generation unit 37g has the same configuration as the previous operation
以上説明した本実施形態によっても、上記第１の実施形態で得られる効果と同様の効果を得ることができる。 According to the present embodiment described above, the same effect as that obtained in the first embodiment can be obtained.
（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
(Third embodiment)
Hereinafter, the third embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.
本実施形態では、電力変換装置として、フライバックコンバータを用いる。 In this embodiment, a flyback converter is used as a power converter.
図１３に、本実施形態にかかる電力変換装置の構成を示す。なお、図１３において、先の図１に示した構成と同一の構成については、便宜上、同一の符号を付している。 FIG. 13 shows the configuration of the power converter according to the present embodiment. In FIG. 13, the same components as those shown in FIG. 1 are given the same reference numerals for the sake of convenience.
図１３に示すように、電力変換装置４０は、第１，第２コンデンサ４２ａ，４２ｂ、第１スイッチ４４ａ、第２スイッチ４４ｂ、トランス４６、及び制御回路３０を備えている。電力変換装置４０は、高電圧バッテリ２０と低電圧バッテリ２２との間を電気的に絶縁しつつ、各バッテリ２０，２２間の電力の授受を行う。
As illustrated in FIG. 13, the power conversion device 40 includes first and
電力変換装置１０の第１端子Ｔ１には、第１コンデンサ４２ａの一端が接続され、第１コンデンサ４２ａの他端には、第２端子Ｔ２が接続されている。第１コンデンサ４２ａには、第１スイッチ４４ａと、トランス４６を構成する第１巻線４６ａとの直列接続体が並列接続されている。本実施形態では、各スイッチ４４ｐ，４４ｎとして、電圧制御形の半導体スイッチング素子を用いており、具体的には、ＮチャネルＭＯＳＦＥＴを用いている。なお、図中、各スイッチ４４ｐ，４４ｎに逆並列に接続されているダイオード４５ｐ，４５ｎは、各スイッチ４４ｐ，４４ｎの寄生ダイオードを示している。また、本実施形態において、第１スイッチ４４ａに並列接続されたコンデンサ４８ａは、第１スイッチ４４ａの寄生容量を示している。また、第２スイッチ４４ｂに並列接続されたコンデンサ４８ｂは、第２スイッチ４４ｂの寄生容量を示している。本実施形態では、各コンデンサ４８ａ，４８ｂのそれぞれの容量を「Ｃ／２」としている。
One end of the first capacitor 42a is connected to the first terminal T1 of the
トランス４６を構成する第２巻線４６ｂには、第２スイッチ４４ｂと第２コンデンサ４２ｂとの直列接続体が並列接続されている。第２コンデンサ４２ｂの両端のうち第２スイッチ４４ｂが接続された側には、電力変換装置１０の第３端子Ｔ３が接続されている。第２コンデンサ４２ｂの両端のうち第２巻線４６ｂが接続された側には、電力変換装置１０の第４端子Ｔ４が接続されている。ここで、本実施形態において、第２巻線４６ｂの巻数「Ｎ２」に対する第１巻線４６ａの巻数「Ｎ１」の比である巻数比「Ｎ１／Ｎ２」は、１より大きい値に設定されている。
A series connection body of a
続いて、本実施形態にかかる降圧動作処理について説明する。なお、降圧動作処理時においては、第１巻線４６ａが「１次巻線」に相当し、第２巻線４６ｂが「２次巻線」に相当する。また、第１スイッチ４４ａが「メインスイッチ」に相当し、第２スイッチ４４ｂが「同期整流スイッチ」に相当する。
Subsequently, the step-down operation processing according to the present embodiment will be described. In the step-down operation process, the first winding 46a corresponds to the “primary winding”, and the second winding 46b corresponds to the “secondary winding”. The first switch 44a corresponds to a “main switch”, and the
第１スイッチ４４ａと第２スイッチ４４ｂとは、相補的にオンオフ操作される。詳しくは、第１操作信号ｇｐがオン操作指令とされて第１スイッチ４４ａがオン状態とされ、また、第２操作信号ｇｎがオフ操作指令とされて第２スイッチ４４ｂがオフ状態とされる。これにより、高電圧バッテリ２０が第１巻線４６ａに接続され、高電圧バッテリ２０から第１巻線４６ａに電流が供給されてトランス４６に磁気エネルギが蓄積される。
The first switch 44a and the
その後、第１操作信号ｇｐがオフ操作指令とされて第１スイッチ４４ａがオフ状態に切り替えられ、また、第２操作信号ｇｎがオン操作指令とされて第２スイッチ４４ｂがオン状態に切り替えられる。これにより、第２巻線４６ｂが低電圧バッテリ２２に接続されてトランス４６に蓄積された磁気エネルギが放出され、第２巻線４６ｂから低電圧バッテリ２２へと電流が流れる。こうした動作が繰り返されることで、高電圧バッテリ２０から低電圧バッテリ２２へと電力が供給され、低電圧バッテリ２２が充電される。
Thereafter, the first operation signal gp is turned off and the first switch 44a is turned off, and the second operation signal gn is turned on and the
続いて、昇圧動作処理について説明する。なお、昇圧動作処理時においては、第２巻線４６ｂが「１次巻線」に相当し、第１巻線４６ａが「２次巻線」に相当する。また、第２スイッチ４４ｂが「メインスイッチ」に相当し、第１スイッチ４４ａが「同期整流スイッチ」に相当する。
Next, the boosting operation process will be described. In the step-up operation process, the second winding 46b corresponds to the “primary winding”, and the first winding 46a corresponds to the “secondary winding”. The
昇圧動作処理時においては、第２スイッチ４４ｂがオン状態とされ、また、第１スイッチ４４ｐがオフ状態とされることで、低電圧バッテリ２２が第２巻線４６ｂに接続され、低電圧バッテリ２２から第２巻線４６ｂに電流が供給されてトランス４６に磁気エネルギが蓄積される。その後、第２スイッチ４４ｂがオフ状態に切り替えられ、また、第１スイッチ４４ａがオン状態に切り替えられることで、第１巻線４６ａが高電圧バッテリ２０に接続されてトランス４６に蓄積された磁気エネルギが放出される。これにより、第１巻線４６ａから高電圧バッテリ２０へと電流が流れる。こうした動作が繰り返されることで、低電圧バッテリ２２から高電圧バッテリ２０へと電力が供給され、高電圧バッテリ２０が充電される。
During the step-up operation process, the
制御回路３０は、第１，第２駆動回路５０ａ，５０ｂを備えている。第１駆動回路５０ａは、制御器３２から出力された第１操作信号ｇｐに基づき、第１スイッチ４４ａをオンオフ操作する。第２駆動回路５０ｂは、制御器３２から出力された第２操作信号ｇｎに基づき、第２スイッチ４４ｂをオンオフ操作する。
The
スイッチング遷移時間検出回路３４には、第１スイッチ４４ａの端子間電圧と、第２スイッチ４４ｂの端子間電圧とが入力される。ここで、第２スイッチ４４ｂの端子間電圧を検出するための、第２スイッチ４４ｂの両端とスイッチング遷移時間検出回路３４とを接続する経路には、実際には、第２スイッチ４４ｂとスイッチング遷移時間検出回路３４との間を電気的に絶縁しつつ、これらの間で信号伝達可能な絶縁回路が設けられている。また、低電圧バッテリ２２の端子間電圧Ｖ２を制御器３２に入力するための経路にも、絶縁回路が設けられている。
The switching transition
本実施形態において、スイッチング遷移時間検出回路３４は、降圧動作処理時において、第２スイッチ４４ｂに対する第２操作信号ｇｎがオフ操作指令に切り替えられてから、第１スイッチ４４ａの端子間電圧が低下して閾値電圧Ｖｔｈになるまでの期間において、論理「Ｈ」の出力信号Ｓｉｇ１を出力する。なお、降圧動作処理時における制御態様は、制限部３３を除き、先の図８に示した構成によって実現できる。
In the present embodiment, the switching transition
こうした構成によれば、上記第１の実施形態と同様に、スイッチング遷移時間が目標時間Ｔｔｇｔに制御される。これにより、リアクトル電流ＩＬを検出する電流センサを電力変換装置４０に備えることなく、電力変換装置４０を電流臨界モードで制御することができる。 According to such a configuration, similarly to the first embodiment, the switching transition time is controlled to the target time Ttgt. As a result, the power conversion device 40 can be controlled in the current critical mode without providing the power conversion device 40 with a current sensor that detects the reactor current IL.
ちなみに、本実施形態の構成は、昇圧動作処理についても同様に適用できる。ここで、スイッチング遷移時間検出回路３４は、昇圧動作処理時において、第１スイッチ４４ａに対する第１操作信号ｇｐがオフ操作指令に切り替えられてから、第２スイッチ４４ｂの端子間電圧が低下して閾値電圧Ｖｔｈになるまでの期間において、論理「Ｈ」の出力信号Ｓｉｇ２を出力する。なお、昇圧動作処理時における制御態様は、制限部３５を除き、先の図１０に示した構成によって実現できる。
Incidentally, the configuration of the present embodiment can be similarly applied to the boosting operation process. Here, the switching transition
続いて、本実施形態における制限部について説明する。 Next, the restriction unit in the present embodiment will be described.
降圧動作処理時において、上限時間Ｔｍａｘ，下限時間Ｔｍｉｎは、下式（ｅｑ７），（ｅｑ８）によって算出することができる。 In the step-down operation process, the upper limit time Tmax and the lower limit time Tmin can be calculated by the following equations (eq7) and (eq8).
一方、昇圧動作処理時において、上限時間Ｔｍａｘ，下限時間Ｔｍｉｎは、下式（ｅｑ１０），（ｅｑ１１）によって算出することができる。 On the other hand, during the boosting operation process, the upper limit time Tmax and the lower limit time Tmin can be calculated by the following equations (eq10) and (eq11).
以上説明した本実施形態によっても、上記第１の実施形態で得られる効果と同様の効果を得ることができる。 According to the present embodiment described above, the same effect as that obtained in the first embodiment can be obtained.
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.
・スイッチング遷移時間としては、上記第１の実施形態に例示したものに限らない。例えば、降圧動作処理時において、下アームスイッチ１４ｎに対する第２操作信号ｇｎがオフ操作指令に切り替えられた後、このスイッチ１４ｎの端子間電圧が上昇して上記閾値電圧Ｖｔｈとは異なる規定電圧となるタイミングを、スイッチング遷移時間の計時開始タイミングとしてもよい。こうして検出されたスイッチング遷移時間であっても、下アームスイッチ１４ｎがオフ状態に切り替えられてからの上アームスイッチ１４ｐの端子間電圧の低下速度を把握できる。このため、ＺＶＳによって上アームスイッチ１４ｐのターンオフ損失を低減できる。
The switching transition time is not limited to that exemplified in the first embodiment. For example, in the step-down operation process, after the second operation signal gn for the lower arm switch 14n is switched to the off operation command, the voltage between the terminals of the switch 14n rises to a specified voltage different from the threshold voltage Vth. The timing may be a timing start timing of the switching transition time. Even at the switching transition time thus detected, it is possible to grasp the rate of decrease in the voltage between the terminals of the
・上記第１の実施形態において、図１に示した電力変換装置１０をバックコンバータとしてのみ機能させたり、ブーストコンバータとしてのみ機能させたりしてもよい。
-In the said 1st Embodiment, you may make the
・メインスイッチ及び同期整流スイッチとしては、ＮチャネルＭＯＳＦＥＴに限らず、例えば、他の電圧制御形の半導体スイッチング素子（例えばＩＧＢＴ）であってもよい。 The main switch and the synchronous rectification switch are not limited to N-channel MOSFETs, but may be other voltage-controlled semiconductor switching elements (for example, IGBT).
・上記第３の実施形態において、上限時間Ｔｍａｘ，下限時間Ｔｍｉｎの算出に、負電流（最小値Ｉｍｉｎ）の影響を考慮してもよい。 In the third embodiment, the influence of the negative current (minimum value Imin) may be taken into account in calculating the upper limit time Tmax and the lower limit time Tmin.
・上記第１の実施形態において、各スイッチ１４ｐ，１４ｎのそれぞれに対応する容量としては、互いに同一の値「Ｃ／２」に限らず、互いに異なる値であってもよい。この場合，最小値Ｉｍｉｎの算出における容量Ｃは、上アームスイッチ１４ｐに対応する容量と、下アームスイッチ１４ｎに対応する容量を加算した値となる。また、各スイッチ１４ｐ，１４ｎに、コンデンサ（受動素子）を備えるスナバ回路を並列接続してもよい。この場合、最小値Ｉｍｉｎの算出において、容量Ｃにスナバ回路の容量を加算することとなる。
In the first embodiment, the capacitance corresponding to each of the
・上記第１の実施形態において、制御回路３０の処理周期毎に制限部において最小値Ｉｍｉｎを算出せず、最小値Ｉｍｉｎを固定値としてもよい。具体的には例えば、最小値Ｉｍｉｎを、量産された電力変換装置１０の取り得る出力電流最小値の中央値に設定すればよい。なお、この場合、最小値Ｉｍｉｎが小さければ、最小値Ｉｍｉｎを「０」に設定してもよい。
In the first embodiment, the minimum value Imin may not be calculated by the limiting unit for each processing cycle of the
・許容上限値Ｉｌｉｍとしては、リアクトル電流ＩＬの瞬時値に対する許容上限値に設定されるものに限らず、例えば、リアクトル電流ＩＬの平均値（具体的には例えば、各スイッチ１４ｐ，１４ｎの１スイッチング周期における上記平均値）に対する許容上限値に設定されるものであってもよい。
The allowable upper limit value Ilim is not limited to the allowable upper limit value with respect to the instantaneous value of the reactor current IL. For example, the average value of the reactor current IL (specifically, for example, one switching of each of the
１４ｐ，１４ｎ…上，下アームスイッチ、１６…リアクトル、２０…高電圧バッテリ、２２…低電圧バッテリ、３０…制御回路。 14p, 14n ... upper and lower arm switches, 16 ... reactor, 20 ... high voltage battery, 22 ... low voltage battery, 30 ... control circuit.
Claims (8)
オン状態とされることで電源（２０，２２）を前記リアクトルに接続し、前記電源から前記リアクトルに電流を供給して前記リアクトルにエネルギを蓄積させるメインスイッチ（１４ｐ，１４ｎ；４４ａ，４４ｂ）と、
前記メインスイッチがオフ状態とされている期間中にオン状態とされることで前記リアクトルを負荷（２２，２０）に接続し、前記リアクトルに蓄積されたエネルギを放出させて前記リアクトルから前記負荷に電流を供給する同期整流スイッチ（１４ｎ，１４ｐ；４４ｂ，４４ａ）と、を備える電力変換装置において、
前記メインスイッチと前記同期整流スイッチとを相補的にオンオフ操作する操作手段（３０）と、
前記操作手段によって前記同期整流スイッチがオフ状態に切り替えられてからの前記メインスイッチの端子間電圧の低下速度と相関を有する時間であるスイッチング遷移時間を検出する遷移時間検出手段（３２ｂ，３４；３７ｃ，３４）と、を備え、
前記操作手段は、前記遷移時間検出手段によって検出されたスイッチング遷移時間がその目標時間となるように、前記メインスイッチ及び前記同期整流スイッチのそれぞれのオン操作時間を設定しつつ、前記メインスイッチと前記同期整流スイッチとを相補的にオンオフ操作し、
前記電源から当該電力変換装置への入力電圧及び当該電力変換装置から前記負荷への出力電圧のうち少なくとも一方と、前記リアクトルから前記負荷へと流れる出力電流の許容上限値とに基づき、前記メインスイッチのオン操作時間の上限時間を算出する上限時間算出手段（３３ａ，３５ａ）と、
前記操作手段によって設定された前記メインスイッチのオン操作時間を、前記上限時間算出手段によって算出された上限時間で制限する上限制限手段（３３ｂ，３５ｂ）と、
を備えることを特徴とする電力変換装置。 Reactor (16; 46a, 46b);
Main switches (14p, 14n; 44a, 44b) for connecting a power source (20, 22) to the reactor by being turned on, supplying current from the power source to the reactor, and storing energy in the reactor; ,
When the main switch is turned off, the reactor is turned on to connect the reactor to the load (22, 20), and the energy accumulated in the reactor is released to transfer the reactor to the load. A power converter including a synchronous rectifier switch (14n, 14p; 44b, 44a) for supplying current;
Operation means (30) for performing on / off operations of the main switch and the synchronous rectification switch in a complementary manner;
Transition time detecting means (32b, 34; 37c) for detecting a switching transition time, which is a time correlated with the rate of decrease of the voltage between the terminals of the main switch after the synchronous rectifier switch is turned off by the operating means. , 34), and
The operation means sets the ON operation time of each of the main switch and the synchronous rectification switch so that the switching transition time detected by the transition time detection means becomes the target time, and the main switch and the Complementary on / off operation of the synchronous rectifier switch,
Based on at least one of an input voltage from the power source to the power converter and an output voltage from the power converter to the load, and an allowable upper limit value of an output current flowing from the reactor to the load, the main switch Upper limit time calculating means (33a, 35a) for calculating the upper limit time of the on-operation time,
Upper limit limiting means (33b, 35b) for limiting the ON operation time of the main switch set by the operating means with the upper limit time calculated by the upper limit time calculating means;
A power conversion device comprising:
前記操作手段によって設定された前記メインスイッチのオン操作時間が前記上限制限手段によって前記上限時間で制限されている状況下、前記操作手段によって設定された前記同期整流スイッチのオン操作時間を、前記下限時間算出手段によって算出された下限時間で制限する下限制限手段と、
をさらに備えることを特徴とする請求項１記載の電力変換装置。 Lower limit time calculating means (33b, 35b) for calculating a lower limit time of the main switch on operation time based on the input voltage, the output voltage, and the on operation time of the main switch;
In the situation where the on operation time of the main switch set by the operation means is limited by the upper limit time by the upper limit means, the on operation time of the synchronous rectification switch set by the operation means is set to the lower limit. Lower limit limiting means for limiting by the lower limit time calculated by the time calculating means,
The power converter according to claim 1, further comprising:
前記出力電圧とその目標電圧との偏差に基づき、前記メインスイッチ及び前記同期整流スイッチのそれぞれのスイッチング周期に対するオン操作時間の比率であるオン時間比を算出するオン時間比算出手段（３７ｂ）と、
前記スイッチング遷移時間と前記目標時間との偏差に基づき、前記メインスイッチ及び前記同期整流スイッチのそれぞれのスイッチング周期を算出する周期算出手段（３７ｅ）と、を含み、
前記オン時間比算出手段によって算出されたオン時間比と、前記周期算出手段によって算出されたスイッチング周期とに基づき、前記メインスイッチと前記同期整流スイッチとを相補的にオンオフ操作することを特徴とする請求項１又は２に記載の電力変換装置。 The operation means includes
An on-time ratio calculating means (37b) for calculating an on-time ratio, which is a ratio of an on-operation time with respect to each switching cycle of the main switch and the synchronous rectification switch, based on a deviation between the output voltage and the target voltage;
Cycle calculation means (37e) for calculating the switching cycle of each of the main switch and the synchronous rectification switch based on the deviation between the switching transition time and the target time,
The main switch and the synchronous rectification switch are complementarily turned on and off based on the on-time ratio calculated by the on-time ratio calculating unit and the switching cycle calculated by the cycle calculating unit. The power converter according to claim 1 or 2.
前記出力電圧と、前記入力電圧とに基づき、前記メインスイッチ及び前記同期整流スイッチのそれぞれのスイッチング周期に対するオン操作時間の比率であるオン時間比を算出するオン時間比算出手段（３２ａ）と、
前記スイッチング遷移時間と前記目標時間との偏差に基づき、前記スイッチング遷移時間を前記目標時間とするための補正値を算出する補正値算出手段（３２ｄ）と、
前記補正値算出手段によって算出された補正値で、前記オン時間比算出手段によって算出されたオン時間比を補正する補正手段（３２ｅ，３２ｆ）と、を含み、
前記補正手段によって補正されたオン時間比に基づき、前記メインスイッチと前記同期整流スイッチとを相補的にオンオフ操作することを特徴とする請求項１又は２に記載の電力変換装置。 The operation means includes
An on-time ratio calculating means (32a) for calculating an on-time ratio, which is a ratio of an on-operation time with respect to the switching period of each of the main switch and the synchronous rectifier switch, based on the output voltage and the input voltage;
Correction value calculating means (32d) for calculating a correction value for setting the switching transition time as the target time based on a deviation between the switching transition time and the target time;
Correction means (32e, 32f) for correcting the on-time ratio calculated by the on-time ratio calculation means with the correction value calculated by the correction value calculation means,
3. The power conversion device according to claim 1, wherein the main switch and the synchronous rectification switch are complementarily turned on and off based on the on-time ratio corrected by the correction unit.
前記メインスイッチ及び前記同期整流スイッチの接続点には、前記リアクトル（１６）の一端が接続され、
前記メインスイッチは、オン状態とされることにより、前記電源（２０）、前記メインスイッチ、前記リアクトル及び前記負荷（２２）を備える閉回路が形成されるように設けられ、
前記同期整流スイッチは、オン状態とされることにより、前記負荷、前記同期整流スイッチ及び前記リアクトルを備える閉回路が形成されるように設けられていることを特徴とする請求項１〜５のいずれか１項に記載の電力変換装置。 The main switch (14p) and the synchronous rectification switch (14n) are connected in series,
One end of the reactor (16) is connected to the connection point of the main switch and the synchronous rectification switch,
When the main switch is turned on, a closed circuit including the power source (20), the main switch, the reactor, and the load (22) is formed,
The said synchronous rectification switch is provided so that the closed circuit provided with the said load, the said synchronous rectification switch, and the said reactor may be formed by being turned on. The power converter device of Claim 1.
前記メインスイッチ及び前記同期整流スイッチの接続点には、前記リアクトル（１６）の一端が接続され、
前記メインスイッチは、オン状態とされることにより、前記電源（２２）、前記リアクトル及び前記メインスイッチを備える閉回路が形成されるように設けられ、
前記同期整流スイッチは、オン状態とされることにより、前記電源、前記リアクトル、前記同期整流スイッチ及び前記負荷（２０）を備える閉回路が形成されるように設けられていることを特徴とする請求項１〜６のいずれか１項に記載の電力変換装置。 The main switch (14n) and the synchronous rectification switch (14p) are connected in series,
One end of the reactor (16) is connected to the connection point of the main switch and the synchronous rectification switch,
The main switch is provided so that a closed circuit including the power source (22), the reactor, and the main switch is formed by being turned on,
The synchronous rectification switch is provided so that a closed circuit including the power source, the reactor, the synchronous rectification switch, and the load (20) is formed by being turned on. Item 7. The power conversion device according to any one of Items 1 to 6.
前記メインスイッチ（４４ａ，４４ｂ）及び前記１次巻線は、前記メインスイッチがオン状態とされることにより、前記電源、前記メインスイッチ及び前記１次巻線を備える閉回路が形成されるように設けられ、
前記同期整流スイッチ及び前記２次巻線は、前記同期整流スイッチがオン状態とされることにより、前記２次巻線、前記同期整流スイッチ及び前記負荷を備える閉回路が形成されるように設けられていることを特徴とする請求項１〜５のいずれか１項に記載の電力変換装置。 The reactor is a transformer (46) having a primary winding (46a, 46b) and a secondary winding (46b, 46a) magnetically coupled to the primary winding,
The main switch (44a, 44b) and the primary winding are formed so that a closed circuit including the power source, the main switch, and the primary winding is formed when the main switch is turned on. Provided,
The synchronous rectification switch and the secondary winding are provided such that a closed circuit including the secondary winding, the synchronous rectification switch, and the load is formed when the synchronous rectification switch is turned on. The power converter according to claim 1, wherein the power converter is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014027246A JP6115492B2 (en) | 2014-02-17 | 2014-02-17 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014027246A JP6115492B2 (en) | 2014-02-17 | 2014-02-17 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015154624A JP2015154624A (en) | 2015-08-24 |
| JP6115492B2 true JP6115492B2 (en) | 2017-04-19 |
Family
ID=53896355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014027246A Active JP6115492B2 (en) | 2014-02-17 | 2014-02-17 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6115492B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10122265B1 (en) * | 2018-01-03 | 2018-11-06 | Intel Corporation | Reducing electromagnetic interference in switching regulators |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5304173B2 (en) * | 2008-10-27 | 2013-10-02 | 富士通セミコンダクター株式会社 | Power supply voltage control circuit and DC-DC converter |
| JP5375226B2 (en) * | 2009-03-16 | 2013-12-25 | 株式会社リコー | Synchronous rectification type switching regulator and operation control method thereof |
-
2014
- 2014-02-17 JP JP2014027246A patent/JP6115492B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015154624A (en) | 2015-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6361479B2 (en) | Power converter | |
| US9490716B2 (en) | Isolated converter with initial rising edge PWM delay | |
| JP6135271B2 (en) | Switching power supply | |
| JP5790563B2 (en) | Switching power supply | |
| US9160238B2 (en) | Power converter with current feedback loop | |
| JP6009027B1 (en) | Power converter | |
| JP6099581B2 (en) | Switching power supply | |
| CN105703641A (en) | switched-mode power supply device | |
| US20190123655A1 (en) | Switching power supply device and synchronous rectifier circuit | |
| JP6057087B2 (en) | DC power supply | |
| TWI610524B (en) | Method and apparatus to reduce overcurrent during the startup of a switching regulator | |
| JP6115492B2 (en) | Power converter | |
| JP6115493B2 (en) | Power converter | |
| US11005373B2 (en) | Switching power supply control circuit with bottom point detection | |
| US11883912B2 (en) | Welding power supply device | |
| JP6015947B2 (en) | Switching power supply device and control method thereof | |
| KR101745102B1 (en) | Apparatus and method for controlling output of power converter in eco-friendly vehicle | |
| JP6331793B2 (en) | Power converter and non-contact power feeding system | |
| JP6365162B2 (en) | Power supply device and lighting device | |
| JP5954256B2 (en) | Control method | |
| JP2013090505A (en) | Dc-dc converter and control method thereof | |
| JP5754020B2 (en) | DC power supply | |
| JP6277699B2 (en) | Power supply | |
| JP2014197943A (en) | Switching power supply device and method of controlling the same | |
| WO2021079625A1 (en) | Isolated dc-dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170306 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6115492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |