JP6111148B2 - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP6111148B2
JP6111148B2 JP2013126412A JP2013126412A JP6111148B2 JP 6111148 B2 JP6111148 B2 JP 6111148B2 JP 2013126412 A JP2013126412 A JP 2013126412A JP 2013126412 A JP2013126412 A JP 2013126412A JP 6111148 B2 JP6111148 B2 JP 6111148B2
Authority
JP
Japan
Prior art keywords
data
film
oxide semiconductor
storage device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013126412A
Other languages
English (en)
Other versions
JP2014026646A (ja
JP2014026646A5 (ja
Inventor
原　裕
裕 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013126412A priority Critical patent/JP6111148B2/ja
Publication of JP2014026646A publication Critical patent/JP2014026646A/ja
Publication of JP2014026646A5 publication Critical patent/JP2014026646A5/ja
Application granted granted Critical
Publication of JP6111148B2 publication Critical patent/JP6111148B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Stored Programmes (AREA)

Description

本発明は、情報処理装置に関する。
近年、データセンターや電算室などで多くの情報処理装置を設置するため、情報処理装置が高密度に配置されている。情報処理装置が消費した電力は熱に変わるため、高密度に配置された情報処理装置を動作させるには、空調設備の増強や、情報処理装置と空調設備のためのＵＰＳ（Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ：無停電電源装置）の増強を行わなければならず、さらなる電力を消費する。そのため、データセンターや電算室での電力の効率化を進めるうえで、可能な限り消費電力を低減したいという要請がある。
一方で、情報処理装置が高性能化するに伴い、消費電力も増大してきている。そのため、プログラムを中断して再開する方式（レジューム方式）において、プログラム実行状態を不揮発性の補助記憶装置に退避させることで、情報処理装置への電力の供給を停止して一旦プログラムの実行を中断したとしても、その後に実行を再開することができる技術が開示されている（例えば、特許文献１を参照）。
また、例えば、特許文献２には、消費電力の削減やリソースの有効活用のために仮想化環境を構築し、１台の情報処理装置をあたかも複数台の情報処理装置であるかのように論理的に分割してハードウェアリソースの効率的な利用を可能にしている。
特開平６−５１８５８号公報 特開２０１１−１９２１９４号公報
しかし、仮想化環境を構築するためには大容量の主記憶装置を搭載する必要があり、データ量の増加に伴ってハイバネーション／レジューム処理における所要時間が長くなってしまう問題がある。
本発明の一態様は、仮想化環境を構築する情報処理装置において、ハイバネーション／レジューム処理における所要時間を短縮させることを目的の一とする。また、消費電力が小さい情報処理装置とその駆動方法を提供することを目的の一とする。
本発明の一態様は、演算処理装置と、主記憶装置と、メモリ管理ユニットと、補助記憶装置と、を有し、主記憶装置は、オペレーティングシステムを含み、補助記憶装置は、不揮発性メモリを含み、オペレーティングシステムは、ハイバネーションユーティリティを含み、ハイバネーションユーティリティは、主記憶装置に格納されたデータの退避を制御し、主記憶装置のデータを保持しつつ主記憶装置の一部を停止するハイバネーション時に、主記憶装置に格納されたデータは、不揮発性メモリに退避され、主記憶装置の他のデータを保持しつつ主記憶装置の一部を停止するハイバネーション時に、不揮発性メモリに退避させたデータと他のデータに共通部分があるか検索し、共通部分があった場合に他のデータの共通部分を不揮発性メモリに退避させずに共通部分の情報を不揮発性メモリに保持させる情報処理装置である。
また、本発明の他の一態様は、上記構成において、検索して共通部分があったデータは、オペレーティングシステムのカーネル領域のデータである。
また、本発明の他の一態様は、上記構成において、主記憶装置の一部を起動するレジューム時に、ハイバネーションユーティリティにより不揮発性メモリに退避されたデータを主記憶装置に書き戻す。
また、本発明の他の一態様は、上記構成において、不揮発性メモリからデータを読み込み、データを更新する際に、不揮発性メモリに退避されたデータを主記憶装置に書き戻す。
また、本発明の他の一態様は、主記憶装置のデータを保持しつつ主記憶装置の一部を停止するハイバネーション時に、主記憶装置に格納されたデータを不揮発性メモリに退避させ、主記憶装置の他のデータを保持しつつ主記憶装置の一部を停止するハイバネーション時に、不揮発性メモリに退避させたデータと他のデータに共通部分があるか検索し、共通部分があった場合に他のデータの共通部分を不揮発性メモリに退避させずに共通部分の情報を不揮発性メモリに保持させる情報処理装置の駆動方法である。
また、本発明の他の一態様は、上記駆動方法において、検索して共通部分があったデータは、オペレーティングシステムのカーネル領域のデータである。
また、本発明の他の一態様は、上記駆動方法において、主記憶装置の一部を起動するレジューム時に、不揮発性メモリに退避されたデータを主記憶装置に書き戻す。
また、本発明の他の一態様は、上記駆動方法において、不揮発性メモリからデータを読み込み、データを更新する際に、不揮発性メモリに退避されたデータを主記憶装置に書き戻す。
本発明の一態様により、仮想化環境を構築する情報処理装置において、ハイバネーション／レジューム処理における所要時間を短縮させることができる。消費電力が小さい駆動方法を提供することができる。
本発明の一態様である情報処理装置の構成例。 仮想化環境を構築する情報処理装置の構成例。 本発明の一態様である情報処理装置の駆動方法を説明する図。 本発明の一態様である情報処理装置の駆動方法を説明するフローチャート。 メモリセルの構造を説明する回路図。 メモリセルの構造を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れかわることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れかえて用いることができるものとする。
「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限はない。
図面等において示す各構成の、位置、大きさ、範囲などは、理解を容易にするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものである。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
（実施の形態１）
本実施の形態では、本発明の一態様である情報処理装置とその駆動方法について図面を用いて説明する。
図１は、本発明の一態様である情報処理装置の概略的な構成例を示す。図１に示す情報処理装置は、演算処理装置１００と、主記憶装置１０２と、メモリ管理ユニット１０４と、補助記憶装置１０６と、を有し、主記憶装置１０２は、複数のオペレーティングシステム１０８およびハイバネーションユーティリティ１１０を含み、補助記憶装置１０６は、不揮発性メモリ１１２を含む構成となっている。
演算処理装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と呼ばれるものであり、情報処理装置の各部の動作を制御する。また、演算処理装置１００は、主記憶装置１０２に読み込まれるオペレーティングシステム（ＯＳともいう）や当該ＯＳの配下で動作する各種のプログラムを実行する。
主記憶装置１０２は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等で構成される。このような主記憶装置１０２は、揮発性記憶装置であり、電力が供給されている間、一時的にデータを保持することができる。
メモリ管理ユニット１０４は、演算処理装置１００の要求するメモリアクセスを処理する機能を有する。具体的には、仮想アドレスを物理アドレスに変換する。
ここで、「仮想アドレス」および「物理アドレス」について説明する。演算処理装置１００が情報処理装置の主記憶装置１０２よりも大きな記憶領域を要求する場合、主記憶装置１０２の記憶容量以上の容量が利用できるようになる仮想化環境を構築する。また、オペレーティングシステムが不連続なメモリ領域をソフトウェアから見て連続になるように見せかける。この時、仮想的に与えられたアドレスを「仮想アドレス」、実記憶上で有効なアドレスを「物理アドレス」という。例えば、物理アドレスが「１、３、４、５、７、１０」だとすると、これを連続になるように「１、２、３、４、５、６」と仮想アドレスに変換する。このとき、物理アドレスと仮想アドレスは、管理表で対応づけられている。
ハイバネーションユーティリティ１１０は、主記憶装置１０２に格納されたデータの退避および書き込み（復元）を制御する。
不揮発性メモリ１１２は、電力を遮断してもデータを保持できるものなら特に限定されず、例えば、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＮＡＮＤ型やＮＯＲ型のフラッシュメモリ、ＰＲＡＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などで構成される。また、不揮発性メモリ１１２としては、半導体層（少なくともチャネル領域）に酸化物半導体材料を用いたトランジスタを含むメモリを用いることもできる。
次に、図２に仮想化環境の構成例について示す。仮想化は、サーバの実装形態によって「ホストＯＳ型」と「ハイパーバイザー型」の２つに分類される。
図２（Ａ）は、ホストＯＳ型と呼ばれる構成である。ホストＯＳ型は、仮想化ソフト２０６がＯＳにインストールされる形態となっており、この時、ハードウェア２００にインストールされるＯＳをホストＯＳ２０２、仮想化ソフト２０６の仮想ハードウェアにインストールされるＯＳをゲストＯＳ（たとえば、ゲストＯＳ２０８ａおよびゲストＯＳ２０９ａ）という。また、ホストＯＳ２０２によってアプリケーション２０４、ゲストＯＳ２０８ａによってアプリケーション２０８ｂおよびゲストＯＳ２０９ａによってアプリケーション２０９ｂをそれぞれ使用することができる。
図２（Ｂ）は、ハイパーバイザー型と呼ばれる構成である。ハイパーバイザー型は、仮想化ソフトがハードウェア２２０を介して直接動作する形態となっており、この時、ハードウェア２２０を介して直接動作している領域をハイパーバイザー２２２と呼ぶ。また、ハイパーバイザー２２２にインストールされるＯＳをゲストＯＳ（たとえば、ゲストＯＳ２２８ａおよびゲストＯＳ２２９ａ）という。また、ホストＯＳ型と同様に、ゲストＯＳ２２８ａによってアプリケーション２２８ｂおよびゲストＯＳ２２９ａによってアプリケーション２２９ｂをそれぞれ使用することができる。
次に、仮想化環境が構築された情報処理装置の駆動方法について図３および図４を用いて説明する。
図３にホストＯＳ型情報処理装置の一例を示す。ここで、理解を容易にするため、図３（Ａ）に示すように、主記憶装置１０２中にゲストＯＳ（図１に示すオペレーティングシステム１０８）が複数（本実施の形態では、ゲストＯＳ３００、ゲストＯＳ３０１、ゲストＯＳ３０２およびゲストＯＳ３０３）存在していると仮定する。
本実施の形態では、ゲストＯＳ３００は「Ａ、Ｂ、Ｃ、Ｄ」というデータを、ゲストＯＳ３０１は「Ａ、Ｂ、Ｃ、Ｅ」というデータを、ゲストＯＳ３０２は「Ａ、Ｂ、Ｃ、Ｄ、Ｅ」というデータを、ゲストＯＳ３０３は「Ａ、Ｂ、Ｃ、Ｄ」というデータを、主記憶装置１０２の各ゲストＯＳに割り振られた記憶領域にそれぞれ保持している。なお、データを「Ａ、Ｂ、Ｃ、Ｄ、Ｅ」のように区切っているが、データの構成単位は特に限られず、例えば、数ビット単位で区切ってもよい。
なお、データの一例としては、ＯＳのよりハードウェアに近い処理・機能を担うカーネル領域などが挙げられる。
カーネル領域には、基本関数を実装するシステムコールインターフェースや、アーキテクチャに依存しないカーネルコード、アーキテクチャに依存するボードサポートパッケージなどが存在する。カーネル領域における代表的なデータの共通部分は、ファイル単位、固定長ブロック単位、可変長ブロック単位などである。また、可変長ブロックは、チャンクやセグメントともいう。
たとえば、ファイルサーバ上に複数人が同じファイルをコピーすると、重複ファイルがストレージ内に多く存在する。この場合、データの共通部分は、ファイル単位である。
また、あるシステムコールをデータパターンに基づいて複数の可変長ブロックに分けた場合、各ＯＳのシステムコールのバージョンが異なっていても共通する部分は多く、データの共通部分の重複排除を行うことは有用である。
図４はハイバネーション処理の一例を示すフローチャートである。主記憶装置１０２中のゲストＯＳ３００を停止するハイバネーション時において、ハイバネーションユーティリティ１１０が、ゲストＯＳ３００で使用中のデータがあるかどうか調べ（ステップ１）、使用中のデータがあるならば（ステップ１のＹｅｓ）、そのデータが不揮発性メモリ１１２の領域４１０のデータと共通部分があるか検索する（ステップ２）。
共通部分がないならば（ステップ２のＮｏ）、使用中のデータを主記憶装置１０２のゲストＯＳ３００に割り振られた記憶領域から不揮発性メモリ１１２の領域４１０に退避させる（ステップ３）。
また、不揮発性メモリ１１２内に未使用領域がない場合は、その使用中のデータの内容をハードディスク等の補助記憶装置に退避させてもよい。
データを不揮発性メモリ１１２（またはハードディスク等の補助記憶装置）に退避させたら、退避させた履歴３００ａを不揮発性メモリ１１２の領域４２０の退避管理表に記録する（ステップ４、図３（Ｂ）参照）。
なお、本実施の形態では、不揮発性メモリ１１２の領域４１０に使用中のデータを退避し、不揮発性メモリ１１２の領域４２０に退避したデータの履歴や共通部分があったという履歴を記録するものとする。
履歴３００ａには、ゲストＯＳ３００において「Ａ、Ｂ、Ｃ、Ｄ」というデータが直前までどこの領域で使用されていたかの情報が記憶されている。履歴は、データを復元する際に退避管理表を基にはじめにあった領域にデータを復元する。
不揮発性メモリ１１２（またはハードディスク等の補助記憶装置）への退避を完了させたら、ハイバネーションユーティリティ１１０は、その主記憶装置１０２の記憶領域を未使用領域に変更し（ステップ５）、ステップ１からの処理を繰り返す。
次に、ステップ１において、使用中のデータがないならば（ステップ１のＮｏ）、ハイバネーションユーティリティ１１０は、ゲストＯＳ３００を停止させる処理を行う。
次に、主記憶装置１０２中のゲストＯＳ３０１を停止するハイバネーション時において、ゲストＯＳ３００の時と同様、ハイバネーションユーティリティ１１０が、ゲストＯＳ３０１で使用中のデータがあるかどうか調べ（ステップ１）、使用中のデータがあるならば（ステップ１のＹｅｓ）、そのデータが不揮発性メモリ１１２の領域４１０のデータと共通部分があるか検索する（ステップ２）。
共通部分があったならば（ステップ２のＹｅｓ）、共通部分（本実施の形態では、データ「Ａ、Ｂ、Ｃ」）を不揮発性メモリ１１２に退避させずに共通したという情報を不揮発性メモリ１１２の領域４２０の退避管理表に履歴３０１ａとして記録する（ステップ４）。
ハイバネーションユーティリティ１１０は、共通部分を不揮発性メモリ１１２（またはハードディスク等の補助記憶装置）への退避をしたと見なし（実際に退避はしない）、その主記憶装置１０２の共通部分の記憶領域を未使用領域に変更し（ステップ５）、ステップ１からの処理を繰り返す。
同様の手順を繰り返し、使用中のデータが不揮発性メモリ１１２の領域４１０のデータと共通部分があるか検索し、共通部分がないならば（ステップ２のＮｏ）、共通しない使用中のデータ（本実施の形態では、データ「Ｅ」）を主記憶装置１０２のゲストＯＳ３０１に割り振られた記憶領域から不揮発性メモリ１１２の領域４１０に退避させる（ステップ３）。
データを不揮発性メモリ１１２（またはハードディスク等の補助記憶装置）に退避させたら、退避させた履歴３０１ａを不揮発性メモリ１１２の領域４２０の退避管理表に記録する（ステップ４、図３（Ｃ）参照）。
同様の手順を繰り返し、使用中のデータがないならば（ステップ１のＮｏ）、ハイバネーションユーティリティ１１０は、ゲストＯＳ３０１を停止させる処理を行う。
主記憶装置１０２中のゲストＯＳ３０２やゲストＯＳ３０３を停止するハイバネーション時においても同様に処理を行う。図示しないが、ゲストＯＳ３０２やゲストＯＳ３０３のデータは、既に不揮発性メモリ１１２の領域４１０に退避されているデータと重複するため、共通部分を不揮発性メモリ１１２に退避させずに共通したという情報を不揮発性メモリ１１２の領域４２０の退避管理表に履歴として記録している。
本実施の形態では、不揮発性メモリ１１２の領域４１０全体を書き換えているのではなく、不揮発性メモリ１１２の未使用領域に新たな使用中のデータを退避させている。また、不揮発性メモリ１１２の領域４１０に既に退避しているデータと共通していない使用中のデータを次々に退避しているがこれに限られない。ゲストＯＳ３０１のハイバネーション処理をし、その後、ゲストＯＳ３０２より使用中のデータが少ないゲストＯＳ３００のハイバネーション処理をしても構わない。
また、使用中のデータと不揮発性メモリ１１２の領域４１０に保持されているデータに共通部分があるかを１つ１つ検索するため、不揮発性メモリ１１２の領域４１０に保持されているデータが多いほど検索する処理速度は遅くなってしまう。このため、使用中のデータが少ないものからハイバネーション処理をし、データを退避させた方が好ましい。
主記憶装置１０２のゲストＯＳ３００乃至ゲストＯＳ３０３の使用中のデータを不揮発性メモリ１１２に退避する際に、従来では使用中のデータを不揮発性メモリ１１２にそのまま退避させていたが、上記のようにすることで、不揮発性メモリ１１２に退避されるデータの重複を避けることができ、不揮発性メモリ１１２の記憶領域を有効に使用することができる。また、ハイバネーション時に不揮発性メモリ１１２に既に記憶されているデータを参照し、当該データと共通している部分以外のデータを不揮発性メモリ１１２に退避することで、退避するデータを少なくすることができ、退避処理を高速かつ書き込みの際の電力を削減することができる。
その後、主記憶装置１０２のゲストＯＳ３００乃至ゲストＯＳ３０３を起動するレジューム時において、不揮発性メモリ１１２の領域４２０の退避管理表に記録した履歴（例えば、履歴３００ａや履歴３０１ａ）に基づき、ハイバネーションユーティリティ１１０が不揮発性メモリ１１２から領域４１０のデータ（本実施の形態では、ゲストＯＳ３００はデータ「Ａ、Ｂ、Ｃ、Ｄ」を、ゲストＯＳ３０１はデータ「Ａ、Ｂ、Ｃ、Ｅ」を、ゲストＯＳ３０２はデータ「Ａ、Ｂ、Ｃ、Ｄ、Ｅ」を、ゲストＯＳ３０３はデータ「Ａ、Ｂ、Ｃ、Ｄ」）を退避管理表を基に読み込む。読み込みが終わると、それぞれのデータを書き戻してデータの復元を終了する。領域４１０のデータにおいて、一度の読み込みで主記憶装置１０２のゲストＯＳ３００乃至ゲストＯＳ３０３に割り振られた記憶領域へ書き込みができるため、アクセスに伴う復帰処理を高速にすることや消費電力を低減することができる。
また、不揮発性メモリ１１２の領域４２０の退避管理表に記録した履歴に基づき、不揮発性メモリ１１２から領域４１０のデータを部分的に読み込み、データの内容を更新することもできる。例えば、主記憶装置１０２のゲストＯＳ３００およびゲストＯＳ３０１を起動するレジューム時において、不揮発性メモリ１１２の領域４２０に記録した履歴３００ａおよび履歴３０１ａに基づき、ハイバネーションユーティリティ１１０が不揮発性メモリ１１２から領域４１０のデータ（本実施の形態では、ゲストＯＳ３００はデータ「Ａ、Ｂ、Ｃ、Ｄ」を、ゲストＯＳ３０１はデータ「Ａ、Ｂ、Ｃ、Ｅ」）を読み込む。その後、ゲストＯＳ３００が読み込んだデータの内容を更新する際に、不揮発性メモリ１１２に退避された領域４１０のデータを主記憶装置１０２の各ゲストＯＳに割り振られた記憶領域に書き戻し、書き戻されたデータが更新される。
以上により、ハイバネーション時に共通部分を排除した状態で不揮発性メモリに退避することで、退避するデータを少なくすることができ、退避処理を高速かつ書き込みの際の電力を削減することができる。また、レジューム時に一度の読み込みで共通部分へ書き込みができるため、アクセスに伴う復帰処理を高速にすることや消費電力を低減することができる。つまり、ハイバネーション／レジューム処理における所要時間を短縮させ、かつ、消費電力を低減することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、先の実施の形態の不揮発性メモリとして使用できる酸化物半導体材料を含むトランジスタを用いた不揮発性の特性を備えるメモリセルの構造について説明する。
不揮発性の特性を備えるメモリセルとしては、例えば、図５に示す構成を挙げることができる。
図５は、不揮発性の特性を備えるメモリセルの構造の一例であり、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ４６０のソース電極が電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ４６０のドレイン電極が電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ４６２のソース電極（またはドレイン電極）が電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ４６２のゲート電極が電気的に接続されている。そして、トランジスタ４６０のゲート電極と、トランジスタ４６２のドレイン電極（またはソース電極）は、容量素子４６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子４６４の電極の他方が電気的に接続されている。
図５に示すメモリセルでは、トランジスタ４６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。なお、トランジスタ４６０は活性層に酸化物半導体を用いている。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ４６２がオン状態となる電位にして、トランジスタ４６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ４６０のゲート電極、および容量素子４６４に与えられる。すなわち、トランジスタ４６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ４６２がオフ状態となる電位にして、トランジスタ４６２をオフ状態とすることにより、トランジスタ４６０のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ４６２のオフ電流は、チャネル幅あたりのオフ電流（リーク電流）が１×１０−１９Ａ／μｍ以下と極めて小さいため、トランジスタ４６０のゲート電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ４６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ４６０をｎチャネル型とすると、トランジスタ４６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ４６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｌより低くなる。ここで、見かけのしきい値電圧とは、トランジスタ４６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ４６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ４６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ４６０は「オフ状態」のままである。このため、第２の配線の電位を調べることで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ４６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ４６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
本実施の形態に示すメモリセルでは、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示すメモリセルでは、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
また、酸化物半導体材料を用いたトランジスタは、シリコンなどの薄膜トランジスタと同様の装置や方法を用いて作製することが可能であり、新たな設備投資や作製方法検討の負担が少ないため、半導体層（少なくともチャネル領域）に酸化物半導体材料を用いたトランジスタを含むメモリセルは、不揮発性メモリの好ましい一形態といえる。
ここで、図５に示す回路構成における酸化物半導体材料を用いたトランジスタを含むメモリセルの構造の一例を、図６を用いて説明する。
図６は、単結晶シリコン基板５００上に、活性層として単結晶シリコンを用いた第２のトランジスタ５５２ならびに、当該トランジスタ上に設けられた、活性層として酸化物半導体材料を用いた第１のトランジスタ５５０が設けられた、メモリセルの一部における断面図の一例である。
第２のトランジスタ５５２は、単結晶シリコン基板５００中に設けられた、ソースまたはドレインとして機能する低抵抗領域５０４と、単結晶シリコン基板中に位置し、低抵抗領域５０４に挟まれた領域に形成されるチャネル形成領域５０１と、チャネル形成領域５０１上のゲート絶縁膜５０６と、ゲート絶縁膜５０６を挟んでチャネル形成領域５０１上に設けられたゲート電極５０８を含んで構成されている。
なお、第２のトランジスタ５５２は、単結晶シリコン基板５００中に設けられた分離層５０２により隣接するトランジスタと分離されており、第２のトランジスタ５５２を覆う層間膜５１０上に設けられた導電膜５１２を介して、第２のトランジスタ５５２の低抵抗領域５０４と隣接するトランジスタの低抵抗領域（図示しない）が電気的に接続されている。また、ゲート電極５０８には、側壁を覆う側壁絶縁膜５０９が設けられている。
分離層５０２、低抵抗領域５０４、ゲート絶縁膜５０６、ゲート電極５０８および側壁絶縁膜５０９、層間膜５１０および導電膜５１２に用いる材料や形成方法については特段の限定はなく、公知の技術を用いればよい。
第１のトランジスタ５５０は、絶縁膜５１９上に設けられた酸化物半導体膜５２０と、酸化物半導体膜５２０と電気的に接続され、第１のトランジスタ５５０のソースやドレインとして機能する導電膜５２２と、酸化物半導体膜５２０上に設けられたゲート絶縁膜５２４と、ゲート絶縁膜５２４を挟んで酸化物半導体膜５２０上に設けられたゲート電極として機能する導電膜５２６を含んで構成されている。
絶縁膜５１９は、加熱処理により酸素を放出する膜が形成されていることが好ましい。これは、第１のトランジスタ５５０において、チャネル形成領域に酸素欠損が存在すると、酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は一部がドナーとなりキャリアである電子を放出する。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。
絶縁膜５１９を加熱処理により酸素を放出する膜（以下、酸素供給膜ともいう）とすることで、加熱処理によって酸素供給膜中の酸素の一部を放出できるので、酸化物半導体膜に酸素を供給し、酸化物半導体膜中の酸素欠損を補填することができるため、トランジスタのしきい値電圧のマイナス方向へのシフトを抑制できる。特に、酸素供給膜中に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、酸素供給膜として酸化シリコンを用いる場合、ＳｉＯ（２＋α）（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。なお、このような化学量論比よりも酸素を過剰に含む領域（以下、酸素過剰領域と記載する場合もある）は、酸素供給膜の少なくとも一部に存在していればよい。
なお、上述の「加熱処理により酸素を放出する膜」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ２以上、好ましくは３．０×１０１９ａｔｏｍｓ／ｃｍ２以上、さらに好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ２以上、さらに好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ２以上であることをいう。
ここで、ＴＤＳ分析による酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析による気体の放出量は、経過時間についてのスペクトルの積分値に比例する。このため、測定したスペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値は、所定の原子密度を有する試料において、スペクトルの積分値に対する原子密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、式（１）で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比（Ｍ／ｚ）が３２で検出されるスペクトルの全てが酸素分子由来と仮定する。Ｍ／ｚが３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いため、無視することができる。また、酸素原子の同位体であるＭ／ｚが１７の酸素原子およびＭ／ｚが１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳによる経過時間についてのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜のＴＤＳ分析による経過時間についてのスペクトルの積分値である。αは、ＴＤＳにおけるスペクトル強度に影響する係数である。式（１）の詳細に関しては、特開平６−２７５６９７号公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
また、酸素供給膜の水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ２以上である場合には、トランジスタの初期特性のバラツキの増大、トランジスタの電気特性に関するチャネル長依存性の増大、さらにＢＴストレス試験において、大きく劣化するため、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ２未満とする。即ち、酸化物半導体膜の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ２以下、かつ、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ２未満とすることが好ましい。
なお、加熱処理により酸素供給膜から酸化物半導体膜に酸素を供給する場合、酸素供給膜から放出される酸素が酸化物半導体膜に効率的に供給されるように、酸素供給膜の下層（つまり、酸素供給膜の酸化物半導体膜と接する面とは逆の面）に酸素透過性や水蒸気透過性（水分透過性とも表現できる）の低い膜（以下、バリア膜と記載する場合もある）を形成することが好ましい。例えば、酸素供給膜の下層にバリア膜として、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜などを形成すればよい。なお、酸化アルミニウム膜を用いる場合、膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることが好ましい。
酸化物半導体膜５２０に用いる酸化物半導体材料としては、少なくともインジウム（Ｉｎ）を含む。特にＩｎと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、単元系金属の酸化物である酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、かつ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、かつ、ｎは整数）で表記される材料を用いてもよい。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下、さらに好ましくは−１２０℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
また、酸化物半導体膜５２０中の酸素欠損をできるだけ少なくことが好ましいため、成膜雰囲気中のガス種に占める酸素ガスの割合が高い状態で成膜することが好ましく、装置内に酸素を導入することが可能で、かつ、ガス流量の調整ができるスパッタリング装置を用いることが好ましいといえる。
また、酸化物半導体膜５２０に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜５２０において、水素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが望ましい。なお、上述の酸化物半導体膜５２０中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
上述の理由により、酸化物半導体膜５２０を成膜する際に用いるガスとしては、水、水素、水酸基または水素化物などの不純物が含まれないことが好ましい。また、純度が６Ｎ以上好ましくは７Ｎ以上（即ち、ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）のガスを用いることが好ましい。
また、酸化物半導体膜５２０を成膜するにあたり、成膜室内の水分（水、水蒸気、水素、水酸基または水酸化物を含む）を除去するために、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜５２０に含まれる水素、水分などの不純物の濃度を低減できる。
なお、酸化物半導体膜５２０は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜５２０を、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の積層として、各々を異なる組成としてもよい。例えば、第１の酸化物半導体膜および第３の酸化物半導体膜に三元系金属の酸化物を用い、第２の酸化物半導体膜に二元系金属の酸化物を用いてもよい。また、同一成分を含む材料を用いることが好ましい。同一成分を含む材料を用いる場合、第１の酸化物半導体膜の結晶層を種として第１の酸化物半導体膜上に第２の酸化物半導体膜を形成できるため、第２の酸化物半導体膜の結晶成長が行いやすくなる。なお、第３の酸化物半導体膜についても同様のことが言える。また、同一成分を含む材料である場合には、密着性などの界面物性や電気的特性も良好である。
また、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の構成元素を同一とし、組成を異ならせてもよい。例えば、第１の酸化物半導体膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。
この時、第２の酸化物半導体膜はＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。また第１の酸化物半導体膜および第３の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
絶縁膜５１９やゲート絶縁膜５２４と接しない第２の酸化物半導体膜にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、絶縁膜５１９やゲート絶縁膜５２４と接する第１の酸化物半導体膜や第３の酸化物半導体膜にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度および信頼性を高めることが可能となる。
ゲート絶縁膜５２４およびゲート電極として機能する導電膜５２６に用いる材料や形成方法については特段の限定はなく、公知の技術を用いて形成すればよい。
ゲート絶縁膜５２４は、例えば高密度プラズマを用いた成膜処理により絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。
なお、導電膜５２６は、少なくともゲート絶縁膜５２４と接する面に、酸化物半導体膜５２０として用いる膜よりも仕事関数の大きな膜を用いることが好ましい。当該膜としては、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮなど）などの、窒素を含む金属酸化物膜などを用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、当該膜をゲート電極として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子（本実施の形態等では、第１のトランジスタ５５０が、ノーマリーオフのスイッチング素子に相当）を実現できる。
また、導電膜５２２、ゲート絶縁膜５２４および導電膜５２６を積層させることにより、容量素子５５４を形成することができる。
なお、図６（Ａ）のように、第２のトランジスタ５５２が形成された層と、第１のトランジスタ５５０が形成された層の間に、複数の層間膜（図６（Ａ）では、層間膜５１４および層間膜５１８）や導電膜（図６（Ａ）では、導電膜５１６）を形成してもよい。
また、図６（Ａ）のように、第１のトランジスタ５５０上に、複数の層間膜（図６（Ａ）では、層間膜５２８、層間膜５３２、層間膜５３６および層間膜５４０）や導電膜（図６（Ａ）では、導電膜５３０、導電膜５３４および導電膜５３８）を形成してもよい。
第１のトランジスタ５５０を酸化物半導体材料を用いたトランジスタとすることにより、上述のように酸化物半導体材料を用いたトランジスタが形成された層の上下に、導電膜が引き回された層（配線層ともいえる）を設けることができるため、回路構成の自由度を高めることができる。
なお、上述では第１のトランジスタ５５０の構造として、酸化物半導体膜５２０上にソースやドレインとして機能する導電膜５２２およびゲート電極として機能する導電膜５２６が形成された、いわゆるＴＧＴＣ（トップゲートトップコンタクト）構造を記載したが、当該構造に限定されることはない。
例えば、ソースやドレインとして機能する導電膜５２２が酸化物半導体膜５２０の下に形成されたＴＧＢＣ（トップゲートボトムコンタクト）構造でもよい。
また、図６（Ｂ）のように、ゲート絶縁膜５２４を挟んで酸化物半導体膜５２０の下にゲート電極として機能する導電膜５２６が形成されたＢＧＴＣ（ボトムゲートトップコンタクト）構造でもよいし、図６（Ｂ）においてソースやドレインとして機能する導電膜５２２が酸化物半導体膜５２０の下に形成されたＢＧＢＣ（ボトムゲートボトムコンタクト）構造でもよい。
また、図６（Ｃ）のように、絶縁膜５２７を挟んで酸化物半導体膜５２０の上にバックゲート電極として機能する導電膜５２９が形成された構造でもよい。導電膜５２９を有する構造とすることにより、仮に第１のトランジスタ５５０がノーマリーオン状態（ここでは、電源による電位の印加が無い時にトランジスタがオン状態であることを示している）であったとしても、導電膜５２９に適宜電圧印加を行うことにより、第１のトランジスタ５５０のしきい値をシフトさせてノーマリーオフ状態（ここでは、電源による電位の印加が無い時にトランジスタがオフ状態であることを示している）に保つことができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
１００ 演算処理装置
１０２ 主記憶装置
１０４ メモリ管理ユニット
１０６ 補助記憶装置
１０８ オペレーティングシステム
１１０ ハイバネーションユーティリティ
１１２ 不揮発性メモリ
２００ ハードウェア
２０２ ホストＯＳ
２０４ アプリケーション
２０６ 仮想化ソフト
２０８ａ ゲストＯＳ
２０８ｂ アプリケーション
２０９ａ ゲストＯＳ
２０９ｂ アプリケーション
２２０ ハードウェア
２２２ ハイパーバイザー
２２８ａ ゲストＯＳ
２２８ｂ アプリケーション
２２９ａ ゲストＯＳ
２２９ｂ アプリケーション
３００ ゲストＯＳ
３０１ ゲストＯＳ
３０２ ゲストＯＳ
３０３ ゲストＯＳ
４１０ 領域
４２０ 領域
４６０ トランジスタ
４６２ トランジスタ
４６４ 容量素子
５００ 単結晶シリコン基板
５０１ チャネル形成領域
５０２ 分離層
５０４ 低抵抗領域
５０６ ゲート絶縁膜
５０８ ゲート電極
５０９ 側壁絶縁膜
５１０ 層間膜
５１２ 導電膜
５１４ 層間膜
５１６ 導電膜
５１８ 層間膜
５１９ 絶縁膜
５２０ 酸化物半導体膜
５２２ 導電膜
５２４ ゲート絶縁膜
５２６ 導電膜
５２７ 絶縁膜
５２８ 層間膜
５２９ 導電膜
５３０ 導電膜
５３２ 層間膜
５３４ 導電膜
５３６ 層間膜
５３８ 導電膜
５４０ 層間膜
５５０ 第１のトランジスタ
５５２ 第２のトランジスタ
５５４ 容量素子

Claims (4)

  1. 演算処理装置と、
    主記憶装置と、
    メモリ管理ユニットと、
    補助記憶装置と、を有し、
    前記主記憶装置は、複数のオペレーティングシステムを含み、
    前記補助記憶装置は、メモリを含み、
    前記オペレーティングシステムは、ハイバネーションユーティリティを含み
    前記ハイバネーションユーティリティは、前記主記憶装置に格納されたデータの退避を制御し、
    前記主記憶装置の前記複数のオペレーティングシステムの一つを停止する時に、
    前記ハイバネーションユーティリティは、前記複数のオペレーティングシステムの一つで使用中のデータがあるかどうかを調べ、使用中のデータがある場合には、前記データが前記メモリのデータと共通部分があるかを検索し、
    共通部分がない場合、前記メモリに前記使用中のデータを退避させ、
    共通部分があった場合、前記メモリに退避させずに前記共通部分の情報を前記メモリに保持させる情報処理装置。
  2. 請求項１に記載の情報処理装置において、
    検索して共通部分があったデータは、前記オペレーティングシステムのカーネル領域のデータである情報処理装置。
  3. 請求項１または請求項２に記載の情報処理装置において、
    前記主記憶装置の一部を起動するレジューム時に、前記ハイバネーションユーティリティにより前記メモリに退避されたデータを前記主記憶装置に書き戻す情報処理装置。
  4. 請求項３に記載の情報処理装置において、
    前記メモリからデータを読み込み、データを更新する際に、前記メモリに退避されたデータを前記主記憶装置に書き戻す情報処理装置。
JP2013126412A 2012-06-22 2013-06-17 情報処理装置 Expired - Fee Related JP6111148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013126412A JP6111148B2 (ja) 2012-06-22 2013-06-17 情報処理装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012140616 2012-06-22
JP2012140616 2012-06-22
JP2013126412A JP6111148B2 (ja) 2012-06-22 2013-06-17 情報処理装置

Publications (3)

Publication Number Publication Date
JP2014026646A JP2014026646A (ja) 2014-02-06
JP2014026646A5 JP2014026646A5 (ja) 2016-05-12
JP6111148B2 true JP6111148B2 (ja) 2017-04-05

Family

ID=49775477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013126412A Expired - Fee Related JP6111148B2 (ja) 2012-06-22 2013-06-17 情報処理装置

Country Status (2)

Country Link
US (1) US9256264B2 (ja)
JP (1) JP6111148B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6478562B2 (ja) 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
WO2015118436A1 (en) 2014-02-07 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, device, and electronic device
US9690596B1 (en) * 2014-09-02 2017-06-27 Phoenix Technologies Ltd. Firmware based runtime operating system switch
KR102251811B1 (ko) * 2015-01-02 2021-05-13 삼성전자주식회사 하드웨어 필터를 포함하는 데이터 저장 장치 및 상기 데이터 저장 장치를 포함하는 데이터 처리 시스템
US10394304B2 (en) * 2016-12-07 2019-08-27 Microsoft Technology Licensing, Llc Optimized power transitions based on user or platform conditions

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651858A (ja) 1992-07-30 1994-02-25 Hitachi Ltd プログラム中断再開方式
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US7523269B2 (en) * 2005-07-22 2009-04-21 Microsoft Corporation Preparing memory to allow access to data when primary operating system is unavailable
JP2008158773A (ja) 2006-12-22 2008-07-10 Toshiba Corp 情報処理装置およびメモリ管理方法
JP4990940B2 (ja) * 2009-07-06 2012-08-01 株式会社日立製作所 計算機装置及びパス管理方法
US8489799B2 (en) * 2009-12-13 2013-07-16 International Business Machines Corporation Efficient loading of data into memory of a computing system
JP5490580B2 (ja) 2010-03-16 2014-05-14 株式会社日立ソリューションズ 仮想マシン制御システム
US9135171B2 (en) * 2010-07-13 2015-09-15 Vmware, Inc. Method for improving save and restore performance in virtual machine systems
US9037547B1 (en) * 2010-09-15 2015-05-19 Symantec Corporation Backup time deduplication of common virtual disks from virtual machine backup images
US8413146B1 (en) * 2010-11-05 2013-04-02 Symantec Corporation Hypervisor assisted single instance data access by multiple virtual machines

Also Published As

Publication number Publication date
JP2014026646A (ja) 2014-02-06
US20130346780A1 (en) 2013-12-26
US9256264B2 (en) 2016-02-09

Similar Documents

Publication Publication Date Title
KR102195659B1 (ko) 기억 장치
JP6648233B2 (ja) 半導体装置
JP6815446B2 (ja) 半導体装置
JP6778347B2 (ja) 半導体装置
JP6363162B2 (ja) 半導体装置及び半導体装置の作製方法
JP6097037B2 (ja) 半導体装置
JP6121709B2 (ja) 半導体記憶装置
JP6111148B2 (ja) 情報処理装置
KR102044670B1 (ko) 기억 장치 및 반도체 장치
US20160111546A1 (en) Semiconductor device and method for manufacturing the same
JP6100076B2 (ja) プロセッサ
JP6046514B2 (ja) 半導体装置
US9231566B2 (en) Semiconductor device and driving method thereof
JP2013229013A (ja) アレイコントローラ及びストレージシステム
US9176571B2 (en) Microprocessor and method for driving microprocessor
US9135182B2 (en) Central processing unit and driving method thereof
US9261943B2 (en) Semiconductor device and driving method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6111148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees