JP6105316B2 - Electronic equipment - Google Patents

Electronic equipment Download PDF

Info

Publication number
JP6105316B2
JP6105316B2 JP2013029833A JP2013029833A JP6105316B2 JP 6105316 B2 JP6105316 B2 JP 6105316B2 JP 2013029833 A JP2013029833 A JP 2013029833A JP 2013029833 A JP2013029833 A JP 2013029833A JP 6105316 B2 JP6105316 B2 JP 6105316B2
Authority
JP
Japan
Prior art keywords
insulating layer
main surface
inorganic insulating
pad
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013029833A
Other languages
Japanese (ja)
Other versions
JP2014160705A (en
Inventor
川井　信也
信也 川井
林　桂
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013029833A priority Critical patent/JP6105316B2/en
Publication of JP2014160705A publication Critical patent/JP2014160705A/en
Application granted granted Critical
Publication of JP6105316B2 publication Critical patent/JP6105316B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子機器（例えば各種オーディオビジュアル機器、家電機器、通信機器、コ
ンピュータ機器およびその周辺機器）に関するものである。
The present invention relates to an electronic device (for example, various audio-visual equipment, home appliances, communications equipment, computers equipment and peripheral devices).

従来、電子機器には、実装構造体および実装構造体が搭載された外部回路基板を備えた電子装置が用いられている。実装構造体としては、配線基板および配線基板に実装された電子部品を備えたものが用いられている。   Conventionally, an electronic device including a mounting structure and an external circuit board on which the mounting structure is mounted is used for an electronic device. As the mounting structure, a wiring board and an electronic component mounted on the wiring board are used.

配線基板として、例えば特許文献１には、複数の絶縁層と絶縁層上に配された複数の導電層（配線パターン）とを備えた構成が記載されている。この配線基板において、複数の導電層は、外部回路基板（実装基板）に電気的に接続される第１パッド（配線基板の下面側の配線パターン）を有する。この配線基板の上面に電子部品（半導体チップ）を実装することによって実装構造体が得られる。また、実装構造体を外部回路基板に搭載し、配線基板の第１パッドと外部回路基板とを電気的に接続することによって電子装置が得られる。   As a wiring board, for example, Patent Document 1 describes a configuration including a plurality of insulating layers and a plurality of conductive layers (wiring patterns) arranged on the insulating layers. In this wiring board, the plurality of conductive layers have first pads (wiring patterns on the lower surface side of the wiring board) that are electrically connected to the external circuit board (mounting board). A mounting structure is obtained by mounting an electronic component (semiconductor chip) on the upper surface of the wiring board. In addition, an electronic device can be obtained by mounting the mounting structure on an external circuit board and electrically connecting the first pad of the wiring board and the external circuit board.

ところで、一般的に配線基板と外部回路基板とは主面方向における熱膨張率が異なるため、第１パッドと外部回路基板とを電気的に接続する際に配線基板および外部回路基板に熱が加わると、第１パッドと外部回路基板との接続部に熱応力が加わることがある。その結果、第１パッドと外部回路基板との接続部が破壊され、配線基板と外部回路基板との接続信頼性が低下しやすい。   By the way, since the thermal expansion coefficient in the principal surface direction is generally different between the wiring board and the external circuit board, heat is applied to the wiring board and the external circuit board when the first pad and the external circuit board are electrically connected. In addition, thermal stress may be applied to the connection portion between the first pad and the external circuit board. As a result, the connection portion between the first pad and the external circuit board is broken, and the connection reliability between the wiring board and the external circuit board tends to be lowered.

したがって、外部回路基板との接続信頼性に優れた配線基板を提供することが望まれている。   Therefore, it is desired to provide a wiring board excellent in connection reliability with an external circuit board.

特開２００６−１９６９２５号公報JP 2006-196925 A

本発明は、外部回路基板との接続信頼性に優れた配線基板を用いた電子装置を提供することによって上記要求を解決する。
The present invention solves the above need by providing an electronic device using the wiring board having excellent connection reliability between the external circuit board.

本発明の一形態における電子装置は、配線基板と外部回路基板とがバンプを介して電気的に接続した電子装置であって、前記配線基板が、複数の絶縁層と、該絶縁層上に配された複数の導電層と、前記絶縁層を厚み方向に貫通するとともに前記導電層に接続した複数のビア導体とを備え、前記複数の絶縁層は、最外層に配されて一対をなす第１絶縁層および第２絶縁層を有し、前記第１絶縁層は、前記第２絶縁層とは反対側に配された一主面と、該一主面から窪んだ凹部とを有し、前記凹部の幅は、前記第１絶縁層の前記一主面側から前記第１絶縁層の他主面側に向かって小さくなっており、前記複数の導電層は、前記凹部に配されているとともに前記第１絶縁層の前記一主面よりも前記凹部の内側に位置する第１パッドを有しており、前記凹部の内壁と前記第１絶縁層の前記一主面との間の角部が曲面状であるとともに、前記バンプは、一部が前記凹部内に配置されて前記第１パッドに接続しており、断面視したときに、前記第１パッドの側面が前記凹部の傾斜した内壁面に位置しているとともに、前記バンプの側面が前記凹部の前記内壁面に位置し、かつ前記バンプが前記角部に接している。 An electronic device according to an embodiment of the present invention is an electronic device in which a wiring board and an external circuit board are electrically connected via bumps, and the wiring board is arranged on a plurality of insulating layers and the insulating layers. A plurality of conductive layers and a plurality of via conductors penetrating the insulating layer in the thickness direction and connected to the conductive layer, wherein the plurality of insulating layers are arranged on the outermost layer and form a pair. An insulating layer and a second insulating layer, wherein the first insulating layer has one main surface disposed on the opposite side of the second insulating layer, and a recess recessed from the one main surface; The width of the concave portion decreases from the one main surface side of the first insulating layer toward the other main surface side of the first insulating layer, and the plurality of conductive layers are arranged in the concave portion. Having a first pad located inside the recess from the one main surface of the first insulating layer, With corner between the inner wall parts and said one main surface of the first insulating layer is curved, the bump is connected to the first pad part is disposed in the recess , when viewed in cross section, with the side surface of the first pad is located in inner wall surfaces inclined in the recess, side surfaces of the bump is positioned in the wall of the recess, and the bump is the corner Is in contact with

本発明の一形態における電子装置は、第１パッドが第１絶縁層の一主面よりも凹部の内側に位置することから、配線基板と外部回路基板との接続部を構成するバンプの一部が凹部内に入りこむため、バンプと第１パッドとの接続強度を高めることができ、ひいては外部回路基板との接続信頼性に優れた配線基板を得ることができることから、外部回路基板との接続信頼性に優れた配線基板を備えた電子装置を得ることができる。
 In the electronic device according to one aspect of the present invention, since the first pad is located inside the recess with respect to the one main surface of the first insulating layer, a part of the bump constituting the connection portion between the wiring board and the external circuit board There for entering the recess, the connection strength between the bump and the first pad can be increased, from Rukoto can be obtained a wiring board excellent hence the reliability of connection between the external circuit board, the external circuit board An electronic device provided with a wiring board having excellent connection reliability can be obtained.

（ａ）は、本発明の一実施形態における電子装置を厚み方向に切断した断面図であり、（ｂ）は、図１（ａ）のＲ１部分を拡大して示した断面図である。(A) is sectional drawing which cut | disconnected the electronic device in one Embodiment of this invention in the thickness direction, (b) is sectional drawing which expanded and showed R1 part of Fig.1 (a). （ａ）は、図１（ａ）のＲ２部分を拡大して示した断面図であり、（ｂ）は、図２（ａ）のＲ３部分を拡大して示した断面図である。(A) is sectional drawing which expanded and showed R2 part of Fig.1 (a), (b) is sectional drawing which expanded and showed R3 part of Fig.2 (a). （ａ）および（ｂ）は、図１（ａ）に示す電子装置の製造工程を説明する断面図であり、（ｃ）は、図３（ｂ）のＲ４部分を拡大して示した断面図である。(A) And (b) is sectional drawing explaining the manufacturing process of the electronic device shown to Fig.1 (a), (c) is sectional drawing which expanded and showed R4 part of FIG.3 (b) It is. （ａ）は、図１（ａ）に示す電子装置の製造工程を説明する断面図であり、（ｂ）は、図４（ａ）のＲ５部分を拡大して示した断面図である。(A) is sectional drawing explaining the manufacturing process of the electronic device shown to Fig.1 (a), (b) is sectional drawing which expanded and showed R5 part of Fig.4 (a). （ａ）は、図１（ａ）に示す電子装置の製造工程を説明する断面図であり、（ｂ）は、図５（ａ）のＲ６部分を拡大して示した断面図である。(A) is sectional drawing explaining the manufacturing process of the electronic device shown to Fig.1 (a), (b) is sectional drawing which expanded and showed R6 part of Fig.5 (a). （ａ）ないし（ｃ）は、図１（ａ）に示す電子装置の製造工程を説明する断面図である。(A) thru | or (c) are sectional drawings explaining the manufacturing process of the electronic device shown to Fig.1 (a). （ａ）および（ｂ）は、図１（ａ）に示す電子装置の製造工程を説明する断面図である。(A) And (b) is sectional drawing explaining the manufacturing process of the electronic device shown to Fig.1 (a). 図１（ａ）に示す電子装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the electronic device shown to Fig.1 (a). （ａ）は、図１（ａ）に示す電子装置の製造工程を説明する断面図であり、（ｂ）は、図９（ａ）のＲ７部分を拡大して示した断面図である。(A) is sectional drawing explaining the manufacturing process of the electronic device shown to Fig.1 (a), (b) is sectional drawing which expanded and showed R7 part of Fig.9 (a). （ａ）は、図１（ａ）に示す電子装置の製造工程を説明する断面図であり、（ｂ）は、図１０（ａ）のＲ８部分を拡大して示した断面図である。(A) is sectional drawing explaining the manufacturing process of the electronic device shown to Fig.1 (a), (b) is sectional drawing which expanded and showed R8 part of Fig.10 (a).

以下に、本発明の一実施形態による配線基板を有する実装構造体を備えた電子装置を、図１を参照しつつ詳細に説明する。   Hereinafter, an electronic device including a mounting structure having a wiring board according to an embodiment of the present invention will be described in detail with reference to FIG.

図１（ａ）に示した電子装置１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器等の電子機器に使用されるものである。この電子装置１は、実装構造体２と、実装構造体２が搭載された外部回路基板３と、外部回路基板３と実装構造体２との間に介在した第１バンプ４とを備える。   The electronic device 1 shown in FIG. 1A is used for electronic devices such as various audiovisual devices, home appliances, communication devices, computer devices or peripheral devices thereof. The electronic device 1 includes a mounting structure 2, an external circuit board 3 on which the mounting structure 2 is mounted, and first bumps 4 interposed between the external circuit board 3 and the mounting structure 2.

実装構造体２は、電子部品５と、電子部品５が実装された配線基板６と、電子部品５と配線基板６との間に介在した第２バンプ７とを備える。   The mounting structure 2 includes an electronic component 5, a wiring board 6 on which the electronic component 5 is mounted, and a second bump 7 interposed between the electronic component 5 and the wiring board 6.

外部回路基板３は、例えばガラスエポキシ基板等を有するマザーボード等を用いることができる。この外部回路基板３は、第１バンプ４を介して実装構造体２の配線基板６に電気的に接続されており、電子部品５を駆動および制御するための信号を配線基板６に供給するものである。この外部回路基板３は、実装構造体２が搭載される一主面に、配線基板６と電気的に接続される端子３ａを有する。外部回路基板３の厚みは、例えば０．５ｍｍ以上１．２ｍｍ以下である。また、外部回路基板３の主面方向における熱膨張率は、例えば１６ｐｐｍ／℃以上２２ｐｐｍ／℃以下である。なお、外部回路基板３の主面方向における熱膨張率は、市販のＴＭＡ（Thermo-Mechanical Analysis）装置を用いて、ＪＩＳ Ｋ７１９７−１９９１に準じた測定方法により測定される。以下、各部材の熱膨張率は、外部回路基板３と同様に測定される。   As the external circuit board 3, for example, a mother board having a glass epoxy board or the like can be used. The external circuit board 3 is electrically connected to the wiring board 6 of the mounting structure 2 via the first bumps 4 and supplies signals for driving and controlling the electronic component 5 to the wiring board 6. It is. The external circuit board 3 has a terminal 3 a electrically connected to the wiring board 6 on one main surface on which the mounting structure 2 is mounted. The thickness of the external circuit board 3 is, for example, not less than 0.5 mm and not more than 1.2 mm. The coefficient of thermal expansion in the main surface direction of the external circuit board 3 is, for example, 16 ppm / ° C. or more and 22 ppm / ° C. or less. In addition, the thermal expansion coefficient in the main surface direction of the external circuit board 3 is measured by a measuring method according to JIS K7197-1991 using a commercially available TMA (Thermo-Mechanical Analysis) apparatus. Hereinafter, the coefficient of thermal expansion of each member is measured in the same manner as the external circuit board 3.

第１バンプ４は、外部回路基板３と実装構造体２の配線基板６とを電気的に接続するものである。この第１バンプ４は、外部回路基板３の端子３ａに電気的に接続するとともに、配線基板６の後述する第１パッド９ａに電気的に接続する。この第１バンプ４は、錫や亜鉛等の低融点金属を含む半田等の導電材料からなる。また、第２バンプ７は、第１バンプ４と同様の材料からなる。本実施形態において、外部回路基板３と配線基板６との間には、第１バンプ４のみが介在しており、例えばアンダーフィル等の他の部材は介在していない。その結果、外部回路基板３において実装構造体２の交換を容易に行なうことができる。   The first bump 4 is for electrically connecting the external circuit board 3 and the wiring board 6 of the mounting structure 2. The first bump 4 is electrically connected to a terminal 3 a of the external circuit board 3 and is also electrically connected to a first pad 9 a described later of the wiring board 6. The first bump 4 is made of a conductive material such as solder containing a low melting point metal such as tin or zinc. The second bump 7 is made of the same material as the first bump 4. In the present embodiment, only the first bumps 4 are interposed between the external circuit board 3 and the wiring board 6, and other members such as underfill are not interposed. As a result, the mounting structure 2 can be easily replaced on the external circuit board 3.

電子部品５は、配線基板６の一主面に第２バンプ７を介してフリップチップ実装されている。この電子部品５は、例えば、ＩＣもしくはＬＳＩ等の半導体素子または弾性表面波（ＳＡＷ）装置もしくは圧電薄膜共振器（ＦＢＡＲ）等の弾性波装置等である。電子部品５と配線基板６との間には、例えばエポキシ樹脂またはシアネート樹脂等の樹脂材料およびシリカフィラーを含むとともに配線基板６および電子部品５に接着したアンダーフィル等の接着部材が介在していても構わない。また、電子部品５は、例えばエポキシ樹脂またはシアネート樹脂等の封止樹脂によって配線基板６上で封止されていても構わない。電子部品５の厚みは、例えば０．１ｍｍ以上１ｍｍ以下である。また、電子部品５の主面方向における熱膨張率は、例えば２ｐｐｍ／℃以上１４ｐｐｍ／℃以下である。   The electronic component 5 is flip-chip mounted on one main surface of the wiring board 6 via the second bump 7. The electronic component 5 is, for example, a semiconductor element such as an IC or LSI, or an acoustic wave device such as a surface acoustic wave (SAW) device or a piezoelectric thin film resonator (FBAR). Between the electronic component 5 and the wiring substrate 6, for example, an adhesive member such as an underfill that includes a resin material such as epoxy resin or cyanate resin and a silica filler and is bonded to the wiring substrate 6 and the electronic component 5 is interposed. It doesn't matter. Moreover, the electronic component 5 may be sealed on the wiring board 6 with a sealing resin such as an epoxy resin or a cyanate resin. The thickness of the electronic component 5 is, for example, not less than 0.1 mm and not more than 1 mm. Moreover, the thermal expansion coefficient in the main surface direction of the electronic component 5 is 2 ppm / degrees C or more and 14 ppm / degrees C or less, for example.

配線基板６は、電子部品５を支持しつつ電子部品５と外部回路基板３とを電気的に接続するものである。この配線基板６は、複数の絶縁層８と、絶縁層８上に配された複数の導電層９と、絶縁層８を厚み方向に貫通するとともに導電層９と接続した複数のビア導体１
０とを備えている。 The wiring board 6 is for electrically connecting the electronic component 5 and the external circuit board 3 while supporting the electronic component 5. The wiring substrate 6 includes a plurality of insulating layers 8, a plurality of conductive layers 9 disposed on the insulating layer 8, and a plurality of via conductors 1 that penetrate the insulating layer 8 in the thickness direction and are connected to the conductive layer 9.
0.

本実施形態において、絶縁層８および導電層９は交互に積層されており、配線基板６はコア基板を含んでいないコアレス基板である。その結果、厚みの大きいコア基板がないことから、配線基板６を薄型化させて電子機器を小型化することができる。また、高周波信号の伝送特性が低下しやすいコア基板がないことから、配線基板６の電気特性を高めることができる。また、コア基板を基準面として導電層９を対称に配置する必要がないため、導電層９を奇数層として配線基板６を薄型化することができる。また、本実施形態の配線基板３は、両主面にソルダーレジスト層が形成されていない。その結果、配線基板６を薄型化することができる。配線基板６の厚みは、例えば３０μｍ以上２００μｍ以下であり、中でも１００μｍ以下と薄くすることが望ましい。   In the present embodiment, the insulating layers 8 and the conductive layers 9 are alternately stacked, and the wiring board 6 is a coreless board that does not include a core board. As a result, since there is no core substrate having a large thickness, the wiring board 6 can be thinned and the electronic device can be miniaturized. In addition, since there is no core substrate in which the transmission characteristics of high-frequency signals are likely to deteriorate, the electrical characteristics of the wiring board 6 can be enhanced. In addition, since it is not necessary to arrange the conductive layers 9 symmetrically with the core substrate as a reference plane, the wiring substrate 6 can be thinned using the conductive layers 9 as odd layers. Further, the wiring substrate 3 of the present embodiment has no solder resist layer formed on both main surfaces. As a result, the wiring board 6 can be thinned. The thickness of the wiring board 6 is, for example, 30 μm or more and 200 μm or less, and it is desirable to make it as thin as 100 μm or less.

配線基板６の主面方向における熱膨張率は、電子部品５の主面方向における熱膨張率よりも大きく、かつ外部回路基板３の主面方向における熱膨張率よりも小さいことが望ましい。その結果、配線基板６と電子部品５との主面方向における熱膨張率の差を低減しつつ、配線基板６と外部回路基板３との主面方向における熱膨張率の差を低減することができるため、配線基板６と電子部品５との接続信頼性を高めつつ、配線基板６と外部回路基板３との接続信頼性を高めることができる。配線基板６の主面方向における熱膨張率は、例えば１２ｐｐｍ／℃以上１６ｐｐｍ／℃以下である。   The thermal expansion coefficient in the main surface direction of the wiring board 6 is desirably larger than the thermal expansion coefficient in the main surface direction of the electronic component 5 and smaller than the thermal expansion coefficient in the main surface direction of the external circuit board 3. As a result, it is possible to reduce the difference in thermal expansion coefficient between the wiring board 6 and the electronic component 5 in the main surface direction while reducing the difference in thermal expansion coefficient between the wiring board 6 and the external circuit board 3. Therefore, it is possible to improve the connection reliability between the wiring board 6 and the external circuit board 3 while improving the connection reliability between the wiring board 6 and the electronic component 5. The thermal expansion coefficient in the main surface direction of the wiring board 6 is, for example, not less than 12 ppm / ° C. and not more than 16 ppm / ° C.

絶縁層８は、厚み方向または主面方向に離れた導電層９同士の絶縁部材や主面方向に離れたビア導体１０同士の絶縁部材として機能するものである。複数の絶縁層８は、最外層に配されて一対をなす第１絶縁層８ａおよび第２絶縁層８ｂを含んでおり、第１絶縁層８ａは、外部回路基板３側に配されており、第２絶縁層８ｂは、電子部品５側に配されている。本実施形態の配線基板６は、絶縁層８を３層含んでいる。絶縁層８の詳細については後述する。   The insulating layer 8 functions as an insulating member between the conductive layers 9 separated in the thickness direction or the main surface direction and an insulating member between the via conductors 10 separated in the main surface direction. The plurality of insulating layers 8 include a first insulating layer 8a and a second insulating layer 8b that are disposed on the outermost layer and form a pair, and the first insulating layer 8a is disposed on the external circuit board 3 side, The second insulating layer 8b is disposed on the electronic component 5 side. The wiring board 6 of this embodiment includes three insulating layers 8. Details of the insulating layer 8 will be described later.

導電層９は、厚み方向または主面方向に互いに離れており、接地用配線、電力供給用配線または信号用配線等の配線として機能するものである。導電層９は、最外層に配されて一対をなす第１パッド９ａおよび第２パッド９ｂを含んでおり、第１パッド９ａは、外部回路基板３側に配されており、第２パッド９ｂは、電子部品５側に配されている。導電層９は、例えば銅等の導電材料からなり、第１パッド９ａおよび第２パッド９ｂの表面には、例えばニッケルまたは金等の被膜が形成されている。導電層９は、例えば円板状または主面方向に沿った線状であり、第１パッド９ａおよび第２パッド９ｂは、例えば円板状である。本実施形態の配線基板６は、導電層９を４層含んでいる。導電層９の厚みは、例えば３μｍ以上２０μｍ以下である。導電層９の各方向における熱膨張率は、例えば１４ｐｐｍ／℃以上１８ｐｐｍ／℃以下である。   The conductive layers 9 are separated from each other in the thickness direction or main surface direction, and function as wiring such as ground wiring, power supply wiring, or signal wiring. The conductive layer 9 includes a first pad 9a and a second pad 9b that are disposed on the outermost layer and form a pair. The first pad 9a is disposed on the external circuit board 3 side, and the second pad 9b is The electronic component 5 is disposed on the side. The conductive layer 9 is made of a conductive material such as copper, for example, and a film such as nickel or gold is formed on the surfaces of the first pad 9a and the second pad 9b. The conductive layer 9 has, for example, a disc shape or a linear shape along the main surface direction, and the first pad 9a and the second pad 9b have, for example, a disc shape. The wiring board 6 of this embodiment includes four conductive layers 9. The thickness of the conductive layer 9 is, for example, 3 μm or more and 20 μm or less. The thermal expansion coefficient in each direction of the conductive layer 9 is, for example, not less than 14 ppm / ° C. and not more than 18 ppm / ° C.

ビア導体１０は、厚み方向に互いに離れた導電層９同士を電気的に接続するものであり、導電層９とともに配線の一部を構成するものである。このビア導体１０は、導電層９と同様の材料からなり、同様の特性を有する。また、ビア導体１０は、電子部品５側から外部回路基板３側に向かって幅狭となるテーパー状に形成されている。ビア導体１０の幅（直径）は、例えば１０μｍ以上７５μｍ以下である。   The via conductor 10 electrically connects the conductive layers 9 separated from each other in the thickness direction, and constitutes part of the wiring together with the conductive layer 9. The via conductor 10 is made of the same material as that of the conductive layer 9 and has the same characteristics. Further, the via conductor 10 is formed in a tapered shape that becomes narrower from the electronic component 5 side toward the external circuit board 3 side. The width (diameter) of the via conductor 10 is, for example, 10 μm or more and 75 μm or less.

次に、絶縁層８について詳細に説明する。   Next, the insulating layer 8 will be described in detail.

絶縁層８は、外部回路基板３側に配された樹脂層１１と、電子部品５側に配された無機絶縁層１２とを含んでいる。無機絶縁層１２は、樹脂層１１と比較して低熱膨張率かつ高剛性であるとともに導電層９の外部回路基板３側の一主面に接しており、樹脂層１１は、導電層９の電子部品５側の他主面および側面に接している。   The insulating layer 8 includes a resin layer 11 disposed on the external circuit board 3 side and an inorganic insulating layer 12 disposed on the electronic component 5 side. The inorganic insulating layer 12 has a low coefficient of thermal expansion and high rigidity as compared with the resin layer 11 and is in contact with one main surface of the conductive layer 9 on the external circuit board 3 side. It is in contact with the other main surface and the side surface of the component 5 side.

樹脂層１１は、無機絶縁層１２同士を接着するとともに主面方向に離れた導電層９同士の絶縁部材として機能するものである。また、樹脂層１１は、無機絶縁層１２よりもヤング率が小さく弾性変形しやすいため、配線基板６におけるクラックの発生を抑制するものである。また、樹脂層１１は、無機絶縁層１２と比較して高熱膨張率であるため、配線基板６と外部回路基板３との主面方向における熱膨張率の差を低減することができる。樹脂層１１の厚みは、無機絶縁層１２の厚みよりも大きいことが望ましい。その結果、配線基板６と外部回路基板３との主面方向における熱膨張率の差を低減することができる。   The resin layer 11 functions as an insulating member for the conductive layers 9 that adhere to the inorganic insulating layers 12 and are separated in the principal surface direction. Further, since the resin layer 11 has a Young's modulus smaller than that of the inorganic insulating layer 12 and is easily elastically deformed, the generation of cracks in the wiring substrate 6 is suppressed. Further, since the resin layer 11 has a higher coefficient of thermal expansion than the inorganic insulating layer 12, the difference in coefficient of thermal expansion between the wiring board 6 and the external circuit board 3 in the main surface direction can be reduced. The thickness of the resin layer 11 is desirably larger than the thickness of the inorganic insulating layer 12. As a result, the difference in coefficient of thermal expansion between the wiring board 6 and the external circuit board 3 in the main surface direction can be reduced.

樹脂層１１の厚みは、例えば３μｍ以上３０μｍ以下である。また、樹脂層１１の厚みは、無機絶縁層１２の厚みの例えば１倍以上３倍以下であり、中でも１．２倍以上３倍以下であることが望ましい。樹脂層１１の各方向における熱膨張率は、例えば２０ｐｐｍ／℃以上５０ｐｐｍ／℃以下である。樹脂層１１のヤング率は、例えば０．２ＧＰａ以上２０ＧＰａ以下である。なお、樹脂層１１のヤング率は、ＭＴＳ社製ナノインデンターＸＰを用いて、ＩＳＯ１４５７７−１：２００２に準じた方法で測定される。以下、各部材のヤング率は、樹脂層１１と同様に測定される。   The thickness of the resin layer 11 is, for example, 3 μm or more and 30 μm or less. Further, the thickness of the resin layer 11 is, for example, 1 to 3 times the thickness of the inorganic insulating layer 12, and preferably 1.2 to 3 times. The coefficient of thermal expansion in each direction of the resin layer 11 is, for example, 20 ppm / ° C. or more and 50 ppm / ° C. or less. The Young's modulus of the resin layer 11 is, for example, not less than 0.2 GPa and not more than 20 GPa. In addition, the Young's modulus of the resin layer 11 is measured by the method according to ISO14577-1: 2002 using the nano indenter XP by MTS. Hereinafter, the Young's modulus of each member is measured in the same manner as the resin layer 11.

この樹脂層１１は、図２（ａ）に示すように、樹脂１３と樹脂１３中に分散した複数のフィラー粒子１４とを含んでいる。   As illustrated in FIG. 2A, the resin layer 11 includes a resin 13 and a plurality of filler particles 14 dispersed in the resin 13.

樹脂１３は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、全芳香族ポリアミド樹脂またはポリイミド樹脂等の熱硬化性樹脂を用いることができる。樹脂１３のヤング率は、例えば０．１ＧＰａ以上５ＧＰａ以下である。樹脂１３の各方向における熱膨張率は、例えば２０ｐｐｍ／℃以上５０ｐｐｍ／℃以下である。   As the resin 13, for example, a thermosetting resin such as an epoxy resin, a bismaleimide triazine resin, a cyanate resin, a polyphenylene ether resin, a wholly aromatic polyamide resin, or a polyimide resin can be used. The Young's modulus of the resin 13 is, for example, 0.1 GPa or more and 5 GPa or less. The coefficient of thermal expansion in each direction of the resin 13 is, for example, 20 ppm / ° C. or more and 50 ppm / ° C. or less.

フィラー粒子１４は、例えば酸化ケイ素、酸化アルミニウム、窒化アルミニウム、水酸化アルミニウムまたは炭酸カルシウム等の無機絶縁材料からなる。フィラー粒子１４の平均粒径は、例えば０．５μｍ以上５μｍ以下である。フィラー粒子１４の各方向における熱膨張率は、例えば０ｐｐｍ／℃以上１５ｐｐｍ／℃以下である。樹脂層１１におけるフィラー粒子１４の含有割合は、例えば３体積％以上６０体積％以下である。なお、フィラー粒子１４の平均粒径は、配線基板６の厚み方向への断面において、各粒子の粒径の平均値を算出することによって測定することができる。また、樹脂層１１におけるフィラー粒子１４の含有割合は、配線基板６の厚み方向への断面において、樹脂層１１においてフィラー粒子１４が占める面積の割合を含有割合（体積％）とみなすことによって測定することができる。以下、各部材の平均粒径および含有割合は、フィラー粒子１４と同様に測定される。   The filler particles 14 are made of an inorganic insulating material such as silicon oxide, aluminum oxide, aluminum nitride, aluminum hydroxide, or calcium carbonate. The average particle diameter of the filler particles 14 is, for example, not less than 0.5 μm and not more than 5 μm. The coefficient of thermal expansion in each direction of the filler particles 14 is, for example, 0 ppm / ° C. or more and 15 ppm / ° C. or less. The content rate of the filler particle 14 in the resin layer 11 is 3 volume% or more and 60 volume% or less, for example. The average particle size of the filler particles 14 can be measured by calculating the average value of the particle size of each particle in the cross section in the thickness direction of the wiring board 6. Further, the content ratio of the filler particles 14 in the resin layer 11 is measured by regarding the ratio of the area occupied by the filler particles 14 in the resin layer 11 in the cross section in the thickness direction of the wiring substrate 6 as the content ratio (volume%). be able to. Hereinafter, the average particle diameter and the content ratio of each member are measured in the same manner as the filler particles 14.

無機絶縁層１２は、絶縁層８を高剛性かつ低熱膨張率とすることによって、配線基板６を高剛性としつつ、電子部品５と配線基板６との各方向における熱膨張率の差を低減するものである。その結果、電子部品５の配線基板６への実装時に実装構造体２に熱が加わった際に、電子部品５と配線基板６との主面方向における熱膨張率の違いに起因した配線基板６の反りを低減できるため、電子部品５と配線基板６との接続信頼性を高め、ひいては実装構造体２の電気的信頼性を高めることができる。特に、配線基板６を薄型化した場合において、配線基板６の反りを良好に低減することができる。   The inorganic insulating layer 12 reduces the difference in coefficient of thermal expansion in each direction between the electronic component 5 and the wiring board 6 while making the wiring board 6 highly rigid by making the insulating layer 8 highly rigid and has a low coefficient of thermal expansion. Is. As a result, when heat is applied to the mounting structure 2 when the electronic component 5 is mounted on the wiring substrate 6, the wiring substrate 6 is caused by a difference in thermal expansion coefficient between the electronic component 5 and the wiring substrate 6 in the main surface direction. Therefore, the connection reliability between the electronic component 5 and the wiring board 6 can be increased, and as a result, the electrical reliability of the mounting structure 2 can be increased. In particular, when the wiring board 6 is thinned, the warping of the wiring board 6 can be reduced satisfactorily.

無機絶縁層１２の厚みは、例えば３μｍ以上３０μｍ以下である。無機絶縁層１２のヤング率は、例えば１０ＧＰａ以上５０ＧＰａ以下である。また、無機絶縁層１２の各方向における熱膨張率は、例えば０ｐｐｍ／℃以上１０ｐｐｍ／℃以下である。   The thickness of the inorganic insulating layer 12 is, for example, 3 μm or more and 30 μm or less. The Young's modulus of the inorganic insulating layer 12 is, for example, 10 GPa or more and 50 GPa or less. The coefficient of thermal expansion in each direction of the inorganic insulating layer 12 is, for example, 0 ppm / ° C. or more and 10 ppm / ° C. or less.

無機絶縁層１２は、図２（ａ）および（ｂ）に示すように、一部が互いに接続した複数の無機絶縁粒子１５を含んでいる。この無機絶縁粒子１５は、一部が互いに接続した複数の第１無機絶縁粒子１５ａと、第１無機絶縁粒子１５ａよりも粒径が大きく、一部が第１無機絶縁粒子１５ａと接続しているとともに、第１無機絶縁粒子１５ａを挟んで互いに離れた複数の第２無機絶縁粒子１５ｂとを含んでいる。第１無機絶縁粒子１５ａ同士の間には開気孔である間隙１６が形成されている。すなわち、無機絶縁層１２は、多孔質体であり、無機絶縁粒子１５同士が互いに接続した３次元網目状構造をなしている。また、複数の無機絶縁粒子１５同士の接続部は、括れ状であり、また、ネック構造をなしている。無機絶縁層１２においては、複数の無機絶縁粒子１５同士が互いに接続して拘束し合うことから、樹脂層１１中に分散したフィラー粒子１４のように流動しないため、無機絶縁層１２を高剛性かつ低熱膨張率とすることができる。   As shown in FIGS. 2A and 2B, the inorganic insulating layer 12 includes a plurality of inorganic insulating particles 15 partially connected to each other. The inorganic insulating particles 15 have a plurality of first inorganic insulating particles 15a partially connected to each other and a particle size larger than the first inorganic insulating particles 15a, and a part is connected to the first inorganic insulating particles 15a. In addition, a plurality of second inorganic insulating particles 15b separated from each other with the first inorganic insulating particles 15a interposed therebetween are included. A gap 16 which is an open pore is formed between the first inorganic insulating particles 15a. That is, the inorganic insulating layer 12 is a porous body and has a three-dimensional network structure in which the inorganic insulating particles 15 are connected to each other. Moreover, the connection part of the some inorganic insulating particles 15 is a constriction shape, and has comprised the neck structure. In the inorganic insulating layer 12, since the plurality of inorganic insulating particles 15 are connected to each other and restrained, the inorganic insulating layer 12 does not flow like the filler particles 14 dispersed in the resin layer 11. A low coefficient of thermal expansion can be obtained.

第１無機絶縁粒子１５ａは、無機絶縁層１２において接続部材として機能するものである。この第１無機絶縁粒子１５ａは、例えば酸化ケイ素、酸化アルミニウム、酸化ホウ素、酸化マグネシウムまたは酸化カルシウム等の無機絶縁材料からなり、中でも、低熱膨張率および低誘電正接の観点から、酸化ケイ素を用いることが望ましい。この場合、第１無機絶縁粒子１５ａは、酸化ケイ素を９０質量％以上含んでいればよい。また、酸化ケイ素は、結晶構造に起因した熱膨張率の異方性を低減するため、アモルファス（非晶質）状態であることが望ましい。   The first inorganic insulating particles 15 a function as a connection member in the inorganic insulating layer 12. The first inorganic insulating particles 15a are made of, for example, an inorganic insulating material such as silicon oxide, aluminum oxide, boron oxide, magnesium oxide, or calcium oxide. Among these, silicon oxide is used from the viewpoint of low thermal expansion coefficient and low dielectric loss tangent. Is desirable. In this case, the 1st inorganic insulating particle 15a should just contain 90 mass% or more of silicon oxides. In addition, silicon oxide is desirably in an amorphous state in order to reduce anisotropy of the thermal expansion coefficient due to the crystal structure.

第１無機絶縁粒子１５ａは、例えば球状である。また、第１無機絶縁粒子１５ａの平均粒径は、例えば３ｎｍ以上１１０ｎｍ以下である。このように第１無機絶縁粒子１５ａの粒径が微小であるため、無機絶縁層１２を緻密なものとして高剛性かつ低熱膨張率とすることができるとともに、後述するように、無機絶縁層１２を作製する際に第１無機絶縁粒子１５ａ同士を容易に接続することができる。   The first inorganic insulating particles 15a are, for example, spherical. The average particle size of the first inorganic insulating particles 15a is, for example, not less than 3 nm and not more than 110 nm. As described above, since the first inorganic insulating particles 15a have a very small particle size, the inorganic insulating layer 12 can be made dense so as to have a high rigidity and a low coefficient of thermal expansion. When producing, the first inorganic insulating particles 15a can be easily connected to each other.

第２無機絶縁粒子１５ｂは、その粒径が大きいことから、無機絶縁層１２に生じたクラックが迂回するためのエネルギーを増加させるため、このクラックの伸長を抑制するものである。第２無機絶縁粒子１５ｂは、第１無機絶縁粒子１５ａと同様の材料を用いることができ、中でも、第１無機絶縁粒子１５ａと材料特性を近づけるため、第１無機絶縁粒子１５ａと同じ材料を用いることが望ましい。この第２無機絶縁粒子１５ｂは、例えば球状である。また、第２無機絶縁粒子１５ｂの平均粒径は、例えば０．５μｍ以上５μｍ以下である。このように第２無機絶縁粒子１５ｂの粒径が大きいため、無機絶縁層１２に生じたクラックの伸長を良好に抑制できる。   Since the second inorganic insulating particles 15b have a large particle size, the second inorganic insulating particles 15b increase the energy for bypassing the cracks generated in the inorganic insulating layer 12, and thus suppress the extension of the cracks. The second inorganic insulating particles 15b can be made of the same material as that of the first inorganic insulating particles 15a. In particular, the same material as that of the first inorganic insulating particles 15a is used in order to bring the material properties closer to those of the first inorganic insulating particles 15a. It is desirable. The second inorganic insulating particles 15b are, for example, spherical. The average particle size of the second inorganic insulating particles 15b is, for example, not less than 0.5 μm and not more than 5 μm. Thus, since the particle size of the 2nd inorganic insulating particle 15b is large, the expansion | extension of the crack which arose in the inorganic insulating layer 12 can be suppressed favorably.

間隙１６は、開気孔であり、無機絶縁層１２の他主面に開口を有する。また、無機絶縁層１２が多孔質体であり、また、３次元網目状構造であることから、間隙１６の少なくとも一部は、無機絶縁層１２の厚み方向への断面において、無機絶縁粒子１５に取り囲まれている。この間隙１６には、無機絶縁層１２の電子部品５とは反対側に位置する樹脂層１１の一部が入り込んでおり、特に、樹脂１３の一部が入り込んでいる。その結果、弾性変形しやすい樹脂１３によって無機絶縁層１２に加わった応力が緩和されるため、無機絶縁層１２におけるクラックの発生を抑制できる。また、アンカー効果によって無機絶縁層１２と樹脂層１１との接着強度を高めることができる。なお、無機絶縁層１２および間隙１６のうち間隙１６が占める割合は、例えば１０体積％以上５０体積％以下である。   The gap 16 is an open pore and has an opening on the other main surface of the inorganic insulating layer 12. In addition, since the inorganic insulating layer 12 is a porous body and has a three-dimensional network structure, at least a part of the gap 16 is formed on the inorganic insulating particles 15 in the cross section in the thickness direction of the inorganic insulating layer 12. Surrounded. A part of the resin layer 11 located on the opposite side of the inorganic insulating layer 12 from the electronic component 5 enters the gap 16, and in particular, a part of the resin 13 enters. As a result, since the stress applied to the inorganic insulating layer 12 is relaxed by the resin 13 that is easily elastically deformed, the occurrence of cracks in the inorganic insulating layer 12 can be suppressed. Moreover, the adhesive strength between the inorganic insulating layer 12 and the resin layer 11 can be increased by the anchor effect. The ratio of the gap 16 in the inorganic insulating layer 12 and the gap 16 is, for example, 10% by volume or more and 50% by volume or less.

ところで、配線基板６と外部回路基板３との主面方向における熱膨張率が異なる場合に、第１パッド９ａと外部回路基板２の端子３ａとを電気的に接続する際に配線基板６および外部回路基板３に熱が加わると、第１パッド９ａと外部回路基板３の端子３ａとの接続部を構成する第１バンプ４に熱応力が加わることがある。特に、配線基板６の主面方向における熱膨張率を電子部品５の主面方向における熱膨張率に近づけるために配線基板６の主面方向における熱膨張率を低減すると、配線基板６と外部回路基板３との主面方向における熱膨張率の差が大きくなりやすい。   By the way, when the thermal expansion coefficients in the main surface direction of the wiring board 6 and the external circuit board 3 are different, the wiring board 6 and the external circuit board 6 and the external circuit board 6 are electrically connected to each other when the first pad 9a and the terminal 3a of the external circuit board 2 are electrically connected. When heat is applied to the circuit board 3, thermal stress may be applied to the first bumps 4 constituting the connection portion between the first pad 9 a and the terminal 3 a of the external circuit board 3. In particular, if the thermal expansion coefficient in the main surface direction of the wiring board 6 is reduced in order to bring the thermal expansion coefficient in the main surface direction of the wiring board 6 close to the thermal expansion coefficient in the main surface direction of the electronic component 5, the wiring board 6 and the external circuit The difference in coefficient of thermal expansion between the substrate 3 and the principal surface tends to increase.

一方、図１（ｂ）に示すように、本実施形態においては、第１絶縁層８ａは、第２絶縁層８ｂとは反対側に配された一主面１７と、この一主面１７から窪んだ凹部１８とを有しており、複数の導電層９は、凹部１８に配されているとともに第１絶縁層８ａの一主面１７よりも凹部１８の内側に位置する第１パッド９ａを有しており、凹部１８の内壁１９と第１絶縁層８ａの一主面１７との間の角部２０が曲面状である。   On the other hand, as shown in FIG. 1B, in the present embodiment, the first insulating layer 8a includes a main surface 17 disposed on the side opposite to the second insulating layer 8b, and the main surface 17. The plurality of conductive layers 9 include first pads 9a that are disposed in the recesses 18 and located on the inner side of the recesses 18 than the one main surface 17 of the first insulating layer 8a. The corner 20 between the inner wall 19 of the recess 18 and the one principal surface 17 of the first insulating layer 8a is curved.

その結果、第１パッド９ａが凹部１８の内側に位置することから、凹部１８内において、凹部１８の開口部２１と第１パッド９ａの外部回路基板３側の一主面２２との間に隙間２３が形成される。したがって、配線基板６と外部回路基板３との接続部を構成する第１バンプ４の一部が凹部１８内の隙間２３に入り込むため、第１バンプ４と第１パッド９ａとの接続強度を高めることができる。それ故、第１バンプ４に熱応力が加わった際に、第１バンプ４と第１パッド９ａとの剥離を抑制し、第１バンプ４と第１パッド９ａとの接続信頼性を高め、ひいては外部回路基板３との接続信頼性に優れた配線基板６を得ることができる。   As a result, since the first pad 9a is located inside the recess 18, a gap is formed between the opening 21 of the recess 18 and the one main surface 22 of the first pad 9a on the external circuit board 3 side. 23 is formed. Accordingly, a part of the first bump 4 constituting the connection portion between the wiring board 6 and the external circuit board 3 enters the gap 23 in the recess 18, thereby increasing the connection strength between the first bump 4 and the first pad 9 a. be able to. Therefore, when thermal stress is applied to the first bump 4, the separation between the first bump 4 and the first pad 9 a is suppressed, and the connection reliability between the first bump 4 and the first pad 9 a is increased, and thus A wiring board 6 having excellent connection reliability with the external circuit board 3 can be obtained.

さらに、角部２０が曲面状であることから、一部が凹部１８内に入り込んだ第１バンプ４によって角部２０に加わる応力を分散させることができるため、第１絶縁層８ａの角部２０におけるクラックを抑制することができる。したがって、このクラックに起因した配線の断線を抑制することができ、ひいては電気的信頼性に優れた配線基板６を得ることができる。   Furthermore, since the corner portion 20 is curved, the stress applied to the corner portion 20 by the first bump 4 partially entering the recess 18 can be dispersed, and therefore the corner portion 20 of the first insulating layer 8a. The crack in can be suppressed. Therefore, the disconnection of the wiring due to the crack can be suppressed, and as a result, the wiring substrate 6 excellent in electrical reliability can be obtained.

また、第１バンプ４の一部が凹部１８内の隙間２３に入り込むため、配線基板６と外部回路基板３との間の距離を短くし、電子装置１を薄くすることができる。また、角部２０が曲面状であることから、第１バンプ４が隙間２３に入り込みやすくなるため、第１バンプ４と第１パッド９ａとの接続不良を抑制しつつ第１バンプ４の量を低減することができる。したがって、第１バンプ４の高さを小さくすることができ、電子装置１を薄くすることができる。   In addition, since a part of the first bump 4 enters the gap 23 in the recess 18, the distance between the wiring board 6 and the external circuit board 3 can be shortened, and the electronic device 1 can be made thin. Further, since the corner portion 20 is curved, the first bump 4 is likely to enter the gap 23. Therefore, the amount of the first bump 4 can be reduced while suppressing poor connection between the first bump 4 and the first pad 9a. Can be reduced. Therefore, the height of the first bump 4 can be reduced, and the electronic device 1 can be made thinner.

この角部２０は、少なくとも一部が第１パッド９ａから露出しており、電子装置１において第１バンプ４が接している。配線基板６の厚み方向に沿った断面において、角部２０は曲線状であり、角部２０の曲率半径は例えば１μｍ以上５μｍ以下である。   At least a part of the corner 20 is exposed from the first pad 9a, and the first bump 4 is in contact with the electronic device 1. In the cross section along the thickness direction of the wiring board 6, the corner portion 20 is curved, and the radius of curvature of the corner portion 20 is, for example, 1 μm or more and 5 μm or less.

また、本実施形態において、凹部１８の幅は、第１絶縁層８ａの一主面１７側から第１絶縁層８ａの他主面２４側に向かって小さくなっている。その結果、凹部１８の内壁１９と第１パッド９ａの側面２８とが接する面積を増加させることができることから、凹部１８の内壁１９において、第１パッド９ａの一主面２２の端部が接する箇所に加わる応力を緩和することができる。したがって、第１絶縁層８ａにおけるクラックの発生を抑制することができる。凹部１８の内壁１９の傾斜角（第１絶縁層８ａの厚み方向と凹部１８の内壁１９との間の角度）は、１０°以上４５°以下であることが望ましい。１０°以上とすることによって、凹部１８の内壁１９と第１パッド９ａの側面２８とが接する面積を増加できるとともに、４５°以下とすることによって、凹部１８の内壁１９と第１パッド９ａの一主面２２との間の角度が小さくなり過ぎることに起因した一主面２２の端部における応力の集中を抑制することができる。   In the present embodiment, the width of the recess 18 decreases from the one main surface 17 side of the first insulating layer 8a toward the other main surface 24 side of the first insulating layer 8a. As a result, the area where the inner wall 19 of the recess 18 contacts the side surface 28 of the first pad 9a can be increased, so that the end of the one main surface 22 of the first pad 9a contacts the inner wall 19 of the recess 18. The stress applied to can be relaxed. Therefore, the generation of cracks in the first insulating layer 8a can be suppressed. The inclination angle of the inner wall 19 of the recess 18 (the angle between the thickness direction of the first insulating layer 8a and the inner wall 19 of the recess 18) is preferably 10 ° or more and 45 ° or less. By setting the angle to 10 ° or more, the area where the inner wall 19 of the recess 18 contacts the side surface 28 of the first pad 9a can be increased, and by setting the angle to 45 ° or less, the inner wall 19 of the recess 18 and one of the first pads 9a can be increased. It is possible to suppress the concentration of stress at the end of one principal surface 22 due to the angle between the principal surface 22 becoming too small.

また、本実施形態において、第１絶縁層８ａは、第１絶縁層８ａの一主面１７側に配された樹脂層１１と、第１絶縁層８ａの他主面２４側に配された、一部が互いに接続した複数の無機絶縁粒子１５を有するとともに複数の無機絶縁粒子１５同士の間隙に樹脂層１１
の一部が配された無機絶縁層１２とを含んでおり、樹脂層１１は、凹部１８を有する。その結果、無機絶縁層１２によって配線基板６を低熱膨張率かつ高剛性とするとともに、樹脂層１１が凹部１８を有することによって、第１絶縁層８ａに凹部１８を容易に形成できる。また、無機絶縁層１２によって、第１絶縁層８ａの厚み方向における熱膨張率を低減することができるため、第１ビア導体１０ａと第１絶縁層８ａとの厚み方向における熱膨張率の差が小さくなる。したがって、第１ビア導体１０ａと導電層９との接続部の破壊を抑制することができる。 In the present embodiment, the first insulating layer 8a is disposed on the resin layer 11 disposed on the one main surface 17 side of the first insulating layer 8a and on the other main surface 24 side of the first insulating layer 8a. The resin layer 11 has a plurality of inorganic insulating particles 15 partially connected to each other and in the gaps between the plurality of inorganic insulating particles 15.
And the resin layer 11 has a recess 18. As a result, the wiring board 6 is made to have a low coefficient of thermal expansion and high rigidity by the inorganic insulating layer 12, and the resin layer 11 has the recesses 18, whereby the recesses 18 can be easily formed in the first insulating layer 8a. Moreover, since the thermal expansion coefficient in the thickness direction of the first insulating layer 8a can be reduced by the inorganic insulating layer 12, there is a difference in the thermal expansion coefficient between the first via conductor 10a and the first insulating layer 8a in the thickness direction. Get smaller. Therefore, the breakage of the connection portion between the first via conductor 10a and the conductive layer 9 can be suppressed.

また、本実施形態において、複数のビア導体１０は、第１絶縁層８ａを厚み方向に貫通するとともに第１パッド９ａに接続した第１ビア導体１０ａを有しており、複数の導電層９は、第１絶縁層８ａの他主面２４に配されているとともに第１ビア導体１０ａに接続したランド９ｃを含んでいる。その結果、例えば前述したアンダーフィルの形成時におけるアンダーフィルの硬化収縮等によって第１ビア導体１０ａとランド部９ｃとの接続部に応力が加わった際に、高剛性である無機絶縁層１２が第１ビア導体１０ａを支持するため、第１ビア導体１０ａとランド９ｃとの接続部の破壊を抑制することができる。また、前述したように樹脂層１１が凹部１８を有するため、第１ビア導体１０ａにおける樹脂層１１を貫通する領域の厚みが凹部１８の分だけ小さくなる。したがって、第１ビア導体１０ａと絶縁層８との厚み方向における熱膨張率の差が小さくなるため、第１ビア導体１０ａとランド９ｃとの接続部の破壊を抑制することができる。   In the present embodiment, the plurality of via conductors 10 have first via conductors 10a that penetrate the first insulating layer 8a in the thickness direction and are connected to the first pads 9a. And a land 9c disposed on the other main surface 24 of the first insulating layer 8a and connected to the first via conductor 10a. As a result, when a stress is applied to the connection portion between the first via conductor 10a and the land portion 9c due to, for example, the underfill hardening shrinkage during the formation of the underfill described above, the highly rigid inorganic insulating layer 12 is Since the 1 via conductor 10a is supported, the breakage of the connecting portion between the first via conductor 10a and the land 9c can be suppressed. Moreover, since the resin layer 11 has the recess 18 as described above, the thickness of the region penetrating the resin layer 11 in the first via conductor 10a is reduced by the recess 18. Therefore, the difference in the coefficient of thermal expansion in the thickness direction between the first via conductor 10a and the insulating layer 8 is reduced, so that the breakage of the connection portion between the first via conductor 10a and the land 9c can be suppressed.

また、本実施形態において、第１ビア導体１０ａの幅は、第１絶縁層８ａの一主面１７側から第１絶縁層８ａの他主面２４側に向かって大きくなっている。その結果、第１ビア導体１０ａとランド９ｃとの接続面積を増加させることによって、第１ビア導体１０ａとランド９ｃとの接続強度を高めることができるため、第１ビア導体１０ａとランド９ｃとの接続部の破壊を抑制することができる。   Further, in the present embodiment, the width of the first via conductor 10a increases from the one main surface 17 side of the first insulating layer 8a toward the other main surface 24 side of the first insulating layer 8a. As a result, the connection strength between the first via conductor 10a and the land 9c can be increased by increasing the connection area between the first via conductor 10a and the land 9c. Breakage of the connection portion can be suppressed.

また、本実施形態において、第１パッド９ａは、第１バンプ４を介して外部回路基板３に接続される。その結果、配線基板６と電子部品５との接続部と比較して、例えば配線基板６と外部回路基板３との間にアンダーフィルが介在しないことから大きな応力が加わりやすい配線基板６と外部回路基板３との接続部において、前述したように、第１バンプ４と第１パッド９ａとの接続強度を高めつつ、角部２０に加わる応力を分散させることができる。   In the present embodiment, the first pad 9 a is connected to the external circuit board 3 through the first bump 4. As a result, compared to the connection portion between the wiring board 6 and the electronic component 5, for example, since there is no underfill between the wiring board 6 and the external circuit board 3, the wiring board 6 and the external circuit are likely to be subjected to a large stress. As described above, the stress applied to the corner portion 20 can be dispersed in the connection portion with the substrate 3 while increasing the connection strength between the first bump 4 and the first pad 9a.

また、本実施形態において、凹部１８の内壁１９と凹部１８の底面２５との間の角部２６が第１パッド９ａに接しており、かつ曲面状である。その結果、第１パッド９ａによって角部２６に加わる応力を分散させることができるため、第１絶縁層８ａの角部２６におけるクラックを抑制することができる。この角部２６の曲率半径は、凹部１８の内壁１９と第１絶縁層８ａの一主面１７との間の角部２０の曲率半径よりも小さい。その結果、第１パッド９ａの一主面２２と曲面状の角部２６とが近づき過ぎることに起因した一主面２２の端部における応力の集中を抑制することができる。配線基板６の厚み方向に沿った断面において、角部２６は曲線状であり、角部２６の曲率半径は例えば０．２μｍ以上２μｍ以下である。   Moreover, in this embodiment, the corner | angular part 26 between the inner wall 19 of the recessed part 18 and the bottom face 25 of the recessed part 18 is contacting the 1st pad 9a, and is a curved surface shape. As a result, since the stress applied to the corner portion 26 by the first pad 9a can be dispersed, cracks in the corner portion 26 of the first insulating layer 8a can be suppressed. The radius of curvature of the corner portion 26 is smaller than the radius of curvature of the corner portion 20 between the inner wall 19 of the recess 18 and the one principal surface 17 of the first insulating layer 8a. As a result, it is possible to suppress the concentration of stress at the end portion of the first principal surface 22 due to the one principal surface 22 of the first pad 9a and the curved corner portion 26 being too close. In the cross section along the thickness direction of the wiring board 6, the corner portion 26 is curved, and the radius of curvature of the corner portion 26 is, for example, not less than 0.2 μm and not more than 2 μm.

また、本実施形態において、第１パッド９ａの他主面２７は、凹部１８の底面２５と接しており、第１パッド９ａの側面２８は、凹部１８の内壁と接している。さらに、第１パッド９ａの他主面２７および側面２８の算術平均粗さ（Ｒａ）は、第１パッド９ａの一主面２２の算術平均粗さ（Ｒａ）よりも大きい。その結果、第１パッド９ａの他主面２７と凹部１８の底面２５との接着強度を高めつつ、第１パッド９ａの側面２８と凹部１８の内壁１９との接着強度を高めることができるため、第１パッド９ａと凹部１８との剥離を低減することができ、ひいては、配線基板６の電気的信頼性を高めることができる。また、第１パッド９ａの一主面２２の算術平均粗さ（Ｒａ）を小さくすることによって、一主面２２の第１バンプ４に対する濡れ性が向上するため、第１パッド９ａと第１バンプ４との接続強度を高めることができる。第１パッド９ａの他主面２７および側面２８の算術平均粗さ（Ｒａ）は、例えば０．８μｍ以上４μｍ以下である。また、第１パッド９ａの一主面２２の算術平均粗さ（Ｒａ）は、０．１μｍ以上１μｍ以下である。   In the present embodiment, the other main surface 27 of the first pad 9 a is in contact with the bottom surface 25 of the recess 18, and the side surface 28 of the first pad 9 a is in contact with the inner wall of the recess 18. Furthermore, the arithmetic average roughness (Ra) of the other main surface 27 and the side surface 28 of the first pad 9a is larger than the arithmetic average roughness (Ra) of the one main surface 22 of the first pad 9a. As a result, the adhesive strength between the side surface 28 of the first pad 9a and the inner wall 19 of the recess 18 can be increased while increasing the adhesive strength between the other main surface 27 of the first pad 9a and the bottom surface 25 of the recess 18. Separation between the first pad 9a and the recess 18 can be reduced, and as a result, the electrical reliability of the wiring board 6 can be improved. Moreover, since the wettability with respect to the 1st bump 4 of the 1 main surface 22 improves by making arithmetic mean roughness (Ra) of the 1 main surface 22 of the 1st pad 9a small, the 1st pad 9a and the 1st bump The connection strength with 4 can be increased. The arithmetic average roughness (Ra) of the other main surface 27 and the side surface 28 of the first pad 9a is, for example, not less than 0.8 μm and not more than 4 μm. The arithmetic average roughness (Ra) of the one principal surface 22 of the first pad 9a is not less than 0.1 μm and not more than 1 μm.

次に、前述した実装構造体２の製造方法を、図３ないし図１０を参照しつつ説明する。   Next, a method for manufacturing the mounting structure 2 described above will be described with reference to FIGS.

（１）図３（ａ）に示すように、支持シート２９と、支持シート２９上に配された無機絶縁層１２と、無機絶縁層１２上に配された未硬化の樹脂層前駆体３０とを含む積層シート３１を作製する。具体的には、例えば以下のように行なう。   (1) As shown in FIG. 3A, a support sheet 29, an inorganic insulating layer 12 disposed on the support sheet 29, an uncured resin layer precursor 30 disposed on the inorganic insulating layer 12, and The lamination sheet 31 containing is produced. Specifically, for example, the following is performed.

まず、支持シート２９と、無機絶縁粒子１５および無機絶縁粒子１５が分散した溶剤を有する無機絶縁ゾルとを準備し、無機絶縁ゾルを支持シート２９の一主面に塗布する。次に、無機絶縁ゾルから溶剤を蒸発させて、支持シート２９上に無機絶縁粒子１５を残存させる。この残存した無機絶縁粒子１５は、近接箇所で互いに接触している。次に、無機絶縁粒子１５を加熱して、隣接する無機絶縁粒子１５同士を近接箇所で接続させることによって、無機絶縁層１２を形成する。次に、無機絶縁層１２上に樹脂層前駆体３０を積層し、積層された無機絶縁層１２および樹脂層前駆体３０を厚み方向に加熱加圧することによって、樹脂層前駆体３０の一部を間隙１６内に充填する。その結果、積層シート３１を作製することができる。   First, the support sheet 29 and the inorganic insulating sol having the inorganic insulating particles 15 and the solvent in which the inorganic insulating particles 15 are dispersed are prepared, and the inorganic insulating sol is applied to one main surface of the support sheet 29. Next, the solvent is evaporated from the inorganic insulating sol to leave the inorganic insulating particles 15 on the support sheet 29. The remaining inorganic insulating particles 15 are in contact with each other at close locations. Next, the inorganic insulating layer 15 is formed by heating the inorganic insulating particles 15 and connecting the adjacent inorganic insulating particles 15 at adjacent locations. Next, the resin layer precursor 30 is laminated on the inorganic insulating layer 12, and the laminated inorganic insulating layer 12 and the resin layer precursor 30 are heated and pressed in the thickness direction, whereby a part of the resin layer precursor 30 is formed. The gap 16 is filled. As a result, the laminated sheet 31 can be produced.

支持シート２９としては、例えば銅箔等の金属箔またはＰＥＴフィルム等の樹脂フィルム等を用いることができる。支持シート２９の厚みは、例えば１２μｍ以上２００μｍ以下である。   As the support sheet 29, for example, a metal foil such as a copper foil or a resin film such as a PET film can be used. The thickness of the support sheet 29 is, for example, 12 μm or more and 200 μm or less.

無機絶縁ゾルにおける無機絶縁粒子１５の含有割合は、例えば１０％体積以上５０体積％以下であり、無機絶縁ゾルにおける溶剤の含有割合は、例えば５０％体積以上９０体積％以下である。溶剤は、例えばメタノール、イソプロパノール、ｎ−ブタノール、エチレングリコール、エチレングリコールモノプロピルエーテル、メチルエチルケトン、メチルイソブチルケトン、キシレン、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、ジメチルアセトアミドまたはこれらから選択された２種以上の混合物を含んだ有機溶剤等を用いることができる。   The content ratio of the inorganic insulating particles 15 in the inorganic insulating sol is, for example, 10% to 50% by volume, and the content ratio of the solvent in the inorganic insulating sol is, for example, 50% to 90% by volume. The solvent is, for example, methanol, isopropanol, n-butanol, ethylene glycol, ethylene glycol monopropyl ether, methyl ethyl ketone, methyl isobutyl ketone, xylene, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate, dimethylacetamide or two selected from these An organic solvent containing the above mixture can be used.

無機絶縁ゾルの乾燥は、例えば加熱および風乾により行なわれる。乾燥温度は、例えば、２０℃以上溶剤の沸点未満であり、乾燥時間は、例えば２０秒以上３０分以下である。   The inorganic insulating sol is dried, for example, by heating and air drying. The drying temperature is, for example, 20 ° C. or higher and lower than the boiling point of the solvent, and the drying time is, for example, 20 seconds or longer and 30 minutes or shorter.

無機絶縁粒子１５同士を接続させる際の加熱温度は、溶剤の沸点以上、無機絶縁粒子１５の結晶化開始温度未満であり、さらには、１００℃以上２５０℃以下である。また、加熱時間は、例えば０．５時間以上２４時間以下である。第１無機絶縁粒子１５ａは、前述した如く、平均粒径が３ｎｍ以上１１０ｎｍ以下と微小であるため、このような低温であっても、第１無機絶縁粒子１５ａ同士および第１無機絶縁粒子１５ａと第２無機絶縁粒子１５ｂとを強固に接続することができる。これは、第１無機絶縁粒子１５ａが微小であることから、第１無機絶縁粒子１５ａの原子、特に表面の原子が活発に運動するため、このような低温下でも第１無機絶縁粒子１５ａ同士および第１無機絶縁粒子１５ａと第２無機絶縁粒子１５ｂとが強固に接続すると推測される。   The heating temperature at the time of connecting the inorganic insulating particles 15 is not less than the boiling point of the solvent and lower than the crystallization start temperature of the inorganic insulating particles 15, and is not less than 100 ° C. and not more than 250 ° C. The heating time is, for example, 0.5 hours or more and 24 hours or less. As described above, the first inorganic insulating particles 15a are as small as 3 nm to 110 nm in average particle diameter. Therefore, even at such a low temperature, the first inorganic insulating particles 15a and the first inorganic insulating particles 15a The second inorganic insulating particles 15b can be firmly connected. This is because the first inorganic insulating particles 15a are minute, and the atoms of the first inorganic insulating particles 15a, especially the atoms on the surface, actively move. It is presumed that the first inorganic insulating particles 15a and the second inorganic insulating particles 15b are firmly connected.

さらに、このように低温で加熱することによって、第１無機絶縁粒子１５ａおよび第２無機絶縁粒子１５ｂの粒子形状を保持しつつ、第１無機絶縁粒子１５ａ同士、および第１無機絶縁粒子１５ａと第２無機絶縁粒子１５ｂとを近接領域のみで接続することができる
。その結果、開気孔の間隙１６を容易に形成することができる。なお、第１無機絶縁粒子１５ａ同士を強固に接続することができる温度は、例えば、第１無機絶縁粒子１５ａの平均粒径を１１０ｎｍ以下に設定した場合は２５０℃程度であり、第１無機絶縁粒子１５ａの平均粒径を１５ｎｍ以下に設定した場合は１５０℃程度である。 Further, by heating at such a low temperature as described above, the first inorganic insulating particles 15a and the first inorganic insulating particles 15a and the first inorganic insulating particles 15a and the first inorganic insulating particles 15b are maintained while maintaining the particle shapes of the first inorganic insulating particles 15a and the second inorganic insulating particles 15b. The two inorganic insulating particles 15b can be connected only in the proximity region. As a result, the open pore gap 16 can be easily formed. The temperature at which the first inorganic insulating particles 15a can be firmly connected is, for example, about 250 ° C. when the average particle size of the first inorganic insulating particles 15a is set to 110 nm or less. When the average particle diameter of the particles 15a is set to 15 nm or less, the temperature is about 150 ° C.

積層された無機絶縁層１２および樹脂層前駆体３０を加熱加圧する際の加圧圧力は、例えば０．５ＭＰａ以上２ＭＰａ以下であり、加圧時間は、例えば６０秒以上１０分以下であり、加熱温度は、例えば８０℃以上１４０℃以下である。なお、この加熱温度は、樹脂層前駆体３０の硬化開始温度未満であるため、樹脂層前駆体３０を未硬化の状態で維持することができる。   The pressure applied when heating and pressurizing the laminated inorganic insulating layer 12 and the resin layer precursor 30 is, for example, 0.5 MPa or more and 2 MPa or less, and the pressing time is, for example, 60 seconds or more and 10 minutes or less. The temperature is, for example, 80 ° C. or higher and 140 ° C. or lower. In addition, since this heating temperature is less than the curing start temperature of the resin layer precursor 30, the resin layer precursor 30 can be maintained in an uncured state.

（２）図３（ｂ）および（ｃ）に示すように、両主面に金属箔３２が接着した支持体３３を準備する。具体的には、例えば以下のように行なう。   (2) As shown in FIGS. 3B and 3C, a support 33 having metal foils 32 bonded to both main surfaces is prepared. Specifically, for example, the following is performed.

まず、金属箔３２および支持体３３を準備する。次に、支持体３３の両主面に接着剤３４を介して支持体３３に金属箔３２を接着させる。その結果、両主面に金属箔３２が接着した支持体３３を準備することができる。   First, the metal foil 32 and the support 33 are prepared. Next, the metal foil 32 is bonded to the support 33 via the adhesive 34 on both main surfaces of the support 33. As a result, it is possible to prepare the support 33 having the metal foil 32 bonded to both main surfaces.

金属箔３２は、本実施形態においては、電解銅箔である。電解銅箔は、ドラムに銅を電着させた後、電着した銅をドラムから剥離することによって作製される。この金属箔３２は、ドラム側に配されていたマット面である一主面３５と、ドラムとは反対側に配されていたシャイニー面であり、一主面３５よりも算術平均粗さ（Ｒａ）が小さい他主面３６とを有する。金属箔３２の厚みは、例えば８μｍ以上３５μｍ以下である。一主面３５の算術平均粗さ（Ｒａ）は例えば２μｍ以上６μｍ以下である。他主面３６の算術平均粗さ（Ｒａ）は例えば０．４μｍ以上２μｍ以下である。   In the present embodiment, the metal foil 32 is an electrolytic copper foil. The electrolytic copper foil is produced by electrodepositing copper on a drum and then peeling the electrodeposited copper from the drum. The metal foil 32 has one main surface 35 that is a mat surface disposed on the drum side and a shiny surface that is disposed on the opposite side of the drum, and has an arithmetic average roughness (Ra ) Has a small other main surface 36. The thickness of the metal foil 32 is, for example, 8 μm or more and 35 μm or less. The arithmetic average roughness (Ra) of the one principal surface 35 is, for example, not less than 2 μm and not more than 6 μm. The arithmetic average roughness (Ra) of the other main surface 36 is, for example, not less than 0.4 μm and not more than 2 μm.

支持体３３としては、例えばガラスクロスをエポキシ樹脂で被覆してなるガラスエポキシ基板等のプリント板などを用いることができる。なお、支持体３３として、複数のプリント板を分離可能としつつ接着させたものを用いても構わないし、金属板を用いても構わない。この支持体３３は、後述する工程において絶縁層８および導電層９を支持するものであり、配線基板６と比較して、厚みが大きく、剛性が高い。支持体３３の厚みは、例えば０．３ｍｍ以上１．２ｍｍ以下である。支持体３３のヤング率は、例えば１０ＧＰａ以上２００ＧＰａ以下である。また、支持体３３の主面方向における熱膨張率は、例えば１２ｐｐｍ／℃以上２０ｐｐｍ／℃以下である。   As the support 33, for example, a printed board such as a glass epoxy substrate formed by coating a glass cloth with an epoxy resin can be used. In addition, as the support body 33, a plurality of printed boards bonded while being separable may be used, or a metal plate may be used. The support 33 supports the insulating layer 8 and the conductive layer 9 in a process described later, and is thicker and more rigid than the wiring board 6. The thickness of the support 33 is, for example, not less than 0.3 mm and not more than 1.2 mm. The Young's modulus of the support 33 is, for example, 10 GPa or more and 200 GPa or less. Moreover, the thermal expansion coefficient in the main surface direction of the support body 33 is 12 ppm / degrees C or more and 20 ppm / degrees C or less, for example.

接着剤３４としては、例えばエポキシ樹脂およびシリカフィラーを含むものを用いることができる。接着剤３４の厚みは、例えば１０μｍ以上４０μｍ以下である。   As the adhesive 34, for example, an adhesive containing an epoxy resin and a silica filler can be used. The thickness of the adhesive 34 is, for example, 10 μm or more and 40 μm or less.

ここで、本実施形態においては、金属箔３２の一主面３５が露出しており、金属箔３２の他主面３６が接着剤３４に接着している。その結果、他主面３６の算術平均粗さ（Ｒａ）は、一主面３５の算術平均粗さ（Ｒａ）よりも小さいため、後述するように、金属箔３２の他主面３６を接着剤３４から容易に剥離することができる。   Here, in the present embodiment, one main surface 35 of the metal foil 32 is exposed, and the other main surface 36 of the metal foil 32 is bonded to the adhesive 34. As a result, since the arithmetic average roughness (Ra) of the other main surface 36 is smaller than the arithmetic average roughness (Ra) of the one main surface 35, the other main surface 36 of the metal foil 32 is bonded to the adhesive as will be described later. 34 can be easily peeled off.

本工程において金属箔３２は支持体３３の両主面それぞれに接着しており、以下の工程は支持体３３の両主面それぞれにおいて行なわれる。   In this step, the metal foil 32 is bonded to both main surfaces of the support 33, and the following steps are performed on both main surfaces of the support 33.

（３）図４（ａ）ないし図７（ａ）に示すように、支持体３３上に金属箔３２を介して絶縁層８および導電層９を交互に積層することによって、配線基板６を支持体３３上で形成する。具体的には、例えば以下のように行なう。   (3) As shown in FIGS. 4A to 7A, the wiring substrate 6 is supported by alternately laminating the insulating layers 8 and the conductive layers 9 on the support 33 through the metal foil 32. Form on the body 33. Specifically, for example, the following is performed.

まず、図４（ａ）および（ｂ）に示すように、金属箔３２の一主面３５をエッチングすることによって、金属箔３２の一主面３５から突出するとともに金属箔３２の一主面３５との間の角部３９が曲面状である凸部３７を形成する。次に、図５（ａ）および（ｂ）に示すように、積層シート３１を用いて、金属箔３２の一主面３５を覆う一主面１７および凸部３７を覆うとともに凸部３７に対応した形状である凹部１８を有する第１絶縁層８ａを形成する。次に、図６（ａ）に示すように、無機絶縁層１２から積層シート３１に含まれていた支持シート２９を除去する。次に、図６（ｂ）に示すように、第１絶縁層８ａを厚み方向に貫通するとともに凸部３７を露出したビア孔３８を形成する。次に、図６（ｃ）に示すように、第１絶縁層８ａ上にランド９ｃを部分的に形成しつつ、ビア孔３８内に第１ビア導体１０ａを形成する。次に、図７（ａ）に示すように、前述した方法と同様の方法で絶縁層８、導電層９およびビア導体１０の形成を順次繰り返す。その結果、支持体３３上に金属箔３２を介して絶縁層８および導電層９を交互に積層することによって、配線基板６を支持体３３上で形成することができる。   First, as shown in FIGS. 4A and 4B, by etching the main surface 35 of the metal foil 32, the main surface 35 of the metal foil 32 protrudes from the main surface 35 of the metal foil 32. The convex part 37 whose corner | angular part 39 between these is curved is formed. Next, as shown in FIGS. 5A and 5B, the laminated sheet 31 is used to cover the one main surface 17 and the convex portion 37 that cover the one main surface 35 of the metal foil 32 and to correspond to the convex portion 37. The first insulating layer 8a having the concave portion 18 having the shape as described above is formed. Next, as shown in FIG. 6A, the support sheet 29 included in the laminated sheet 31 is removed from the inorganic insulating layer 12. Next, as shown in FIG. 6B, a via hole 38 that penetrates the first insulating layer 8a in the thickness direction and exposes the convex portion 37 is formed. Next, as illustrated in FIG. 6C, the first via conductor 10 a is formed in the via hole 38 while the land 9 c is partially formed on the first insulating layer 8 a. Next, as shown in FIG. 7A, the formation of the insulating layer 8, the conductive layer 9, and the via conductor 10 is sequentially repeated by the same method as described above. As a result, the wiring substrate 6 can be formed on the support 33 by alternately laminating the insulating layer 8 and the conductive layer 9 on the support 33 via the metal foil 32.

金属箔３２の一主面３５のエッチングは、具体的には例えば以下のように行なう。フォトリソグラフィ法を用いて金属箔３２上を部分的に被覆するレジスト（図示せず）を形成した後、塩化第二鉄溶液または塩化銅溶液等のエッチング液を用いて、金属箔３２のレジストで被覆されていない領域における一主面３５側の一部を除去する。その結果、金属箔３２のレジストで被覆された領域に凸部３７を形成することができる。このように金属箔の３２の一主面３５をエッチングして凸部３７を形成していることから、金属箔３２の一主面３５と凸部３７との間の角部３９においてはエッチング液の流れが悪くなりやすいため、凸部３７は前述した凹部１８に対応した形状となり、金属箔３２の一主面３５と凸部３７との間の角部３９が曲面状となる。   Specifically, the etching of one main surface 35 of the metal foil 32 is performed as follows, for example. After forming a resist (not shown) partially covering the metal foil 32 using a photolithography method, the resist of the metal foil 32 is formed using an etching solution such as a ferric chloride solution or a copper chloride solution. Part of the main surface 35 side in the uncovered region is removed. As a result, the convex portion 37 can be formed in the region covered with the resist of the metal foil 32. Since the convex portion 37 is formed by etching one main surface 35 of the metal foil 32 in this way, an etching solution is formed at the corner 39 between the one main surface 35 and the convex portion 37 of the metal foil 32. Therefore, the convex portion 37 has a shape corresponding to the concave portion 18 described above, and the corner portion 39 between the main surface 35 of the metal foil 32 and the convex portion 37 has a curved surface shape.

また、凸部３７を形成した後、第１絶縁層８ａを金属箔３２上および凸部３７上に形成する前に、例えばギ酸を含むエッチング液を用いて、凸部３７の表面を粗化する。その結果、凸部３７の一部からなる第１パッド９ａの他主面２７および側面２８の算術平均粗さ（Ｒａ）を大きくすることができる。また、この粗化によって、凸部３７の頂面と凸部３７の側面との間の角部をより曲面状することができる。   Moreover, after forming the convex part 37, before forming the 1st insulating layer 8a on the metal foil 32 and the convex part 37, the surface of the convex part 37 is roughened, for example using the etching liquid containing formic acid. . As a result, the arithmetic average roughness (Ra) of the other main surface 27 and the side surface 28 of the first pad 9a formed of a part of the convex portion 37 can be increased. Further, by this roughening, the corner portion between the top surface of the convex portion 37 and the side surface of the convex portion 37 can be more curved.

第１絶縁層８ａの形成は、具体的には例えば以下のように行なう。まず、積層シート３１の樹脂層前駆体３０を金属箔３２側に配しつつ、積層シート３１を金属箔３２上および凸部３７上に積層する。次に、樹脂層前駆体３０の硬化開始温度以上、熱分解温度未満の温度で、積層シート３１および支持体３３を積層方向に加熱加圧する。その結果、樹脂層前駆体３０が熱硬化して樹脂層１１となる。この際、樹脂層１１が凸部３７を埋設して、凸部３７に対応した形状の凹部１８が形成されるとともに、樹脂層１１が金属箔３２の一主面３５および凸部３７の表面に接着する。その結果、第１絶縁層８ａを形成することができる。なお、積層シート３１および支持体３３を加熱加圧する際の加圧圧力は、例えば０．５ＭＰａ以上２ＭＰａ以下であり、加圧時間は、例えば６０秒以上１０分以下であり、加熱温度は、例えば８０℃以上１７０℃以下である。   Specifically, the first insulating layer 8a is formed as follows, for example. First, the laminated sheet 31 is laminated on the metal foil 32 and the convex portion 37 while the resin layer precursor 30 of the laminated sheet 31 is disposed on the metal foil 32 side. Next, the laminated sheet 31 and the support 33 are heated and pressurized in the laminating direction at a temperature not lower than the curing start temperature of the resin layer precursor 30 and lower than the thermal decomposition temperature. As a result, the resin layer precursor 30 is thermoset to become the resin layer 11. At this time, the resin layer 11 embeds the convex portion 37 to form the concave portion 18 having a shape corresponding to the convex portion 37, and the resin layer 11 is formed on the one main surface 35 of the metal foil 32 and the surface of the convex portion 37. Glue. As a result, the first insulating layer 8a can be formed. The pressure applied when the laminated sheet 31 and the support 33 are heated and pressurized is, for example, 0.5 MPa or more and 2 MPa or less, the pressing time is 60 seconds or more and 10 minutes or less, and the heating temperature is, for example, It is 80 degreeC or more and 170 degrees C or less.

無機絶縁層１２からの支持シート２９の除去は、例えば機械的な剥離によって行なうことができる。また、支持シート２９が金属箔からなる場合には、塩化第二鉄溶液または塩化銅溶液等のエッチング液を用いて化学的に支持シート２９を除去することができる。   The support sheet 29 can be removed from the inorganic insulating layer 12 by, for example, mechanical peeling. Moreover, when the support sheet 29 consists of metal foil, the support sheet 29 can be chemically removed using etching liquid, such as a ferric chloride solution or a copper chloride solution.

ビア孔３８の形成は、例えばＹＡＧレーザーまたはＣＯ２レーザー等を用いたレーザー加工によって行なうことができる。レーザー加工を用いた場合、第１ビア導体１０ａを形成する前に、デスミア処理を用いて、レーザー加工によってビア孔３８内に生じたスミア（樹脂の残渣）を除去することが望ましい。 The via hole 38 can be formed by laser processing using, for example, a YAG laser or a CO 2 laser. When laser processing is used, it is desirable to remove smear (resin residue) generated in the via hole 38 by laser processing using a desmear process before forming the first via conductor 10a.

第１絶縁層８ａ上へのランド９ｃの形成およびビア孔３８内への第１ビア導体１０ａの形成は、例えば無電解めっき法および電解めっき法等のめっき法を用いたセミアディティブ法、サブトラクティブ法またはフルアディティブ法等によって行なうことができる。   The formation of the land 9c on the first insulating layer 8a and the formation of the first via conductor 10a in the via hole 38 include, for example, a semi-additive method and a subtractive method using a plating method such as an electroless plating method and an electrolytic plating method. It can be performed by the law or the full additive method.

ここで、本実施形態においては、複数の配線基板６を含む多数個取り配線基板４０を支持体３３上に形成している。すなわち、複数の配線基板６を１つの多数個取り配線基板４０として支持体３３上で同時に形成している。この多数個取り配線基板４０は、例えば格子状に配列した配線基板６を複数含んでおり、支持体３３の両主面それぞれに形成される。   Here, in the present embodiment, a multi-piece wiring board 40 including a plurality of wiring boards 6 is formed on the support 33. That is, a plurality of wiring boards 6 are simultaneously formed on the support 33 as one multi-piece wiring board 40. The multi-cavity wiring board 40 includes a plurality of wiring boards 6 arranged in a grid, for example, and is formed on each of the main surfaces of the support 33.

（４）図７（ｂ）および図８に示すように、配線基板６に電子部品５を実装することによって、配線基板６および電子部品５を有する複数の実装構造体２を支持体３３上で形成する。具体的には、例えば以下のように行なう。   (4) As shown in FIG. 7B and FIG. 8, by mounting the electronic component 5 on the wiring substrate 6, a plurality of mounting structures 2 having the wiring substrate 6 and the electronic component 5 are mounted on the support 33. Form. Specifically, for example, the following is performed.

まず、複数の電子部品５を含むウェハを切断して分割することによって、電子部品５を準備する。次に、図７（ｂ）に示すように、多数個取り配線基板４０に第２バンプ７を介して複数の電子部品５をフリップチップ実装する。この際、多数個取り配線基板４０および複数の電子部品５を第２バンプ７を介して接続するために、例えば２２０℃以上２７０℃以下で加熱するリフローを行なう。次に、図８に示すように、ダイシング加工またはレーザー加工等を用いて、多数個取り配線基板４０の支持体３３とは反対側の一主面から支持体３３側の主面に向かって、多数個取り配線基板４０における配線基板６同士の間を切断することによって、支持体３３を分割せずに多数個取り配線基板４０を分割して複数の配線基板６とする。その結果、複数の実装構造体２を支持体３３上で形成することができる。   First, the electronic component 5 is prepared by cutting and dividing a wafer including a plurality of electronic components 5. Next, as shown in FIG. 7B, a plurality of electronic components 5 are flip-chip mounted on the multi-cavity wiring board 40 via the second bumps 7. At this time, in order to connect the multi-cavity wiring board 40 and the plurality of electronic components 5 via the second bumps 7, reflow is performed by heating at, for example, 220 ° C. or more and 270 ° C. or less. Next, as shown in FIG. 8, using a dicing process, a laser process, or the like, from one main surface opposite to the support 33 of the multi-cavity wiring substrate 40 toward the main surface on the support 33 side, By cutting between the wiring boards 6 in the multi-cavity wiring board 40, the multi-cavity wiring board 40 is divided into a plurality of wiring boards 6 without dividing the support 33. As a result, a plurality of mounting structures 2 can be formed on the support 33.

ここで、本実施形態においては、多数個取り配線基板４０を切断する際に、支持体３３を分割しない。その結果、１つの支持体３３上に複数の実装構造体２が配された状態となるため、複数の実装構造体２の取扱いを容易にすることができる。   Here, in the present embodiment, the support 33 is not divided when the multi-piece wiring board 40 is cut. As a result, since a plurality of mounting structures 2 are arranged on one support 33, handling of the plurality of mounting structures 2 can be facilitated.

また、本実施形態においては、多数個取り配線基板４０を切断する際に、多数個取り配線基板４０だけでなく、金属箔３２も切断して分割する。その結果、後述する工程（５）にて、多数個取り配線基板４０から支持体３３を容易に除去することができる。   In the present embodiment, when the multi-cavity wiring board 40 is cut, not only the multi-cavity wiring board 40 but also the metal foil 32 is cut and divided. As a result, the support body 33 can be easily removed from the multi-cavity wiring board 40 in the step (5) described later.

また、本実施形態においては、多数個取り配線基板４０を切断する際に、多数個取り配線基板４０および金属箔３２だけでなく、支持体３３の両主面近傍の一部分を切断して切込み４１を形成する。この際、支持体３３の厚み方向における中央部分を切断せず、支持体３３は分割しない。その結果、切断の深さにばらつきがあった場合においても、多数個取り配線基板４０および金属箔３２の切断および分割を確実に行なうことができる。この切込み４１の深さは、支持体３３の厚みの例えば０．２倍以上０．４倍以下である。   In the present embodiment, when cutting the multi-cavity wiring board 40, not only the multi-cavity wiring board 40 and the metal foil 32 but also a portion near both main surfaces of the support 33 is cut to make a cut 41. Form. At this time, the central portion of the support 33 in the thickness direction is not cut, and the support 33 is not divided. As a result, even when there are variations in the cutting depth, the multi-piece wiring board 40 and the metal foil 32 can be cut and divided reliably. The depth of the cut 41 is not less than 0.2 times and not more than 0.4 times the thickness of the support 33, for example.

（５）図９（ａ）ないし図１０（ｂ）に示すように、実装構造体２から支持体３３を除去した後、実装構造体２を外部回路基板３に搭載して図１（ａ）に示した電子装置１を作製する。具体的には、例えば以下のように行なう。   (5) As shown in FIGS. 9A to 10B, after the support 33 is removed from the mounting structure 2, the mounting structure 2 is mounted on the external circuit board 3, and FIG. The electronic device 1 shown in FIG. Specifically, for example, the following is performed.

まず、図９（ａ）および（ｂ）に示すように、実装構造体２と支持体３３とを機械的に剥離して、実装構造体２から支持体３３を除去する。次に、図１０（ａ）および（ｂ）に示すように、金属箔３２の他主面３６をエッチングすることによって、第１絶縁層８ａの一主面１７を露出させつつ、第１絶縁層８ａの一主面１７よりも凹部１８の内側に位置する凸部３７の一部を残存させて、凸部３７の一部からなる第１パッド９ａを形成する。次に、第１パッド９ａを第１バンプ４を介して外部回路基板３の端子３ａに電気的に接続し
、実装構造体２を外部回路基板３に搭載して、図１（ａ）に示した電子装置１を作製する。 First, as shown in FIGS. 9A and 9B, the mounting structure 2 and the support 33 are mechanically peeled to remove the support 33 from the mounting structure 2. Next, as shown in FIGS. 10A and 10B, the other main surface 36 of the metal foil 32 is etched to expose the one main surface 17 of the first insulating layer 8a, while the first insulating layer 8a is exposed. A part of the convex part 37 located inside the concave part 18 with respect to the one main surface 17 of 8a is left to form the first pad 9a composed of a part of the convex part 37. Next, the first pads 9a are electrically connected to the terminals 3a of the external circuit board 3 through the first bumps 4, and the mounting structure 2 is mounted on the external circuit board 3, as shown in FIG. The electronic device 1 is manufactured.

本実施形態においては、実装構造体２と支持体３３とを機械的に剥離する際に、実装構造体２および支持体３３に機械的な応力を加えると、金属箔３２の他主面３６と接着剤３４とが剥離する。金属箔３２の他主面３６は、前述した如く、シャイニー面であり、算術平均粗さ（Ｒａ）が小さいことから、接着剤３４との接着強度が弱いため、金属箔３２の他主面３６と接着剤３４とを容易に剥離することができる。一方、金属箔３２の一主面３５は、マット面であり、算術平均粗さ（Ｒａ）が大きいことから、第１絶縁層８ａとの接着強度が高いため、金属箔３２の一主面３５と第１絶縁層８ａとの剥離を抑制することができる。   In the present embodiment, when mechanical stress is applied to the mounting structure 2 and the support 33 when the mounting structure 2 and the support 33 are mechanically separated, the other main surface 36 of the metal foil 32 and The adhesive 34 is peeled off. As described above, the other main surface 36 of the metal foil 32 is a shiny surface, and since the arithmetic mean roughness (Ra) is small, the adhesive strength with the adhesive 34 is weak. And the adhesive 34 can be easily peeled off. On the other hand, one main surface 35 of the metal foil 32 is a mat surface, and since the arithmetic average roughness (Ra) is large, the adhesive strength with the first insulating layer 8a is high. And separation of the first insulating layer 8a can be suppressed.

金属箔３２の他主面３６のエッチングは、例えば塩化第二鉄溶液または塩化銅溶液等のエッチング液を用いて行なうことができる。この際、エッチング液の処理時間またはエッチング液の濃度等の条件を適宜調節することによって、第１絶縁層８ａの一主面１７を露出させつつ、凸部３７の一部を残存させて、凸部３７の一部からなる第１パッド９ａを形成することができる。この第１パッド９ａの一主面２２に粗化処理を行なわずに、第１パッド９ａに第１バンプ４を接着させることで、第１パッド９ａの一主面２２の算術平均粗さ（Ｒａ）を、第１パッド９ａの他主面２７および側面２８の算術平均粗さ（Ｒａ）よりも小さくすることができる。   Etching of the other main surface 36 of the metal foil 32 can be performed using an etchant such as a ferric chloride solution or a copper chloride solution. At this time, by appropriately adjusting the conditions such as the processing time of the etching solution or the concentration of the etching solution, the main surface 17 of the first insulating layer 8a is exposed, and a part of the protrusion 37 is left to remain. A first pad 9a made of a part of the portion 37 can be formed. The first bump 9a is bonded to the first bump 9 without roughening the main surface 22 of the first pad 9a, whereby the arithmetic average roughness (Ra ) Can be made smaller than the arithmetic average roughness (Ra) of the other main surface 27 and the side surface 28 of the first pad 9a.

ここで、本実施形態において、金属箔３２は電解銅箔からなり、１種類の金属材料からなるため、例えば、金属箔３２が異なる金属材料からなる複数の金属層の積層体である場合のように、製造工程中の各エッチング液が金属層同士の間に入り込むことによって凸部３７が除去されてしまうといった不良の発生を抑制できる。また、金属箔３２が１種類の金属材料からなるため、金属箔３２のコストを低減できる。   Here, in the present embodiment, the metal foil 32 is made of electrolytic copper foil, and is made of one kind of metal material. For example, the metal foil 32 is a laminate of a plurality of metal layers made of different metal materials. In addition, it is possible to suppress the occurrence of a defect such that the convex portion 37 is removed when each etching solution in the manufacturing process enters between the metal layers. Moreover, since the metal foil 32 consists of one type of metal material, the cost of the metal foil 32 can be reduced.

実装構造体２を外部回路基板３に搭載する際に、実装構造体２および外部回路基板３を第１バンプ４を介して接続するために、例えば２２０℃以上２７０℃以下で加熱するリフローを行なう。その結果、第１バンプ４は、凹部１８内の隙間２３に入り込んで第１パッド９ａの一主面２２と接着するとともに、凹部１８の内壁１９と第１絶縁層８ａの一主面１７との間の角部２０に接する。   When mounting the mounting structure 2 on the external circuit board 3, in order to connect the mounting structure 2 and the external circuit board 3 via the first bumps 4, for example, reflow is performed by heating at 220 ° C. or more and 270 ° C. or less. . As a result, the first bump 4 enters the gap 23 in the recess 18 and adheres to the one principal surface 22 of the first pad 9a, and the first wall 4 between the inner wall 19 of the recess 18 and the one principal surface 17 of the first insulating layer 8a. It touches the corner 20 between them.

ここで、前述したように、本実施径形態の配線基板６の製造方法は、金属箔３２の一主面３５をエッチングすることによって、金属箔３２の一主面３５から突出するとともに金属箔３２の一主面３５との間の角部３９が曲面状である凸部３７を形成する工程と、金属箔３２の一主面３５を覆う一主面２４および凸部３７を覆うとともに凸部３７に対応した形状である凹部１８を有する第１絶縁層８ａを形成する工程と、金属箔３２の他主面３６をエッチングすることによって、第１絶縁層８ａの一主面２４を露出させつつ、第１絶縁層８ａの一主面２４よりも凹部１８の内側に位置する凸部３７の一部を残存させて、凸部３７の一部からなる第１パッド９ａを形成する工程とを備えている。   Here, as described above, in the method of manufacturing the wiring board 6 of the present embodiment, the metal foil 32 protrudes from the main surface 35 of the metal foil 32 by etching the main surface 35 of the metal foil 32. A step of forming a convex portion 37 in which a corner 39 between the main surface 35 and the main surface 35 is a curved surface, and the first main surface 24 and the convex portion 37 covering the one main surface 35 of the metal foil 32 and the convex portion 37. The step of forming the first insulating layer 8a having the recesses 18 corresponding to the above and the other main surface 36 of the metal foil 32 are etched to expose the one main surface 24 of the first insulating layer 8a, Forming a first pad 9a made of a part of the convex part 37 by leaving a part of the convex part 37 located inside the concave part 18 relative to the one main surface 24 of the first insulating layer 8a. Yes.

その結果、金属箔３２の一主面３５をエッチングすることによって、金属箔３２の一主面３５との間の角部３９が曲面状である凸部３７を容易に形成することができる。この凸部３７に対応した形状である凹部１８を有する第１絶縁層８ａを形成することによって、凹部１８の内壁１９と第１絶縁層８ａの一主面１７との間の角部２０が曲面状である凹部１８を容易に形成することができる。さらに、金属箔３２の他主面３６をエッチングすることによって、凹部１８に配されているとともに第１絶縁層８ａの一主面１７よりも凹部１８の内側に位置する第１パッド９ａを容易に形成することができる。したがって、前述した本実施形態の配線基板６を容易に作製することができる。   As a result, by etching the main surface 35 of the metal foil 32, the convex portion 37 having a curved corner 39 between the main surface 35 and the metal foil 32 can be easily formed. By forming the first insulating layer 8a having the concave portion 18 having a shape corresponding to the convex portion 37, the corner portion 20 between the inner wall 19 of the concave portion 18 and the one principal surface 17 of the first insulating layer 8a is curved. The concave portion 18 having a shape can be easily formed. Further, by etching the other main surface 36 of the metal foil 32, the first pad 9a disposed in the recess 18 and positioned inside the recess 18 with respect to the one main surface 17 of the first insulating layer 8a can be easily formed. Can be formed. Therefore, the wiring substrate 6 of the present embodiment described above can be easily manufactured.

本発明は、前述の実施形態に限定されず、本発明の要旨を逸脱しない範囲において、種々の変更、改良、組合せ等が可能である。   The present invention is not limited to the above-described embodiments, and various modifications, improvements, combinations, and the like are possible without departing from the spirit of the present invention.

前述した本発明の実施形態においては、電子部品５を配線基板６にフリップチップ実装した構成を例に説明したが、電子部品５を配線基板６にワイヤボンディング実装しても構わない。   In the above-described embodiment of the present invention, the configuration in which the electronic component 5 is flip-chip mounted on the wiring substrate 6 has been described as an example. However, the electronic component 5 may be mounted on the wiring substrate 6 by wire bonding.

また、前述した本発明の実施形態においては、配線基板６が絶縁層８を３層含むとともに導電層９を４層含む構成を例に説明したが、配線基板６は絶縁層８および導電層９を何層含んでいても構わない。   In the above-described embodiment of the present invention, the wiring substrate 6 includes three insulating layers 8 and four conductive layers 9, but the wiring substrate 6 includes the insulating layers 8 and 9 as an example. Any number of layers may be included.

また、前述した本発明の実施形態においては、絶縁層８が樹脂層１１および無機絶縁層１２を含む構成を例に説明したが、絶縁層８は樹脂層１１のみを含んでいても構わない。また、絶縁層８は、無機絶縁層１２の樹脂層１１とは反対側の一主面に配され、無機絶縁層１２と導電層９との間に介在した介在樹脂層（プライマー層）をさらに含んでいても構わない。   In the above-described embodiment of the present invention, the configuration in which the insulating layer 8 includes the resin layer 11 and the inorganic insulating layer 12 has been described as an example. However, the insulating layer 8 may include only the resin layer 11. The insulating layer 8 is disposed on one main surface of the inorganic insulating layer 12 opposite to the resin layer 11, and further includes an intervening resin layer (primer layer) interposed between the inorganic insulating layer 12 and the conductive layer 9. It may be included.

また、前述した本発明の実施形態においては、無機絶縁粒子１５が第１無機絶縁粒子１５ａおよび第２無機絶縁粒子１５ｂを含む構成を例に説明したが、無機絶縁粒子１５は第１無機絶縁粒子１５ａのみを含んでいてもよいし、他の無機絶縁粒子を含んでいても構わない。   In the above-described embodiment of the present invention, the inorganic insulating particles 15 have been described by way of example of the configuration including the first inorganic insulating particles 15a and the second inorganic insulating particles 15b. However, the inorganic insulating particles 15 are the first inorganic insulating particles. 15a alone may be included, or other inorganic insulating particles may be included.

また、前述した本発明の実施形態においては、工程（１）にて溶剤の蒸発と無機絶縁粒子１５の加熱とを別々に行なった構成を例に説明したが、これらを同時に行なっても構わない。   In the above-described embodiment of the present invention, the structure in which the evaporation of the solvent and the heating of the inorganic insulating particles 15 are separately performed in the step (1) has been described as an example. .

また、前述した本発明の実施形態においては、工程（２）にて金属箔３２が電解銅箔である構成を例に説明したが、金属箔３２は、銅以外の金属材料からなるものでも構わないし、異なる金属材料からなる複数の金属層の積層体であっても構わない。   In the above-described embodiment of the present invention, the configuration in which the metal foil 32 is an electrolytic copper foil in the step (2) has been described as an example. However, the metal foil 32 may be made of a metal material other than copper. Or it may be a laminate of a plurality of metal layers made of different metal materials.

また、前述した本発明の実施形態においては、工程（３）にて支持体３３の両主面上それぞれで配線基板６を形成した構成を例に説明したが、支持体３３の一主面上のみで配線基板６を形成しても構わない。   In the embodiment of the present invention described above, the configuration in which the wiring substrate 6 is formed on both main surfaces of the support 33 in the step (3) has been described as an example. The wiring board 6 may be formed only by the above.

また、前述した本発明の実施形態においては、工程（３）にて複数の配線基板６を含む多数個取り配線基板４０を支持体３３上に形成した構成を例に説明したが、支持体３３上に配線基板６を個別に形成しても構わない。   In the above-described embodiment of the present invention, the configuration in which the multi-piece wiring board 40 including the plurality of wiring boards 6 is formed on the support 33 in the step (3) has been described as an example. The wiring board 6 may be formed individually on the top.

また、前述した本発明の実施形態においては、工程（４）にて多数個取り配線基板４０に第２バンプ７を介して複数の電子部品５を実装した構成を例に説明したが、多数個取り配線基板４０に第２バンプ７を介して、複数の電子部品５を含むウェハを実装した後、多数個取り配線基板４０と同時にウェハを切断して分割することによって、実装構造体２を作製しても構わない。この場合、複数の電子部品５と比較して取扱いが容易であるウェハを多数個取り配線基板４０に実装することで、実装構造体２の生産効率を高めることができる。   In the above-described embodiment of the present invention, the configuration in which a plurality of electronic components 5 are mounted on the wiring board 40 via the second bumps 7 in the step (4) has been described as an example. A mounting structure 2 is manufactured by mounting a wafer including a plurality of electronic components 5 on the wiring substrate 40 via the second bumps 7 and then cutting and dividing the wafer at the same time as the multiple wiring substrate 40. It doesn't matter. In this case, the production efficiency of the mounting structure 2 can be increased by mounting a large number of wafers that are easier to handle than the plurality of electronic components 5 on the wiring board 40.

１ 電子装置
２ 実装構造体
３ 外部回路基板
４ 第１バンプ
５ 電子部品
６ 配線基板
７ 第２バンプ
８ 絶縁層
８ａ 第１絶縁層
８ｂ 第２絶縁層
９ 導電層
９ａ 第１パッド
９ｂ 第２パッド
９ｃ ランド
１０ ビア導体
１０ａ 第１ビア導体
１１ 樹脂層
１２ 無機絶縁層
１３ 樹脂
１４ フィラー粒子
１５ 無機絶縁粒子
１５ａ 第１無機絶縁粒子
１５ｂ 第２無機絶縁粒子
１６ 間隙
１７ 第１絶縁層の一主面
１８ 凹部
１９ 凹部の内壁
２０ 凹部の内壁と第１絶縁層の一主面との間の角部
２１ 開口部
２２ 第１パッドの一主面
２３ 隙間
２４ 第１絶縁層の他主面
２５ 凹部の底面
２６ 凹部の内壁と凹部の底面との間の角部
２７ 第１パッドの他主面
２８ 第１パッドの側面
２９ 支持シート
３０ 樹脂層前駆体
３１ 積層シート
３２ 金属箔
３３ 支持体
３４ 接着剤
３５ 金属箔の一主面
３６ 金属箔の他主面
３７ 凸部
３８ ビア孔
３９ 金属箔の一主面と凸部との間の角部
４０ 多数個取り配線基板
４１ 切込み DESCRIPTION OF SYMBOLS 1 Electronic device 2 Mounting structure 3 External circuit board 4 1st bump 5 Electronic component 6 Wiring board 7 2nd bump 8 Insulating layer 8a 1st insulating layer 8b 2nd insulating layer 9 Conductive layer 9a 1st pad 9b 2nd pad 9c Land 10 Via conductor 10a First via conductor 11 Resin layer 12 Inorganic insulating layer 13 Resin 14 Filler particle 15 Inorganic insulating particle 15a First inorganic insulating particle 15b Second inorganic insulating particle 16 Gap 17 One main surface of first insulating layer 18 Recess DESCRIPTION OF SYMBOLS 19 Inner wall of a recessed part 20 Corner | angular part between the inner wall of a recessed part and one main surface of a 1st insulating layer 21 Opening part 22 One main surface of a 1st pad 23 Gap | interval 24 The other main surface of a 1st insulating layer 25 Corner part between inner wall of recess and bottom surface of recess 27 Other main surface of first pad 28 Side surface of first pad 29 Support sheet 30 Resin layer precursor 31 Laminated sheet 32 Metal foil 33 Bearing member 34 many corners 40-cavity circuit board 41 cuts between the one main surface and the convex portion of the other main surface 37 protrusion 38 via hole 39 metal foil one main surface 36 a metal foil of the adhesive 35 metal foil

Claims (5)

配線基板と外部回路基板とがバンプを介して電気的に接続した電子装置であって、
前記配線基板が、
複数の絶縁層と、該絶縁層上に配された複数の導電層と、前記絶縁層を厚み方向に貫通するとともに前記導電層に接続した複数のビア導体とを備え、
前記複数の絶縁層は、最外層に配されて一対をなす第１絶縁層および第２絶縁層を有し、前記第１絶縁層は、前記第２絶縁層とは反対側に配された一主面と、該一主面から窪んだ凹部とを有し、
前記凹部の幅は、前記第１絶縁層の前記一主面側から前記第１絶縁層の他主面側に向かって小さくなっており、
前記複数の導電層は、前記凹部に配されているとともに前記第１絶縁層の前記一主面よりも前記凹部の内側に位置する第１パッドを有しており、
前記凹部の内壁と前記第１絶縁層の前記一主面との間の角部が曲面状であるとともに、前記バンプは、一部が前記凹部内に配置されて前記第１パッドに接続しており、
断面視したときに、前記第１パッドの側面が前記凹部の傾斜した内壁面に位置しているとともに、前記バンプの側面が前記凹部の前記内壁面に位置し、かつ前記バンプが前記角部に接していることを特徴とする電子装置。 An electronic device in which a wiring board and an external circuit board are electrically connected via bumps,
The wiring board is
A plurality of insulating layers, a plurality of conductive layers disposed on the insulating layer, and a plurality of via conductors that penetrate the insulating layer in the thickness direction and are connected to the conductive layer,
The plurality of insulating layers have a first insulating layer and a second insulating layer which are disposed on the outermost layer and form a pair, and the first insulating layer is disposed on the side opposite to the second insulating layer. A main surface and a recess recessed from the one main surface;
The width of the concave portion decreases from the one main surface side of the first insulating layer toward the other main surface side of the first insulating layer,
The plurality of conductive layers have a first pad that is disposed in the recess and is located inside the recess from the one main surface of the first insulating layer,
A corner between the inner wall of the recess and the one main surface of the first insulating layer is curved, and the bump is partially disposed in the recess and connected to the first pad. And
When viewed in cross section, with the side surface of the first pad is located in inner wall surfaces inclined in the recess, side surfaces of the bump is positioned in the wall of the recess, and the bump is the corner An electronic device characterized by touching . 請求項１に記載の電子装置において、
前記第１絶縁層は、前記第１絶縁層の前記一主面側に配された樹脂層と、前記第１絶縁層の他主面側に配された、一部が互いに接続した複数の無機絶縁粒子を有するとともに該複数の無機絶縁粒子同士の間隙に前記樹脂層の一部が配された無機絶縁層とを含んでおり、前記樹脂層は、前記凹部を有することを特徴とする電子装置。 The electronic device according to claim 1,
The first insulating layer includes a resin layer disposed on the one main surface side of the first insulating layer and a plurality of inorganic layers disposed on the other main surface side of the first insulating layer and partially connected to each other. An electronic device having an insulating particle and an inorganic insulating layer in which a part of the resin layer is arranged in a gap between the plurality of inorganic insulating particles, the resin layer having the recess . 請求項２に記載の電子装置において、
前記複数のビア導体は、前記第１絶縁層を厚み方向に貫通するとともに前記第１パッドに接続した第１ビア導体を有しており、
前記複数の導電層は、前記第１絶縁層の前記他主面に配されているとともに前記第１ビア導体に接続したランドを含んでいることを特徴とする電子装置。 The electronic device according to claim 2.
The plurality of via conductors have a first via conductor that penetrates the first insulating layer in a thickness direction and is connected to the first pad,
The plurality of conductive layers are disposed on the other main surface of the first insulating layer and include lands connected to the first via conductors. 請求項３に記載の電子装置において、
前記第１ビア導体の幅は、前記第１絶縁層の前記一主面側から前記第１絶縁層の前記他主面側に向かって大きくなっていることを特徴とする電子装置。 The electronic device according to claim 3.
The width of the first via conductor increases from the one main surface side of the first insulating layer toward the other main surface side of the first insulating layer. 請求項１記載の電子装置において、
前記第２絶縁層は、前記第１絶縁層とは反対側に配された一主面を有し、
前記複数の導電層は、前記第２絶縁層の前記第１主面上に配された第２パッドを有し、
電子部品が、前記第２パッドに電気的に接続していることを特徴とする電子装置。 The electronic device according to claim 1.
The second insulating layer has one main surface disposed on the side opposite to the first insulating layer,
The plurality of conductive layers have a second pad disposed on the first main surface of the second insulating layer,
An electronic device, wherein an electronic component is electrically connected to the second pad.
JP2013029833A 2013-02-19 2013-02-19 Electronic equipment Expired - Fee Related JP6105316B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013029833A JP6105316B2 (en) 2013-02-19 2013-02-19 Electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013029833A JP6105316B2 (en) 2013-02-19 2013-02-19 Electronic equipment

Publications (2)

Publication Number Publication Date
JP2014160705A JP2014160705A (en) 2014-09-04
JP6105316B2 true JP6105316B2 (en) 2017-03-29

Family

ID=51612209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013029833A Expired - Fee Related JP6105316B2 (en) 2013-02-19 2013-02-19 Electronic equipment

Country Status (1)

Country Link
JP (1) JP6105316B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6883405B2 (en) * 2016-11-01 2021-06-09 日東電工株式会社 Manufacturing method of dicing die bonding tape and semiconductor device
KR102099750B1 (en) * 2017-11-01 2020-04-10 삼성전자주식회사 Semiconductor package
KR102019355B1 (en) 2017-11-01 2019-09-09 삼성전자주식회사 Semiconductor package
WO2023234023A1 (en) * 2022-06-01 2023-12-07 株式会社村田製作所 Multilayer substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4605939B2 (en) * 2000-10-31 2011-01-05 京セラ株式会社 Wiring board manufacturing method
JP2005072398A (en) * 2003-08-26 2005-03-17 Kyocera Corp Multilayer wiring board
JP4907500B2 (en) * 2007-11-20 2012-03-28 新光電気工業株式会社 Method for forming conductive bump
US20100044416A1 (en) * 2008-08-21 2010-02-25 Nec Corporation Method of manufacturing electronic components having bump
JP5561460B2 (en) * 2009-06-03 2014-07-30 新光電気工業株式会社 Wiring board and method for manufacturing wiring board
JP2011181542A (en) * 2010-02-26 2011-09-15 Ngk Spark Plug Co Ltd Multilayer wiring board and method of manufacturing the same
JP5479233B2 (en) * 2010-06-04 2014-04-23 新光電気工業株式会社 Wiring board and manufacturing method thereof
JP5566200B2 (en) * 2010-06-18 2014-08-06 新光電気工業株式会社 Wiring board and manufacturing method thereof
US20130149514A1 (en) * 2010-07-30 2013-06-13 Kyocera Corporation Insulating sheet, method of manufacturing the same, and method of manufacturing structure using the insulating sheet

Also Published As

Publication number Publication date
JP2014160705A (en) 2014-09-04

Similar Documents

Publication Publication Date Title
JP6151724B2 (en) Manufacturing method of mounting structure
JP5066192B2 (en) Wiring board and mounting structure
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
KR101739401B1 (en) Wiring board and mounting structure using same
JP5961703B2 (en) Wiring board and mounting structure thereof
KR101835452B1 (en) Wiring board and mounting structure using same
WO2015151512A1 (en) Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method
JP5367523B2 (en) Wiring board and method of manufacturing wiring board
JPWO2010052942A1 (en) Electronic component built-in wiring board and manufacturing method thereof
JP6105316B2 (en) Electronic equipment
JP4460341B2 (en) Wiring board and manufacturing method thereof
JP6294024B2 (en) Wiring board and mounting structure using the same
JP6378616B2 (en) Printed wiring board with built-in electronic components
JP5176676B2 (en) Manufacturing method of component-embedded substrate
JP5988372B2 (en) Wiring board and mounting structure thereof
JP4954120B2 (en) Wiring board and mounting structure
JP6096538B2 (en) Wiring board, mounting structure using the same, and method of manufacturing wiring board
JP5623364B2 (en) Wiring board, mounting structure, and electronic device
JP6133689B2 (en) Wiring board and mounting structure using the same
JP6001439B2 (en) Wiring board and mounting structure
JP2015012082A (en) Wiring board and mounting structure using the same
JP2008021944A (en) Multi-layer wiring board, and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170302

R150 Certificate of patent or registration of utility model

Ref document number: 6105316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees