JP6101585B2 - インバータ装置 - Google Patents

Description

本発明はインバータ装置に関する。

近年、Ｓｉ（シリコン）に比べて絶縁破壊電界強度が１０倍以上高い、ＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）等のワイドバンドギャップ半導体を用いたパワー半導体がインバータ装置に適用されている。特にダイオードに関して、従来のインバータ装置はＳｉ−ＰｉＮＤ（Ｐ−ｉｎｔｒｉｎｓｉｃ−Ｎ）が使用されていたが、逆回復動作時に逆回復電流が大きいため、スイッチング素子のターンオン損失やダイオードのリカバリ損失が増大する課題があった。また、逆回復電流のないＳＢＤ（ショットキーバリアダイオード）をＳｉで製作すると、導通損失が大きく増大してしまい２００Ｖ程度の耐圧が限界であり、高耐圧時にはＳｉＣ−ＳＢＤを製作することが有効である。

高耐圧ダイオードについて述べると、ＳｉＣ−ＳＢＤはＳｉ―ＰｉＮＤに比べて半導体チップを薄くすることができるため、接合容量が大きくなる特徴がある。この影響としてスイッチング素子がターンオン動作を行い、ＳｉＣ−ＳＢＤが逆回復動作を行ったときに、主回路インダクタンスと接合容量に起因する振動電流が流れ、ノイズやサージ電圧の増大が課題となる。

本技術分野の背景技術として特開２０１１−７８２９６号公報（特許文献１）がある。この文献には複数のダイオードのうち、リカバリ動作を行うダイオードのみをワイドバンドギャップ半導体とし、リカバリ動作を行わないダイオードの少なくとも一つをワイドバンドギャップ半導体以外のダイオードとし、低損失かつ低コストであるインバータ装置を提供すると記載されている。特許文献１ではインバータ装置の構成に特化しており、ワイドバンドギャップ半導体を適用したときのノイズ増加が課題となる。

特開２０１３−９０３５０号公報(特許文献２)では供給電流が０アンペア付近にある場合にターンオンさせる際のスイッチング速度を供給電流が０アンペア付近でない場合のスイッチング速度を低下させることにより、振動電流を抑制するインバータ装置を提供すると記載されている。特許文献２ではノイズの抑制方法に関して記載されているが、大電流が流れているときには損失が増大することが課題であり、また３レベルインバータ装置に関して記載されていない。

特開２０１１−７８２９６ 特開２０１３−９０３５０

上記のように、ＳｉＣ−ＳＢＤを適用したインバータ装置は、主回路インダクタンスとＳｉＣ−ＳＢＤの接合容量に起因する振動電流が増大する。振動電流の抑制方法としてスイッチング素子のターンオン速度の低下やフィルタ装置の追加が有効であるが、スイッチング損失の増大やインバータ装置の大型化が課題となる。本発明の目的はＳＢＤを適用時にインバータ装置の損失を増大することなく、振動電流を抑制するインバータ装置を提供することにある。

上記課題を解決するために、例えば特許請求の範囲の構成を採用する。その一例を挙げるならば、直流の高電位を与える高電位端子と直流の負電位を与える負電位端子と前記高電位と前記負電位との中間電位を与える中間電位端子とを備えた直流三端子と、正極が前記高電位端子に接続された第一のスイッチング素子と、正極が前記第一のスイッチング素子の負極に接続された第二のスイッチング素子と、正極が前記第二のスイッチング素子の負極に接続された第三のスイッチング素子と、正極が前記第三のスイッチング素子の負極に接続され負極が前記負電位端子に接続された第四のスイッチング素子と、中間電位端子と第一のスイッチング素子の負極の間に接続された第一のダイオード素子と、中間電位端子と第三のスイッチング素子の負極の間に接続された第二のダイオード素子と、第二のスイッチング素子の負極と前記第三のスイッチング素子の正極の間に接続された出力端子と、を有し、直流三端子から与えられる高電位及び中間電位及び負電位の三電位を順次、出力端子に出現させるインバータ装置において、第二のスイッチング素子と第三のスイッチング素子が同時にオン状態となる動作モードで、第二のスイッチング素子と第三のスイッチング素子のゲート端子に異なる電圧を印加する手段を有することを特徴とする。

本発明の効果はインバータ装置の損失を増大さえることなく、振動電流を抑制できることにある。

本発明の実施例１によるインバータ装置を示す回路図の例である。 本発明の実施例１によるインバータ装置を示す回路図の例である。 本発明の実施例１によるインバータ装置の電圧、電流波形の概略図の例である。 本発明の実施例１によるインバータ装置が動作中の等価回路図の例である。 本発明の実施例１によるスイッチング素子の特性図の例である。 本発明の実施例１によるインバータ装置を示す回路図の例である。 本発明の実施例２によるインバータ装置を示す回路図の例である。 本発明の実施例３によるインバータ装置の構成を示す例である。 本発明の実施例３によるインバータ装置を示す回路図の例である。 本発明の実施例４によるインバータ装置を示す回路図の例である。

以下、図面を用いて実施例を説明する。

（インバータ装置の構成）
図１は本発明の実施例１のインバータ装置１００の構成図の例である。図１の回路図においてインバータ装置１００は主電源としての直流電源１０１ａ，１０１ｂと４個のスイッチング素子Ｑ１〜Ｑ４と６個のダイオードＤ１〜Ｄ６で構成されている。ここで、スイッチング素子Ｑ１〜Ｑ４には、それぞれダイオードＤ１〜Ｄ４の導通極性が逆となるように並列に、いわゆる逆並列に接続されている。

スイッチング素子Ｑ１〜Ｑ４はゲート端子とコレクタ端子とエミッタ端子とを備える三端子半導体素子であり、ゲート電圧によりコレクタ電流を制御することができる。例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の電圧制御素子で構成される。また、スイッチング素子Ｑ１〜Ｑ４はその内部で複数のスイッチング素子を多直列接続または多並列接続されていてもよい。

ダイオードＤ１〜Ｄ６はアノード端とカソード端とを備える二端子半導体素子であり、アノード端からカソード端へのみ電流が流れる。インバータ装置１００の損失を増大しないためには、ダイオードＤ１〜Ｄ４は逆回復電流のないＳＢＤ（ショットキーバリアダイオード）が望ましいが、ＰｉＮＤ（Ｐ−ｉｎｔｒｉｎｓｉｃ−Ｎ）でもよい。また、ダイオードＤ１〜Ｄ６はその内部で複数のダイオードを多直列接続または多並列接続されていてもよい。

直流電源１０１ａと１０１ｂは、商用電源を用いたスイッチング電源を用いてもよく、一次電池や二次電池を用いることもできる。

（インバータ装置の動作方法）
スイッチング素子Ｑ１〜Ｑ４のオンおよびオフ状態はそれぞれゲート駆動装置１０４ａ〜１０４ｄで制御される。以下、図２を用いてスイッチング素子Ｑ３を例に説明する。

スイッチング素子Ｑ３のゲート駆動装置１０４ｃはトランジスタ１０８ａ、１０８ｂおよびＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号生成装置１１４で構成される。また、ゲート駆動装置１０４ｃは直流電源１０２ｃ、１０３ｃに接続されている。

例えば、スイッチング素子Ｑ３のＰＷＭ信号生成装置１１４がオン信号を出力すると、トランジスタ１０８ａがオンし、スイッチング素子Ｑ３のゲートエミッタ間は直流電源１０２ｃと等電位になる。スイッチング素子Ｑ３のＰＷＭ信号生成装置１１４がオフ信号を出力するとトランジスタ１０８ｂがオンし、スイッチング素子Ｑ３のゲートエミッタ間は直流電源１０３ｃと等電位になる。ここで、直流電源１０２ｃはスイッチング素子Ｑ３のしきい値電圧２０１以上であり、直流電源１０３ｃはしきい値電圧２０１よりも低い。例えば、スイッチング素子Ｑ３のしきい値電圧２０１を６Ｖとすると、直流電源１０２ｃは１８Ｖ、直流電源１０３ｃは−１２Ｖである。

スイッチング素子Ｑ１、Ｑ２、Ｑ４のそれぞれのゲート駆動装置１０４ａ、１０４ｂ、１０４ｄはスイッチング素子Ｑ３のゲート駆動装置１０４ｃと同様の動作を行い、ゲート駆動装置１０４ａ、１０４ｂ、１０４ｄがそれぞれオン信号を出力したとき、Ｑ１、Ｑ２、Ｑ４のゲートエミッタ間はそれぞれ直流電源１０２ａ、１０２ｂ、１０２ｄと等電位となり、ゲート駆動装置１０４ａ、１０４ｂ、１０４ｄがオフ信号を出力したとき、Ｑ１、Ｑ２、Ｑ４のゲートエミッタ間はそれぞれ直流電源１０３ａ、１０３ｂ、１０３ｄとなる。ここで、直流電源１０２ａ、１０２ｂ、１０２ｃはそれぞれスイッチング素子Ｑ１、Ｑ２、Ｑ４のしきい値電圧以上であり、直流電源１０２ａ、１０２ｂ、１０２ｄはそれぞれスイッチング素子Ｑ１、Ｑ２、Ｑ４のしきい値電圧よりも低い。

（ゲート電圧切替装置の構成および動作）
次にスイッチング素子Ｑ３のゲート電圧切替装置１０５ｂの動作を説明する。ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０７ｂは出力電流センサ１１７で検出した出力電流値の正負を判定する正負判定装置１１６およびスイッチング素子Ｑ２のＰＷＭ信号生成装置１１５から構成される。ここで、ＭＰＵ１０７ｂは複数の信号を演算し、その結果から信号を出力できる手段を有すればよい。

ＭＰＵ１０７ｂで生成された信号は絶縁装置１０６ｂを介して判定回路１１０へ送られ、判定回路１１０は半導体スイッチ１０９ａまたは１０９ｂのどちらか一方をオンする。具体的には、出力電流センサ１１７が正の電流かつスイッチング素子Ｑ２のＰＷＭ信号生成装置１１５がオン信号を出力しているとき、スイッチング素子Ｑ３のＭＰＵ１０７ｂは半導体スイッチ１０９ｂをオンする信号を出力し、それ以外ではＱ３のＭＰＵ１０７ｂは半導体スイッチ１０９ａをオンする信号を出力する。

ここで、スイッチング素子Ｑ３のゲート駆動装置１０４ｃがオン信号を出力しているときに半導体スイッチ１０９ｂがオンすると、Ｑ３のゲートエミッタ間電圧は直流電源１０２ｃからツェナーダイオード１１１を介して印加される。例えば、直流電源１０２ｃが１８Ｖ、ツェナーダイオード１１１のツェナー電圧が１２ＶとするとＱ３のゲートエミッタ間電圧は６Ｖとなる。ここでツェナーダイオード１１１の素子定格を超過しないよう、ツェナーダイオードに流れる電流を抵抗１１２で抑制する。

コンデンサ１１３はツェナーダイオード１１１のノイズ除去および抵抗１１２の電圧を安定させるために追加している。ゲート電圧切替装置１０５ｂはツェナーダイオード１１１や半導体スイッチ１０９ａ、１０９ｂを用いたもので実施したが、特定の信号をもとに出力電圧を切り替えることのできる装置であればよい。

一方、スイッチング素子Ｑ３のゲート駆動装置１０４ｃがオン信号を出力しているときに半導体スイッチ１０９ａがオンすると、Ｑ３のゲートエミッタ間に直流電源１０２ｃが印加される。

次に図３のタイミングチャートを用いてスイッチング素子Ｑ３のゲート電圧切替装置１０５ｂの動作を説明する。ここで、出力電流センサ１１７は正の電流を検出しているとする。時間ｔ１〜ｔ２のモード１ではスイッチング素子Ｑ３、Ｑ４のゲート駆動装置１０４ｃ、１０４ｄからオン信号が出力されており、スイッチング素子Ｑ３、Ｑ４のゲートエミッタ間に直流電源１０２ｃ、１０２ｄが印加されている。

時間ｔ２においてスイッチング素子Ｑ４のゲート駆動装置１０４ｄからオフ信号が出力され、スイッチング素子Ｑ４のゲートエミッタ間電圧は直流電源１０３ｄが印加される。

その後、スイッチング素子Ｑ２〜Ｑ４が同時にオンすることが無いよう、時間ｔ２〜ｔ３にデッドタイム期間２０２を設ける。

デッドタイム期間２０２が終了すると時間ｔ３〜ｔ５のモード２に移行し、スイッチング素子Ｑ２のゲート駆動装置１０４ｂからオン信号が出力され、スイッチング素子Ｑ２のゲートエミッタ間は直流電源１０２ｂが印加される。このとき、出力電流センサ１１７は正の信号を検出しているため、スイッチング素子Ｑ３のＭＰＵ１１７から半導体スイッチ１０９ｂをオンする信号が出力される。スイッチング素子Ｑ３のゲートエミッタ間は前記のように直流電源１０２ｃからツェナーダイオード１１１のツェナー電圧を引いた電圧が印加される。この電圧は直流電源１０２ｃより低くかつスイッチング素子Ｑ３のしきい値電圧２０１以上とする。

（ゲート電圧切替装置の効果）
次に図３、図４および図５を用いてゲート電圧切替装置１０５ｂの効果を説明する。ここで、出力電流センサ１１７は正の電流を検出しているとする。

スイッチング素子Ｑ３、Ｑ４がオンしているモード１では、数百Ａの主電流は直流電源１０１ｂからダイオードＤ３、Ｄ４を介して出力される。モータなどの誘導性のものが出力端子に接続されている場合には出力電流は瞬時に電流の方向が変化しないため、スイッチング素子Ｑ２、Ｑ３がオンしているモード２では出力電流はダイオードＤ５とスイッチング素子Ｑ２を介して流れる。

図４はモード１からモード２へ移行する際の等価回路を示す。ダイオードＤ４はモード１では主電流が流れており、モード２ではダイオードＤ４のアノードカソード間に直流電源１０１ｂが印加されるため、逆回復動作を行い、等価的に接合容量３０５となる。

ここで、インバータ装置１００にはスイッチング素子Ｑ１〜Ｑ４やダイオードＤ１〜Ｄ６を接続するための電気的配線があり、寄生インダクタンス３０１がいたるところに存在する。すなわち、モード１からモード２へ移行する際に直流電源１０１ｂ、寄生インダクタンス３０１、ダイオードＤ５のオン抵抗３０２、スイッチング素子Ｑ２、Ｑ３のオン抵抗３０３、３０４、ダイオードＤ４の接合容量３０５の経路で振動電流が流れる。

図３に示すようにスイッチング素子Ｑ４のコレクタ端子に振動電流２０３が流れるため、スイッチング素子Ｑ４のコレクタエミッタ間には振動電圧２０４が発生し、ノイズの原因となる。この振動電流はスイッチング素子Ｑ２のゲート抵抗を小さくする等により、高速な動作を実現するほど顕著になる。

振動電流の抑制方法としてスイッチング素子Ｑ２のターンオン速度を遅くすることが有効であるが、スイッチング損失が増大することが課題となる。その他の手段として、振動電流を抑制するにはその経路の抵抗を増大することが有効であるため、スイッチング素子Ｑ２、Ｑ３のオン抵抗３０３、３０４を増大すればよい。

図５にスイッチング素子のコレクタエミッタ間電圧とコレクタ電流の関係のゲートエミッタ間電圧依存性を示す。コレクタエミッタ間電圧を一定とすると、ゲートエミッタ間電圧を小さくすることでコレクタ電流が少なくなるため、スイッチング素子のオン抵抗が上昇する特性がある。この特性を活用してスイッチング素子Ｑ２、Ｑ３のゲートエミッタ間電圧を低下することで振動電流を抑制できる。一方、スイッチング素子Ｑ２には数百Ａの主電流が流れているため、スイッチング素子Ｑ２のオン抵抗３０３を増大すると損失が大幅に増大してしまう。

本発明のゲート電圧切替装置ではスイッチング素子Ｑ３のゲートエミッタ間のみを直流電源１０２ｃより小さくかつスイッチング素子Ｑ３のしきい値電圧２０１よりも大きくすることを特徴としているため、スイッチング素子Ｑ３のオン抵抗３０４のみを増大することができる。ここで、ダイオードＤ４にＳｉＣ−ＳＢＤを適用すると逆回復電流が無く、振動電流は数十Ａであるため、スイッチング素子Ｑ３のオン抵抗３０４増大による損失の増大はほとんど発生しない。

図３に示すようにゲート電圧切替装置を適用するとスイッチング素子Ｑ４のコレクタ電流は振動電流２０５のように低減でき、それに伴いスイッチング素子Ｑ４のコレクタエミッタ間電圧も振動電圧２０６のように抑制することができる。

また、ゲート電圧切替装置を適用する時間はスイッチング素子Ｑ２が完全にオンし、スイッチング素子Ｑ４のコレクタ電流の振動電流２０３または２０５が抑制されるまででよい。すなわち、スイッチング素子Ｑ２が完全にオンした信号をもとにして、時間ｔ４ではスイッチング素子Ｑ３のゲートエミッタ間は直流電源１０２ｃが印加されることとなる。

上記の実施例では出力電流センサ１１７が正の信号を検出している場合について説明した。以下では出力電流センサ１１７が負の電流を検出している場合のスイッチング素子Ｑ２のゲート電圧切替装置１０５ａの動作を説明する。インバータ装置の構成は前記と同様であるため省略する。

前記のスイッチング素子Ｑ３のゲート電圧切替装置１０５ａとスイッチング素子Ｑ２のゲート電圧切替装置１０５ｂで異なる点はＭＰＵ１０７ａの判定信号である。ＭＰＵ１０７ａは出力電流センサ１１７で検出した値の正負を判定する正負判定装置１１６およびスイッチング素子Ｑ３のＰＷＭ信号生成装置１１４から構成される。ＭＰＵ１０７ａで生成された信号は絶縁装置１０６ａを介して判定回路１１０へ送られ、判定回路１１０は半導体スイッチ１０９ａまたは１０９ｂのどちらか一方をオンする。具体的には、出力電流センサ１１７が負の信号かつスイッチング素子Ｑ３のＰＷＭ信号生成装置１１５がオン信号を出力しているとき、スイッチング素子Ｑ２のＭＰＵ１０７ａは半導体スイッチ１０９ｂをオンする信号を出力し、それ以外の信号ではＭＰＵ１０７ｂは半導体スイッチ１０９ａをオンする信号を出力する。以下、スイッチング素子Ｑ２のゲートエミッタ間電圧を変化させる動作はスイッチング素子Ｑ３のゲート電圧切替装置１０４ｃと同様である。

図７は本発明の実施例２で使用されるインバータ装置１００の回路図である。インバータ装置１００の動作モードおよびゲート電圧切替装置１０６ａ、１０６ｂの動作は実施例１と同様であるため省略する。

一般的にＳｉＣ−ＳＢＤが逆回復動作時に発生する振動電流は出力電流が大きいほど大きくなる課題がある。この課題を解決するため、出力電流センサ１１７および出力電流値の判定装置４０２ａ、４０２ｂを用いて振動電流を効率よく抑制する。

判定装置４０２ａ、４０２ｂは出力電流センサ１１７で検出した電流値を判定する装置である。この値をそれぞれ絶縁装置４０１ａ、４０１ｂを介してゲート電圧切替装置１０５ａ、１０５ｂに入力する。ゲート電圧切替装置１０５ａ、１０５ｂは絶縁装置４０１ａ、４０１ｂから入力された値をもとにして、スイッチング素子Ｑ２およびＱ３に出力するゲートエミッタ間電圧を制御する。

例えば、出力電流センサ１１７で正の数百Ａの大電流を検出した際には、スイッチング素子Ｑ３のゲートエミッタ間電圧をスイッチング素子Ｑ２のゲートエミッタ間電圧より低くかつスイッチング素子Ｑ３のしきい値電圧以上の中で、しきい値電圧に限りなく近づけるようにゲート電圧切替装置１０５ｂを制御し、出力電流センサ１１７で負の数百Ａの大電流を検出した際にはスイッチング素子Ｑ２のゲートエミッタ間電圧をスイッチング素子Ｑ３のゲートエミッタ間電圧より低くかつスイッチング素子Ｑ２のしきい値電圧以上の中で、しきい値電圧に限りなく近づけるようにゲート電圧切替装置１０５ａを制御することが有効である。そうすることで出力電流が大電流時にスイッチング素子Ｑ２、Ｑ３のそれぞれのオン抵抗３０３、３０４が増大し、振動電流を抑制することができる。

図８は実施例３を実現するためのインバータ装置１００の構成である。

図９は本発明の実施例３で使用されるインバータ装置１００の回路図である。インバータ装置１００の動作モードおよびゲート電圧切替装置１０６ａ、１０６ｂの動作は実施例１と同様であるため省略する。

一般的にＳｉＣ−ＳＢＤが逆回復動作時に発生する振動電流はインバータ装置１００の温度が低いほど増大する課題がある。この課題を解決するために、インバータ装置１００に接続された冷却器５０１の温度センサ５０２から出力された信号を温度判定装置５０３ａ、５０３ｂで処理し、ゲート電圧切替装置１０５ａ、１０５ｂが出力する電圧を制御する。

例えば、温度センサ５０２が氷点下の温度を検出し、出力電流センサ１１７が正の電流を検出した際には、スイッチング素子Ｑ３のゲートエミッタ間電圧をスイッチング素子Ｑ２のゲートエミッタ間電圧より低くかつスイッチング素子Ｑ３のしきい値電圧以上の中で、しきい値電圧に限りなく近づけるようにゲート電圧切替装置１０５ｂを制御し、出力電流センサ１１７で負の電流を検出した際には、スイッチング素子Ｑ２のゲートエミッタ間電圧をスイッチング素子Ｑ３のゲートエミッタ間電圧より低くかつスイッチング素子Ｑ２のしきい値電圧以上の中で、しきい値電圧に限りなく近づけるようにゲート電圧切替装置１０５ａを制御することが有効である。

図１０は本発明の実施例４で使用されるインバータ装置１００の回路図である。インバータ装置１００の動作モードおよびゲート電圧切替装置１０６ａ、１０６ｂの動作は実施例１と同様であるため省略する。

一般的にＳｉＣ−ＳＢＤが逆回復動作時に発生する振動電流はインバータ装置１００の直流電源１０１ａ、１０１ｂが高いほど増大する。この課題を解決するために、インバータ装置１００に接続された電圧センサ６０１をもとにゲート電圧切替装置１０５ａ、１０５ｂが出力する電圧を制御する。

例えば、インバータ装置１００が通常動作しているときの直流電源１０１ａ、１０１ｂに比べて電圧センサ６０１が高い電圧を検出し、出力電流センサ１１７が正の電流を検出した際には、スイッチング素子Ｑ３のゲートエミッタ間電圧をスイッチング素子Ｑ２のゲートエミッタ間電圧より低くかつスイッチング素子Ｑ３のしきい値電圧以上の中で、しきい値電圧に限りなく近づけるようにゲート電圧切替装置１０５ｂを制御し、出力電流センサ１１７で負の電流を検出した際には、スイッチング素子Ｑ２のゲートエミッタ間電圧をスイッチング素子Ｑ３のゲートエミッタ間電圧より低くかつスイッチング素子Ｑ２のしきい値電圧以上の中で、しきい値電圧に限りなく近づけるようにゲート電圧切替装置１０５ａを制御することが有効である。

例えば、鉄道用インバータ装置では回生動作時には電圧センサ６０１は通常動作に比べて高い電圧を検出するため、実施例４が有効となる。

Ｑ１〜Ｑ４ スイッチング素子
Ｄ１〜Ｄ６ ダイオード
１００ インバータ装置
１０１ａ、１０１ｂ 直流電源（主電源）
１０２ａ〜１０２ｄ 直流電源（第１直流電源）
１０３ａ〜１０３ｄ 直流電源（第２直流電源）
１０４ａ〜１０４ｄ ゲート駆動装置
１０５ａ、１０５ｂ ゲート電圧切替装置
１０６ａ、１０６ｂ、４０１ａ、４０１ｂ 絶縁装置
１０７ａ、１０７ｂ ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）
１０８ａ、１０８ｂ トランジスタ
１０９ａ、１０９ｂ 半導体スイッチ
１１０ 判定回路
１１１ ツェナーダイオード
１１２ 抵抗
１１３ コンデンサ
１１４ Ｑ３のＰＷＭ信号生成装置
１１５ Ｑ２のＰＷＭ信号生成装置
１１６ 正負判定装置
１１７ 出力電流センサ
２０１ スイッチング素子Ｑ３のしきい値電圧
２０２ デッドタイム期間
２０３ 従来のコレクタ電流波形
２０４ 従来のコレクタエミッタ間電圧波形
２０５ 本発明のコレクタ電流波形
２０６ 本発明のコレクタエミッタ間電圧波形
３０１ 寄生インダクタンス
３０２ ダイオードＤ５のオン抵抗
３０３、３０４ スイッチング素子Ｑ２、Ｑ３のオン抵抗
３０５ ダイオードＤ４の接合容量
４０２ａ、４０２ｂ 電流値判定装置
５０１ 冷却器
５０２ 温度センサ
５０３ａ、５０３ｂ 温度判定装置
６０１ 電圧センサ
６０２ａ、６０２ｂ 電圧値判定装置

Claims (8)

1. 直流の高電位を与える高電位端子と直流の負電位を与える負電位端子と前記高電位と前記負電位との中間電位を与える中間電位端子とを備えた直流三端子と、
   正極が前記高電位端子に接続された第一のスイッチング素子と、
   正極が前記第一のスイッチング素子の負極に接続された第二のスイッチング素子と、
   正極が前記第二のスイッチング素子の負極に接続された第三のスイッチング素子と、
   正極が前記第三のスイッチング素子の負極に接続され負極が前記負電位端子に接続された第四のスイッチング素子と、
   前記中間電位端子と前記第一のスイッチング素子の負極の間に接続された第一のダイオード素子と、
   前記中間電位端子と前記第三のスイッチング素子の負極の間に接続された第二のダイオード素子と、
   前記第二のスイッチング素子の負極と前記第三のスイッチング素子の正極の間に接続された出力端子と、を有し、
   前記直流三端子から与えられる高電位及び中間電位及び負電位の三電位を順次、前記出力端子に出現させるインバータ装置において、
   前記第二のスイッチング素子と前記第三のスイッチング素子が同時にオン状態となる動作モードで、前記第二のスイッチング素子と前記第三のスイッチング素子のゲート端子に異なる電圧を印加する手段を有することを特徴とするインバータ装置。
2. 請求項１に記載のインバータ装置において、
   前記第二のスイッチング素子と前記第三のスイッチング素子が同時にオン状態となる動作モードで、前記第二のスイッチング素子の制御信号と前記第三のスイッチング素子の制御信号と前記出力端子に流れる電流の正負に応じて、前記第二のスイッチング素子と前記第三のスイッチング素子のゲート端子の電圧の変化するタイミングを制御する装置を有することを特徴とするインバータ装置。
3. 請求項１又は請求項２に記載のインバータ装置において、
   前記第二のスイッチング素子と前記第三のスイッチング素子が同時にオン状態となる動作モードで、前記出力端子から前記直流三端子に電流が流れるとき、前記第二のスイッチング素子のゲート端子に印加する電圧は前記第二のスイッチング素子のしきい値電圧以上かつ前記第三のスイッチング素子のゲート端子の電圧より低く、前記直流三端子から前記出力端子に電流が流れるとき、前記第三のスイッチング素子のゲート端子に印加する電圧は前記第三のスイッチング素子のしきい値電圧以上かつ前記第二のスイッチング素子のゲート端子の電圧より低いことを特徴とするインバータ装置。
4. 請求項１乃至請求項３の何れか一項に記載のインバータ装置において、
   前記第二のスイッチング素子と前記第三のスイッチング素子が同時にオン状態となる動作モードで、前記第二のスイッチング素子と前記第三のスイッチング素子のゲート端子に印加する電圧は、前記出力端子に流れる電流値によって制御されることを特徴とするインバータ装置。
5. 請求項１乃至請求項４の何れか一項に記載のインバータ装置において、
   前記第二のスイッチング素子と前記第三のスイッチング素子が同時にオン状態となる動作モードで、前記第二のスイッチング素子と前記第三のスイッチング素子のゲート端子に印加する電圧は、前記インバータ装置の温度によって制御されることを特徴とするインバータ装置。
6. 請求項１乃至請求項５の何れか一項に記載のインバータ装置において、
   前記第二のスイッチング素子と前記第三のスイッチング素子が同時にオン状態となる動作モードで、前記第二のスイッチング素子と前記第三のスイッチング素子のゲート端子に印加する電圧は、前記高電位端子と前記負電位端子間の電圧によって制御されることを特徴とするインバータ装置。
7. 請求項１乃至請求項６に記載のインバータ装置において、
   前記第二のスイッチング素子と前記第三のスイッチング素子が同時にオン状態となる動作モードで、前記第二のスイッチング素子又は前記第三のスイッチング素子のゲート端子に異なる電圧を印加したあとに、前記第二のスイッチング素子又は前記第三のスイッチング素子のターンオン動作が完了すると、前記第二のスイッチング素子と前記第三のスイッチング素子に同電圧を印加することを特徴とするインバータ装置。
8. 請求項１乃至請求項７の何れか一項に記載のインバータ装置において、
   前記第１乃至第４のスイッチング素子はシリコンより大きいバンドギャップを有する半導体材料を母材とすることを特徴とするインバータ装置。