JP6093253B2 - バッテリユニット - Google Patents

Description

本発明は、複数のセルアセンブリを備えたバッテリユニットに関する。

複数のバッテリセル（以下単に「セル」という）が直列、並列又は直並列されてなるセルアセンブリを、複数並列に接続して、その並列接続された複数のセルアセンブリの１つ又は複数から電力供給対象の負荷へ電力を供給できるよう構成されたバッテリユニットがある。この種のバッテリユニットとしては、複数のセルアセンブリが筐体内に収容された構成のものもあれば、複数のセルアセンブリを個々に着脱可能な構成のものもある（例えば、特許文献１参照。）。

このようなバッテリユニットにおいては、複数のセルアセンブリが単に並列接続されると、セルアセンブリ間の電気的状態の相違等に起因して、あるセルアセンブリから別のセルアセンブリへの電流の回り込み（逆流）が発生する可能性がある。このような、セルアセンブリ間の電気的状態の相違等に起因して発生する逆流は、バッテリの品質保持上、あまり好ましいものではない。仮に、ある１つのセルアセンブリに異常が発生すると、並列接続されている他のセルアセンブリからその異常状態のセルアセンブリへの過大な回り込み（充電）電流が発生し、状態が悪化するおそれがある。

これに対し、特許文献１には、複数のバッテリを単に並列接続するのではなく、各バッテリの正極にダイオードを接続し、各バッテリからそれぞれダイオードを介して負荷へ電流が出力されるように構成されたアダプタが開示されている。このアダプタによれば、並列接続されているバッテリ間の電流の回り込みがダイオードによって阻止される。

特開２０１１−２１８５１０号公報

しかし、特許文献１に記載されているような、ダイオードによってバッテリ間の電流の回り込みを阻止する方法は、ダイオードによる電力損失が大きく、負荷への供給電力の低下や電力損失に伴う発熱などの問題を招く。

本発明は上記課題に鑑みなされたものであり、各セルアセンブリからの電力の損失を抑制しつつ、セルアセンブリ相互間の電流の回り込みを抑制できるようにすることを目的とする。

上記課題を解決するためになされた本発明のバッテリユニットは、複数のセルアセンブリと、正極接続端子と、負極接続端子と、セルアセンブリ毎に備えられるスイッチ部と、制御部と、同時オン阻止部とを備える。

セルアセンブリは、複数のバッテリセルが直列、並列又は直並列された組電池を有する。正極接続端子は、各セルアセンブリの正極が接続される。負極接続端子は、各セルアセンブリの負極が接続される。なお、セルアセンブリの正極とは、そのセルアセンブリが有する組電池の正極を意味し、セルアセンブリの負極とは、そのセルアセンブリが有する組電池の負極を意味する。

スイッチ部は、セルアセンブリ毎に備えられ、セルアセンブリの正極と正極接続端子との間の通電経路を導通・遮断するため部材である。制御部は、各スイッチ部をオンして通電経路を導通させるためのオン指令信号をスイッチ部毎に個別に出力可能であって、何れか１つのスイッチ部に対して選択的にオン指令信号を出力するよう構成されている。同時オン阻止部は、制御部から複数のスイッチ部に対してオン指令信号が出力された場合に、その複数のスイッチ部のうち何れか１つに対するオン指令信号のみを有効とするか若しくは全てのスイッチ部へのオン指令信号を無効とすることにより、その複数のスイッチ部が同時にオンすることを阻止する。

このように構成されたバッテリユニットでは、各セルアセンブリが、直接並列接続されているのではなく、スイッチ部を介して並列接続されている。制御部は、各スイッチのうち何れか１つを選択的にオンさせるため、通常は（制御部が正常である限り）、複数のスイッチ部が同時にオンすることはなく、よって複数のセルアセンブリ同士が並列接続されて各セルアセンブリ相互間で電流の回り込みが生じることはない。つまり、本発明では、従来のようにダイオードを用いることなく、ダイオードよりも電圧降下（オン抵抗）の小さいスイッチ部を用いてセルアセンブリ相互間の電流の回り込みを抑制している。

ただし、制御部に異常が生じるなどの何らかの要因によって、制御部から複数のスイッチ部に対してオン指令信号が出力されてしまう可能性もある。このように複数のスイッチ部へオン指令信号が出力される可能性を考慮して、本発明では、同時オン阻止部を備えている。この同時オン阻止部により、仮に制御部から複数のスイッチ部へオン指令信号が出力されたとしても、複数のスイッチ部が同時にオンされることが阻止される。

したがって、本発明のバッテリユニットによれば、各セルアセンブリからの電力の損失を抑制しつつ、セルアセンブリ相互間の電流の回り込みを抑制することが可能となる。
スイッチ部は、直列接続された第１のスイッチ及び第２のスイッチを有する構成としてもよい。具体的には、第２のスイッチの一端は対応するセルアセンブリの正極に接続して他端は第１のスイッチの一端に接続し、第１のスイッチの他端は正極接続端子に接続するようにしてもよい。

このように、直列接続された２つのスイッチを用いてスイッチ部を構成することにより、仮に２つのスイッチのうち何れか一方が短絡故障しても、他方が正常である限り、他のセルアセンブリからの電流の回り込みを抑制することが可能となる。つまり、セルアセンブリ相互間の電流の回り込みをより効果的に抑制することができる。

更に、各スイッチ部の異常の有無を判断するために、第３のスイッチと、切替制御部と、異常判断部とを備えるようにしてもよい。第３のスイッチは、スイッチ部毎に個別に設けられるスイッチであって、一端が第１のスイッチと第２のスイッチとの接続部に接続される。切替制御部は、第３のスイッチ毎に設けられ、対応するスイッチ部にオン指令信号が出力された場合は第３のスイッチをオフさせ、対応するスイッチ部にオン指令信号が出力されていない間は第３のスイッチをオンさせる。つまり、第３のスイッチは、制御部からのオン指令信号に対し、第１及び第２のスイッチとは逆論理で動作する。異常判断部は、各第３のスイッチの他端の電気的状態に基づいて各スイッチ部の異常の有無を判断する。

仮に、あるスイッチ部における第１のスイッチ及び第２のスイッチの少なくとも一方が短絡故障した場合、そのスイッチ部にオン指令信号が出力されていなくても、その短絡故障したスイッチを介して第３のスイッチの他端が電気的に異常な状態（正常時とは異なる状態）となる可能性がある。そのため、上記のように構成されたバッテリユニットによれば、スイッチ部の短絡故障（即ち第１のスイッチ及び第２スイッチの少なくとも一方の短絡故障）を検知することができる。

異常判断部による短絡故障の検知は、より具体的には、次のように行うようにしてもよい。即ち、異常判断部は、制御部からオン指令信号が出力されていないときの各第３のスイッチの他端の電気的状態に基づいて、第２のスイッチの短絡故障の有無を判断するようにしてもよい。

仮に、何れかのセルアセンブリに接続された第２のスイッチが短絡故障した場合、制御部からそのセルアセンブリへオン指令信号が出力されていなくても、第３のスイッチの他端には、そのセルアセンブリの電圧が、第２のスイッチ及び第３のスイッチを介して直接又は間接的に現れる。そのため、第３のスイッチの他端の電気的状態（例えば電圧）に基づいて、第２のスイッチの短絡故障を検知することができる。

異常判断部による短絡故障の検知は、より具体的には、次のように行うようにしてもよい。即ち、短絡故障検知のために定電圧生成部と定電圧印加部を備えるようにしてもよい。定電圧生成部は、所定電圧値の定電圧を各第１のスイッチの他端に印加可能である。定電圧印加部は、制御部からオン指令信号が出力されていない間における所定の判断タイミングで定電圧生成部から各第１のスイッチの他端に定電圧を印加させる。そして、異常判断部は、定電圧印加部により定電圧が印加されているときの各第３のスイッチの他端の電気的状態に基づいて、第１のスイッチの短絡故障の有無を判断するようにしてもよい。

仮に、何れかのセルアセンブリに接続された第１のスイッチが短絡故障した場合、制御部からそのセルアセンブリへオン指令信号が出力されていなくても、第３のスイッチの他端には、定電圧生成部からの定電圧が、定電圧印加部、第１のスイッチ、及び第３のスイッチを介して直接又は間接的に現れる。そのため、第３のスイッチの他端の電気的状態（例えば電圧）に基づいて、第１のスイッチの短絡故障を検知することができる。

同時オン阻止部は、制御部から複数のスイッチ部に対してオン指令信号が出力された場合、全てのスイッチ部を強制的にオフさせるようにしてもよい。このような構成によれば、全てのセルアセンブリが強制的に正極接続端子から切り離されるため、複数のセルアセンブリ相互間での電流の回り込みが抑制される。そのため、制御部の異常等に起因したオン指令信号の異常発生に対するバッテリユニットの信頼性の向上を図ることができる。

或いは、同時オン阻止部は、制御部から何れか１つのスイッチ部に対してオン指令信号が出力されている間に、制御部から他のスイッチ部に対してもオン指令信号が出力された場合は、先にオン指令信号が出力されている１つのスイッチ部へのオン指令信号の伝達はそのまま許可し、他のスイッチ部に対するオン指令信号の伝達は阻止するようにしてもよい。このような構成を、以下、オン継続可能構成ともいう。

上記のようなオン継続可能構成の場合、全てのスイッチ部を強制的にオフさせるのではなく、すでにオンされていたスイッチ部はそのままオン状態を継続させ、後からオン指令信号が出力されたスイッチ部についてはそのオン指令信号を無効としてそのスイッチ部がオンされない。そのため、すでにオンされていたスイッチ部を介したバッテリ電力の供給（各接続端子を介した外部への電力供給）を継続させることを可能としつつ、複数のセルアセンブリ相互間の電流の回り込みを抑制することができる。

そして、上記のオン継続可能構成のバッテリユニットは、制御部と各スイッチ部との間にＤ型フリップフロップを備えることにより実現してもよい。このＤ型フリップフロップは、制御部から出力されるスイッチ部毎のオン指令信号がそれぞれ入力信号として入力され、各入力信号に対する各出力信号がそれぞれ対応するスイッチ部へ出力される。また、制御部から各スイッチ部への各オン指令信号の論理和が、クロック信号及びクリア信号として入力される。

このＤ型フリップフロップにより、あるスイッチ部に対するオン指令信号が出力されてそのスイッチ部がオンしているときに別のスイッチ部へのオン指令信号が出力されたとしても、Ｄ型フリップフロップに入力されるクロック信号は変化しないため、後から出力されたオン指令信号は出力信号として反映されない。

したがって、上記構成のＤ型フリップフロップを介して制御部からのオン指令信号を各スイッチ部へ伝達させることで、オン継続可能構成のバッテリユニットを、簡素な回路で構成できる。そのため、バッテリユニットの内部回路を小型化でき、延いてはバッテリユニット全体の小型化・低コスト化が可能となる。

各セルアセンブリは、それぞれ監視部を備え、バッテリユニットは、何れかの監視部で異常が検知されたら少なくともその監視部を有するセルアセンブリに対応したスイッチ部を強制的にオフさせるようにしてもよい。具体的には、各監視部は、対応する組電池の状態を監視してその組電池の異常を検知するとその旨を示すエラー信号を出力する。強制オフ部は、何れかのセルアセンブリの監視部からエラー信号が出力された場合に、少なくともそのセルアセンブリに対応したスイッチ部を、オン指令信号の有無にかかわらず強制的にオフさせる。

このように構成されたバッテリユニットによれば、セルアセンブリ自体に異常が発生した場合も、各スイッチ部が強制的にオフされて、セルアセンブリ相互間の並列接続が阻止されると共に各セルアセンブリと正極接続端子とが遮断される。そのため、仮にあるセルアセンブリに異常が生じても、その異常が他のセルアセンブリやバッテリユニット外部に影響を与えることを抑制でき、バッテリユニットの信頼性をより高めることができる。

第１実施形態の電動工具の概略構成を表すブロック図である。 第１実施形態のバッテリユニットの電気的構成を表す回路図である。 セルブロック切替処理のフローチャートである。 セルフチェック処理のフローチャートである。 第２実施形態の充電システムの概略構成を表すブロック図である。 第２実施形態のバッテリユニットの電気的構成を表す回路図である。

以下に、本発明の好適な実施形態を図面に基づいて説明する。なお、本発明は、下記の実施形態に示された具体的手段や構造等に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の形態を採り得る。例えば、下記の実施形態の構成の一部を、同様の機能を有する公知の構成に置き換えたり、他の実施形態の構成に対して付加、置換等したり、課題を解決できる限りにおいて省略したりしてもよい。また、下記の複数の実施形態を適宜組み合わせて構成してもよい。

［第１実施形態］
（１）電動工具の構成
本実施形態の電動工具は、図１に示すように、バッテリユニット１と、工具本体１００とを備えている。バッテリユニット１は、工具本体１００に着脱可能であり、バッテリユニット１を工具本体１００に装着すると、両者は物理的且つ電気的に接続される。図１は両者が接続された状態を示している。

バッテリユニット１は、複数（Ｎ個）のセルアセンブリ１０，２０，・・・，３０と、マイクロコンピュータ（以下「マイコン」と略称する）２と、正極接続端子９１と、負極接続端子９２と、第１通信端子９３と、第２通信端子９４とを備えている。複数のセルアセンブリ１０，２０，・・・，３０は、何れも同じ構成であり、それぞれ、セルブロック１１，２１，・・・，３１を備える。

即ち、第１セルアセンブリ１０は、セルブロック１１を備える。このセルブロック１１は、複数の二次電池セル１６が直列接続されて構成されるものである。なお、本実施形態の二次電池セルは、リチウムイオン二次電池であるが、これはあくまでも一例であり、他の種類の二次電池セルであってもよい。セルブロック１１の正極は、ハードウェアインターロック回路Ａを介して正極接続端子９１に接続されている。セルブロック１１の負極は、負極接続端子９２に接続されている。

他の各セルアセンブリ（第２セルアセンブリ２０，・・・，第Ｎセルアセンブリ３０）も、第１セルアセンブリ１０と同じ構成である。即ち、第２セルアセンブリ２０は、複数の二次電池セル２６が直列接続されてなるセルブロック２１を備えている。このセルブロック２１も、正極はハードウェアインターロック回路Ａを介して正極接続端子９１に接続され、負極は負極接続端子９２に接続されている。また、第Ｎセルアセンブリ３０も、複数の二次電池セル３６が直列接続されてなるセルブロック３１を備えている。このセルブロック３１も、正極はハードウェアインターロック回路Ａを介して正極接続端子９１に接続され、負極は負極接続端子９２に接続されている。

つまり、各セルアセンブリ１０，２０，・・・，３０は、ハードウェアインターロック回路Ａを介して並列接続されている。ハードウェアインターロック回路Ａは、複数のセルアセンブリが同時に直接並列接続された状態になることを抑止するための回路であり、その詳細構成や動作については後述する。

各セルブロック１１，２１，・・・，３１の電圧（以下「セルブロック電圧」ともいう）は、スペック上は、何れも同じ値である。ただし、本実施形態では、後述するように、複数のセルアセンブリが同時に直接並列接続されないように制御される。つまり、放電時及び充電時の何れも、何れか１つのセルアセンブリのみ充放電が許可されると共に、その充放電が許可されるセルアセンブリが順次切り替わっていく。そのため、実際には各セルブロック電圧にはばらつきが生じる。

なお、各セルブロック１１，２１，・・・，３１は、充電器１２０（図５参照。詳細は後述。）により充電が可能である。また、以下の説明で、セルアセンブリの電圧というときは、当該セルアセンブリが有するセルブロックの電圧を意味し、セルアセンブリの正極というときは、当該セルアセンブリが有するセルブロックの正極を意味する。

マイコン２は、ＣＰＵ３ａやメモリ３ｂのほか、図示しないＩ／Ｏやタイマなどを備えている。正極接続端子９１は、バッテリユニット１が工具本体１００や後述する充電器１２０（図５参照）に装着されたときにその装着対象の正極接続端子に接続される。図１は、バッテリユニット１の正極接続端子９１と工具本体１００の正極接続端子１０１が接続された状態を示している。

負極接続端子９２は、バッテリユニット１が工具本体１００や後述する充電器１２０（図５参照）に装着されたときにその装着対象の負極接続端子に接続される。図１は、バッテリユニット１の負極接続端子９２と工具本体１００の負極接続端子１０２が接続された状態を示している。

第１通信端子９３は、バッテリユニット１が工具本体１００に装着されたときに工具本体１００の通信端子１０３に接続される。バッテリユニット１の第１通信端子９３は、マイコン２に接続されている。マイコン２は、第１通信端子９３及び工具本体１００の通信端子１０３を介して、工具本体１００のマイコン１１１と各種のデータ通信が可能である。

第２通信端子９４は、バッテリユニット１が充電器１２０に装着されたときに充電器１２０の通信端子１２４に接続される（図５参照）。バッテリユニット１の第２通信端子９４は、マイコン２に接続されている。マイコン２は、第２通信端子９４及び充電器１２０の通信端子１２４を介して、充電器１２０のマイコン１３１と各種のデータ通信が可能である。

なお、図示は省略したが、バッテリユニット１は、所定電圧値（例えば５Ｖ）の定電圧Ｖｃｃを生成するレギュレータを備えている。このレギュレータは、各セルアセンブリ１０，２０，・・・，３０からそれぞれダイオードを介して入力される電圧から定電圧Ｖｃｃを生成する。即ち、セルアセンブリ１０，２０，・・・，３０毎に個別にダイオードが用意され、各セルアセンブリ１０，２０，・・・，３０の正極には、それぞれ対応するダイオードのアノードが接続されている。そして、各ダイオードのカソードが、レギュレータの入力端子へ共通接続されている。マイコン２や後述する自己診断用電圧供給回路３（図２参照）などの、バッテリユニット１内の各回路は、定電圧Ｖｃｃを電源として動作する。

工具本体１００は、図１に示すように、マイコン１１１と、モータ１１２と、駆動回路１１３と、トリガスイッチ１１４と、正極接続端子１０１と、負極接続端子１０２と、通信端子１０３とを備えている。

正極接続端子１０１は、トリガスイッチ１１４を介してモータ１１２の一端に接続されている。負極接続端子１０２は、駆動回路１１３を介してモータ１１２の他端に接続されている。本実施形態のモータ１１２は、ブラシ付き直流モータである。

トリガスイッチ１１４は、工具本体１００に設けられた図示しないトリガを使用者が操作することによりオン・オフされる。即ち、使用者がトリガを引くとオンし、使用者がトリガを離すとオフされる。トリガスイッチ１１４のオン・オフの情報は、マイコン１１１に入力される。

マイコン１１１は、図示しないＣＰＵやメモリなどを備えており、ＣＰＵがメモリに記憶されている各種プログラムを実行することにより各種機能を実現する。マイコン１１１は、トリガスイッチ１１４がオンされると、駆動回路１１３内の駆動スイッチをオンさせることで、バッテリユニット１からモータ１１２への通電を開始させ、これによりモータ１１２を動作させる。トリガスイッチ１１４がオフされると、マイコン１１１は、駆動回路１１３内の駆動スイッチをオフさせることで、バッテリユニット１からモータ１１２への通電を停止させる。

マイコン１１１は、バッテリユニット１からモータ１１２への通電が行われている間に、バッテリユニット１から通信端子１０３を介して異常信号が入力された場合は、モータ１１２への通電を強制停止させる。

なお、図示は省略したが、工具本体１００は、所定電圧値の定電圧を生成するレギュレータを備えている。このレギュレータは、工具本体１００にバッテリユニット１が装着されたときにバッテリユニット１から供給される電圧を降圧して定電圧を生成する。工具本体１００のマイコン１１１はこの定電圧を電源として動作する。

（２）バッテリユニット１の構成
バッテリユニット１のより具体的な構成について、図２を用いて説明する。バッテリユニット１は、図２に示すように、セルアセンブリ１０，２０，・・・，３０毎に個別に設けられた複数（Ｎ個）のスイッチ回路４０，５０，・・・，６０と、自己診断用電圧供給回路３と、ＮＯＲ回路５とを備えている。複数（Ｎ個）のスイッチ回路４０，５０，・・・，６０は、図１に示したハードウェアインターロック回路Ａを構成する。

第１セルアセンブリ１０は、当該第１セルアセンブリ１０内のセルブロック１１を監視するためのセル監視回路１２を備えている。このセル監視回路１２は、セルブロック１１監視用の集積回路（ＩＣ）である。セル監視回路１２は、セルブロック１１の電圧や各セル１６の電圧（セル電圧）を検出してその検出結果をデータ端子からマイコン２へ出力する機能を備えている。また、セル監視回路１２は、各セル１６のセル電圧をそれぞれ監視して何れか一つでもセル電圧が過電圧状態となるなど、セルブロック１１に異常が発生した場合に、セルエラー信号（Ｈｉｇｈ（Ｈ）レベル信号）をエラー端子からＮＯＲ回路５へ出力する機能も備えている。なお、セルブロック１１にエラーが発生していない場合のエラー端子の出力はＬｏｗ（Ｌ）レベルである。

他の各セルアセンブリ２０，・・・，３０も、第１セルアセンブリ１０と同様の構成、機能を具備したセル監視回路を備えている。即ち、第２セルアセンブリ２０はセルブロック２１監視用のセル監視回路２２を備え、第Ｎセルアセンブリ３０はセルブロック３１監視用のセル監視回路３２を備えている。

複数のスイッチ回路４０，５０，・・・，６０のうち、第１スイッチ回路４０は、第１セルアセンブリ１０に対して設けられている。即ち、第１スイッチ回路４０は、第１セルアセンブリ１０の正極と正極接続端子９１との間に設けられている。

第１スイッチ回路４０は、ハイサイドスイッチ４１と、ローサイドスイッチ４２と、自己診断用スイッチ４３と、ＡＮＤ回路４４と、２つのインバータ４５，４６と、ダイオードＤ１とを備えている。

ハイサイドスイッチ４１は、一端が正極接続端子９１に接続され、他端がローサイドスイッチ４２の一端および自己診断用スイッチ４３の一端に接続されている。ローサイドスイッチ４２の他端は、第１セルアセンブリ１０の正極（セルブロック１１の正極）に接続されている。つまり、第１セルアセンブリ１０のセルブロック１１は、直列接続されたローサイドスイッチ４２及びハイサイドスイッチ４１を介して、正極接続端子９１に接続されている。ハイサイドスイッチ４１及びローサイドスイッチ４２を、以下、まとめて「スイッチ部」ともいう。

スイッチ部は、ＡＮＤ回路４４からの出力信号によりオン・オフされる。具体的には、ＡＮＤ回路４４からの出力信号がＬレベルのときは、スイッチ部はオフし、ＡＮＤ回路４４からの出力信号がＨレベルのときは、スイッチ部はオンする。

２つのインバータ４５，４６のうち一方の許可入力用インバータ４５は、マイコン２から入力される第１充放電許可信号を論理反転してＡＮＤ回路４４の反転入力端子へ出力する。他方の自己診断用インバータ４６は、ＡＮＤ回路４４からの出力信号を論理反転して自己診断用スイッチ４３へ出力する。

自己診断用スイッチ４３は、一端がハイサイドスイッチ４１とローサイドスイッチ４２の接続点に接続され、他端がダイオードＤ１を介してマイコン２の自己診断エラー信号入力端子及びＮＯＲ回路５に接続されている。自己診断用スイッチ４３は、ＡＮＤ回路４４からの出力信号がＨレベルのときはオフし、ＡＮＤ回路４４からの出力信号がＬレベルのときにオンする。

なお、スイッチ部を構成する２つのスイッチ４１，４２、及び自己診断用スイッチ４３は、実際には半導体スイッチであり、より具体的には、本実施形態ではＭＯＳＦＥＴである。

スイッチ部を構成するハイサイドスイッチ４１及びローサイドスイッチ４２は、実際には、いずれもＰチャネルＭＯＳＦＥＴである。これら２つのＭＯＳＦＥＴは、ドレインが相互に接続されて且つ自己診断用スイッチ４３に接続されている。これら２つのＭＯＳＦＥＴのゲートにはそれぞれ、ＡＮＤ回路４４からの出力信号を反転するための回路が接続されている。これにより、これら２つのＭＯＳＦＥＴは、ＡＮＤ回路４４からの出力信号がＬレベルのときはオフし、ＡＮＤ回路４４からの出力信号がＨレベルのときにオンする。

ＡＮＤ回路４４は、マイコン２から出力される、スイッチ回路４０，５０，・・・，６０毎の個別の充放電許可信号と、ＮＯＲ回路５の出力信号が入力される。ただし、各充放電許可信号は、いずれも、ＡＮＤ回路４４の反転入力端子に入力される。また、各充放電許可信号のうち、当該第１スイッチ回路４０に対応（第１セルアセンブリ１０に対応）した♯１充放電許可信号は、許可入力用インバータ４５で論理反転されて、ＡＮＤ回路４４の反転入力端子へ入力される。

ＡＮＤ回路４４は、許可入力用インバータ４５を介して入力される♯１充放電許可信号の論理反転信号をさらに論理反転させると共に、♯１充放電許可信号以外の他の各充放電許可信号（♯２充放電許可信号，・・・，♯Ｎ充放電許可信号）についてもそれぞれ論理反転させ、それら論理反転された各入力信号とＮＯＲ回路５からの出力信号との論理積を演算する。

第２スイッチ回路５０は、第２セルアセンブリ２０に対して設けられている。即ち、第２スイッチ回路５０は、第２セルアセンブリ２０の正極と正極接続端子９１との間に設けられている。

第２スイッチ回路５０は、一部（許可入力用インバータ５５の接続位置）を除き、第１スイッチ回路４０と同じ構成である。即ち、第２スイッチ回路５０は、ハイサイドスイッチ５１と、ローサイドスイッチ５２と、自己診断用スイッチ５３と、ＡＮＤ回路５４と、２つのインバータ５５，５６と、ダイオードＤ２とを備えている。

第１スイッチ回路４０と異なる部分に絞って説明すると、第２スイッチ回路５０においては、マイコン２からの各充放電許可信号のうち第１セルアセンブリ１０に対応した♯１充放電許可信号は、インバータを介さずそのままＡＮＤ回路５４の反転入力端子に入力される。

第２スイッチ回路５０においては、許可入力用インバータ５５には、当該第２スイッチ回路５０に対応（第２セルアセンブリ２０に対応）した♯２充放電許可信号が入力され、この♯２充放電許可信号が許可入力用インバータ５５で論理反転されて、ＡＮＤ回路５４の反転入力端子へ入力される。

ＡＮＤ回路５４は、許可入力用インバータ５５を介して入力される♯２充放電許可信号の論理反転信号をさらに論理反転させると共に、♯２充放電許可信号以外の他の各充放電許可信号についてもそれぞれ論理反転させ、それら論理反転された各入力信号とＮＯＲ回路５からの出力信号との論理積を演算する。

第Ｎスイッチ回路６０も、一部（許可入力用インバータ６５の接続位置）を除き、第１スイッチ回路４０と同じ構成である。即ち、第Ｎスイッチ回路６０は、ハイサイドスイッチ６１と、ローサイドスイッチ６２と、自己診断用スイッチ６３と、ＡＮＤ回路６４と、２つのインバータ６５，６６と、ダイオードＤ３とを備えている。

第１スイッチ回路４０と異なる部分に絞って説明すると、第Ｎスイッチ回路６０においては、マイコン２からの各充放電許可信号のうち、第Ｎ充放電許可信号以外の他の各充放電許可信号は、インバータを介さずそのままＡＮＤ回路６４の反転入力端子に入力される。

第Ｎスイッチ回路６０においては、許可入力用インバータ６５には、当該第Ｎスイッチ回路６０に対応（第Ｎセルアセンブリ３０に対応）した♯Ｎ充放電許可信号が入力され、この♯Ｎ充放電許可信号が許可入力用インバータ６５で論理反転されて、ＡＮＤ回路６４の反転入力端子へ入力される。

ＡＮＤ回路６４は、許可入力用インバータ６５を介して入力される♯Ｎ充放電許可信号の論理反転信号をさらに論理反転させると共に、♯Ｎ充放電許可信号以外の他の各充放電許可信号についてもそれぞれ論理反転させ、それら論理反転された各入力信号とＮＯＲ回路５からの出力信号との論理積を演算する。

自己診断用電圧供給回路３は、抵抗Ｒ０と、ダイオードＤ０と、定電圧供給スイッチ４とを備えている。抵抗Ｒ０は、一端が正極接続端子９１に接続され、他端がダイオードＤ０のカソードに接続される。ダイオードＤ０のアノードは定電圧供給スイッチ４の一端に接続される。定電圧供給スイッチ４の他端には、図示しないレギュレータからの定電圧Ｖｃｃが印加される。

定電圧供給スイッチ４は、マイコン２からのセルフチェック信号によってオン・オフされる。即ち、マイコン２から定電圧供給スイッチ４へのセルフチェック信号がＬレベルの間は定電圧供給スイッチ４はオフされ、セルフチェック信号がＨレベルになると定電圧供給スイッチ４がオンされる。定電圧供給スイッチ４がオンされると、各スイッチ回路４０，５０，・・・，６０へ定電圧Ｖｃｃが供給される。

マイコン２は、各スイッチ回路４０，５０，・・・，６０への各充放電許可信号のうち何れか１つを選択的にＨレベルにすることにより、そのＨレベルにした充放電許可信号に対応したスイッチ回路のスイッチ部をオンさせて対応するセルアセンブリの正極を正極接続端子９１に接続する。つまり、マイコン２は、異なる複数のスイッチ回路のスイッチ部を同時にオンさせないようにし（複数のセルアセンブリが互いに直接並列接続されないようにし）、正極接続端子９１には何れか１つのセルアセンブリの電圧が印加・出力されるように、各スイッチ回路４０，５０，・・・，６０を制御する。

例えば、第１セルアセンブリ１０に対してそのセルブロック１１の充放電を許可すべく、マイコン２が♯１充放電許可信号をＨレベルにして他の充放電許可信号を全てＬレベルにしたとする。この場合、第１スイッチ回路４０においては、♯１充放電許可信号は許可入力用インバータ４５でＬレベルに論理反転されてＡＮＤ回路４４の反転入力端子へ入力され、ＡＮＤ回路４４内の入力側でさらに論理反転される。他の各充放電許可信号は、そのまま（Ｌレベルのまま）ＡＮＤ回路４４の反転入力端子へ入力されてＡＮＤ回路４４内の入力側で論理反転される。

また、ＡＮＤ回路４４にはＮＯＲ回路５からの出力信号も入力されるが、バッテリユニット１が正常ならばＮＯＲ回路５への各入力信号はいずれもＬレベルとなり、よってＮＯＲ回路５からの出力信号はＨレベルとなる。つまり、ＡＮＤ回路４４には、通常（異常がない限り）、ＮＯＲ回路５からはＨレベルの信号が入力される。

そのため、ＡＮＤ回路４４からの出力信号はＨレベルとなり、スイッチ部（ハイサイドスイッチ４１及びローサイドスイッチ４２）がオンし、自己診断用スイッチ４３はオフする。これにより、第１セルアセンブリ１０のセルブロック電圧が、スイッチ部を介して正極接続端子９１に印加され、これによりそのセルブロック電圧をバッテリユニット１の電圧（バッテリ電圧）として外部へ供給可能な状態となる。

一方、第１スイッチ回路４０以外の他の各スイッチ回路５０，・・・，６０については、いずれもスイッチ部がオフし、対応する各セルアセンブリ２０，・・・，３０はいずれも正極接続端子９１から遮断される。

例えば第２スイッチ回路５０においては、♯１充放電許可信号はＨレベルのままＡＮＤ回路５４の反転入力端子に入力されてＡＮＤ回路５４内の入力側でＬレベルに論理反転される。また、当該第２スイッチ回路５０に対応した♯２充放電許可信号はＬレベルであるため、そのＬレベルの♯２充放電許可信号が許可入力用インバータ５５でＨレベルに論理反転されてＡＮＤ回路５４の反転入力端子に入力され、ＡＮＤ回路５４内の入力側で再びＬレベルに論理反転される。そのため、ＡＮＤ回路５４の出力はＬレベルとなり、よってスイッチ部（ハイサイドスイッチ５１及びローサイドスイッチ５２）はオフする。

マイコン２は、放電時および充電時のいずれも、各スイッチ回路４０，５０，・・・，６０の各スイッチ部を、第１スイッチ回路４０から順次オンさせることで、各セルアセンブリ１０，２０，・・・，３０を１つずつ順次充放電許可（正極接続端子９１に接続）する。

例えば放電時においては、マイコン２は、まず♯１充放電許可信号をＨレベルにすることにより第１スイッチ回路４０のスイッチ部をオンさせて、第１セルアセンブリ１０からの放電を許可する。そして、放電を許可すべきセルアセンブリを切り替えるべき切替条件（例えばセルブロック電圧の低下により放電完了状態になること等）が成立したら、♯１充放電許可信号をＬレベルにすることにより第１セルアセンブリ１０からの放電を停止させる。そして、♯２充放電許可信号をＨレベルにすることにより、第２スイッチ回路５０のスイッチ部をオンさせて、第２セルアセンブリ２０からの放電を許可する。このようにして、マイコン２は、放電許可対象のセルアセンブリを順次切り替えていく。

また例えば、充電器１２０（図５参照）による充電時においては、マイコン２は、まず♯１充放電許可信号をＨレベルにすることにより第１スイッチ回路４０のスイッチ部をオンさせて、第１セルアセンブリ１０への充電を許可する。そして、充電を許可すべきセルアセンブリを切り替えるべき切替条件（例えばセルブロック電圧が満充電状態になることにより充電完了状態になること等）が成立したら、♯１充放電許可信号をＬレベルにすることにより第１セルアセンブリ１０への充電を停止させる。そして、♯２充放電許可信号をＨレベルにすることにより、第２スイッチ回路５０のスイッチ部をオンさせて、第２セルアセンブリ２０への充電を許可する。このようにして、マイコン２は、充電時においても、充電許可対象のセルアセンブリを順次切り替えていく。

また、マイコン２は、全ての充放電許可信号がＬレベルの場合における所定のタイミングで、各スイッチ回路４０，５０，・・・，６０の各スイッチ部が短絡故障していないか否かの自己診断を行う。

具体的には、マイコン２は、例えば充放電を許可するセルアセンブリを切り替えるタイミング（切り替えの過程で全ての充放電許可信号がＬレベルになったとき）に、自己診断用電圧供給回路３の定電圧供給スイッチ４へのセルフチェック信号をＨレベルにすることで、定電圧供給スイッチ４を一定時間オンさせる。そして、そのオン期間中に各スイッチ回路４０，５０，・・・，６０から自己診断エラー信号入力端子に入力される信号に基づいて、各スイッチ部の短絡故障の有無を判断（自己診断）する。

各スイッチ部がいずれも正常ならば、全ての充放電許可信号がＬレベルのときは、各ＡＮＤ回路４４，５４，・・・，６４の出力信号はいずれもＬレベルとなり、各スイッチ部はいずれもオフされる。そのため、各自己診断用スイッチ４３，５３，・・・，６３はいずれもオンされているものの、各スイッチ回路４０，５０，・・・，６０の各ダイオードＤ１，Ｄ２，・・・，Ｄ３からマイコンの自己診断エラー信号入力端子に入力される信号はいずれもＬレベルとなる。この場合、マイコン２は各スイッチ部がいずれも正常であるものと認識する。

一方、何れかのスイッチ部において短絡故障が発生すると、マイコン２の自己診断エラー信号入力端子には、Ｈレベルの信号（自己診断エラー信号）が入力される。即ち、例えば第１スイッチ回路４０のスイッチ部を構成する２つのスイッチ４１，４２のうち、ハイサイドスイッチ４１が短絡故障すると、自己診断用電圧供給回路３からの定電圧Ｖｃｃが、その短絡故障しているハイサイドスイッチ４１，自己診断用スイッチ４３、及びダイオードＤ１を介して、Ｈレベルの自己診断エラー信号としてマイコン２に入力される。

また例えば、第１スイッチ回路４０においてローサイドスイッチ４２が短絡故障すると、第１セルアセンブリ１０のセルブロック電圧が、その短絡故障しているローサイドスイッチ４２，自己診断用スイッチ４３、及びダイオードＤ１を介して、Ｈレベルの自己診断エラー信号としてマイコン２に入力される。

マイコン２は、自己診断エラー信号が入力されると、何れかのスイッチ部が短絡故障しているものと判断する。なお、各スイッチ回路４０，５０，・・・，６０からの自己診断エラー信号は、マイコン２だけでなく、ＮＯＲ回路５にも入力される。そのため、何れかのスイッチ回路からＨレベルの自己診断エラー信号が出力されると、ＮＯＲ回路５の出力信号がＬレベルになる。ＮＯＲ回路５からのＬレベルの出力信号は、エラー信号としてマイコン２のエラー信号入力端子に入力され、マイコン２はこのエラー信号によっても異常発生を検知できる。

ＮＯＲ回路５は、各スイッチ部が何れも正常で且つ各セルアセンブリ１０，２０，・・・，３０もいずれも正常の場合は、入力信号が全てＬレベルとなり、よって出力信号はＨレベルとなる。このＨレベルの出力信号は、マイコン２のエラー信号入力端子に入力されると共に各ＡＮＤ回路４４，５４，・・・，６４にも入力される。このＨレベルの出力信号により、マイコン２はバッテリユニット１が正常であることを認識する。

一方、何れかのセルアセンブリに異常が生じてそのセル監視回路からＨレベルのセルエラー信号がＮＯＲ回路５に入力されるか、もしくは何れかのスイッチ部に短絡故障が発生して自己診断時に対応するスイッチ回路からＨレベルの自己診断エラー信号がＮＯＲ回路５に入力されると、ＮＯＲ回路５の出力はＬレベルとなる。

このＬレベルの出力信号は、エラー信号としてマイコン２のエラー信号入力端子に入力され、これによりマイコン２は何れかのセルアセンブリの異常またはスイッチ部の短絡故障が発生したことを認識する。

さらに、ＮＯＲ回路５からＬレベルのエラー信号が出力されると、そのエラー信号は各スイッチ回路４０，５０，・・・，６０の各ＡＮＤ回路４４，５４，・・・，６４にも入力される。そのため、各ＡＮＤ回路４４，５４，・・・，６４の出力信号は強制的にＬレベルにされ、これにより各スイッチ部は何れも強制的にオフされる。

ところで、マイコン２は、既述の通り、複数のセルアセンブリが同時に並列接続されないよう、何れか１つのスイッチ回路へ充放電許可信号を出力することによりそのスイッチ回路のスイッチ部をオンさせてそのスイッチ回路に対応したセルアセンブリのみに対して充放電を許可する。

しかし、マイコン２の異常などの何らかの要因で、マイコン２から複数の充放電許可信号がＨレベルになるおそれがある。これに対し、本実施形態のバッテリユニット１は、仮に何らかの異常でマイコン２から複数の充放電許可信号がＨレベルになっても複数のスイッチ部が同時にオンしないようにするための、インターロック機能が備えられている。具体的には、本実施形態では、複数の充放電許可信号がＨレベルになった場合は、全てのセルアセンブリからの充放電が禁止される。このインターロック機能は、各スイッチ回路４０，５０，・・・，６０などからなるハードウェアインターロック回路Ａにより実現される。

即ち、例えば第１セルアセンブリ１０の充放電を許可すべく、マイコン２が♯１充放電許可信号をＨレベルにしたとする。このとき、第１スイッチ４０のＡＮＤ回路４４のみ出力がＨレベルとなって他の各スイッチ５０，・・・，６０の各ＡＮＤ回路５４，・・・，６４の出力はいずれもＬレベルとなる。そのため、第１スイッチのスイッチ部（ハイサイドスイッチ４１及びローサイドスイッチ４２）のみオンして、第１セルアセンブリ１０のみ充放電が可能となる。

この状態から、例えばマイコン２に異常が生じて、♯１充放電許可信号だけでなく♯２充放電許可信号までもがＨレベルになったとする。このとき、第１スイッチ回路４０のＡＮＤ回路４４にＨレベルの♯２充放電許可信号が入力されることから、そのＨレベルの♯２充放電許可信号によって、♯１充放電許可信号の状態にかかわらずＡＮＤ回路４４の出力信号は強制的にＬレベルになる。そのため、第１スイッチ回路４０内のハイサイドスイッチ４１及びローサイドスイッチ４２はいずれも強制的にオフされる。

第１スイッチ回路４０以外の他の各スイッチ回路５０，・・・，６０の各ＡＮＤ回路５４，・・・，６４は、すでに♯１充放電信号がＨレベルになっていることでいずれも出力信号がＬレベルとなっている。そのため、さらに♯２充放電許可信号がＨレベルになっても出力信号はＬレベルのままであり、よって他の各スイッチ回路５０，・・・，６０の各スイッチ部もいずれもオフされたままである。

このように、本実施形態のバッテリユニット１は、インターロック機能を備えていることにより、仮にマイコン２から充放電許可信号が誤出力された場合（即ちマイコン２が誤って２つ以上のセルブロックの充放電を同時に許可した場合）、全てのスイッチ部がオフされて、全てのセルブロックの充放電が禁止される。

マイコン２は、上述した放電許可対象のセルアセンブリの順次切り替えや自己診断機能のほか、各セル監視回路１２，２２，・・・，３２から各セルアセンブリ１０，２０，・・・，３０の状態（セルブロック電圧や各セルの電圧等）を取得してそれら状態を監視する機能や、ＮＯＲ回路５からエラー信号が入力されたり何れかのスイッチ回路から自己診断エラー信号が入力された場合に所定の保護動作を行う機能、工具本体１００との間で種々のデータ通信を行う機能、充電器１２０が装着されている場合に充電器１２０のマイコン１３１（図５参照）との間で第２通信端子９４を介して各種データ通信を行う機能なども備えている。上記保護動作としては、充放電許可信号を全てＬレベルにすることや、第１通信端子９３及び第２通信端子９４から異常信号を出力する機能などがある。マイコン２が備える上記各機能を含む各種機能は、主に、ＣＰＵ３ａがメモリ３ｂに記憶されている各種プログラムを実行することにより実現される。

なお、マイコン２の機能は、マイクロコンピュータにより実現することは必須ではなく、各種ロジック回路等からなるＩＣにて実現するなど、種々の形態で実現できる。工具本体１００のマイコン１１１や後述する充電器１２０のマイコン１３１も同様である。

（３）セルブロック切替処理の説明
バッテリユニット１のマイコン２が実行する各種処理のうち、自己診断機能を含む、放電許可対象のセルアセンブリの切り替えを制御するセルブロック切替処理について、図３を用いて説明する。なお、このセルブロック切替処理には、自己診断機能のための処理（セルフチェック処理）も含まれている。

バッテリユニット１のマイコン２において、ＣＰＵ３ａは、動作を開始すると、メモリ３ｂから図３のセルブロック切替処理のプログラムを読み込んで、定期的に繰り返し実行する。ＣＰＵ３ａは、図３のセルブロック切替処理を開始すると、Ｓ１１０で、セルブロック指定変数ｎを１に設定する。Ｓ１２０では、セルフチェック処理を実行する。セルフチェック処理の詳細は、図４に示す通りである。

即ち、Ｓ１２１で、全ての充放電許可信号をオフに（つまりＬレベルに）する。Ｓ１２２では、自己診断用電圧供給回路３の定電圧供給スイッチ４へセルフチェック信号を出力し、これにより定電圧供給スイッチ４をオンさせる。Ｓ１２３では、何らかのエラー入力があるか否か判断する。具体的には、ＮＯＲ回路５からのエラー信号（Ｌレベル信号）及び各スイッチ回路４０，５０，・・・，６０からの自己診断エラー信号（Ｈレベル信号）のうち少なくとも一方が入力されているか否か判断する。

エラー入力がない場合は、Ｓ１２４で、セルフチェック信号の出力を停止する。Ｓ１２５では、正常判定（セルフチェック（自己診断）結果は正常である旨の判定）を行って、次のＳ１３０に進む。Ｓ１２３でエラー入力がある場合は、Ｓ１２６で、セルフチェック信号の出力を停止し、Ｓ１２７で異常判定（セルフチェック（自己診断）結果は異常である旨の判定）を行って、次のＳ１３０に進む。

図３に戻り、Ｓ１３０では、Ｓ１２０のセルフチェック処理におけるセルフチェック結果が正常であったか否か判断する。セルフチェック結果が異常であった場合は、Ｓ２００で、全てのセルブロックの充放電を禁止して、このセルブロック切替処理を終了する。つまり、Ｓ２００では、全ての充放電許可信号をオフ（Ｌレベル）とする。

Ｓ１３０で、セルフチェック結果が正常であった場合は、Ｓ１４０で、何らかのエラー入力があるか否か判断する。このＳ１４０の判断処理は、図４のＳ１２３と同じである。何らかのエラー入力があった場合はＳ２００に進むが、エラー入力がない場合はＳ１５０に進む。

Ｓ１５０では、♯ｎ充放電許可信号をオン（Ｈレベル）にする。例えばｎ＝１の場合は、第１セルアセンブリ１０に対応した♯１充放電許可信号がオンされ、これにより第１セルアセンブリ１０のセルブロックの充放電が可能となる。

Ｓ１６０では、充放電を許可すべきセルブロックの切替条件が成立しているか否かを判断する。即ち、充電時においては第ｎセルアセンブリの電圧が充電完了状態になっているか否か、充電時以外においては第ｎセルアセンブリの電圧が放電完了状態になっているか否かを判断する。

セルブロックの切替条件が成立していない場合は、Ｓ１４０に戻る。セルブロックの切替条件が成立している場合は、Ｓ１７０で、♯ｎ充放電許可信号をオフ（Ｌレベル）にすることで、第ｎセルアセンブリのセルブロックの充放電を禁止する。この時点で、一旦、全てのセルアセンブリのセルブロックが充放電禁止されることになる。

Ｓ１８０では、セルブロック指定変数ｎがセルアセンブリの総数Ｎに一致しているか否か判断する。セルブロック指定変数ｎがセルアセンブリの総数Ｎに一致していない場合は、Ｓ１９０で、セルブロック指定変数ｎを１つインクリメントして、Ｓ１２０に戻る。Ｓ１８０で、セルブロック指定変数ｎがセルアセンブリの総数Ｎに一致している場合は、このセルブロック切替処理を終了する。

（４）第１実施形態の効果等
以上説明したように、本実施形態のバッテリユニット１では、何れか１つのスイッチ回路のスイッチ部（ハイサイドスイッチ及びローサイドスイッチ）のみがマイコン２からの充放電許可信号によって選択的にオンされ、これにより、そのスイッチ部がオンされた何れか１つのセルアセンブリのみが充放電可能となる。

そのような構成を基本としつつ、さらに、ハードウェアインターロック機能を備えており、仮にマイコン２の異常等によって複数のスイッチ回路への充放電許可信号が同時にオンされた場合は、何れの充放電許可信号も無効として全てのセルブロックが充放電禁止される。つまり、ハードウェアインターロック機能により、複数のスイッチ部が互いに同時にオンできない構成（換言すれば、複数のセルアセンブリが並列接続されない構成）となっている。そのため、マイコン２の異常等に起因した充放電許可信号の異常（複数同時オン）に対するバッテリユニット１の信頼性の向上が図られている。

したがって、本実施形態のバッテリユニット１によれば、従来のように充放電経路にダイオードを接続することによってセルアセンブリ相互間の電流の回り込みを抑制する方法に比べて各セルアセンブリからの電力の損失を抑えることができる。そして、各セルアセンブリからの電力の損失を抑えつつ、セルアセンブリ相互間の電流の回り込み（延いてはその回り込み電流による意図しない充電）を抑制することができる。

また、ダイオードよりも電圧降下（オン抵抗）の小さいスイッチ部（ハイサイドスイッチ及びローサイドスイッチ）を用いてセルアセンブリ相互間の電流の回り込みを抑制しているため、ダイオードを用いた従来の回路構成に比べて、発熱の低下、負荷への供給電力低下の抑制、及びユニット全体の小型化なども可能となる。

また、各スイッチ回路４０，５０，・・・，６０のスイッチ部は、いずれも、直列接続された２つのスイッチ（ハイサイドスイッチ及びローサイドスイッチ）により構成している。そのため、仮に２つのスイッチのうち何れか一方が短絡故障しても、他方が正常である限り、他のセルアセンブリからの電流の回り込みを抑制することが可能となる。つまり、セルアセンブリ相互間の電流の回り込み（意図しない充電）をより効果的に抑制することができる。

特に、本実施形態では、ハイサイドスイッチ及びローサイドスイッチとして、半導体スイッチ（ＭＯＳＦＥＴ）を用いている。ＭＯＳＦＥＴは、ソース−ドレイン間に寄生ダイオードがある。そのため、仮にスイッチ部を１つのＭＯＳＦＥＴだけで構成すると、オフされていても、寄生ダイオードを介して電流の回り込みが発生する可能性がある。これに対し、本実施形態では、２つのＭＯＳＦＥＴがドレインコモンで直列接続され、双方の寄生ダイオードが互いに逆方向で直列接続された状態となる。そのため、２つのＭＯＳＦＥＴがオフされている間、スイッチ部においては双方向の電流が遮断される。つまり、ＭＯＳＦＥＴを２つ直列接続してスイッチ部を構成することで、寄生ダイオードの影響を抑制することができる。

また、各スイッチ回路４０，５０，・・・，６０にそれぞれ自己診断用スイッチ４３，５３，・・・，６３を設けることで、その出力端の電気的状態に基づいて、スイッチ部の短絡故障（即ちハイサイドスイッチ及びローサイドスイッチの少なくとも一方の短絡故障）を検知することができる。

具体的には、ローサイドスイッチの短絡故障については、そのローサイドスイッチに接続されているセルブロックの電圧が自己診断スイッチからダイオードを介してマイコン２へＨレベルの自己診断エラー信号として出力されることで検出可能である。一方、ハイサイドスイッチの短絡故障については、自己診断用電圧供給回路３から定電圧Ｖｃｃを印加することにより検出可能である。

また、各セルアセンブリ１０，２０，・・・，３０は、それぞれセル監視回路１２，２２，・・・，３２を備えている。そして、何れかのセル監視回路で異常が検知されると、ＮＯＲ回路５からＬレベルのエラー信号が、マイコン２に入力されると共に各スイッチ回路内の各ＡＮＤ回路にも入力される。これにより、各ＡＮＤ回路の出力信号が強制的にＬレベルになり、各スイッチ部がいずれも強制的にオフされる。

そのため、セルアセンブリ自体に異常が発生した場合も、各スイッチ部が強制的にオフされて、セルアセンブリ相互間の並列接続が阻止されると共に各セルアセンブリと正極接続端子９１とが遮断される。そのため、仮にあるセルアセンブリに異常が生じても、その異常が他のセルアセンブリやバッテリユニット１の外部に影響を与えることを抑制でき、バッテリユニット１の信頼性をより高めることができる。

なお、あるセルアセンブリに異常が生じた場合に全てのスイッチ部を強制的にオフさせる構成は必須ではなく、少なくともその異常が生じたセルアセンブリに対応したスイッチ部を強制的にオフさせるようにしてもよい。

［第２実施形態］
次に、第２実施形態の充電システムについて、図５を用いて説明する。本実施形態の充電システムは、図５に示すように、バッテリユニット７０と、充電器１２０とを備えている。バッテリユニット７０は、充電器１２０に着脱可能であり、バッテリユニット７０を充電器１２０に装着すると、両者は物理的且つ電気的に接続される。図５は両者が接続された状態を示している。

バッテリユニット７０は、第１実施形態のバッテリユニット１と比較して、セルアセンブリの数やハードウェアインターロック回路Ｂの構成の一部が異なっており、それ以外は基本的に第１実施形態のバッテリユニット１と同じ構成である。

本実施形態のバッテリユニット７０は、３つのセルアセンブリ１０，２０，３０を備えている。各セルアセンブリ１０，２０，・・・，３０は、ハードウェアインターロック回路Ｂを介して並列接続されている。ハードウェアインターロック回路Ｂは、第１実施形態のハードウェアインターロック回路Ａと同様、複数（本例では３つ）のセルアセンブリが同時に直接並列接続された状態になることを抑止するための回路である。

なお、本実施形態のバッテリユニット７０は、第１実施形態の工具本体１００に装着して工具本体１００へ電力を供給可能である。また、本実施形態の充電器１２０は、第１実施形態のバッテリユニット１を装着してそのバッテリユニット１を充電することも可能である。

充電器１２０は、図５に示すように、マイコン１３１と、充電用電源回路１３２と、正極接続端子１２１と、負極接続端子１２２と、通信端子１２４とを備えている。充電用電源回路１３２は、内部に整流回路やスイッチング電源回路を備え、商用電源等の交流（ＡＣ）電源から供給される交流電圧を整流・変圧して、バッテリユニット１の充電用の直流電圧を生成する。

マイコン１３１は、バッテリユニット１内のマイコン６と同様、ＣＰＵやメモリ等を備えている。マイコン１３１は、通信端子１２４を介してバッテリユニット１のマイコン６とデータ通信可能である。マイコン１３１は、充電器１２０にバッテリユニット１が装着されると、充電用電源回路１３２を制御して充電用の直流電圧をバッテリユニット１へ供給させることによりバッテリユニット１の充電を行う。マイコン１３１は、充電開始後、バッテリユニット１のマイコン６から通信端子１２４を介して充電完了信号を受信すると、充電を停止する。また、マイコン１３１は、充電中、バッテリユニット１のマイコン６から通信端子１２４を介して異常信号を受信した場合は、充電を強制停止させる。

バッテリユニット７０は、より具体的には、図６に示すように構成されている。図２に示すように、本実施形態のバッテリユニット７０も、セルアセンブリ毎にそれぞれスイッチ回路が設けられている。即ち、第１セルアセンブリ１０は第１スイッチ回路７１を介して正極接続端子９１に接続され、第２セルアセンブリ２０は第２スイッチ回路７２を介して正極接続端子９１に接続され、第３セルアセンブリ３０は第３スイッチ回路７３を介して正極接続端子９１に接続されている。

各スイッチ回路７１，７２，７３の構成は、ＡＮＤ回路の構成が一部異なることを除けば、第１実施形態の各スイッチ回路４０，５０，・・・，６０と同じである。本実施形態では、セルアセンブリの数が３つであることから、各ＡＮＤ回路７６，７７，７８は、これら３つのセルアセンブリ１０，２０，３０に対応した３つの充放電許可信号が入力されるよう構成されている。ただし、各ＡＮＤ回路７６，７７，７８いずれも、３つの充放電許可信号のうち自身に対応した充放電許可信号は、第１実施形態と同様、許可入力用インバータで論理反転されて入力される。

ＮＯＲ回路７についても、本実施形態では、セルアセンブリの数が３つであることから、３つのセルアセンブリ１０，２０，３０の各セル監視回路１２，２２，３２からセルエラー信号が入力されるよう構成されている。

そして、本実施形態のバッテリユニット７０における、第１実施形態のバッテリユニット１との最も大きな相違点は、Ｄ型フリップフロップ８１及び２つのＯＲ回路８２，８３を備えている点である。即ち、マイコン６からの３つの充放電許可信号が、各スイッチ回路７１，７２，７３へ直接入力されるのではなく、Ｄ型フリップフロップ８１を介して入力される。

つまり、本実施形態では、３つのスイッチ回路７１，７２，７３、Ｄ型フリップフロップ８１、及び２つのＯＲ回路８２，８３などにより、ハードウェアインターロック回路Ｂが構成される。第１実施形態においては、複数の充放電許可信号がオン（Ｈレベル）になると全てのセルブロックの充放電が禁止される構成であった。これに対し、本実施形態のハードウェアインターロック回路Ｂは、Ｄ型フリップフロップ８１を備えていることにより、何れか１つのセルブロックが充放電許可されているときにマイコン６の異常等によって他のセルブロックに対する充放電許可信号が誤ってオンされた場合は、その誤ってオンされた充放電許可信号を無効として、もともと正常にオンされていた充放電許可信号はそのまま有効として充放電許可を継続させる。

即ち、Ｄ型フリップフロップ８１は、３つの入力端子Ｄ１，Ｄ２，Ｄ３と、３つの出力端子Ｑ１，Ｑ２，Ｑ３と、クロック端子ＣＫと、クリア端子ＣＬＲとを備えている。３つの入力端子Ｄ１，Ｄ２，Ｄ３にはそれぞれ３つの充放電許可信号が入力される。

♯１充放電許可信号が入力される入力端子Ｄ１に対する出力端子Ｑ１は、対応する第１スイッチ回路７１の許可入力用インバータ４５に接続されると共に、他の各スイッチ回路７２，７３の各ＡＮＤ回路７７，７８にも接続されている。♯２充放電許可信号が入力される入力端子Ｄ２に対する出力端子Ｑ２は、対応する第２スイッチ回路７２の許可入力用インバータ５５に接続されると共に、他の各スイッチ回路７１，７３の各ＡＮＤ回路７６，７８にも接続されている。♯３充放電許可信号が入力される入力端子Ｄ３に対する出力端子Ｑ３は、対応する第３スイッチ回路７３の許可入力用インバータ６５に接続されると共に、他の各スイッチ回路７１，７２の各ＡＮＤ回路７６，７７にも接続されている。

２つのＯＲ回路８２，８３のうち、クリア用ＯＲ回路８２には、３つの充放電許可信号が入力される。そして、その３つの充放電許可信号の論理和が、クリア信号として、クリア用ＯＲ回路８２からＤ型フリップフロップ８１のクリア端子ＣＬＲに入力される。

２つのＯＲ回路８２，８３のうち、クロック用ＯＲ回路８３には、３つの充放電許可信号が入力される。そして、その３つの充放電許可信号の論理和が、クロック信号として、クロック用ＯＲ回路８３からＤ型フリップフロップ８１のクロック端子ＣＫに入力される。

Ｄ型フリップフロップ８１は、クリア信号がＬレベルのときは、各出力端子Ｑ１，Ｑ２，Ｑ３の出力は全てクリアされてＬレベルとなる。また、クロック信号の立ち上がりエッジで、そのときの各入力端子Ｄ１，Ｄ２，Ｄ３への入力信号が、それぞれ対応する出力端子Ｑ１，Ｑ２，Ｑ３から出力される。

そのため、例えば、全ての充放電許可信号がオフ（Ｌレベル）の状態から、第１充放電許可信号がオン（Ｈレベル）となると、Ｄ型フリップフロップ８１の入力端子Ｄ１にそのＨレベルの第１充放電許可信号が入力される。また、その第１充放電許可信号により、２つのＯＲ回路８２，８３は何れもＬレベルからＨレベルに転じる。即ち、クロック信号が立ち上がる。そのため、３つの出力信号のうち第１充放電許可信号に対応した出力信号Ｑ１がＨレベルとなる。これにより、第１スイッチ回路７１のスイッチ部（ハイサイドスイッチ４１及びローサイドスイッチ４２）がオンし、第１セルアセンブリ１０のセルブロック１１の正極が正極接続端子９１に接続されて、充放電が可能となる。

この状態で、仮に、マイコン６の異常等によって、第２充放電許可信号もオン（Ｈレベル）になったとする。第１充放電許可信号がすでにＨレベルになっている状態で、第２充放電許可信号がＨレベルになっても、クロック信号はＨレベルのままで変化しない。つまり、クロック信号の立ち上がりエッジは生じない。そのため、第２充放電許可信号がＨレベルになったことは出力端子側に伝達されず、無効となる。そして、既にＨレベルとなっている第１充放電許可信号については、引き続き有効に機能し、よって第１セルアセンブリ１０の充放電許可状態は継続される。

以上説明したように、本実施形態のバッテリユニット７０は、マイコン６からの各充放電許可信号がＤ型フリップフロップ８１を介して各スイッチ回路７１，７２，７３へ出力される構成となっている。そのため、ある１つのスイッチ回路のスイッチ部がオンされているときに他のスイッチ回路への充放電許可信号までがＨレベルになったとしても、その充放電許可信号の伝達は阻止される。つまり、既にオンされているスイッチ部のオンのみが継続（許可）され、他のスイッチ部に対する充放電許可信号は無効化される。

そのため、すでにオンされている１つのスイッチ回路を介したバッテリ電力の供給は継続して可能としつつ、複数のセルアセンブリ相互間の電流の回り込みを抑制することができる。

また、そのような機能を、Ｄ型フリップフロップ８１及び２つのＯＲ回路８２，８３を用いた簡素な構成で実現している。そのため、上記機能を備えながらも、バッテリユニット７０の内部回路を小型化でき、延いてはバッテリユニット７０全体の小型化・低コスト化が可能となる。

［他の実施形態］
（１）上記実施形態では、スイッチ部を２つのスイッチ（ハイサイドスイッチ及びローサイドスイッチ）により構成したが、１つのスイッチ或いは３つ以上のスイッチでスイッチ部を構成してもよい。ただし、スイッチとしてＭＯＳＦＥＴのように寄生ダイオードが生じる素子を用いる場合は、複数のスイッチを直列接続するなど、寄生ダイオードを介した電流の回り込みが発生しないように構成するのが望ましい。

（２）スイッチ部を構成するハイサイドスイッチ及びローサイドスイッチや、自己診断用スイッチは、ＭＯＳＦＥＴ以外の他の半導体スイッチであってもよいし、半導体スイッチ以外の他のスイッチ（例えばリレー）であってもよい。

（３）上記実施形態では、ハードウェアインターロック回路を、複数のスイッチ回路を用いて構成したが、そのような構成はあくまでも一例であり、ハードウェアインターロック回路の具体的構成は種々考えられる。

また、各スイッチ回路の具体的構成についても、図２や図６に示した回路構成はあくまでも一例であり、他の回路構成にてスイッチ回路を実現してもよい。
（４）第２実施形態においては、Ｄ型フリップフロップ８１を用いることで、１つのセルブロックに対する充放電許可を継続しつつ他のセルブロックの充放電を禁止できるようにしたが、同じ機能を、Ｄ型フリップフロップ８１を用いずに他の各種ロジック回路等を用いて実現してもよい。

（５）上記実施形態では、何れかのセルアセンブリのセル監視回路にてセルエラー信号が出力されると、全てのＡＮＤ回路の出力がＬレベルにされて全てのセルブロックの充放電が禁止される構成であったが、必ずしも全てのセルブロックの充放電を禁止させなくてもよい。例えば、何れか１つのセルアセンブリのセル監視回路でエラーが検出された場合は、そのセルアセンブリのセルブロックのみ充放電禁止させるようにしてもよい。

（６）各セルアセンブリは、それぞれ、バッテリユニットに対して個別に着脱可能な構成であってもよい。
（７）セルブロックを構成するセルの数や接続形態は、上記実施形態とは異なるものであってもよい。即ち、セルブロックは、上記実施形態のように複数のセルが直列接続された構成の他、複数のセルが並列接続された構成であってもよいし、複数のセルが直並列接続された構成であってもよい。

（８）バッテリユニットに表示素子を適宜配置して、各セル監視回路でエラーが検出されたり、各スイッチ回路の各スイッチ部の何れかが短絡故障したりした場合に、バッテリユニット内で異常が発生していることを表示素子を用いて報知するようにしてもよい。

またその場合、どのセルアセンブリに異常が生じているのか、どのスイッチ部が短絡故障しているのかなど、異常が発生している部位を使用者がわかるように報知するようにしてもよい。具体的には、例えば、バッテリユニットに７セグメントＬＥＤを配置して異常が発生しているセルアセンブリに対応した数字を表示させたり、表示素子を複数配置して、異常が発生しているセルアセンブリに対応した数の表示素子を用いて報知させたりする方法が考えられる。

このように異常の発生やその発生部位を報知可能な構成とすることにより、バッテリユニットに異常が発生した場合に、バッテリユニットの使用者や修理作業者等が、異常の発生部位を容易に認知でき、迅速なメインテナンスをすることができる。

１，７０…バッテリユニット、２，６，１１１，１３１…マイコン、３…自己診断用電圧供給回路、３ａ，６ａ…ＣＰＵ、３ｂ，６ｂ…メモリ、４…定電圧供給スイッチ、５，７…ＮＯＲ回路、１０、２０，３０…セルアセンブリ、１１，２１，３１…セルブロック、１２，２２，３２…セル監視回路、１６，２６，３６…二次電池セル、４０，５０，６０，７１，７２，７３…スイッチ回路、４１，５１，６１…ハイサイドスイッチ、４２，５２，６２…ローサイドスイッチ、４３，５３，６３…自己診断用スイッチ、４４，５４，６４…ＡＮＤ回路、４５，５５，６５…許可入力用インバータ、４６，６６，７６…自己診断用インバータ、８１…Ｄ型フリップフロップ、８２…クリア用ＯＲ回路、８３…クロック用ＯＲ回路、９１，１０１，１２１…正極接続端子、９２，１０２，１２２…負極接続端子、９３…第１通信端子、９４…第２通信端子、１００…工具本体、１０３，１２４…通信端子、１１２…モータ、１１３…駆動回路、１１４…トリガスイッチ、１２０…充電器、１３２…充電用電源回路、Ａ，Ｂ…ハードウェアインターロック回路、Ｄ０，Ｄ１，Ｄ２，Ｄ３…ダイオード、Ｒ０…抵抗。

Claims (8)

1. 複数のバッテリセルが直列、並列又は直並列された組電池を有するセルアセンブリを複数備え、
   前記各セルアセンブリの正極が接続される正極接続端子と、
   前記各セルアセンブリの負極が接続される負極接続端子と、
   前記セルアセンブリ毎に備えられ、前記セルアセンブリの正極と前記正極接続端子との間の通電経路を導通・遮断するためのスイッチ部であって、直列接続された第１のスイッチ及び第２のスイッチを有し、前記第２のスイッチの一端は対応する前記セルアセンブリの正極に接続されて他端は前記第１のスイッチの一端に接続され、前記第１のスイッチの他端は前記正極接続端子に接続されるように構成されたスイッチ部と、
   前記スイッチ部毎に個別に設けられるスイッチであって、一端が前記第１のスイッチと前記第２のスイッチとの接続部に接続された第３のスイッチと、
   前記各スイッチ部をオンして前記通電経路を導通させるためのオン指令信号を前記スイッチ部毎に個別に出力可能であって、何れか１つの前記スイッチ部に対して選択的に前記オン指令信号を出力するよう構成された制御部と、
   前記第３のスイッチ毎に設けられ、対応する前記スイッチ部に前記オン指令信号が出力された場合は前記第３のスイッチをオフさせ、対応する前記スイッチ部に前記オン指令信号が出力されていない間は前記第３のスイッチをオンさせる切替制御部と、
   前記制御部から複数の前記スイッチ部に対して前記オン指令信号が出力された場合に、その複数の前記スイッチ部のうち何れか１つに対する前記オン指令信号のみを有効とするか若しくは全ての前記スイッチ部への前記オン指令信号を無効とすることにより、その複数の前記スイッチ部が同時にオンすることを阻止する同時オン阻止部と、
   各前記第３のスイッチの他端の電圧のうち何れか１つでもハイレベル状態になった場合に全ての前記スイッチ部を強制的にオフさせる全強制オフ部と、
   を備えることを特徴とするバッテリユニット。
2. 請求項１に記載のバッテリユニットであって、
   前記全強制オフ部とは別に設けられ、前記各第３のスイッチの他端の電気的状態に基づいて前記各スイッチ部の異常の有無を判断する異常判断部と、
   を備えることを特徴とするバッテリユニット。
3. 請求項２に記載のバッテリユニットであって、
   前記異常判断部は、前記制御部から前記オン指令信号が出力されていないときの前記各第３のスイッチの他端の電気的状態に基づいて、前記第２のスイッチの短絡故障の有無を判断する
   ことを特徴とするバッテリユニット。
4. 請求項２又は請求項３に記載のバッテリユニットであって、
   所定電圧値の定電圧を前記各第１のスイッチの他端に印加可能な定電圧生成部と、
   前記制御部から前記オン指令信号が出力されていない間における所定の判断タイミングで前記定電圧生成部から前記各第１のスイッチの他端に前記定電圧を印加させる定電圧印加部と、
   を備え、
   前記異常判断部は、前記定電圧印加部により前記定電圧が印加されているときの前記各第３のスイッチの他端の電気的状態に基づいて、前記第１のスイッチの短絡故障の有無を判断する
   ことを特徴とするバッテリユニット。
5. 請求項１〜請求項４の何れか１項に記載のバッテリユニットであって、
   前記同時オン阻止部は、前記制御部から複数の前記スイッチ部に対して前記オン指令信号が出力された場合、全ての前記スイッチ部を強制的にオフさせる
   ことを特徴とするバッテリユニット。
6. 請求項１〜請求項４の何れか１項に記載のバッテリユニットであって、
   前記同時オン阻止部は、前記制御部から何れか１つの前記スイッチ部に対して前記オン指令信号が出力されている間に、前記制御部から他の前記スイッチ部に対しても前記オン指令信号が出力された場合は、先に前記オン指令信号が出力されている１つの前記スイッチ部への前記オン指令信号の伝達はそのまま許可し、前記他のスイッチ部に対する前記オン指令信号の伝達は阻止する
   ことを特徴とするバッテリユニット。
7. 請求項６に記載のバッテリユニットであって、
   前記制御部と前記各スイッチ部との間にＤ型フリップフロップが備えられ、
   前記Ｄ型フリップフロップは、前記制御部から出力される前記スイッチ部毎の前記オン指令信号がそれぞれ入力信号として入力され、前記各入力信号に対する各出力信号がそれぞれ対応する前記スイッチ部へ出力され、前記制御部から前記各スイッチ部への前記各オン指令信号の論理和がクロック信号及びクリア信号として入力されるよう構成されている
   ことを特徴とするバッテリユニット。
8. 請求項１〜請求項７の何れか１項に記載のバッテリユニットであって、
   前記各セルアセンブリはそれぞれ、対応する前記組電池の状態を監視してその組電池の異常を検知するとその旨を示すエラー信号を出力するよう構成された監視部を有し、
   更に、
   何れかの前記セルアセンブリの前記監視部から前記エラー信号が出力された場合に、少なくともそのセルアセンブリに対応した前記スイッチ部を、前記オン指令信号の有無にかかわらず強制的にオフさせる強制オフ部を備える
   ことを特徴とするバッテリユニット。