JP6087668B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP6087668B2 JP6087668B2 JP2013044499A JP2013044499A JP6087668B2 JP 6087668 B2 JP6087668 B2 JP 6087668B2 JP 2013044499 A JP2013044499 A JP 2013044499A JP 2013044499 A JP2013044499 A JP 2013044499A JP 6087668 B2 JP6087668 B2 JP 6087668B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- oxide
- insulating film
- transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体層、半導体装置、表示装置、液晶表示装置、発光装置、それらの駆動方法、またはそれらを生産する方法に関する。特に、本発明は、例えば、トランジスタを有する半導体装置、表示装置、発光装置、またはそれらの駆動方法に関する。または、本発明は、例えば、当該半導体装置、当該表示装置、または当該発光装置を有する電子機器に関する。 The present invention relates to an object, a method, or a manufacturing method. Or this invention relates to a process, a machine, a manufacture, or a composition (composition of matter). In particular, the present invention relates to, for example, a semiconductor layer, a semiconductor device, a display device, a liquid crystal display device, a light emitting device, a driving method thereof, or a method for producing them. In particular, the present invention relates to a semiconductor device having a transistor, a display device, a light-emitting device, or a driving method thereof. Alternatively, the present invention relates to an electronic device including the semiconductor device, the display device, or the light-emitting device, for example.
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、表示装置、記憶装置、半導体回路および電子機器などは、半導体装置に含まれる場合や半導体装置を有する場合がある。 Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a display device, a memory device, a semiconductor circuit, an electronic device, and the like are included in the semiconductor device. In some cases, a semiconductor device may be included.
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。 A technique for forming a transistor using a semiconductor film formed over a substrate having an insulating surface has attracted attention. The transistor is widely applied to semiconductor devices such as integrated circuits and display devices. A silicon film is known as a semiconductor film applicable to a transistor.
トランジスタの半導体膜に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。 As a silicon film used for a semiconductor film of a transistor, an amorphous silicon film and a polycrystalline silicon film are selectively used depending on applications. For example, when applied to a transistor included in a large display device, it is preferable to use an amorphous silicon film in which a technique for forming a film over a large-area substrate is established. On the other hand, when applied to a transistor included in a high-function display device in which a driver circuit is integrally formed, it is preferable to use a polycrystalline silicon film capable of manufacturing a transistor having high field effect mobility. A method of forming a polycrystalline silicon film by performing a high-temperature heat treatment or laser light treatment on an amorphous silicon film is known.
近年は、酸化物半導体膜が注目されている。例えば、インジウム、ガリウムおよび亜鉛を有する非晶質酸化物半導体膜を用いたトランジスタが開示されている（特許文献１参照。）。 In recent years, an oxide semiconductor film has attracted attention. For example, a transistor using an amorphous oxide semiconductor film containing indium, gallium, and zinc is disclosed (see Patent Document 1).
酸化物半導体膜は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタのチャネル形成領域に用いることができる。また、酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。 An oxide semiconductor film can be formed by a sputtering method or the like, and thus can be used for a channel formation region of a transistor included in a large display device. In addition, since a transistor including an oxide semiconductor film has high field effect mobility, a high-functional display device in which a driver circuit is formed can be realized. Further, since it is possible to improve and use a part of the production facility of a transistor using an amorphous silicon film, there is an advantage that capital investment can be suppressed.
ところで、酸化物半導体膜を用いたトランジスタは、オフ状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジスタの低いリーク特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）。 Incidentally, it is known that a transistor including an oxide semiconductor film has extremely small leakage current in an off state. For example, a low power consumption CPU using a low leakage characteristic of a transistor including an oxide semiconductor film is disclosed (see Patent Document 2).
酸化物半導体膜を用いたトランジスタに安定した電気特性を与える方法として、酸化物半導体膜への酸素ドーピング技術が開示されている（特許文献３参照。）。特許文献３に開示された技術を用いることで、酸化物半導体膜中の不純物濃度および酸素欠損を低減することができる。その結果、酸化物半導体膜を用いたトランジスタの電気特性のばらつきを低減し、信頼性を向上させることができる。
As a method for giving stable electrical characteristics to a transistor including an oxide semiconductor film, an oxygen doping technique for the oxide semiconductor film is disclosed (see Patent Document 3). By using the technique disclosed in
電気特性の安定したトランジスタなどを提供することを課題の一とする。 An object is to provide a transistor or the like with stable electrical characteristics.
または、オフ時の電流の小さいトランジスタなどを提供することを課題の一とする。または、高い電界効果移動度を有するトランジスタなどを提供することを課題の一とする。 Another object is to provide a transistor or the like with a low current when it is off. Another object is to provide a transistor or the like having high field-effect mobility.
または、当該トランジスタなどを有する半導体装置などを提供することを課題の一とする。または、新規な半導体装置などを提供することを課題の一とする。 Another object is to provide a semiconductor device or the like including the transistor or the like. Another object is to provide a novel semiconductor device or the like.
または、生産性の高い半導体装置などを提供することを課題の一とする。または、少ない費用で作製可能な半導体装置などを提供することを課題の一とする。または、歩留まりの高い半導体装置などを提供することを課題の一とする。 Another object is to provide a highly productive semiconductor device or the like. Another object is to provide a semiconductor device or the like that can be manufactured at low cost. Another object is to provide a semiconductor device or the like with high yield.
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. Note that one embodiment of the present invention does not have to solve all of these problems. Issues other than these will be apparent from the description of the specification, drawings, claims, etc., and other issues can be extracted from the descriptions of the specification, drawings, claims, etc. It is.
本発明の一態様は、例えば、酸化物を有する基板を準備し、基板に電磁波を照射し、基板上に酸化物半導体を用いたトランジスタを作製する半導体装置の作製方法である。 One embodiment of the present invention is a method for manufacturing a semiconductor device in which a substrate including an oxide is prepared, the substrate is irradiated with electromagnetic waves, and a transistor including an oxide semiconductor is formed over the substrate.
または、本発明の一態様は、例えば、基板を準備し、基板上に酸化物絶縁膜を形成し、基板および酸化物絶縁膜に電磁波を照射し、基板上に酸化物半導体を用いたトランジスタを作製する半導体装置の作製方法である。 Alternatively, according to one embodiment of the present invention, for example, a transistor including a substrate, an oxide insulating film formed over the substrate, an electromagnetic wave irradiated to the substrate and the oxide insulating film, and an oxide semiconductor formed over the substrate is provided. This is a method for manufacturing a semiconductor device to be manufactured.
または、本発明の一態様は、例えば、酸化物を有する基板を準備し、基板上に酸化物絶縁膜を形成し、基板および酸化物絶縁膜に電磁波を照射し、基板上に酸化物半導体を用いたトランジスタを作製する半導体装置の作製方法である。 Alternatively, for example, in one embodiment of the present invention, a substrate including an oxide is prepared, an oxide insulating film is formed over the substrate, an electromagnetic wave is irradiated to the substrate and the oxide insulating film, and the oxide semiconductor is formed over the substrate. This is a method for manufacturing a semiconductor device for manufacturing a used transistor.
または、本発明の一態様は、例えば、上述した電磁波として、Ｘ線を用いる半導体装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a semiconductor device using, for example, X-rays as the above-described electromagnetic waves.
または、本発明の一態様は、例えば、上述した基板として、酸化シリコンを含む基板を用いる半導体装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a semiconductor device using a substrate including silicon oxide as the above-described substrate, for example.
または、本発明の一態様は、例えば、上述した酸化物絶縁膜として、酸化シリコンを含む絶縁膜を用いる半導体装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a semiconductor device using an insulating film containing silicon oxide as the oxide insulating film described above, for example.
電気特性の安定したトランジスタなどを提供することができる。 A transistor having stable electric characteristics can be provided.
または、オフ時の電流の小さいトランジスタなどを提供することができる。または、高い電界効果移動度を有するトランジスタなどを提供することができる。 Alternatively, a transistor or the like with a low current when it is off can be provided. Alternatively, a transistor or the like having high field effect mobility can be provided.
または、当該トランジスタなどを有する半導体装置などを提供することができる。または、新規な半導体装置などを提供することができる。 Alternatively, a semiconductor device or the like including the transistor can be provided. Alternatively, a novel semiconductor device or the like can be provided.
または、生産性の高い半導体装置などを提供することができる。または、少ない費用で作製可能な半導体装置などを提供することができる。または、歩留まりの高い半導体装置などを提供することができる。 Alternatively, a highly productive semiconductor device or the like can be provided. Alternatively, a semiconductor device or the like that can be manufactured at low cost can be provided. Alternatively, a semiconductor device or the like with a high yield can be provided.
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed. In addition, the present invention is not construed as being limited to the description of the embodiments below. Note that in describing the structure of the present invention with reference to drawings, the same portions are denoted by the same reference numerals in different drawings. In addition, when referring to the same thing, a hatch pattern is made the same and there is a case where it does not attach a code in particular.
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、または／および、一つもしくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。 Note that the content (may be a part of content) described in one embodiment is different from the content (may be a part of content) described in the embodiment, and / or one or more Application, combination, replacement, or the like can be performed on the content described in another embodiment (or part of the content).
なお、図において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。 Note that the size, the thickness of layers, or regions in drawings is sometimes exaggerated for simplicity. Therefore, it is not necessarily limited to the scale.
なお、図は、理想的な例を模式的に示したものであり、図に示す形状または値などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズによる信号、電圧、もしくは電流のばらつき、または、タイミングのずれによる信号、電圧、もしくは電流のばらつきなどを含むことが可能である。 The figure schematically shows an ideal example, and is not limited to the shape or value shown in the figure. For example, it is possible to include variation in shape due to manufacturing technology, variation in shape due to error, variation in signal, voltage, or current due to noise, variation in signal, voltage, or current due to timing shift.
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。 In many cases, the voltage indicates a potential difference between a certain potential and a reference potential (for example, a ground potential (GND) or a source potential). Thus, a voltage can be rephrased as a potential.
本明細書においては、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。 In this specification, even when expressed as “electrically connected”, in an actual circuit, there may be no physical connection and the wiring may only extend.
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。 The ordinal numbers attached as the first and second are used for convenience and do not indicate the order of steps or the order of lamination. In addition, a specific name is not shown as a matter for specifying the invention in this specification.
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。 Note that even when “semiconductor” is described, for example, when the conductivity is sufficiently low, the semiconductor device may have characteristics as an “insulator”. In addition, the boundary between “semiconductor” and “insulator” is ambiguous and may not be strictly discriminated. Therefore, a “semiconductor” in this specification can be called an “insulator” in some cases. Similarly, an “insulator” in this specification can be called a “semiconductor” in some cases.
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。 In addition, even when “semiconductor” is described, for example, when the conductivity is sufficiently high, the semiconductor device may have characteristics as a “conductor”. In addition, the boundary between “semiconductor” and “conductor” is ambiguous, and there are cases where it cannot be strictly distinguished. Therefore, a “semiconductor” in this specification can be called a “conductor” in some cases. Similarly, a “conductor” in this specification can be called a “semiconductor” in some cases.
なお、半導体層の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１ａｔｏｍｉｃ％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体層にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体層が酸化物半導体層である場合、半導体層の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、不純物の混入によって酸素欠損を形成する場合がある。また、半導体層がシリコン層である場合、半導体層の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
Note that the impurities in the semiconductor layer refer to components other than the main components constituting the semiconductor layer, for example. For example, an element having a concentration of less than 0.1 atomic% is an impurity. When the impurities are included, for example, DOS (Density of State) may be formed in the semiconductor layer, carrier mobility may be reduced, or crystallinity may be reduced. In the case where the semiconductor layer is an oxide semiconductor layer, examples of impurities that change the characteristics of the semiconductor layer include Group 1 elements,
また、本明細書において、過剰酸素とは、例えば、化学量論的組成を超えて含まれる酸素をいう。または、過剰酸素とは、例えば、加熱することで放出される酸素をいう。過剰酸素は、例えば、膜や層の内部を移動することができる。過剰酸素の移動は、膜や層の原子間を移動する場合と、膜や層を構成する酸素と置き換わりながら玉突き的に移動する場合とがある。また、過剰酸素を含む絶縁膜は、例えば、加熱処理によって酸素を放出する機能を有する絶縁膜である。 Moreover, in this specification, excess oxygen means the oxygen contained exceeding a stoichiometric composition, for example. Alternatively, excess oxygen refers to oxygen released by heating, for example. Excess oxygen can move, for example, inside a film or layer. Excess oxygen may move between atoms in the film or layer, or may move in a rushing manner while replacing oxygen constituting the film or layer. The insulating film containing excess oxygen is an insulating film having a function of releasing oxygen by heat treatment, for example.
＜トランジスタの構造および作製方法について＞
以下では、トランジスタの構造および作製方法について説明する。
<About transistor structure and manufacturing method>
Hereinafter, a structure and a manufacturing method of the transistor will be described.
＜トランジスタ構造（１）＞
まず、トップゲートトップコンタクト型のトランジスタの一例について説明する。
<Transistor structure (1)>
First, an example of a top gate top contact transistor will be described.
図１は、トランジスタの上面図および断面図である。図１（Ａ）は、トランジスタの上面図を示す。図１（Ａ）において、一点鎖線Ａ１−Ａ２に対応する断面図を図１（Ｂ）に示す。また、図１（Ａ）において、一点鎖線Ａ３−Ａ４に対応する断面図を図１（Ｃ）に示す。 1A and 1B are a top view and a cross-sectional view of a transistor. FIG. 1A illustrates a top view of a transistor. In FIG. 1A, a cross-sectional view corresponding to the dashed-dotted line A1-A2 is illustrated in FIG. Further, in FIG. 1A, a cross-sectional view corresponding to a dashed-dotted line A3-A4 is illustrated in FIG.
図１（Ｂ）に示すトランジスタは、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上の酸化物半導体膜１０６と、酸化物半導体膜１０６と接するソース電極１１６ａおよびドレイン電極１１６ｂと、酸化物半導体膜１０６、ソース電極１１６ａおよびドレイン電極１１６ｂ上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１０４と、を有する。なお、基板１００および下地絶縁膜１０２は、損傷した領域である損傷領域１５２を有する。好ましくは、ゲート絶縁膜１１２およびゲート電極１０４上に、保護絶縁膜１１８を設ける。
1B includes a
なお、トランジスタは、下地絶縁膜１０２を有さなくても構わない。この場合、損傷領域１５２は基板１００のみに設けられる。
Note that the transistor does not need to have the
損傷領域１５２は、基板１００の全体に設けられていてもよいし、基板１００の一部に設けられていてもよい。また、損傷領域１５２は、下地絶縁膜１０２の全体に設けられていてもよいし、下地絶縁膜１０２の一部に設けられていてもよい。
The damaged
損傷領域１５２では、原子間の結合が弱まっている場合や、歪んでいる場合や、切断されている場合などがある。従って、損傷領域１５２に含まれる元素の一部は、ガスとなり放出しやすい状態となっている。例えば、基板１００または／および下地絶縁膜１０２が酸化物を含む場合、酸化物を構成する酸素が、酸素原子を有するガスとなり、外部へ放出しやすくなる。
In the damaged
なお、酸素原子を有するガスとしては、酸素分子（Ｏ２）、水（Ｈ２Ｏ）、酸化窒素（ＮＯＸ）、酸化炭素（ＣＯＸ）などが挙げられる。 Note that examples of the gas having an oxygen atom include oxygen molecules (O 2 ), water (H 2 O), nitric oxide (NO X ), and carbon oxide (CO X ).
酸化物半導体膜中で酸素欠損は欠陥準位となり、トランジスタの電気特性を劣化させる要因となる。酸素欠損は、酸素原子によって埋められることで消滅する。つまり、損傷領域１５２から放出された酸素原子を含むガスが酸素欠損を埋めることで、欠陥準位が消滅し、トランジスタに安定した電気特性を付与することができる。
In the oxide semiconductor film, oxygen vacancies become defect levels and cause deterioration in electrical characteristics of the transistor. Oxygen vacancies disappear when they are filled with oxygen atoms. That is, the gas containing oxygen atoms released from the damaged
なお、ゲート電極１０４は、図１（Ａ）に示すように、上面図においてチャネル形成領域が内側に含まれるように設けられる。こうすることで、ゲート電極１０４側から光が入射した際に、チャネル形成領域中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極１０４は遮光膜としての機能を有する。ただし、ゲート電極１０４の外側までチャネル形成領域が設けられても構わない。
Note that as illustrated in FIG. 1A, the
基板１００は、例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いればよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
As the
また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板１００の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板１００として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
Further, as the
また、基板１００として、可とう性基板を用いてもよい。
Further, a flexible substrate may be used as the
下地絶縁膜１０２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
The base
下地絶縁膜１０２は、例えば、過剰酸素を含む絶縁膜であっても構わない。
For example, the
過剰酸素を含む絶縁膜とは、加熱処理などによって酸素を放出することができる絶縁膜をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。 An insulating film containing excess oxygen refers to an insulating film from which oxygen can be released by heat treatment or the like. The insulating film containing excess oxygen is an insulating film having a function of releasing oxygen by heat treatment.
過剰酸素を含む絶縁膜は、酸化物半導体層中の酸素欠損量を低減することができる。例えば、下地絶縁膜１０２から放出された酸素により、酸化物半導体層１０６ａの酸素欠損量を低減することができる。
An insulating film containing excess oxygen can reduce the amount of oxygen vacancies in the oxide semiconductor layer. For example, oxygen released from the
以下では、酸化物半導体膜１０６に適用可能な酸化物半導体について説明する。
Hereinafter, an oxide semiconductor that can be used for the
酸化物半導体は、例えば、インジウムを含む。インジウムを含む酸化物半導体は、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物半導体が亜鉛を含むと、結晶質の酸化物半導体となりやすい。また、酸化物半導体の価電子帯上端のエネルギー（Ｅｖ）は、例えば、亜鉛の原子数比によって制御できる場合がある。 The oxide semiconductor includes, for example, indium. An oxide semiconductor containing indium has high carrier mobility (electron mobility). The oxide semiconductor preferably contains the element M. Examples of the element M include aluminum, gallium, yttrium, and tin. The element M is an element having a high binding energy with oxygen, for example. The element M is an element having a function of increasing the energy gap of the oxide semiconductor, for example. The oxide semiconductor preferably contains zinc. When the oxide semiconductor contains zinc, it is likely to be a crystalline oxide semiconductor. In addition, the energy (Ev) at the upper end of the valence band of the oxide semiconductor may be controlled by, for example, the atomic ratio of zinc.
ただし、酸化物半導体は、インジウムを含まなくてもよい。酸化物半導体は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。 Note that the oxide semiconductor does not necessarily contain indium. The oxide semiconductor may be, for example, a Zn—Sn oxide or a Ga—Sn oxide.
なお、酸化物半導体は、ＩｎとＭの原子数比率をＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、またはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上であるＩｎ−Ｍ−Ｚｎ酸化物としてもよい。また、酸化物半導体は、ＩｎとＭの原子数比率をＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満であるＩｎ−Ｍ−Ｚｎ酸化物としてもよい。 Note that an oxide semiconductor may be an In-M-Zn oxide in which the atomic ratio of In and M is less than 50 atomic%, M is greater than 50 atomic%, or less than 25 atomic%, and M is greater than 75 atomic%. Good. An oxide semiconductor may also be an In-M-Zn oxide in which the atomic ratio of In and M is 25 atomic% or more of In, M is less than 75 atomic%, or 34 atomic% or more of In and M is less than 66 atomic%. Good.
また、酸化物半導体は、エネルギーギャップが大きい。酸化物半導体のエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。 An oxide semiconductor has a large energy gap. The energy gap of the oxide semiconductor is 2.7 eV to 4.9 eV, preferably 3 eV to 4.7 eV, and more preferably 3.2 eV to 4.4 eV.
トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減し、高純度真性化することが有効である。なお、酸化物半導体において、主成分以外（１ａｔｏｍｉｃ％未満）の軽元素、半金族元素、金族元素などは不純物となる。例えば、水素、リチウム、炭素、窒素、フッ素、ナトリウム、シリコン、塩素、カリウム、カルシウム、チタン、鉄、ニッケル、銅、ゲルマニウム、ストロンチウム、ジルコニウムおよびハフニウムは酸化物中で不純物となる場合がある。従って、近接する膜中の不純物濃度も低減することが好ましい。 In order to stabilize the electrical characteristics of the transistor, it is effective to reduce the impurity concentration in the oxide semiconductor and achieve high purity intrinsicity. Note that in the oxide semiconductor, a light element other than the main component (less than 1 atomic%), a semimetal element, a metal element, or the like is an impurity. For example, hydrogen, lithium, carbon, nitrogen, fluorine, sodium, silicon, chlorine, potassium, calcium, titanium, iron, nickel, copper, germanium, strontium, zirconium, and hafnium may be impurities in the oxide. Therefore, it is preferable to reduce the impurity concentration in adjacent films.
例えば、酸化物半導体中にシリコンが含まれることで不純物準位を形成する場合がある。また、酸化物半導体の表層にシリコンがあることで不純物準位を形成する場合がある。そのため、酸化物半導体の内部、表層におけるシリコン濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。 For example, impurity levels may be formed when silicon is contained in an oxide semiconductor. In addition, impurity levels may be formed due to the presence of silicon in the surface layer of an oxide semiconductor. Therefore, the silicon concentration in the oxide semiconductor inside and on the surface layer is less than 1 × 10 19 atoms / cm 3 , preferably 5 × 10 18 atoms / cm 3 , in secondary ion mass spectrometry (SIMS). Less, more preferably less than 2 × 10 18 atoms / cm 3 .
また、酸化物半導体中で水素は、不純物準位を形成し、キャリア密度を増大させてしまう場合がある。そのため、酸化物半導体膜の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体中で窒素は、不純物準位を形成し、キャリア密度を増大させてしまう場合がある。そのため、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。 Further, hydrogen in the oxide semiconductor may form impurity levels and increase the carrier density in some cases. Therefore, the hydrogen concentration of the oxide semiconductor film is 2 × 10 20 atoms / cm 3 or less, preferably 5 × 10 19 atoms / cm 3 or less, more preferably 1 × 10 19 atoms / cm 3 or less, more preferably SIMS, in SIMS. Is 5 × 10 18 atoms / cm 3 or less. Further, nitrogen in the oxide semiconductor may form impurity levels and increase the carrier density in some cases. Therefore, the nitrogen concentration in the oxide semiconductor is less than 5 × 10 19 atoms / cm 3 , preferably 5 × 10 18 atoms / cm 3 or less, more preferably 1 × 10 18 atoms / cm 3 or less in SIMS. Preferably, it is 5 × 10 17 atoms / cm 3 or less.
酸化物半導体は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。 The oxide semiconductor may include a non-single crystal, for example. The non-single crystal includes, for example, CAAC (C Axis Aligned Crystal), polycrystal, microcrystal, and amorphous part.
酸化物半導体は、例えばＣＡＡＣを有してもよい。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。 The oxide semiconductor may include, for example, CAAC. Note that an oxide semiconductor including CAAC is referred to as a CAAC-OS (C Axis Crystallized Oxide Semiconductor).
ＣＡＡＣ−ＯＳは、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができる場合がある。ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ＴＥＭによる観察像で、一辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を明確に確認できない場合がある。ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、不純物が偏析することが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。 For example, the CAAC-OS may be able to confirm a crystal part in an observation image obtained by a transmission electron microscope (TEM: Transmission Electron Microscope). In many cases, a crystal part included in the CAAC-OS fits in a cube with a side of 100 nm, for example, as an observation image obtained by a TEM. In addition, in the CAAC-OS, there is a case where the boundary between the crystal part and the crystal part cannot be clearly confirmed in an observation image by TEM. In some cases, the CAAC-OS cannot clearly confirm a grain boundary (also referred to as a grain boundary) in an observation image obtained by a TEM. For example, the CAAC-OS does not have a clear grain boundary; In addition, since the CAAC-OS does not have a clear grain boundary, for example, the density of defect states is rarely increased. In addition, since the CAAC-OS does not have a clear grain boundary, for example, the decrease in electron mobility is small.
ＣＡＡＣ−ＯＳは、例えば、複数の結晶部を有し、当該複数の結晶部においてｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合がある。また、ＣＡＡＣ−ＯＳは、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１°近傍のピークが現れる場合がある。また、ＣＡＡＣ−ＯＳは、例えば、電子線回折像で、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ以下、または５ｎｍφ以下の電子線を用いて得られる電子線回折像を、極微電子線回折像と呼ぶ。また、ＣＡＡＣ−ＯＳは、例えば、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが揃っていない場合がある。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない場合がある。 For example, the CAAC-OS includes a plurality of crystal parts, and the c-axis is aligned in a direction parallel to the normal vector of the surface to be formed or the normal vector of the surface of the plurality of crystal parts. In addition, when the CAAC-OS is analyzed by an out-of-plane method using, for example, an X-ray diffraction (XRD) apparatus, a peak where 2θ indicating orientation is near 31 ° may appear. is there. In the CAAC-OS, for example, spots (bright spots) may be observed in an electron diffraction pattern. In particular, an electron beam diffraction image obtained using an electron beam having a beam diameter of 10 nmφ or less or 5 nmφ or less is referred to as a micro electron beam diffraction image. In the CAAC-OS, for example, the directions of the a-axis and the b-axis may not be uniform between different crystal parts. For example, the CAAC-OS may be c-axis oriented and the a-axis and / or b-axis may not be aligned with the macro.
ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。 The crystal part included in the CAAC-OS is aligned so that, for example, the c-axis is in a direction parallel to the normal vector of the formation surface of the CAAC-OS or the normal vector of the surface, and from a direction perpendicular to the ab plane. The metal atoms are arranged in a triangular shape or a hexagonal shape as viewed, and the metal atoms are arranged in layers or the metal atoms and oxygen atoms are arranged in layers as viewed from the direction perpendicular to the c-axis. Note that the directions of the a-axis and the b-axis may be different between different crystal parts. In this specification, the term “perpendicular” includes a range of 80 ° to 100 °, preferably 85 ° to 95 °. In addition, a simple term “parallel” includes a range of −10 ° to 10 °, preferably −5 ° to 5 °.
また、ＣＡＡＣ−ＯＳは、例えば、欠陥準位密度を低減することで形成することができる。ＣＡＡＣ−ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重要となる。従って、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。または、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体である。 In addition, the CAAC-OS can be formed by reducing the density of defect states, for example. In order to form the CAAC-OS, for example, it is important to prevent oxygen vacancies from being generated in the oxide semiconductor. Therefore, the CAAC-OS is an oxide semiconductor with a low density of defect states. Alternatively, the CAAC-OS is an oxide semiconductor with few oxygen vacancies.
不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。従って、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる場合がある。 A low impurity concentration and a low defect level density (small oxygen vacancies) is called high purity intrinsic or substantially high purity intrinsic. An oxide semiconductor that is highly purified intrinsic or substantially highly purified intrinsic has few carrier generation sources, and thus may have a low carrier density. Therefore, a transistor in which the oxide semiconductor is used for a channel formation region may rarely have electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative. In addition, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor has a low density of defect states, and thus may have a low density of trap states. Therefore, a transistor in which the oxide semiconductor is used for a channel formation region may have a small change in electrical characteristics and be a highly reliable transistor. Note that the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which an oxide semiconductor with a high trap state density is used for a channel formation region may have unstable electric characteristics.
また、高純度真性または実質的に高純度真性であるＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。 In addition, a transistor using a high-purity intrinsic or substantially high-purity intrinsic CAAC-OS has little variation in electrical characteristics due to irradiation with visible light or ultraviolet light.
酸化物半導体は、例えば多結晶を有してもよい。なお、多結晶を有する酸化物半導体を、多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。 For example, the oxide semiconductor may include polycrystal. Note that an oxide semiconductor including polycrystal is referred to as a polycrystalline oxide semiconductor. A polycrystalline oxide semiconductor includes a plurality of crystal grains.
酸化物半導体は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。 For example, the oxide semiconductor may include microcrystal. Note that an oxide semiconductor including microcrystal is referred to as a microcrystalline oxide semiconductor.
微結晶酸化物半導体は、例えば、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、例えば、１ｎｍ以上１０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。ナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、明確な粒界を有さないため、不純物が偏析することが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。 For a microcrystalline oxide semiconductor, for example, a crystal portion may not be clearly identified in an observation image using a TEM. In most cases, a crystal part included in the microcrystalline oxide semiconductor has a size of 1 nm to 100 nm, or 1 nm to 10 nm, for example. In particular, for example, a microcrystal of 1 nm or more and 10 nm or less is called a nanocrystal (nc: nanocrystal). An oxide semiconductor including nanocrystals is referred to as an nc-OS (nanocrystalline Oxide Semiconductor). In addition, for example, the nc-OS may not be able to clearly confirm the boundary between the crystal part in the observation image by TEM. Further, for example, nc-OS does not have a clear grain boundary in an observation image obtained by a TEM, and thus impurities are hardly segregated. In addition, since the nc-OS does not have a clear grain boundary, for example, the density of defect states is rarely increased. Further, since the nc-OS does not have a clear grain boundary, for example, the decrease in electron mobility is small.
ｎｃ−ＯＳは、例えば、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域）において原子配列に周期性を有する場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と結晶部との間で規則性がないため、巨視的には原子配列に周期性が見られない場合、または長距離秩序が見られない場合がある。従って、ｎｃ−ＯＳは、例えば、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。ｎｃ−ＯＳは、例えば、ＸＲＤ装置を用い、結晶部よりも大きいビーム径のＸ線でｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出されない場合がある。また、ｎｃ−ＯＳは、例えば、結晶部よりも大きいビーム径（例えば、２０ｎｍφ以上、または５０ｎｍφ以上）の電子線を用いる電子線回折像では、ハローパターンが観測される場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、または５ｎｍφ以下）の電子線を用いる極微電子線回折像では、スポットが観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折像は、例えば、円を描くように輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折像は、例えば、当該領域内に複数のスポットが観測される場合がある。 For example, the nc-OS may have periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm). In addition, for example, since nc-OS has no regularity between crystal parts, there is a case where periodicity is not seen in the atomic arrangement macroscopically or long-range order is not seen macroscopically. . Therefore, the nc-OS may not be distinguished from an amorphous oxide semiconductor depending on, for example, an analysis method. For example, when the nc-OS is analyzed by an out-of-plane method with X-rays having a beam diameter larger than that of a crystal part using an XRD apparatus, a peak indicating orientation may not be detected. In nc-OS, for example, a halo pattern may be observed in an electron beam diffraction image using an electron beam having a beam diameter larger than that of a crystal part (for example, 20 nmφ or more, or 50 nmφ or more). In nc-OS, for example, a spot may be observed in a microelectron beam diffraction image using an electron beam having a beam diameter (for example, 10 nmφ or less, or 5 nmφ or less) that is the same as or smaller than the crystal part. . Further, in the micro electron beam diffraction image of the nc-OS, for example, a region with high luminance may be observed so as to draw a circle. In addition, in the micro electron beam diffraction image of the nc-OS, for example, a plurality of spots may be observed in the region.
ｎｃ−ＯＳは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、結晶部と結晶部との間で規則性がないため、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。 Since the nc-OS may have periodicity in atomic arrangement in a minute region, the density of defect states is lower than that of an amorphous oxide semiconductor. Note that the nc-OS has no regularity between crystal parts, and thus has a higher density of defect states than the CAAC-OS.
なお、酸化物半導体が、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。 Note that the oxide semiconductor may be a mixed film including two or more of a CAAC-OS, a polycrystalline oxide semiconductor, a microcrystalline oxide semiconductor, and an amorphous oxide semiconductor. For example, the mixed film may include two or more of any of an amorphous oxide semiconductor region, a microcrystalline oxide semiconductor region, a polycrystalline oxide semiconductor region, and a CAAC-OS region. . The mixed film includes, for example, a stacked structure of any two or more of an amorphous oxide semiconductor region, a microcrystalline oxide semiconductor region, a polycrystalline oxide semiconductor region, and a CAAC-OS region. May have.
酸化物半導体は、多層膜で構成されていてもよい。例えば、酸化物半導体層（Ｓ１）と、酸化物半導体層（Ｓ２）とが、この順番で形成された多層膜であってもよい。 The oxide semiconductor may be composed of a multilayer film. For example, a multilayer film in which the oxide semiconductor layer (S1) and the oxide semiconductor layer (S2) are formed in this order may be used.
このとき、例えば、酸化物半導体層（Ｓ２）の伝導帯下端のエネルギー（Ｅｃ）を、酸化物半導体層（Ｓ１）よりも低くする。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物半導体を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。 At this time, for example, the energy (Ec) at the lower end of the conduction band of the oxide semiconductor layer (S2) is set lower than that of the oxide semiconductor layer (S1). Specifically, as the oxide semiconductor layer (S2), the electron affinity of the oxide semiconductor layer (S1) is 0.07 eV or more and 1.3 eV or less, preferably 0.1 eV or more and 0.7 eV or less, and more preferably 0. An oxide semiconductor with a size of 15 eV or more and 0.4 eV or less is used. Note that the electron affinity is the difference between the vacuum level and the energy at the bottom of the conduction band.
または、例えば、酸化物半導体層（Ｓ２）のエネルギーギャップを、酸化物半導体層（Ｓ１）よりも小さくする。なお、エネルギーギャップは、例えば、光学的な手法により導出することができる。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）よりもエネルギーギャップの０．１ｅＶ以上１．２ｅＶ以下、好ましくは０．２ｅＶ以上０．８ｅＶ以下小さい酸化物半導体を用いる。 Alternatively, for example, the energy gap of the oxide semiconductor layer (S2) is made smaller than that of the oxide semiconductor layer (S1). The energy gap can be derived by an optical method, for example. Specifically, an oxide semiconductor whose energy gap is 0.1 eV or more and 1.2 eV or less, preferably 0.2 eV or more and 0.8 eV or less is smaller than the oxide semiconductor layer (S1) as the oxide semiconductor layer (S2). Use.
または、酸化物半導体は、例えば、酸化物半導体層（Ｓ１）と、酸化物半導体層（Ｓ２）と、酸化物半導体層（Ｓ３）とが、この順番で形成された多層膜であってもよい。 Alternatively, the oxide semiconductor may be, for example, a multilayer film in which an oxide semiconductor layer (S1), an oxide semiconductor layer (S2), and an oxide semiconductor layer (S3) are formed in this order. .
または、例えば、酸化物半導体層（Ｓ２）の伝導帯下端のエネルギー（Ｅｃ）を、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも低くする。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物半導体を用いる。 Alternatively, for example, the energy (Ec) at the lower end of the conduction band of the oxide semiconductor layer (S2) is set lower than that of the oxide semiconductor layer (S1) and the oxide semiconductor layer (S3). Specifically, the oxide semiconductor layer (S2) has an electron affinity of 0.07 eV or more and 1.3 eV or less, preferably 0.1 eV or more and 0 as compared with the oxide semiconductor layer (S1) and the oxide semiconductor layer (S3). An oxide semiconductor greater than or equal to 0.7 eV, more preferably greater than or equal to 0.15 eV and less than or equal to 0.4 eV is used.
または、例えば、酸化物半導体層（Ｓ２）のエネルギーギャップを、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも小さくする。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりもエネルギーギャップの０．１ｅＶ以上１．２ｅＶ以下、好ましくは０．２ｅＶ以上０．８ｅＶ以下小さい酸化物半導体を用いる。 Alternatively, for example, the energy gap of the oxide semiconductor layer (S2) is made smaller than that of the oxide semiconductor layer (S1) and the oxide semiconductor layer (S3). Specifically, the oxide semiconductor layer (S2) has an energy gap of 0.1 eV or more and 1.2 eV or less, preferably 0.2 eV or more and 0 than the oxide semiconductor layer (S1) and the oxide semiconductor layer (S3). An oxide semiconductor having a size of 0.8 eV or less is used.
または、例えば、トランジスタのオン電流を高くするためには、酸化物半導体層（Ｓ３）の厚さは小さいほど好ましい。例えば、酸化物半導体層（Ｓ３）は、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下とする。一方、酸化物半導体層（Ｓ３）は、電流密度の高い酸化物半導体層（Ｓ２）へ、ゲート絶縁膜１１２を構成する元素（シリコンなど）が入り込まないようブロックする機能も有する。そのため、酸化物半導体層（Ｓ３）は、ある程度の厚さを有することが好ましい。例えば、酸化物半導体層（Ｓ３）の厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とする。
Alternatively, for example, in order to increase the on-state current of the transistor, the thickness of the oxide semiconductor layer (S3) is preferably as small as possible. For example, the oxide semiconductor layer (S3) is less than 10 nm, preferably 5 nm or less, more preferably 3 nm or less. On the other hand, the oxide semiconductor layer (S3) also has a function of blocking an element (such as silicon) included in the
また、酸化物半導体層（Ｓ１）は厚く、酸化物半導体層（Ｓ２）は薄く、酸化物半導体層（Ｓ３）は薄く設けられることが好ましい。具体的には、酸化物半導体層（Ｓ１）の厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。酸化物半導体層（Ｓ１）の厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、絶縁膜と酸化物半導体層（Ｓ１）との界面から電流密度の高い酸化物半導体層（Ｓ２）までを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、酸化物半導体層（Ｓ１）の厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。また、酸化物半導体層（Ｓ２）の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上８０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。 The oxide semiconductor layer (S1) is preferably thick, the oxide semiconductor layer (S2) is thin, and the oxide semiconductor layer (S3) is preferably thin. Specifically, the thickness of the oxide semiconductor layer (S1) is 20 nm or more, preferably 30 nm or more, more preferably 40 nm or more, more preferably 60 nm or more. By setting the thickness of the oxide semiconductor layer (S1) to 20 nm or more, preferably 30 nm or more, more preferably 40 nm or more, more preferably 60 nm or more, from the interface between the insulating film and the oxide semiconductor layer (S1) The oxide semiconductor layer (S2) with a high current density can be separated by 20 nm or more, preferably 30 nm or more, more preferably 40 nm or more, more preferably 60 nm or more. However, since the productivity of the semiconductor device may be reduced, the thickness of the oxide semiconductor layer (S1) is 200 nm or less, preferably 120 nm or less, more preferably 80 nm or less. The thickness of the oxide semiconductor layer (S2) is 3 nm to 100 nm, preferably 3 nm to 80 nm, more preferably 3 nm to 50 nm.
例えば、酸化物半導体層（Ｓ１）の厚さは酸化物半導体層（Ｓ２）の厚さより厚く、酸化物半導体層（Ｓ２）の厚さは酸化物半導体層（Ｓ３）の厚さより厚くすればよい。 For example, the thickness of the oxide semiconductor layer (S1) is thicker than the thickness of the oxide semiconductor layer (S2), and the thickness of the oxide semiconductor layer (S2) may be thicker than the thickness of the oxide semiconductor layer (S3). .
酸化物半導体膜１０６には、以上に示したような酸化物半導体を適用することができる。
For the
図１に示すソース電極１１６ａおよびドレイン電極１１６ｂは、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。好ましくは、ソース電極１１６ａおよびドレイン電極１１６ｂは、銅を含む層を有する多層膜とする。ソース電極１１６ａおよびドレイン電極１１６ｂを銅を含む層を有する多層膜とすることで、ソース電極１１６ａおよびドレイン電極１１６ｂと同一層で配線を形成する場合、配線抵抗を低くすることができる。なお、ソース電極１１６ａとドレイン電極１１６ｂは同一組成であってもよいし、異なる組成であってもよい。
The
ゲート絶縁膜１１２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
The
ゲート電極１０４は、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
For the
保護絶縁膜１１８は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
The protective
＜トランジスタ構造（１）の作製方法＞
以下では、トランジスタ構造（１）の作製方法の一例について説明する。
<Method for Manufacturing Transistor Structure (1)>
Hereinafter, an example of a method for manufacturing the transistor structure (1) will be described.
図２は、図１（Ｂ）に対応する断面図である。 FIG. 2 is a cross-sectional view corresponding to FIG.
まず、基板１００を準備する。
First, the
次に、下地絶縁膜１０２を形成する。下地絶縁膜１０２は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成すればよい。
Next, the
次に、下地絶縁膜１０２側から電磁波１５０を照射する（図２（Ａ）参照）。電磁波１５０としては、紫外線、好ましくはＸ線を用いる。紫外線としては、例えば、１０ｎｍ以上２８０ｎｍ以下の紫外線を用いればよい。Ｘ線は、超軟Ｘ線、軟Ｘ線、Ｘ線および硬Ｘ線に分類される。電磁波１５０としては、硬Ｘ線を用いると、特に好ましい。また、Ｘ線の照射は、例えば、８０ｋｅＶなどのＸ線管を用いて行えばよい。このとき、電力、時間を調整し、Ｘ線量を１０Ｇｙ以上２０００Ｇｙ以下とすると好ましい。
Next, the
下地絶縁膜１０２側から電磁波１５０を照射すると、基板１００および下地絶縁膜１０２において、原子間の結合を弱める場合や、歪ませる場合や、切断する場合がある。そのため、基板１００および下地絶縁膜１０２には、損傷領域１５２が形成される（図２（Ｂ）参照。）。損傷領域１５２に含まれる元素の一部は、ガスとなり放出しやすい状態となっている。例えば、基板１００または／および下地絶縁膜１０２が酸化物を含む場合、酸化物を構成する酸素が、酸素原子を有するガスとなり、外部へ放出しやすくなる。
When the
損傷領域１５２は、低エネルギーでも酸素原子を有するガスを放出することができる。例えば、１００℃以上３００℃以下、または１５０℃以上２５０℃以下の、比較的低い温度でも酸素原子を有するガスを放出することができる。そのため、当該トランジスタは、３００℃以下または２５０℃以下程度の低温プロセスによっても、安定した電気特性を有するトランジスタが作製できる。
The damaged
なお、図２では、下地絶縁膜１０２を形成した後で、電磁波１５０を照射しているが、この順番に限定されるものではない。例えば、下地絶縁膜１０２を形成する前に、基板１００の表面側から電磁波１５０を照射しても構わない。また、電磁波１５０を複数回照射しても構わない。例えば、下地絶縁膜１０２を形成する前に、基板１００の表面側から電磁波１５０を照射し、その後、下地絶縁膜１０２を形成した後で、再び下地絶縁膜１０２側から電磁波１５０を照射しても構わない。
In FIG. 2, the
また、図２では、下地絶縁膜１０２を設けた例について説明しているが、下地絶縁膜１０２を設けなくても構わない場合がある。
2 illustrates an example in which the
次に、酸化物半導体膜１０６となる酸化物半導体膜を形成する。酸化物半導体膜１０６となる酸化物半導体膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
Next, an oxide semiconductor film to be the
酸化物半導体膜１０６となる酸化物半導体膜として、Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：３：１、１：３：２、１：３：４、１：３：６、１：６：２、１：６：４、１：６：６、１：６：８、１：６：１０、１：９：２、１：９：４、１：９：６、１：９：８、１：９：１０などとすればよい。元素Ｍは、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどである。
In the case where an In-M-Zn oxide is formed by a sputtering method as the oxide semiconductor film to be the
酸化物半導体膜１０６となる酸化物半導体膜をスパッタリング法で成膜する場合、酸素を含む雰囲気で成膜する。例えば、雰囲気全体に占める酸素の割合を、１０ｖｏｌｕｍｅ％以上、好ましくは２０ｖｏｌｕｍｅ％以上、さらに好ましくは５０ｖｏｌｕｍｅ％以上、より好ましくは８０ｖｏｌｕｍｅ％以上とする。特に、雰囲気全体に占める酸素の割合を、１００ｖｏｌｕｍｅ％とすると好ましい。雰囲気全体に占める酸素の割合を、１００ｖｏｌｕｍｅ％とすると、酸化物半導体膜１０６となる酸化物半導体膜に含まれる、希ガスなどの不純物濃度を低減することができる。
In the case where an oxide semiconductor film to be the
酸化物半導体膜１０６となる酸化物半導体膜をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。例えば、亜鉛は、酸素を含む雰囲気で成膜すると、ターゲットの原子数比よりも膜の原子数比が小さくなりやすい場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。また、例えば、インジウムは、酸素を含む雰囲気で成膜すると、ターゲットの原子数比よりも膜の原子数比が小さくなりやすい場合がある。
In the case where an oxide semiconductor film to be the
酸化物半導体膜１０６となる酸化物半導体膜を形成した後で、第１の加熱処理を行うと好ましい。第１の加熱処理は、７０℃以上４５０℃以下、好ましくは１００℃以上３００℃以下、さらに好ましくは１５０℃以上２５０℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１ｖｏｌｕｍｅ％以上もしくは１０ｖｏｌｕｍｅ％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを０．００１ｖｏｌｕｍｅ％以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体膜１０６となる酸化物半導体膜から水素や水などの不純物を除去することができる。また、第１の加熱処理によって、酸化物半導体膜１０６となる酸化物半導体膜の高純度真性化ができる。
After the oxide semiconductor film to be the
次に、酸化物半導体膜１０６となる酸化物半導体膜の一部をエッチングし、酸化物半導体膜１０６を形成する（図２（Ｃ）参照。）。
Next, part of the oxide semiconductor film to be the
次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜を形成する。ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜は、ソース電極１１６ａおよびドレイン電極１１６ｂとして示した導電膜から選択して形成すればよい。ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
Next, a conductive film to be the
次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜の一部をエッチングし、ソース電極１１６ａおよびドレイン電極１１６ｂを形成する（図２（Ｄ）参照。）。
Next, part of the conductive film to be the
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理で示した条件から選択して行えばよい。第２の加熱処理を行うことで、第１の加熱処理を行わなくてもよい場合がある。 Next, it is preferable to perform a second heat treatment. The second heat treatment may be performed by selecting from the conditions shown in the first heat treatment. By performing the second heat treatment, the first heat treatment may not be performed in some cases.
次に、ゲート絶縁膜１１２を形成する。ゲート絶縁膜１１２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
Next, the
次に、ゲート電極１０４となる導電膜を形成する。ゲート電極１０４となる導電膜は、ゲート電極１０４として示した導電膜から選択して形成すればよい。ゲート電極１０４となる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
Next, a conductive film to be the
次に、ゲート電極１０４となる導電膜の一部をエッチングし、ゲート電極１０４を形成する（図２（Ｅ）参照。）。
Next, part of the conductive film to be the
次に、保護絶縁膜１１８を形成する。保護絶縁膜１１８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
Next, a protective
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、第１の加熱処理で示した条件から選択して行うか、第１の加熱処理および第２の加熱処理よりも低温で行えばよい。 Next, it is preferable to perform a third heat treatment. The third heat treatment may be performed by being selected from the conditions described in the first heat treatment, or may be performed at a lower temperature than the first heat treatment and the second heat treatment.
以上のようにして、図１に示したトランジスタを作製することができる。 As described above, the transistor illustrated in FIG. 1 can be manufactured.
＜トランジスタ構造（２）＞
次に、ボトムゲートトップコンタクト型のトランジスタの一例について説明する。
<Transistor structure (2)>
Next, an example of a bottom-gate top-contact transistor will be described.
図３は、トランジスタの上面図および断面図である。図３（Ａ）は、トランジスタの上面図を示す。図３（Ａ）において、一点鎖線Ｂ１−Ｂ２に対応する断面図を図３（Ｂ）に示す。また、図３（Ａ）において、一点鎖線Ｂ３−Ｂ４に対応する断面図を図３（Ｃ）に示す。 3A and 3B are a top view and a cross-sectional view of the transistor. FIG. 3A illustrates a top view of the transistor. 3A, a cross-sectional view corresponding to the dashed-dotted line B1-B2 is illustrated in FIG. 3A is a cross-sectional view corresponding to the dashed-dotted line B3-B4 in FIG.
図３（Ｂ）に示すトランジスタは、基板２００上のゲート電極２０４と、ゲート電極２０４上のゲート絶縁膜２１２と、ゲート絶縁膜２１２上の酸化物半導体膜２０６と、酸化物半導体膜２０６と接するソース電極２１６ａおよびドレイン電極２１６ｂと、を有する。なお、好ましくは、酸化物半導体膜２０６上、ソース電極２１６ａ上およびドレイン電極２１６ｂ上の保護絶縁膜２１８を設ける。なお、基板２００上には下地絶縁膜を設けてもよい。基板２００または／および下地絶縁膜は、損傷した領域である損傷領域２５２を有する。
The transistor illustrated in FIG. 3B is in contact with the
なお、ゲート電極２０４は、図３（Ａ）に示すように、上面図においてチャネル形成領域が内側に含まれるように設けられる。こうすることで、ゲート電極２０４側から光が入射した際に、チャネル形成領域中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極２０４は遮光膜としての機能を有する。ただし、ゲート電極２０４の外側までチャネル形成領域が設けられても構わない。
Note that as shown in FIG. 3A, the
基板２００は、基板１００の記載を参照する。
For the
酸化物半導体膜２０６は、酸化物半導体膜１０６の記載を参照する。ただし、酸化物半導体膜２０６に多層膜を適用する場合、酸化物半導体膜１０６で例示した多層膜とは上下を入れ替えると好ましい。
For the
保護絶縁膜２１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
The protective
保護絶縁膜２１８は、例えば、１層目を酸化シリコン層とし、２層目を窒化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）分析にてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放出量は、昇温脱離ガス分析（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
For example, the protective
または、保護絶縁膜２１８は、例えば、１層目を第１の酸化シリコン層３１８ａとし、２層目を第２の酸化シリコン層とし、３層目を窒化シリコン層とした多層膜とすればよい。この場合、第１の酸化シリコン層または／および第２の酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲ分析にてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。第２の酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
Alternatively, the protective
過剰酸素を含む絶縁膜は、酸化物半導体膜２０６中の酸素欠損量を低減することができる。
The insulating film containing excess oxygen can reduce the amount of oxygen vacancies in the
また、ゲート電極２０４は、ゲート電極１０４の記載を参照する。ゲート絶縁膜２１２は、ゲート絶縁膜１１２の記載を参照する。ソース電極２１６ａおよびドレイン電極２１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。
For the
＜トランジスタ構造（２）の作製方法＞
以下では、トランジスタ構造（２）の作製方法の一例について説明する。
<Method for Manufacturing Transistor Structure (2)>
Hereinafter, an example of a method for manufacturing the transistor structure (2) will be described.
図４は、図３（Ｂ）に対応する断面図である。 FIG. 4 is a cross-sectional view corresponding to FIG.
まず、基板２００を準備する。
First, the
次に、基板２００の表面側から電磁波２５０を照射する（図４（Ａ）参照）。電磁波２５０については、電磁波１５０の記載を参照する。
Next, the
基板２００の表面側から電磁波２５０を照射すると、基板２００において、原子間の結合を弱める場合や、歪ませる場合や、切断する場合がある。そのため、基板２００には、損傷領域２５２が形成される（図４（Ｂ）参照。）。損傷領域２５２については、損傷領域１５２の記載を参照する。
When the
なお、図４では、基板２００の表面側から電磁波２５０を照射しているが、この順番に限定されるものではない。例えば、下地絶縁膜を形成し、下地絶縁膜側から電磁波２５０を照射しても構わない。また、電磁波２５０を複数回照射しても構わない。例えば、下地絶縁膜を形成する前に、基板２００の表面側から電磁波２５０を照射し、その後、下地絶縁膜を形成した後で、再び下地絶縁膜側から電磁波２５０を照射しても構わない。
In FIG. 4, the
次に、ゲート電極２０４となる導電膜を形成する。ゲート電極２０４となる導電膜の形成方法は、ゲート電極１０４となる導電膜の記載を参照する。
Next, a conductive film to be the
次に、ゲート電極２０４となる導電膜の一部をエッチングし、ゲート電極２０４を形成する。
Next, part of the conductive film to be the
次に、ゲート絶縁膜２１２を形成する。ゲート絶縁膜２１２の形成方法は、ゲート絶縁膜１１２の形成方法を参照する。
Next, the
ゲート絶縁膜２１２は、例えば、プラズマを用いたＣＶＤ法により形成すればよい。ＣＶＤ法では、基板温度を高くするほど、緻密で欠陥密度の低い絶縁膜が得られる。ゲート絶縁膜２１２が緻密で欠陥密度が低いほどトランジスタの電気特性は安定となる。
The
次に、酸化物半導体膜２０６となる酸化物半導体膜を形成する。酸化物半導体膜２０６となる酸化物半導体膜の形成方法は、酸化物半導体膜１０６となる酸化物半導体膜の形成方法を参照する。
Next, an oxide semiconductor film to be the
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。 Next, it is preferable to perform a first heat treatment. For the first heat treatment, the description of the manufacturing method of the transistor structure (1) is referred to.
次に、酸化物半導体膜２０６となる酸化物半導体膜の一部をエッチングし、酸化物半導体膜２０６を形成する（図４（Ｃ）参照。）。
Next, part of the oxide semiconductor film to be the
次に、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜を形成する。ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜の形成方法は、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜の記載を参照する。
Next, a conductive film to be the
次に、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜の一部をエッチングし、ソース電極２１６ａおよびドレイン電極２１６ｂを形成する（図４（Ｄ）参照。）。
Next, part of the conductive film to be the
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。 Next, it is preferable to perform a second heat treatment. For the second heat treatment, the description of the manufacturing method of the transistor structure (1) is referred to.
次に、保護絶縁膜２１８を形成する。保護絶縁膜２１８の形成方法は、保護絶縁膜１１８の形成方法の記載を参照する。
Next, a protective
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。 Next, it is preferable to perform a third heat treatment. For the third heat treatment, the description of the manufacturing method of the transistor structure (1) is referred to.
以上のようにして、図３に示したトランジスタを作製することができる。 As described above, the transistor illustrated in FIGS. 3A to 3C can be manufactured.
＜表示装置＞
本項では、上述したトランジスタを適用した表示装置について説明する。
<Display device>
In this section, a display device to which the above-described transistor is applied is described.
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インク、電気泳動素子など、電気的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。以下では、表示装置の一例としてＥＬ素子を用いた表示装置および液晶素子を用いた表示装置について説明する。 As a display element provided in the display device, a liquid crystal element (also referred to as a liquid crystal display element), a light-emitting element (also referred to as a light-emitting display element), or the like can be used. The light emitting element includes, in its category, an element whose luminance is controlled by current or voltage, and specifically includes inorganic EL (Electro Luminescence), organic EL, and the like. In addition, a display medium whose contrast is changed by an electric action, such as electronic ink or an electrophoretic element, can also be used as the display element. Hereinafter, a display device using an EL element and a display device using a liquid crystal element will be described as examples of the display device.
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。 Note that a display device described below includes a panel in which a display element is sealed, and a module in which an IC or the like including a controller is mounted on the panel.
また、以下に示す表示装置は画像表示デバイス、表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。 The display device described below refers to an image display device, a display device, or a light source (including a lighting device). Also included in the display device are connectors such as a module with an FPC and TCP attached, a module with a printed wiring board provided at the end of the TCP, or a module in which an IC (integrated circuit) is directly mounted on the display element by the COG method. Shall be.
＜ＥＬ表示装置＞
まずはＥＬ素子を用いた表示装置（ＥＬ表示装置ともいう。）について説明する。
<EL display device>
First, a display device using an EL element (also referred to as an EL display device) is described.
図５は、ＥＬ表示装置の画素の回路図の一例である。 FIG. 5 is an example of a circuit diagram of a pixel of the EL display device.
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であり、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケースが考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。従って、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。 Note that in this specification and the like, a person skilled in the art can connect all terminals of an active element (a transistor, a diode, etc.), a passive element (a capacitor element, a resistance element, etc.) without specifying connection destinations. Thus, it may be possible to constitute an aspect of the invention. That is, it may be possible to determine that one aspect of the invention is clear and described in this specification and the like without specifying a connection destination. In particular, when there are a plurality of cases where the terminal connection destination is considered, it is not necessary to limit the terminal connection destination to a specific location. Therefore, it is possible to constitute one embodiment of the present invention by specifying connection destinations of only some terminals of active elements (transistors, diodes, etc.) and passive elements (capacitance elements, resistance elements, etc.). There are cases.
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であり、本明細書等に記載されていると判断することが可能な場合がある。従って、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。 Note that in this specification and the like, it may be possible for those skilled in the art to specify the invention when at least the connection portion of a circuit is specified. Alternatively, it may be possible for those skilled in the art to specify the invention when at least the function of a circuit is specified. That is, if a function is specified, it may be possible to determine that one embodiment of the invention is clear and described in this specification and the like. Therefore, if a connection destination is specified for a certain circuit without specifying a function, the circuit is disclosed as one embodiment of the invention, and can constitute one embodiment of the invention. Alternatively, if a function is specified for a certain circuit without specifying a connection destination, the circuit is disclosed as one embodiment of the invention, and can constitute one embodiment of the invention.
図５に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、キャパシタ７４２と、発光素子７１９と、を有する。
The EL display device illustrated in FIG. 5 includes a
なお、図５などは、回路構成の一例であるため、さらに、トランジスタを追加して設けることが可能である。逆に、図５の各ノードにおいて、追加してトランジスタ、スイッチ、受動素子などを設けないようにすることも可能である。例えば、ｎｏｄｅＡ、ｎｏｄｅＢ、ｎｏｄｅＣ、ｎｏｄｅＤ、ｎｏｄｅＥ、ｎｏｄｅＦ、または／および、ｎｏｄｅＧにおいて、直接的に接続されたトランジスタを、これ以上は設けないようにすることが可能である。従って、例えば、ｎｏｄｅＣにおいて、直接的に接続されているトランジスタはトランジスタ７４１のみであり、他のトランジスタはｎｏｄｅＣと直接的に接続されていない、というような構成にすることが可能である。
Note that FIG. 5 and the like are examples of a circuit configuration, and thus a transistor can be additionally provided. Conversely, it is also possible not to provide additional transistors, switches, passive elements, and the like at each node in FIG. For example, in the node A, the node B, the node C, the node D, the node E, the node F, and / or the node G, it is possible not to provide any more directly connected transistors. Therefore, for example, in the node C, the
トランジスタ７４１のゲートはスイッチ素子７４３の一端およびキャパシタ７４２の一端と電気的に接続される。トランジスタ７４１のソースは発光素子７１９の一端と電気的に接続される。トランジスタ７４１のドレインはキャパシタ７４２の他端と電気的に接続され、電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他端は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
A gate of the
なお、トランジスタ７４１は、上述したトランジスタを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の高いＥＬ表示装置とすることができる。
Note that the transistor described above is used as the
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、上述したトランジスタを用いてもよい。スイッチ素子７４３として当該トランジスタを用いることで、トランジスタ７４１と同一工程によってスイッチ素子７４３を作製することができ、ＥＬ表示装置の生産性を高めることができる。
As the
図５（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板２００と、基板７００と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板２００と基板７００との間に設けられる。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に設けても構わない。
FIG. 5B is a top view of the EL display device. The EL display device includes a
図５（Ｃ）は、図５（Ｂ）の一点鎖線Ｍ−Ｎに対応するＥＬ表示装置の断面図である。ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極２０４と同一層である。
FIG. 5C is a cross-sectional view of the EL display device corresponding to the dashed-dotted line MN in FIG. The
なお、図５（Ｃ）は、トランジスタ７４１とキャパシタ７４２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７４２をトランジスタ７４１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７４１とキャパシタ７４２とを同一平面に設けることにより、ＥＬ表示装置の作製工程を短縮化し、生産性を高めることができる。
Note that FIG. 5C illustrates an example in which the
図５（Ｃ）では、トランジスタ７４１として、図３に示したトランジスタと同様の構造のトランジスタを適用した例を示す。 FIG. 5C illustrates an example in which a transistor having a structure similar to that of the transistor illustrated in FIGS.
図３（Ｃ）に示したトランジスタは、しきい値電圧の変化の小さいトランジスタである。従って、僅かなしきい値電圧の変化によっても階調ずれの生じる場合がある、ＥＬ表示装置に好適なトランジスタである。 The transistor illustrated in FIG. 3C has a small change in threshold voltage. Therefore, the transistor is suitable for an EL display device in which a gradation shift may occur even when a slight change in threshold voltage occurs.
トランジスタ７４１およびキャパシタ７４２上には、絶縁膜７２０が設けられる。ここで、絶縁膜７２０および保護絶縁膜２１８には、トランジスタ７４１のソース電極２１６ａに達する開口部が設けられる。
An insulating
絶縁膜７２０上には、電極７８１が設けられる。電極７８１は、絶縁膜７２０および保護絶縁膜２１８に設けられた開口部を介してトランジスタ７４１のソース電極２１６ａと接する。
An
電極７８１上には、電極７８１に達する開口部を有する隔壁７８４が設けられる。隔壁７８４上には、隔壁７８４に設けられた開口部で電極７８１と接する発光層７８２が設けられる。発光層７８２上には、電極７８３が設けられる。電極７８１、発光層７８２および電極７８３の重なる領域が、発光素子７１９となる。
A
＜液晶表示装置＞
次に、液晶素子を用いた表示装置（液晶表示装置ともいう。）について説明する。
<Liquid crystal display device>
Next, a display device using a liquid crystal element (also referred to as a liquid crystal display device) is described.
図６は、液晶表示装置の画素の構成例を示す回路図である。図６に示す画素７５０は、トランジスタ７５１と、キャパシタ７５２と、一対の電極間に液晶の充填された素子（以下液晶素子ともいう）７５３とを有する。
FIG. 6 is a circuit diagram illustrating a configuration example of a pixel of the liquid crystal display device. A
トランジスタ７５１では、ソースおよびドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
In the
キャパシタ７５２では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
In the
液晶素子７５３では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述のキャパシタ７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
In the
なお、液晶表示装置も、上面図はＥＬ表示装置と概略同様である。図５（Ｂ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図６（Ｂ）に示す。図６（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極２０４と同一層である。
The top view of the liquid crystal display device is substantially the same as that of the EL display device. A cross-sectional view of the liquid crystal display device corresponding to the dashed-dotted line MN in FIG. 5B is illustrated in FIG. In FIG. 6B, the
図６（Ｂ）には、トランジスタ７５１とキャパシタ７５２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７５２をトランジスタ７５１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７５１とキャパシタ７５２とを同一平面に設けることにより、液晶表示装置の作製工程を短縮化し、生産性を高めることができる。
FIG. 6B illustrates an example in which the
トランジスタ７５１としては、上述したトランジスタを適用することができる。図６（Ａ）においては、図３に示したトランジスタと同様の構造のトランジスタを適用した例を示す。
The transistor described above can be used as the
なお、トランジスタ７５１は極めてオフ電流の小さいトランジスタとすることができる。従って、キャパシタ７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。
Note that the
トランジスタ７５１およびキャパシタ７５２上には、絶縁膜７２１が設けられる。ここで、絶縁膜７２１および保護絶縁膜２１８には、トランジスタ７５１のドレイン電極２１６ｂに達する開口部が設けられる。
An insulating
絶縁膜７２１上には、電極７９１が設けられる。電極７９１は、絶縁膜７２１および保護絶縁膜２１８に設けられた開口部を介してトランジスタ７５１のドレイン電極２１６ｂと接する。
An
電極７９１上には、配向膜として機能する絶縁膜７９２が設けられる。絶縁膜７９２上には、液晶層７９３が設けられる。液晶層７９３上には、配向膜として機能する絶縁膜７９４が設けられる。絶縁膜７９４上には、スペーサ７９５が設けられる。スペーサ７９５および絶縁膜７９４上には、電極７９６が設けられる。電極７９６上には、基板７９７が設けられる。
An insulating
本実施例では、石英基板にＸ線を照射し、ＥＳＲ分析を行った例を示す。 In this embodiment, an example in which ESR analysis is performed by irradiating a quartz substrate with X-rays is shown.
本実施例では、Ｘ線照射による条件を変えた計４試料に対し、ＥＳＲ分析によるスピン状態の評価を行った。試料としては、厚さが０．５ｍｍの石英基板を準備し、Ｘ線量が０Ｇｙ（比較例試料１、Ｘ線照射なし）、１００Ｇｙ（実施例試料１）、５００Ｇｙ（実施例試料２）または１０００Ｇｙ（実施例試料３）となるようＸ線照射したものを準備した。 In this example, the spin state was evaluated by ESR analysis for a total of four samples with different conditions for X-ray irradiation. As a sample, a quartz substrate having a thickness of 0.5 mm is prepared, and the X-ray dose is 0 Gy (Comparative Sample 1 without X-ray irradiation), 100 Gy (Example Sample 1), 500 Gy (Example Sample 2), or 1000 Gy. What was irradiated with X-rays to be (Example Sample 3) was prepared.
Ｘ線量が１００Ｇｙとなる実施例試料１では、５０ｍｍ離れた位置から、８０ｋｅＶのＸ線管を用い、１ｍＷにて、４１００秒間、Ｘ線照射を行った。また、Ｘ線量が５００Ｇｙとなる実施例試料２では、５０ｍｍ離れた位置から、８０ｋｅＶのＸ線管を用い、１ｍＷにて、２０５００秒間、Ｘ線照射を行った。また、Ｘ線量が１０００Ｇｙとなる実施例試料３では、５０ｍｍ離れた位置から、Ｘ線管電圧８０ｋｅＶ、１ｍＷにて、４１０００秒間、Ｘ線照射を行った。
In Example Sample 1 with an X-ray dose of 100 Gy, X-ray irradiation was performed for 4100 seconds at 1 mW using an X-ray tube of 80 keV from a position 50 mm away. In
次に、準備した試料のＥＳＲ分析によるスピン状態の評価を行った。ＥＳＲ分析は、室温（２５℃）にて、磁場の向きを試料面と平行とし、マイクロ波パワーを０．００５ｍＷとして行った。なお、この条件におけるスピン数の検出下限は４．４×１０１１個である。 Next, the spin state of the prepared sample was evaluated by ESR analysis. The ESR analysis was performed at room temperature (25 ° C.) with the direction of the magnetic field parallel to the sample surface and a microwave power of 0.005 mW. Note that the lower limit of detection of the number of spins under these conditions is 4.4 × 10 11 .
次に、各試料に対して熱処理を行った後、再び、ＥＳＲ分析によるスピン状態の評価を行った。熱処理は、窒素雰囲気において、２５０℃で１時間行った。 Next, after heat-treating each sample, the spin state was evaluated again by ESR analysis. The heat treatment was performed at 250 ° C. for 1 hour in a nitrogen atmosphere.
結果を図７に示す。図７の上段はＥＳＲ分析によって得られる信号を示す。ここで、ｇ値が２．０００に現れる対称性を有する信号は、Ｅ´センターと呼ばれる欠陥を示す。Ｅ´センターを示す信号のフィッティングカーブを太線で示す。当該フィッティングカーブから、Ｅ´センターのスピン数を見積もった結果を図７の下段に示す。なお、図７の左列は熱処理前の試料の結果を示し、右列は熱処理後の試料の結果を示す。 The results are shown in FIG. The upper part of FIG. 7 shows a signal obtained by ESR analysis. Here, a signal having symmetry in which the g value appears at 2.000 indicates a defect called an E ′ center. A fitting curve of a signal indicating the E ′ center is indicated by a bold line. The result of estimating the number of spins at the E ′ center from the fitting curve is shown in the lower part of FIG. In addition, the left column of FIG. 7 shows the result of the sample before heat treatment, and the right column shows the result of the sample after heat treatment.
図７より、Ｅ´センターのスピン数は、Ｘ線量とともに増加していくことがわかった。即ち、Ｘ線を照射することにより、石英基板に含まれるＳｉ−Ｏ結合が切れ、Ｅ´センターが形成されたことがわかる。 FIG. 7 shows that the number of spins at the E ′ center increases with the X-ray dose. That is, it can be seen that by irradiating X-rays, the Si—O bond contained in the quartz substrate is broken and the E ′ center is formed.
また、図７より、Ｅ´センターのスピン数は、熱処理によって低減することがわかった。 Further, FIG. 7 shows that the spin number of the E ′ center is reduced by the heat treatment.
本実施例では、石英基板と、石英基板上に設けられた絶縁膜を有する試料にＸ線を照射し、ＥＳＲ分析を行った例を示す。 In this embodiment, an example in which ESR analysis is performed by irradiating a sample having a quartz substrate and an insulating film provided on the quartz substrate with X-rays is shown.
本実施例では、Ｘ線照射による条件を変えた計４試料に対し、ＥＳＲ分析によるスピン状態の評価を行った。試料としては、厚さが０．５ｍｍの石英基板上に厚さが４００ｎｍの窒化シリコン膜と、その上に設けられた厚さが５０ｎｍの酸化窒化シリコン膜を形成し、Ｘ線量が０Ｇｙ（比較例試料２、Ｘ線照射なし）、１００Ｇｙ（実施例試料４）、５００Ｇｙ（実施例試料５）または１０００Ｇｙ（実施例試料６）となるようＸ線照射したものを準備した。 In this example, the spin state was evaluated by ESR analysis for a total of four samples with different conditions for X-ray irradiation. As a sample, a silicon nitride film having a thickness of 400 nm and a silicon oxynitride film having a thickness of 50 nm provided thereon are formed on a quartz substrate having a thickness of 0.5 mm, and the X-ray dose is 0 Gy (comparison). Example sample 2 (without X-ray irradiation), 100 Gy (Example sample 4), 500 Gy (Example sample 5) or 1000 Gy (Example sample 6) were prepared by X-ray irradiation.
Ｘ線量が１００Ｇｙとなる実施例試料４では、５０ｍｍ離れた位置から、８０ｋｅＶのＸ線管を用い、１ｍＷにて、４１００秒間、Ｘ線照射を行った。また、Ｘ線量が５００Ｇｙとなる実施例試料５では、５０ｍｍ離れた位置から、８０ｋｅＶのＸ線管を用い、１ｍＷにて、２０５００秒間、Ｘ線照射を行った。また、Ｘ線量が１０００Ｇｙとなる実施例試料６では、５０ｍｍ離れた位置から、８０ｋｅＶのＸ線管を用い、１ｍＷにて、４１０００秒間、Ｘ線照射を行った。
In Example Sample 4 with an X-ray dose of 100 Gy, X-ray irradiation was performed for 4100 seconds at 1 mW using an X-ray tube of 80 keV from a position 50 mm away. In
次に、準備した試料のＥＳＲ分析によるスピン状態の評価を行った。ＥＳＲ分析は、室温（２５℃）にて、磁場の向きを試料面と平行とし、マイクロ波パワーを０．００５ｍＷとして行った。なお、この条件におけるスピン数の検出下限は４．４×１０１１個である。 Next, the spin state of the prepared sample was evaluated by ESR analysis. The ESR analysis was performed at room temperature (25 ° C.) with the direction of the magnetic field parallel to the sample surface and a microwave power of 0.005 mW. Note that the lower limit of detection of the number of spins under these conditions is 4.4 × 10 11 .
結果を図８に示す。図８の上段はＥＳＲ分析によって得られる信号を示す。ここで、ｇ値が２．０００に現れる対称性を有する信号は、Ｅ´センターと呼ばれる欠陥を示す。Ｅ´センターを示す信号のフィッティングカーブを太線で示す。当該フィッティングカーブから、Ｅ´センターのスピン数を見積もった結果を図８の下段に示す。 The results are shown in FIG. The upper part of FIG. 8 shows a signal obtained by ESR analysis. Here, a signal having symmetry in which the g value appears at 2.000 indicates a defect called an E ′ center. A fitting curve of a signal indicating the E ′ center is indicated by a bold line. The result of estimating the number of spins at the E ′ center from the fitting curve is shown in the lower part of FIG.
図８より、Ｅ´センターのスピン数は、Ｘ線量とともに増加していくことがわかった。即ち、Ｘ線を照射することにより、石英基板や絶縁膜に含まれるＳｉ−Ｏ結合が切れ、Ｅ´センターが形成されたことがわかる。 FIG. 8 shows that the number of spins at the E ′ center increases with the X-ray dose. That is, it can be seen that by irradiating X-rays, the Si—O bond contained in the quartz substrate or the insulating film is broken and the E ′ center is formed.
本実施例では、石英基板と、石英基板上に設けられた酸化窒化シリコン膜を有する試料にＸ線を照射し、ＴＤＳを行った例を示す。 In this embodiment, an example is shown in which TDS is performed by irradiating a sample having a quartz substrate and a silicon oxynitride film provided over the quartz substrate with X-rays.
本実施例では、Ｘ線照射による条件を変えた試料に対し、ＴＤＳを行った。試料としては、厚さが０．５ｍｍの石英基板上に厚さが４００ｎｍの窒化シリコン膜と、その上に設けられた厚さが５０ｎｍの酸化窒化シリコン膜を形成し、Ｘ線量が０Ｇｙ（比較例試料３、Ｘ線照射なし）または１０００Ｇｙ（実施例試料７）となるようＸ線照射したものを準備した。 In this example, TDS was performed on a sample whose conditions by X-ray irradiation were changed. As a sample, a silicon nitride film having a thickness of 400 nm and a silicon oxynitride film having a thickness of 50 nm provided thereon are formed on a quartz substrate having a thickness of 0.5 mm, and the X-ray dose is 0 Gy (comparison). Example sample 3 (without X-ray irradiation) or 1000 Gy (Example sample 7) was prepared by X-ray irradiation.
Ｘ線量が１０００Ｇｙとなる実施例試料７では、５０ｍｍ離れた位置から、８０ｋｅＶのＸ線管を用い、１ｍＷにて、４１０００秒間、Ｘ線照射を行った。 In Example Sample 7 where the X-ray dose was 1000 Gy, X-ray irradiation was performed for 41000 seconds at 1 mW using an X-ray tube of 80 keV from a position 50 mm away.
次に、準備した試料のＴＤＳを行った。ＴＤＳでは、質量電荷比（Ｍ／ｚ）が２（Ｈ２に相当）、１６（Ｏに相当）、１７（ＯＨまたはＮＨ３に相当）、１８（Ｈ２Ｏに相当）、３２（Ｏ２に相当）、４４（Ｎ２ＯまたはＣＯ２に相当）の測定を行った。結果を図９に示す。 Next, TDS of the prepared sample was performed. In TDS, the mass to charge ratio (M / z) is 2 (corresponding to H 2 ), 16 (corresponding to O), 17 (corresponding to OH or NH 3 ), 18 (corresponding to H 2 O), 32 (O 2 And 44 (corresponding to N 2 O or CO 2 ). The results are shown in FIG.
比較例試料３（ｉｎｉｔｉａｌ）と比べて、実施例試料７（１０００Ｇｙ）は、酸素原子を有するガスの放出量が増加することがわかった。実施例１および実施例２のＥＳＲ分析結果を勘案すると、Ｘ線によりＳｉ−Ｏの結合が切れることにより、酸素原子を有するガスの放出量が増加した可能性がある。また、比較例試料３（ｉｎｉｔｉａｌ）と比べて、実施例試料７（１０００Ｇｙ）は、水素ガスの放出量が少ないことがわかった。 It was found that the amount of released gas having oxygen atoms was increased in Example Sample 7 (1000 Gy) compared to Comparative Sample 3 (initial). Considering the ESR analysis results of Example 1 and Example 2, there is a possibility that the amount of released gas having oxygen atoms is increased due to the disconnection of Si—O by X-rays. Moreover, it turned out that Example sample 7 (1000 Gy) has little discharge | release amount of hydrogen gas compared with the comparative example sample 3 (initial).
従って、実施例試料７上に（または実施例試料７を一部に含んで）酸化物半導体を用いたトランジスタを作製することで、酸化物半導体の酸素欠損量の低減されたトランジスタとすることができることが示唆された。 Therefore, by manufacturing a transistor using an oxide semiconductor over the sample sample 7 (or including the sample sample 7 in part), a transistor in which the amount of oxygen vacancies in the oxide semiconductor is reduced can be obtained. It was suggested that it can be done.
１００ 基板
１０２ 下地絶縁膜
１０４ ゲート電極
１０６ 酸化物半導体膜
１１２ ゲート絶縁膜
１１６ａ ソース電極
１１６ｂ ドレイン電極
１１８ 保護絶縁膜
２００ 基板
２０４ ゲート電極
２０６ 酸化物半導体膜
２１２ ゲート絶縁膜
２１６ａ ソース電極
２１６ｂ ドレイン電極
２１８ 保護絶縁膜
７００ 基板
７１９ 発光素子
７２０ 絶縁膜
７２１ 絶縁膜
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ キャパシタ
７４３ スイッチ素子
７４４ 信号線
７５０ 画素
７５１ トランジスタ
７５２ キャパシタ
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 電極
７８２ 発光層
７８３ 電極
７８４ 隔壁
７９１ 電極
７９２ 絶縁膜
７９３ 液晶層
７９４ 絶縁膜
７９５ スペーサ
７９６ 電極
７９７ 基板
100
Claims (5)
前記基板にＸ線を照射し、
前記基板上に酸化物半導体を用いたトランジスタを作製することを特徴とする半導体装置の作製方法。 Preparing a substrate having an oxide;
Irradiating the substrate with X-rays ;
A method for manufacturing a semiconductor device, wherein a transistor including an oxide semiconductor is formed over the substrate.
前記基板上に酸化物絶縁膜を形成し、
前記基板および前記酸化物絶縁膜にＸ線を照射し、
前記基板上に酸化物半導体を用いたトランジスタを作製することを特徴とする半導体装置の作製方法。 Prepare the board
Forming an oxide insulating film on the substrate;
Irradiating the substrate and the oxide insulating film with X-rays ;
A method for manufacturing a semiconductor device, wherein a transistor including an oxide semiconductor is formed over the substrate.
前記基板上に酸化物絶縁膜を形成し、
前記基板および前記酸化物絶縁膜にＸ線を照射し、
前記基板上に酸化物半導体を用いたトランジスタを作製することを特徴とする半導体装置の作製方法。 Preparing a substrate having an oxide;
Forming an oxide insulating film on the substrate;
Irradiating the substrate and the oxide insulating film with X-rays ;
A method for manufacturing a semiconductor device, wherein a transistor including an oxide semiconductor is formed over the substrate.
前記酸化物絶縁膜として、酸化シリコンを含む絶縁膜を用いることを特徴とする半導体装置の作製方法。 In claim 2 or claim 3,
A method for manufacturing a semiconductor device, wherein an insulating film containing silicon oxide is used as the oxide insulating film.
前記基板として、酸化シリコンを含む基板を用いることを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 4 ,
A method for manufacturing a semiconductor device, wherein a substrate containing silicon oxide is used as the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013044499A JP6087668B2 (en) | 2013-03-06 | 2013-03-06 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013044499A JP6087668B2 (en) | 2013-03-06 | 2013-03-06 | Method for manufacturing semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014175360A JP2014175360A (en) | 2014-09-22 |
| JP2014175360A5 JP2014175360A5 (en) | 2016-02-18 |
| JP6087668B2 true JP6087668B2 (en) | 2017-03-01 |
Family
ID=51696331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013044499A Expired - Fee Related JP6087668B2 (en) | 2013-03-06 | 2013-03-06 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6087668B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9758434B2 (en) | 2015-06-01 | 2017-09-12 | Saint-Gobain Ceramics & Plastics, Inc. | Refractory articles and methods for forming same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020245925A1 (en) * | 2019-06-04 | 2020-12-10 | 堺ディスプレイプロダクト株式会社 | Thin film transistor and manufacturing method of same, and display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5854231B2 (en) * | 2010-07-26 | 2016-02-09 | 日産化学工業株式会社 | Precursor composition for forming amorphous metal oxide semiconductor layer, method for producing amorphous metal oxide semiconductor layer, and method for producing semiconductor device |
| KR102143469B1 (en) * | 2010-07-27 | 2020-08-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method of manufacturing the same |
| JP5671911B2 (en) * | 2010-09-27 | 2015-02-18 | 凸版印刷株式会社 | THIN FILM TRANSISTOR ARRAY, IMAGE DISPLAY DEVICE, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY |
| US9318506B2 (en) * | 2011-07-08 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2013
- 2013-03-06 JP JP2013044499A patent/JP6087668B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9758434B2 (en) | 2015-06-01 | 2017-09-12 | Saint-Gobain Ceramics & Plastics, Inc. | Refractory articles and methods for forming same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014175360A (en) | 2014-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10916663B2 (en) | Oxide semiconductor film and semiconductor device | |
| KR102107592B1 (en) | Semiconductor device | |
| US10079310B2 (en) | Semiconductor device including stacked oxide semiconductor material | |
| US9779937B2 (en) | Manufacturing method of semiconductor device | |
| JP2022010406A (en) | Semiconductor device | |
| JP5839554B2 (en) | Semiconductor device | |
| JP6130170B2 (en) | Semiconductor device | |
| US8932903B2 (en) | Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device | |
| JP6426942B2 (en) | Semiconductor device | |
| US11728392B2 (en) | Composite oxide semiconductor and transistor | |
| KR20230152795A (en) | Display device | |
| JP7238014B2 (en) | transistor | |
| JP2015005732A (en) | Semiconductor device and method of manufacturing the same | |
| KR20130009640A (en) | Semiconductor device | |
| JP6129594B2 (en) | Method for manufacturing semiconductor device | |
| JP6193786B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6087668B2 (en) | Method for manufacturing semiconductor device | |
| WO2015115330A1 (en) | Thin-film transistor, oxide semiconductor, and method for producing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151224 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6087668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |