JP6084030B2 - 半導体装置およびフィルタ回路の調整方法 - Google Patents

Description

この発明は、半導体装置に関し、例えば無線周波数集積回路（ＲＦＩＣ：Radio Frequency Integrated Circuit）に用いられる、フィルタ回路を有する半導体装置に好適に用いられる。

携帯電話機および無線ＬＡＮ（Local Area Network）などの無線通信機器に実装されるＲＦＩＣ（半導体装置）においては、アンテナで受信した受信ＲＦ信号を受信ベースバンド信号にダウンコンバートするための受信部、および送信ベースバンド信号を送信ＲＦ信号にアップコンバートするための送信部の各々において、帯域外の不要な信号を除去するためのフィルタ回路が設けられている。このようなフィルタ回路は、一般的に、インダクタ、コンデンサおよび抵抗素子を用いて構成される（たとえば特許文献１参照）。

例えば、フィルタ回路として、並列接続されたインダクタおよびコンデンサから成るＬＣ回路を用いた場合、ＬＣ回路の共振周波数においてフィルタ回路の入力インピーダンスが最大となる。したがって、フィルタ回路は、共振周波数付近の周波数を透過させる一方で、共振周波数から離れた周波数を減衰させるという、一種のバンドパスフィルタとして機能する。

米国特許第５０９５２８５号明細書

ＲＦＩＣの送信部においては、送信ベースバンド信号を直交変換器を使って送信ＲＦ信号にアップコンバートする際に、希望波の周波数の整数倍の高調波成分が発生する。特に、希望波の周波数の３倍の３次高調波は、希望波との相互変調によって、Ｃ−ＩＭ３（Counter 3rd-order Inter Modulation：３次相互変調歪み）と呼ばれる不要波を発生させる。このＣ−ＩＭ３は他の無線通信機器に対する妨害波となるため、無線通信機器に適用されている様々な通信規格においては、許容されるＣ−ＩＭ３の大きさがそれぞれ規定されている。

ここで、Ｃ−ＩＭ３を小さくするためには、直交変換器で発生する３次高調波をフィルタ回路を用いて除去することが望ましい。このようなフィルタ回路としては、送信ＲＦ信号のうち希望波を通過させ、かつ、３次高調波を減衰させる特性を有することが求められる。

その一方で、現在、無線通信機器においては、データ通信速度の高速化のために、複数の周波数帯域に対応するマルチバンド化が進んでいる。したがって、フィルタ回路としては、様々な周波数帯域に対して、上記のフィルタ特性を実現させる必要がある。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態による半導体装置は、入力される高周波信号のうちの希望波成分を通過させる一方で、希望波の３倍の３次高調波成分を減衰させるフィルタ回路を有する。フィルタ回路は、高周波信号を伝搬する信号線に直列に接続される第１および第２のインダクタと、第１および第２のインダクタの接続点と電源線との間に接続される第１の可変コンデンサと、信号線および電源線の間に接続される第２の可変コンデンサとを備える。希望波成分の周波数は第１および第２の可変コンデンサの容量値により調整され、３次高調波成分の周波数は第１の可変コンデンサの容量値により調整される。

上記の一実施の形態によれば、入力される高周波信号のうちの希望波成分を通過させる一方で、希望波の整数倍の高調波成分を減衰させるフィルタ回路を広帯域に亘って実現できる。

実施の形態１によるＲＦＩＣが搭載されるシステムの全体構成を概略的に示す図である。 送信部ＴＸにおけるＣ−ＩＭ３の発生メカニズムを説明する図である。 理想的なフィルタ回路の構成を示す回路図である。 図３に示すノッチフィルタの入力インピーダンスの周波数特性を示す図である。 図３に示すノッチフィルタの問題点を説明するための図である。 実施の形態１によるシングルエンド方式のフィルタ回路の構成を示す回路図である。 実施の形態１による差動方式のフィルタ回路の構成を示す回路図である。 図７に示すフィルタ回路の構成の一例を示す回路図である。 図８に示したフィルタ回路の構成の一例を示す平面図である。 図９のフィルタ回路に用いられる可変コンデンサの構成の一例を示す回路図である。 可変コンデンサの容量の調整を説明するための図である。 図８に示すフィルタ回路の周波数特性のチューニング動作を示すフローチャートである。 実施の形態１によるフィルタ回路の周波数特性を解析するためのシミュレーション条件を示す図である。 フィルタ回路の周波数比およびピーク周波数の関係のシミュレーション結果を示す図である。 電磁界シミュレータによるフィルタ回路の入力インピーダンスのシミュレーション結果を示す図である。 実施の形態２によるシングルエンド方式のフィルタ回路の構成を示す回路図である。 実施の形態２による差動方式のフィルタ回路の構成の一例を示す回路図である。 図１７に示したフィルタ回路の構成の一例を示す平面図である。 図１７に示すフィルタ回路の周波数特性のチューニング動作を示すフローチャートである。 実施の形態２によるフィルタ回路の周波数特性を解析するためのシミュレーション条件を示す図である。 フィルタ回路の周波数比およびピーク周波数の関係のシミュレーション結果を示す図である。 電磁界シミュレータによるフィルタ回路の入力インピーダンスのシミュレーション結果を示す図である。 実施の形態３によるシングルエンド方式のフィルタ回路の構成を示す回路図である。 実施の形態３による差動方式のフィルタ回路の構成の一例を示す回路図である。 図２４に示すフィルタ回路の周波数特性のチューニング動作を示すフローチャートである。 実施の形態３によるフィルタ回路の周波数特性を解析するためのシミュレーション条件を示す図である。 フィルタ回路の周波数比およびピーク周波数の関係のシミュレーション結果を示す図である。

以下、一実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。

＜実施の形態１＞
（ＲＦＩＣの全体構成）
図１は、実施の形態１によるＲＦＩＣが搭載されるシステムの全体構成を概略的に示す図である。図１に示すシステムは、代表的には、携帯電話機や無線ＬＡＮ（Local Area Network）などの無線通信機器である。

図１を参照して、無線通信機器は、ＲＦＩＣ１００と、ＦＥＭ（Front End Module：フロントエンドモジュール）２００と、ベースバンド回路３００と、アンテナ２１０と、受信用Ｂａｌｕｎ（平衡−不平衡変換器）２１２と、ＨＰＡ（High Power Amplifier：高出力増幅器）２１４とを備える。ＲＦＩＣ１００、ベースバンド回路３００およびＨＰＡ２１４は、それぞれ別個の半導体基板上に形成された集積回路により構成された半導体装置である。

アンテナ２１０は、ＲＦ信号を送信および受信するために用いられる。ＦＥＭ２００は、送信時と受信時とで、アンテナ２１０と受信用Ｂａｌｕｎ２１２およびＨＰＡ２１４との接続を切替える。受信用Ｂａｌｕｎ２１２は、アンテナ２１０から与えられた受信ＲＦ信号を単相信号から差動信号に変換してＲＦＩＣ１００に供給する。ＨＰＡ２１４は、ＲＦＩＣ１００から与えられる送信ＲＦ信号を増幅してアンテナ２１０に供給する。

ベースバンド回路３００は、ＲＦＩＣ１００とデータの授受を行なう。ベースバンド回路３００は、図示は省略するが、ＲＦＩＣ１００を制御するための制御回路、およびＲＦＩＣ１００に供給するクロック信号を生成するクロック発生回路などを含む。

ＲＦＩＣ１００は、受信部ＲＸ、送信部ＴＸ、およびデジタルＲＦ用のＩＦ（Interface：インターフェース）１５０から構成される。受信部ＲＸは、アンテナ２１０で受信した受信ＲＦ信号を、局部発振信号（ローカルキャリア信号）を使ってアナログ受信ベースバンド信号にダウンコンバートする。さらに、受信部ＲＸは、アナログ受信ベースバンド信号をＡＤ（Analog to Digital）変換してデジタル受信ベースバンド信号を生成する。

具体的には、受信部ＲＸは、ＬＮＡ（Low Noise Amplifier：低雑音増幅器）１０２と、Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ（周波数変換器）１０４と、ＤＩＶ（Divider：分周器）１０６と、ＬＯ（Local Oscillator：局部発振器）１０８と、ＬＰＦ（Low Pass Filter：ローパスフィルタ）１１０Ａ，１１０Ｂと、ＶＧＡ（Variable Gain Amplifier：可変利得増幅器）１１２Ａ，１１２Ｂと、ＡＤＣ（Analog to Digital Converter：ＡＤ変換器）１１４Ａ，１１４Ｂとを含む。

ＬＮＡ１０２は、受信された受信ＲＦ信号を低雑音増幅する。低雑音増幅された受信ＲＦ信号は、Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ１０４によってアナログ受信ベースバンド信号にダウンコンバートされる。詳細には、ＬＯ１０８は、ＤＩＶ１０６で用いる差動信号の局部発振信号を生成する。ＤＩＶ１０６は、ＬＯ１０８で生成した局部発振信号を分周比に従って周波数を分周し、使用するバンドごとに周波数の異なる局部発振信号を生成する。Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ１０４は、ＤＩＶ１０６で生成された局部発振信号と受信ＲＦ信号とを混合して同相成分であるＩ信号を生成する。Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ１０４はさらに、局部発振信号と受信ＲＦ信号とを混合して直交位相成分であるＱ信号を生成する。Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ１０４で生成した差動信号であるアナログ信号のＩ信号およびＱ信号は、ＬＰＦ１１０Ａ，１１０Ｂをそれぞれ通過することにより、遮断周波数より高い帯域の周波数成分が除去される。

ＶＧＡ１１２Ａ，１１２Ｂは、Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ１０４によって生成されたアナログ信号のＩ信号およびＱ信号をそれぞれレベル調整した後、ＡＤＣ１１４Ａ，１１４Ｂへそれぞれ出力する。ＡＤＣ１１４Ａ，１１４Ｂは、ＶＧＡ１１２Ａ，１１２Ｂから出力されたＩ信号およびＱ信号をそれぞれデジタル信号のＩ信号およびＱ信号に変換した後、ＩＦ１５０へ出力する。

ＩＦ１５０は、ＲＦＩＣ１００とベースバンド回路３００とをつなぐインターフェースであり、ＭＩＰＩ（Mobile Industry Processor Interface） Ａｌｌｉａｎｃｅにより策定されたインターフェース規格に従っている。ベースバンド回路３００は、ＩＦ１５０を経由して受信したデジタル信号のＩ信号およびＱ信号を復調することにより、受信データであるデジタル受信ベースバンド信号を得る。

送信部ＴＸは、ベースバンド回路３００によって生成されたデジタル送信ベースバンド信号をＤＡ（Digital to Analog）変換してアナログ送信ベースバンド信号を生成し、生成したアナログ送信ベースバンド信号を局部発振信号を使って送信ＲＦ信号にアップコンバートする。そして、送信部ＴＸは、アンテナ２１０を介して基地局に送信ＲＦ信号を無線で送信する。

具体的には、送信部ＴＸは、デジタル回路１７０と、ＤＡＣ（Digital to Analog Converter：ＤＡ変換器）１６４Ａ，１６４Ｂと、ＬＰＦ１６０Ａ，１６０Ｂと、ＤＩＶ１５６と、ＬＯ１５８と、ＱＭＯＤ（Quadrature Modulator：直交変調器）１５４と、ＰＧＡ（Programmable Gain Amplifier：プログラマブルゲインアンプ）１５２と、送信用Ｂａｌｕｎ１７２とを含む。

デジタル回路１７０は、ベースバンド回路３００からＩＦ１５０を介して送信データであるデジタル送信ベースバンド信号を受ける。デジタル回路１７０は、図示は省略するが、デマルチプレクサ、およびＤＰＧＡ（Digital Gain Programmable Amplifier：デジタルプログラマブルゲインアンプ）を含む。ＩＦ１５０を介してベースバンド回路３００から受け取った送信ベースバンド信号（送信データ）は、シリアル転送された１ビットのデータ信号であり、Ｉ信号とＱ信号とを含む。デマルチプレクサは、シリアル転送されたＩ信号およびＱ信号を分離（デマルチプレクス）するとともに、シリアル信号であるＩ信号およびＱ信号を、複数のビットからなるパラレル信号に変換する。ＤＰＧＡは、パラレル信号に変換したデジタル信号のＩ信号を増幅し、同様に、パラレル信号に変換したデジタル信号のＱ信号を増幅する。

ＤＡＣ１６４Ａ，１６４Ｂは、ＤＰＧＡで増幅したデジタル信号のＩ信号およびＱ信号を、差動信号であるアナログ信号のＩ信号およびＱ信号に変換する。ＤＡＣ１６４Ａ，１６４Ｂで変換したアナログ信号のＩ信号およびＱ信号は、ＬＰＦ１６０Ａ，１６０Ｂをそれぞれ通過することにより、遮断周波数より高い帯域の周波数成分が除去される。

ＬＯ１５８は、ＤＩＶ１５６で利用する差動信号の局部発振信号を生成する。ＤＩＶ１５６は、ＬＯ１５８で生成した局部発振信号を分周比にしたがって周波数を分周し、使用するバンドごとに周波数の異なる局部発振信号を生成する。

ＱＭＯＤ１５４は、使用するバンドに応じた局部発振信号と、ＬＰＦ１６０Ａ，１６０Ｂを通過したアナログ信号のＩ信号およびＱ信号を受ける。ＱＭＯＤ１５４は、局部発振信号とＩ信号およびＱ信号とを乗算して、Ｉ信号およびＱ信号を局部発振信号の周波数にアップコンバートしたアナログ信号の送信ＲＦ信号を生成する。ＱＭＯＤ１５４は、生成した送信ＲＦ信号をＰＧＡ１５２へ出力する。

ＰＧＡ１５２は、送信増幅回路であり、ＱＭＯＤ１５４で生成した送信ＲＦ信号を増幅する。送信用Ｂａｌｕｎ１７２は、ＰＧＡ１５２から与えられる送信ＲＦ信号を差動信号から単相信号に変換してＨＰＡ２１４に供給する。ＨＰＡ２１４は、ＲＦＩＣ１００から与えられる送信ＲＦ信号を増幅してアンテナ２１０に供給する。

なお、ＲＦＩＣ１００は、図示は省略するが、送信ＲＦ信号を出力する複数の出力端子Ｔｘ１〜Ｔｘｎ（ｎは２以上の自然数）と、受信ＲＦ信号を入力する複数の入力端子Ｒｘ１〜Ｒｘｎとを含んでもよい。この場合、出力端子および入力端子は、（Ｔｘ１，Ｒｘ１），・・・（Ｔｘｎ，Ｒｘｎ）のように出力端子と入力端子とがペアを成しており、ＲＦＩＣ１００が使用するバンドに応じて、使用する出力端子と入力端子とのペアが決められる。

ここで、現在、無線通信機器においては、第３世代（３Ｇ）の通信規格であるＷ−ＣＤＭＡ（Wideband Code Divided Multiple Access）が広く普及している。Ｗ−ＣＤＭＡは、ＦＤＤ−ＣＤＭＡ（符号分割多元接続）方式で実現されており、欧米ではＵＭＴＳ（Universal Mobile Telecommunications Systems）として知られている。さらに最近では、Ｗ−ＣＤＭＡよりもさらに高速化・広域化を図った第３．９世代（３．９Ｇ）の通信規格として、ＬＴＥ（Long Term Evolution）が採用されつつある。ＬＴＥでは、下りはＯＦＤＭＡ（Orthogonal Frequency Division Multiple Access：直交周波数分割多元接続）が用いられ、上りはＳＣ−ＦＤＭＡ（Single Carrier Frequency Division Multiple Access：シングルキャリア周波数分割多元接続）が用いられる。

ＬＴＥに対応した無線通信機器に搭載されるＲＦＩＣにおいては、送信部ＴＸに対して、Ｗ−ＣＤＭＡ対応のものよりも低歪み特性およびマルチバンド（広帯域）動作の実現が求められる。低歪み特性の一つとして、送信部ＴＸから出力される送信ＲＦ信号に含まれるＣ−ＩＭ３（３次相互変調歪み）がＷ−ＣＤＭＡ対応と比較して小さいことが求められる。図１に示すように、送信部ＴＸから出力される送信ＲＦ信号をＨＰＡ２１４で増幅することにより、ＨＰＡ２１４からはＣ−ＩＭ３に起因した不要波が発生する。この不要波は、他の無線通信機器に対する妨害波となる。そのため、ＬＴＥにおいては、許容されるＣ−ＩＭ３の大きさが規定されている。

図２は、送信部ＴＸにおけるＣ−ＩＭ３の発生メカニズムを説明する図である。図２を参照して、ＤＡＣおよびＬＰＦを経由した送信ベースバンド信号は、直交変調器（ＱＭＯＤ）において、ＬＯが生成した局部発振信号（ローカルキャリア信号）と乗算されることにより、送信ＲＦ信号にアップコンバートされる。送信ベースバンド信号の周波数（ベースバンド周波数）をｆＢＢとし、局部発振信号の周波数（送信キャリア周波数）をｆＬＯとすると、送信ＲＦ信号のうちの、送信しようとする希望波の周波数は、ｆＬＯ＋ｆＢＢで表される。送信ＲＦ信号にはさらに、希望波の３倍の高調波成分（＝３ｆＬＯ−ｆＢＢ）である３次高調波が含まれる。

直交変調器で生成された送信ＲＦ信号は、ＰＧＡによって増幅される。ＰＧＡなどのＲＦ増幅器には、一般的に、トランジスタやダイオードなどの非線形素子が用いられる。希望波および３次高調波を含む送信ＲＦ信号がＰＧＡに入力されると、希望波の増幅も行なわれるが、入力した信号相互、あるいは増幅器の非線形性により発生した高周波との間で相互変調を起すことにより、ＰＧＡの出力にいわゆる不要波（スプリアス）が発生する。Ｃ−ＩＭ３は、希望波と３次高調波との間の相互変調により発生する不要波であり、その周波数はｆＬＯ−３ｆＢＢで表される。このように、希望波の周波数ｆＬＯ＋ｆＢＢの近傍にＣ−ＩＭ３が発生すると、他の通信を妨害する。特に、動作バンドの数が多いＬＴＥにおいては、Ｃ−ＩＭ３は大きな問題となる。上記のように、Ｃ−ＩＭ３の主な発生要因は、希望波と３次高調波との相互変調によるものである。したがって、３次高調波を抑圧することによってＣ−ＩＭ３を低減することができる。

一方、マルチバンド動作については、ＬＴＥでは、Ｗ−ＣＤＭＡよりも多くの動作バンドおよび動作周波数が規定されている、具体的には、Ｗ−ＣＤＭＡでは１７バンド、および１．２ＧＨｚの動作周波数であるのに対して、ＬＴＥでは３１バンド、および２，２ＧＨｚの動作周波数が規定されている。一般的には、直交変調器、ＰＧＡおよび送信用Ｂａｌｕｎから成る回路ブロックを複数個設けることで、送信部ＴＸのマルチバンド動作を実現している。

上記のように、送信部ＴＸに複数の回路ブロックを設けた場合、送信部ＴＸの占有面積が増大するため、ＲＦＩＣ１００が大面積化してしまう。したがって、直交変調器、ＰＧＡおよび送信用Ｂａｌｕｎから成る回路ブロックの各々が広帯域で動作することが、ＲＦＩＣ１００のチップ面積の削減につながる。例えば、３つの回路ブロックをＲＦＩＣ１００に搭載する場合を想定すると、それぞれの回路ブロックがカバーする周波数帯域は、７００〜９００ＭＨｚ，１．４〜２．０ＧＨｚ，２．３〜２．６ＧＨｚとなる。なお、これら３つの周波数帯域のうち、最も帯域幅の広い１．４〜２．０ＧＨｚの周波数帯域に対応する直交変調器の設計が最も難しい。

以上のことから、ＬＴＥ対応の無線通信機器に搭載されるＲＦＩＣ１００の送信部ＴＸおいては、直交変調器にて発生する３次高調波を広帯域（１．４〜２．０ＧＨｚ）に亘って抑圧するための回路技術が求められる。図１を参照して、実施の形態１によるＲＦＩＣ１００では、ＱＭＯＤ１５４とＰＧＡ１５２との間にフィルタ回路１８０を設ける。フィルタ回路１８０は、以下に説明するように、入力される送信ＲＦ信号のうちの希望波を通過させる一方で、３次高調波を減衰するように構成される。

以下、一実施の形態によるＲＦＩＣ１００に適用されるフィルタ回路の構成について、図面を参照して詳しく説明する。

（理想的なフィルタ回路の構成）
一実施の形態によるフィルタ回路の構成を説明するにあたり、最初に、理想的なフィルタ回路の構成および当該フィルタ回路が有する課題について説明する。

図３は、理想的なフィルタ回路の構成を示す回路図である。以下の説明においては、説明の便宜上、シングルエンド方式のフィルタ回路を例示する。

図３（ａ）に示すように、フィルタ回路は、直交変調器およびＰＧＡの間に設けられる。フィルタ回路は、ノッチフィルタにより構成される。具体的には、図３（ｂ）を参照して、ノッチフィルタは、送信ＲＦ信号を伝搬する信号線と接地電位を受ける電源線（以下、接地線と称する）との間にこの順で直列に接続されたインダクタＬ１，Ｌ２と、インダクタＬ１およびＬ２の接続ノードと接地線との間に接続された可変コンデンサＣ１とを備える。

図４は、図３（ｂ）に示すノッチフィルタの入力インピーダンスの周波数特性を示す図である。ノッチフィルタは、インダクタＬ２および可変コンデンサＣ１の並列回路が共振するときに高インピーダンスとして振る舞う一方で、インダクタＬ１，Ｌ２および可変コンデンサＣ１が共振するときに低インピーダンスとして振る舞う。以下の説明では、ノッチフィルタが高インピーダンスとなるときの共振周波数を「ピーク周波数ｆｐｅａｋ」と表記し、ノッチフィルタが低インピーダンスとなるときの共振周波数を「ノッチ周波数ｆｎｏｔｃｈ」と表記する。

インダクタＬ２のインダクタンスをＬとし、インダクタＬ１のインダクタンスをインダクタＬ２のインダクタンスのｎ倍（＝ｎＬ）とし、可変コンデンサＣ１の容量をＣ１とすると、ノッチフィルタのピーク周波数ｆｐｅａｋ、およびノッチ周波数ｆｎｏｔｃｈはそれぞれ、式（１），（２）で与えられる。

また、ノッチフィルタにおけるピーク周波数ｆｐｅａｋとノッチ周波数ｆｎｏｔｃｈとの比（以下、「周波数比」とも称する）をｆｒとすると、周波数比ｆｒは上記式（１），（２）に基づいて式（３）により表される。

上記式（３）から明らかなように、ノッチフィルタの周波数比はインダクタＬ１，Ｌ２のインダクタンス比ｎのみの関数となる。直交変調器からノッチフィルタに入力される送信ＲＦ信号のうち、３次高調波は希望波の約３倍の周波数を有する。したがって、ノッチフィルタの周波数比を３に設定することにより、ノッチフィルタは、希望波を減衰させることなく、３次高調波を抑圧することが可能となる。なお、周波数比を３とするためには、インダクタンス比ｎ＝１／８に設定すればよい。

ここで、上記式（１）に示すように、ノッチフィルタのピーク周波数ｆｐｅａｋは、可変コンデンサＣ１の容量に応じて変化する。したがって、可変コンデンサＣ１の容量を変化させることによって、ピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈは、式（３）に示す周波数比を保ちながら変化する。

しかしながら、図３（ｂ）に示すノッチフィルタにおいては、実際には、図５に示すように、信号線に寄生容量ＣＬが存在する。この信号線の寄生容量ＣＬの影響により、ノッチフィルタの周波数特性は図４の特性からずれたものとなる。具体的には、信号線の寄生容量ＣＬを考慮した場合、ノッチフィルタのピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈはそれぞれ、式（４），（５）で与えられる。

上記式（１），（２）と式（４），（５）とをそれぞれ比較すると、実際のノッチフィルタと理想的なノッチフィルタとでは、ノッチ周波数ｆｎｏｔｃｈが一致する一方で、ピーク周波数ｆｐｅａｋが異なる。一般的に信号線の寄生容量ＣＬは可変コンデンサＣ１に比して容量が十分に大きいことから（ＣＬ≫Ｃ１）、ピーク周波数ｆｐｅａｋは実質的に寄生容量ＣＬによって決まる。すなわち、信号線の寄生容量ＣＬが存在する場合、可変コンデンサＣ１の容量を変化させても、ピーク周波数ｆｐｅａｋはほとんど変化しない。そのため、実際のノッチフィルタの周波数比は３から大きくずれてしまう。その結果、図３（ｂ）に示すノッチフィルタでは、直交変調器で発生する３次高調波を広帯域に亘って抑圧することができない。

以下に詳しく説明するように、実地の形態１によるフィルタ回路は、信号線の寄生容量ＣＬの影響を考慮した回路構成とすることにより、広帯域に亘って周波数比３を実現する。

（実施の形態１によるフィルタ回路の構成）
以下、実施の形態１によるフィルタ回路の構成を説明する。図６は、実施の形態１によるフィルタ回路の構成を示す回路図である。図６では、シングルエンド方式のフィルタ回路を例示する。

図６を参照して、実施の形態１によるフィルタ回路は、図３（ｂ）に示す理想的なノッチフィルタにおいて、可変コンデンサＣ２をさらに設けたものである。可変コンデンサＣ２は、信号線および接地線の間に接続される。すなわち、可変コンデンサＣ２は、信号線に対して信号線の寄生容量ＣＬと並列に接続される。

図６に示すノッチフィルタにおいて、インダクタＬ２のインダクタンスをＬとし、インダクタＬ１のインダクタンスをインダクタＬ２のインダクタンスのｎ倍（＝ｎＬ）とし、可変コンデンサＣ１の容量をＣ１とし、可変コンデンサＣ２の容量をＣ２とすると、ピーク周波数ｆｐｅａｋ、およびノッチ周波数ｆｎｏｔｃｈはそれぞれ、式（６），（７）で与えられる。

ピーク周波数ｆｐｅａｋは、可変コンデンサＣ１，Ｃ２の容量Ｃ１，Ｃ２に応じて変化する。また、ノッチ周波数ｆｎｏｔｃｈは、可変コンデンサＣ１の容量Ｃ１に応じて変化する。ピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈは、これら２つの可変コンデンサＣ１，Ｃ２を用いて互いに独立に調整することができる。

次に、図７から図１２を参照して、ＲＦＩＣ１００（図１）に搭載される差動方式のフィルタ回路の構成の一例について説明する。

図７を参照して、実施の形態１によるフィルタ回路１８０は、ＱＭＯＤ１５４とＰＧＡ１５２との間に設けられる。フィルタ回路１８０は、ノッチフィルタにより構成される。フィルタ回路１８０は、一対の入力端子ＩＮ＿Ｐ，ＩＮ＿Ｎを備える。正側の入力端子ＩＮ＿Ｐは差動信号である送信ＲＦ信号のうちの正側信号を受け、負側の入力端子ＩＮ＿Ｎは送信ＲＦ信号のうちの負側信号を受ける。

図８は、図７に示すフィルタ回路１８０の構成の一例を示す回路図である。図８を参照して、フィルタ回路１８０は、４個のインダクタＬ１＿Ｐ，Ｌ２＿Ｐ，Ｌ２＿Ｎ，Ｌ１＿Ｎと、４個の可変コンデンサＣ１＿Ｐ，Ｃ２＿Ｐ，Ｃ１＿Ｎ，Ｃ２＿Ｎとを含む。

４個のインダクタＬ１＿Ｐ，Ｌ２＿Ｐ，Ｌ２＿Ｎ，Ｌ１＿Ｎは、入力端子ＩＮ＿Ｐおよび入力端子ＩＮ＿Ｎの間にこの順に直列に接続される。後述するように、インダクタＬ１＿ＰおよびＬ１＿Ｎは差動結合されて差動インダクタを構成する。同様にしてインダクタＬ２＿ＰおよびＬ２＿Ｎも差動インダクタを構成する。なお、４個のインダクタの中間点（インダクタＬ２＿Ｐ，Ｌ２＿Ｎの接続ノード）ｎ０は高周波的に（交流的に）接地されている。

可変コンデンサＣ２＿Ｐは、正側の入力端子ＩＮ＿ＰおよびインダクタＬ１＿Ｐの接続ノードｎｐ１と接地線との間に接続される。可変コンデンサＣ２＿Ｎは、入力端子ＩＮ＿ＮおよびインダクタＬ１＿Ｎの接続ノードｎｎ１と接地線との間に接続される。ここで、接地線に接続されることは、交流的にも直流的にも接地されることを意味する。

インダクタＬ１＿ＰおよびＬ２＿Ｐの接続点ｎｐ２は、正側の出力端子ＯＵＴ＿Ｐに接続される。正側の出力端子ＯＵＴ＿Ｐおよび接地線の間には、可変コンデンサＣ１＿Ｐが接続される。

インダクタＬ１＿ＮおよびＬ２＿Ｎの接続点ｎｎ２は、負側の出力端子ＯＵＴ＿Ｎに接続される。負側の出力端子ＯＵＴ＿Ｎおよび接地線の間には、可変コンデンサＣ１＿Ｎが接続される。

このような構成とすることにより、フィルタ回路１８０に入力される差動信号のうちの正側信号は、インダクタＬ１＿Ｐ，Ｌ２＿Ｐおよび可変コンデンサＣ１＿Ｐ，Ｃ２＿Ｐからなるノッチフィルタに入力される。一方、フィルタ回路１８０に入力される差動信号のうちの負側信号は、インダクタＬ１＿Ｎ，Ｌ２＿Ｎおよび可変コンデンサＣ１＿Ｎ，Ｃ２＿Ｎからなるノッチフィルタに入力される。各ノッチフィルタのピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈは、図６に示したように、対応する２つの可変コンデンサＣ１，Ｃ２を用いて独立に調整可能である。

図９は、図８に示したフィルタ回路１８０の構成の一例を示す平面図である。
図９を参照して、４個のインダクタＬ１＿Ｐ，Ｌ２＿Ｐ，Ｌ１＿Ｎ，Ｌ２＿Ｎは、抵抗率の小さい金属配線ＭＮ−１を用いて形成される。インダクタＬ２＿ＰとインダクタＬ２＿Ｎとが交差する部分、およびインダクタＬ１＿ＰとインダクタＬ１＿Ｎとが交差する部分は、金属配線ＭＮ−１より下層の金属配線ＭＮ−２を用いて形成される。金属配線ＭＮ−１および金属配線ＭＮ−２はコンタクトＶＩＡを介して接続される。

正側の入力端子ＩＮ＿ＰとインダクタＬ１＿Ｐとの接続、インダクタＬ１＿Ｐ，Ｌ２＿Ｐと正側の出力端子ＯＵＴ＿Ｐとの接続、負側の入力端子ＩＮ＿ＮとインダクタＬ１＿Ｎとの接続、および、インダクタＬ１＿Ｎ，Ｌ２＿Ｎと負側の出力端子ＯＵＴ＿Ｎとの接続には、金属配線ＭＮ−１より上層である最上層の金属配線ＭＮが用いられる。

図１０は、図９のフィルタ回路１８０に用いられる可変コンデンサの構成の一例を示す回路図である。図１０（ａ）は可変コンデンサＣ１＿Ｐの回路図であり、図１０（ｂ）は可変コンデンサＣ２＿Ｐの回路図であり、図１０（ｃ）は可変コンデンサＣ１＿Ｎの回路図であり、図１０（ｄ）は可変コンデンサＣ２＿Ｎの回路図である。

図１０（ａ）を参照して、可変コンデンサＣ１＿Ｐは、ｎ＋１個（ｎは自然数）の容量素子Ｃ１＿Ｐ＜０＞〜Ｃ１＿Ｐ＜ｎ＞と、ｎ＋１個のスイッチング素子ＳＷ１＿Ｐ＜０＞〜ＳＷ１＿Ｐ＜ｎ＞とを含む。容量素子は、一例として、金属配線と同一の層に形成される金属層をキャパシタの電極として用いたいわゆるＭＩＭ（Metal Insulator Metal）キャパシタが適用される。スイッチング素子ＳＷ１＿Ｐ＜０＞〜ＳＷ１＿Ｐ＜ｎ＞は、一例として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタが適用される。

スイッチング素子ＳＷ１＿Ｐ＜０＞〜ＳＷ１＿Ｐ＜ｎ＞は、容量素子Ｃ１＿Ｐ＜０＞〜Ｃ１＿Ｐ＜ｎ＞にそれぞれ直列に接続される。容量素子Ｃ１＿Ｐ＜ｉ＞およびスイッチング素子ＳＷ１＿Ｐ＜ｉ＞からなる直列回路（ｉは０以上ｎ以下の整数）は、正側の出力端子ＯＵＴ＿Ｐおよび接地線の間に互いに並列に接続される。

スイッチング素子ＳＷ１＿Ｐ＜０＞〜ＳＷ１＿Ｐ＜ｎ＞はそれぞれ、制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞（＝ＣＯＮＴ＿Ｃ１＜０＞〜ＣＯＮＴ＿Ｃ１＜ｎ＞）に応答してオン（導通）／オフ（非導通）される。このように、正側の出力端子ＯＵＴ＿Ｐおよび接地線の間に互いに並列接続される容量素子の個数は制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞によって調整可能であるため、制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞によって可変コンデンサＣ１＿Ｐ全体の容量Ｃ１を調整することができる。

図１０（ｂ）に示す可変コンデンサＣ２＿Ｐは、図１０（ａ）に示す可変コンデンサＣ１＿Ｐと同様の構成を有しており、制御信号ＣＯＮＴ＿Ｃ２＜ｎ：０＞（＝ＣＯＮＴ＿Ｃ２＜０＞〜ＣＯＮＴ＿Ｃ２＜ｎ＞）によって可変コンデンサＣ２＿Ｐ全体の容量Ｃ２を調整可能に構成される。

図１０（ｃ）に示す可変コンデンサＣ１＿Ｎは、図１０（ａ）示す可変コンデンサＣ１＿Ｐと同様の構成を有しており、制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞によって可変コンデンサＣ１＿Ｐ全体の容量Ｃ１を調整可能に構成される。

図１０（ｄ）に示す可変コンデンサＣ２＿Ｎは、図１０（ｂ）示す可変コンデンサＣ２＿Ｐと同様の構成を有しており、制御信号ＣＯＮＴ＿Ｃ２＜ｎ：０＞によって可変コンデンサＣ２＿Ｎ全体の容量Ｃ１を調整可能に構成される。

ＲＦＩＣ１００は、図１１に示すように、中央処理装置（ＣＰＵ：Central Processing Unit）を有する。図１０（ａ），（ｂ）でそれぞれ示された制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞，ＣＯＮＴ＿Ｃ２＜ｎ：０＞は、ＣＰＵから送信される。ＣＰＵは、具体的には、ＲＦＩＣ１００の外部に設けられた外部記憶素子（不揮発性メモリで構成される）に予め格納されたプログラムを読み出して実行することにより、制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞およびＣＯＮＴ＿Ｃ２＜ｎ：０＞を生成することができる。なお、ＣＰＵは、起動時のＲＦＩＣ１００内の初期設定を含め、ＲＦＩＣ１００の送信動作および受信動作に必要な制御を行なう。制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞，ＣＯＮＴ＿Ｃ２＜ｎ：０＞は、その初期設定の処理の一部において生成される。

このように、図８に示すフィルタ回路１８０において、可変コンデンサＣ１＿Ｐ，Ｃ１＿Ｎの容量Ｃ１はＣＰＵから与えられる制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞によって調整され、可変コンデンサＣ２＿Ｐ，Ｃ２＿Ｎの容量Ｃ２はＣＰＵから与えられる制御信号ＣＯＮＴ＿Ｃ２＜ｎ：０＞によって調整される。

ＲＦＩＣ１００（図１）の製品出荷前において、図示しないチューニング回路によってフィルタ回路１８０の周波数特性がチューニングされる。このチューニングは、ＲＦＩＣ１００が搭載される無線通信機器が対応する複数の動作バンドの各々に対して行なわれる。動作バンドごとに、ピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈの周波数比が３となるように、可変コンデンサＣ１，Ｃ２の容量が決定される。

図１２は、図８に示すフィルタ回路１８０の周波数特性のチューニング動作を示すフローチャートである。

図１２を参照して、ステップＳ０１では、周波数特性のチューニングを行なう動作バンド、および当該動作バンドにおける希望波の周波数が決定される。この決定した希望波の周波数を３倍したものが３次高調波の周波数となる。

そして、決定された希望波に対応する送信ＲＦ信号が生成されてフィルタ回路１８０に入力される。フィルタ回路１８０を通過した送信ＲＦ信号に基づいて可変コンデンサＣ１，Ｃ２の容量が調整される。

具体的には、最初にステップＳ０２により、送信ＲＦ信号に含まれる３次高調波の大きさが最小となるように、可変コンデンサＣ１の容量が選択される。次に、この選択された可変コンデンサＣ１の容量に応じて、送信ＲＦ信号に含まれる希望波の大きさが最大となるように、可変コンデンサＣ２の容量が選択される。

可変コンデンサＣ１，Ｃ２の容量が選択されると、ステップＳ０４に進み、チューニングを行なうべき動作バンドが他にあるかどうかが判断される。チューニングを行なうべき動作バンドが他にある場合（ステップＳ０４においてＹＥＳ）、その動作バンドに対してステップＳ０１〜Ｓ０３の処理が行なわれ、可変コンデンサＣ１，Ｃ２の容量が選択される。そして、全ての動作バンドに対してチューニングが行なわれると（ステップＳ０４においてＮＯ）、動作が終了する。

このようにして、動作バンドごとに、周波数比が３となるように、可変コンデンサＣ１，Ｃ２の容量が選択される。選択された可変コンデンサＣ１，Ｃ２の容量は動作バンドと対応付けられ、その容量値を特定する値がプログラムとして外部記憶素子（図１１）に格納される。ＣＰＵは、ＲＦＩＣ１００が起動したときに、使用する動作バンドに対応する値を外部記憶素子（不揮発性メモリ）から読み出し、ＲＦＩＣ１００内の所定のレジスタに設定することにより、制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞，ＣＯＮＴ＿Ｃ２＜ｎ：０＞を生成する。

このように、製品出荷後の使用段階において、ＣＰＵは、使用する動作バンドに対応するプログラムを外部記憶素子から読み出し、その読み出したプログラムで指定された容量に基づいて制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞，ＣＯＮＴ＿Ｃ２＜ｎ：０＞を生成する。この生成された制御信号に応答してスイッチング素子ＳＷ０〜ＳＷｎがオン／オフされることにより、可変コンデンサＣ１，Ｃ２の容量は、動作バンドで周波数比３を実現するのに最適な値に調整される。

（実施の形態１の作用効果）
以下、図１３から図１５を参照して、実施の形態１によるフィルタ回路の周波数特性を解析したシミュレーション結果について説明する。

図１３にシミュレーション条件を示す。可変コンデンサＣ１，Ｃ２の容量をそれぞれ変化させながらフィルタ回路の周波数特性のシミュレーションを行なった。図１４は、フィルタ回路の周波数比およびピーク周波数ｆｐｅａｋの関係のシミュレーション結果である。図１４では、可変コンデンサＣ２の各容量について、可変コンデンサＣ１の容量を変化させたときのピーク周波数ｆｐｅａｋおよび周波数比の変化が示される。また、周波数比の許容範囲（例えば３±１０％とする）が併せて示される。

図１４を参照して、可変コンデンサＣ２の容量が０ｐＦのとき、すなわち可変コンデンサＣ２を設けないとき、周波数比が許容範囲内となるピーク周波数ｆｐｅａｋの周波数範囲は、１．８２ＧＨｚ〜１．９５ＧＨｚとなる（図中の範囲ＦＲ１に相当）。そして、可変コンデンサＣ２の容量を徐々に増加させることによって、ピーク周波数ｆｐｅａｋの周波数範囲は低周波数側に移動する。可変コンデンサＣ２の容量を１．５ｐＦまで増やした場合、ピーク周波数ｆｐｅａｋの周波数範囲は１．４ＧＨｚ〜１．９５ＧＨｚとなり、可変コンデンサＣ２を設けない場合の周波数範囲の約４倍に拡大する。このように、可変コンデンサＣ２の容量を変化させることで、広い周波数範囲に亘って周波数比を許容範囲内に収めることができる。

図１５は、電磁界シミュレータによるフィルタ回路１８０の入力インピーダンスＺｉｎのシミュレーション結果である。電磁界シミュレータにより図９に示した差動インダクタを電磁界解析し、モデル化を行なった。このモデルにおいて可変コンデンサＣ１，Ｃ２の容量を変化させている。

図中の実線ｋ１は、可変コンデンサＣ１，Ｃ２をそれぞれ１．８ｐＦ，０ｐＦとしたときの入力インピーダンスＺｉｎのシミュレーション結果である。実線ｋ２は、可変コンデンサＣ１，Ｃ２をそれぞれ３．２ｐＦ，２．３ｐＦとしたときの入力インピーダンスＺｉｎのシミュレーション結果である。可変コンデンサＣ１，Ｃ２の容量を変化させることにより、周波数比３を維持したままでピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈが変化していることが分かる。

このように、実施の形態１によるフィルタ回路によれば、ピーク周波数およびノッチ周波数をノッチフィルタに含まれる２つの可変コンデンサＣ１，Ｃ２を用いて独立に調整できるため、広帯域に亘って周波数比３を実現することができる。したがって、実施の形態１によるフィルタ回路は、低歪み特性およびマルチバンド動作が要求されるＬＴＥ対応のＲＦＩＣに好適に用いることができる。

＜実施の形態２＞
図１６は、実施の形態２によるフィルタ回路の構成を示す回路図である。図１６では、シングルエンド方式のフィルタ回路を例示する。

図１６を参照して、実施の形態２によるフィルタ回路は、図３（ｂ）に示す理想的なノッチフィルタにおいて、インダクタＬ２を可変インダクタで構成したものである。以下の説明では、インダクタＬ２を可変インダクタＬ２と表記する。

図１６に示すノッチフィルタにおいて、可変インダクタＬ２のインダクタンスをＬ２とし、インダクタＬ１のインダクタンスをＬ１とし、可変コンデンサＣ１の容量をＣ１とし、信号線の寄生容量をＣＬとすると、ピーク周波数ｆｐｅａｋ、およびノッチ周波数ｆｎｏｔｃｈはそれぞれ、式（８），（９）で与えられる。

ピーク周波数ｆｐｅａｋは、可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスＬ２に応じて変化する。また、ノッチ周波数ｆｎｏｔｃｈは、可変コンデンサＣ１の容量Ｃ１および可変インダクタＬ２のインダクタンスＬ２に応じて変化する。実施の形態１によるフィルタ回路１８０とは異なり、ピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈがともに可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスに依存する。ただし、一般的に信号線の寄生容量ＣＬは可変コンデンサＣ１に比して容量が十分に大きいことから（ＣＬ≫Ｃ１）、可変コンデンサＣ１の容量がピーク周波数ｆｐｅａｋに与える影響度は小さい。したがって、ピーク周波数ｆｐｅａｋは実質的に可変インダクタＬ２のインダクタによって決まる。これにより、ピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈは、可変コンデンサＣ１および可変インダクタＬ２を用いて互いに独立に調整することができる。

次に、図１７から図１９を参照して、ＲＦＩＣ１００（図１）に搭載される差動方式のフィルタ回路の構成の一例について説明する。

図１７は、実施の形態２によるフィルタ回路１８０Ａの構成の一例を示す回路図である。実施の形態２によるフィルタ回路１８０Ａは、図１に示すフィルタ回路１８０と同様に、ＱＭＯＤ１５４とＰＧＡ１５２との間に設けられる。フィルタ回路１８０Ａは、ノッチフィルタにより構成される。フィルタ回路１８０Ａの一対の入力端子ＩＮ＿Ｐ，ＩＮ＿Ｎのうち、正側の入力端子ＩＮ＿Ｐは差動信号である送信ＲＦ信号のうちの正側信号を受け、負側の入力端子ＩＮ＿Ｎは送信ＲＦ信号のうちの負側信号を受ける。

図１７を参照して、フィルタ回路１８０Ａは、４個のインダクタＬ１＿Ｐ，Ｌ２＿Ｐ，Ｌ２＿Ｎ，Ｌ１＿Ｎと、２個の可変コンデンサＣ１＿Ｐ，Ｃ１＿Ｎとを含む。フィルタ回路１８０Ａは、インダクタＬ２♯およびスイッチＳＷ１，ＳＷ２＿Ｐ，ＳＷ２＿Ｎをさらに含む。

４個のインダクタＬ１＿Ｐ，Ｌ２＿Ｐ，Ｌ２＿Ｎ，Ｌ１＿Ｎは、入力端子ＩＮ＿Ｐおよび入力端子ＩＮ＿Ｎの間にこの順に直列に接続される。インダクタＬ１＿ＰおよびＬ１＿Ｎは差動結合されて差動インダクタを構成する。同様にしてインダクタＬ２＿ＰおよびＬ２＿Ｎも差動インダクタを構成する。

インダクタＬ１＿ＰおよびＬ２＿Ｐの接続点ｎｐ２は、正側の出力端子ＯＵＴ＿Ｐに接続される。正側の出力端子ＯＵＴ＿Ｐおよび接地線の間には、可変コンデンサＣ１＿Ｐが接続される。

インダクタＬ１＿ＮおよびＬ２＿Ｎの接続点ｎｎ２は、負側の出力端子ＯＵＴ＿Ｎに接続される。負側の出力端子ＯＵＴ＿Ｎおよび接地線の間には、可変コンデンサＣ１＿Ｎが接続される。

スイッチＳＷ１は、インダクタＬ２＿ＰおよびインダクタＬ２＿Ｎの間に接続される。スイッチＳＷ２＿Ｐ、インダクタＬ２♯およびスイッチＳＷ２＿Ｎは、インダクタＬ２＿ＰおよびインダクタＬ２＿Ｎの間にこの順に直列に接続される。スイッチＳＷ１とスイッチＳＷ２＿Ｐ，ＳＷ２＿ＮとはＣＰＵ（図１１）から与えられる制御信号ＣＯＮＴ＿Ｌ２に応答して相補的にオン／オフされる。具体的には、スイッチＳＷ１がオンされ、かつ、スイッチＳＷ２＿Ｐ，ＳＷ２＿Ｐがオフされることにより、インダクタＬ２＿Ｐ，Ｌ２＿Ｎが直結される。この場合、インダクタＬ２＿Ｐ，Ｌ２＿Ｎの接続ノードが高周波的に接地される。

これに対して、スイッチＳＷ１がオフされ、かつ、スイッチＳＷ２＿Ｐ，ＳＷ２＿Ｎがオンされると、インダクタＬ２＿ＰとインダクタＬ２＿Ｎとの間にインダクタＬ２♯が接続される。この場合、インダクタＬ２♯の中間点が高周波的に接地される。

フィルタ回路１８０Ａに入力される差動信号のうちの正側信号は、インダクタＬ１＿Ｐ，Ｌ２＿Ｐおよび可変コンデンサＣ１＿Ｐからなるノッチフィルタに入力される。一方、フィルタ回路１８０Ａに入力される差動信号のうちの負側信号は、インダクタＬ１＿Ｎ，Ｌ２＿Ｎおよび可変コンデンサＣ１＿Ｎからなるノッチフィルタに入力される。実施の形態２では、スイッチＳＷ１，ＳＷ２＿Ｐ，ＳＷ＿ＮによってインダクタンスＬ２♯の接続／遮断を切替えることにより、実質的にインダクタンスＬ２＿Ｐ，Ｌ２＿Ｎのインダクタンスを変化させることができる。

このような構成とすることにより、各ノッチフィルタのピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈは、対応する可変コンデンサＣ１および可変インダクタＬ２を用いて独立に調整可能である。なお、図示は省略するが、スイッチＳＷ２＿Ｐ、インダクタンスＬ２♯およびスイッチＳＷ２＿Ｎの直列回路を、インダクタンスＬ２＿ＰおよびＬ２＿Ｎの間に複数個並列に接続させた構成とすることにより、インダクタンスＬ２＿Ｐ，Ｌ２＿Ｎのインダクタンスの可変範囲を広げることができる。

図１８は、図１７に示したフィルタ回路１８０Ａの構成の一例を示す平面図である。図１８に示すフィルタ回路１８０Ａは、図９に示すフィルタ回路１８０に対して、可変コンデンサＣ２＿Ｐ，Ｃ２＿Ｎに代えて、スイッチＳＷ１，ＳＷ２＿Ｐ，ＳＷ２＿ＮおよびインダクタＬ２♯をさらに設けたものである。可変コンデンサＣ１＿Ｐ，Ｃ１＿Ｎの構成は、図１０（ａ），（ｃ）と同様であるため、詳細な説明は繰り返さない。

インダクタＬ２♯は、４個のインダクタＬ１＿Ｐ，Ｌ１＿Ｎ，Ｌ２＿Ｐ，Ｌ２＿Ｎと同一の金属配線ＭＮ−１を用いて形成される。インダクタＬ２♯は、インダクタＬ２＿Ｐ，Ｌ２＿Ｎの外周を囲うように配置される。インダクタＬ２♯とインダクタＬ２＿Ｐ，Ｌ２＿Ｎとの接続／遮断は、スイッチＳＷ１，ＳＷ２＿Ｐ，ＳＷ＿Ｎによって切替えられる。スイッチＳＷ１，ＳＷ２＿Ｐ，ＳＷ２＿Ｎは、一例としてＭＯＳトランジスタが適用される。スイッチング素子ＳＷ１，ＳＷ２＿Ｐ，ＳＷ２＿Ｎはそれぞれ、図示しないＲＦＩＣ１００のＣＰＵ（図１１）から送信される制御信号ＣＯＮＴ＿Ｌ２に応答してオン／オフされる。このように、インダクタンスＬ２＿Ｐ，Ｌ２＿ＮとインダクタンスＬ２♯との接続／遮断は制御信号ＣＯＮＴ＿Ｌ２によって制御可能であるため、制御信号ＣＯＮＴ＿Ｌ２によってインダクタンスＬ２＿Ｐ，Ｌ２＿Ｎのインダクタンスを調整することができる。

制御信号ＣＯＮＴ＿Ｌ２は、制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞と同様に、ＣＰＵが外部記憶素子に予め格納されたプログラムを読み出すことによって生成することができる。具体的には、ＲＦＩＣ１００（図１）の製品出荷前において、図示しないチューニング回路によってフィルタ回路１８０Ａの周波数特性がチューニングされる。このチューニングは、ＲＦＩＣ１００が搭載される無線通信機器が対応する複数の動作バンドの各々に対して行なわれる。動作バンドごとに、ピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈの周波数比が３となるように、可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスが調整される。

図１９は、図１７に示すフィルタ回路１８０Ａの周波数特性のチューニング動作を示すフローチャートである。

図１９を参照して、ステップＳ０１では、周波数特性のチューニングを行なう動作バンド、および当該動作バンドにおける希望波の周波数が決定される。この決定した希望波の周波数を３倍したものが３次高調波の周波数となる。

そして、決定された希望波に対応する送信ＲＦ信号が生成されてフィルタ回路１８０Ａに入力される。フィルタ回路１８０Ａを通過した送信ＲＦ信号に基づいて可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスが調整される。

具体的には、最初にステップＳ０２１により、送信ＲＦ信号に含まれる希望波の大きさが最大となるように、可変インダクタＬ２のインダクタンスが選択される。次に、ステップＳ０３１により、この選択された可変インダクタＬ２のインダクタンスを用いて、送信ＲＦ信号に含まれる３次高調波の大きさが最小となるように可変コンデンサＣ１の容量が選択される。

可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスが選択されると、ステップＳ０４に進み、チューニングを行なうべき動作バンドが他にあるかどうかが判断される。チューニングを行なうべき動作バンドが他にある場合（ステップＳ０４においてＹＥＳ）、その動作バンドに対してステップＳ０１〜Ｓ０３の処理が行なわれ、可変コンデンサＣ１，Ｃ２の容量が選択される。そして、全ての動作バンドに対してチューニングが行なわれると（ステップＳ０４においてＮＯ）、動作が終了する。

このようにして、動作バンドごとに、周波数比が３となるように、可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスが選択される。選択された可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスは、動作バンドと対応付けられて、プログラムとして外部記憶素子（図１１）に格納される。

このような構成とすることにより、製品出荷後の使用段階において、ＣＰＵは、使用する動作バンドに対応するプログラムを外部記憶素子から読み出し、その読み出したプログラムで指定された容量およびインダクタンスに基づいて制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞，ＣＯＮＴ＿Ｌ２を生成する。これらの生成された制御信号に応答してスイッチング素子ＳＷ０〜ＳＷｎ，ＳＷ１，ＳＷ２＿Ｐ，ＳＷ２＿Ｎがオン／オフされることにより、可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスは、動作バンドで周波数比３を実現するのに最適な値に調整される。

（実施の形態２の作用効果）
以下、図２０から図２２を参照して、実施の形態２によるフィルタ回路の周波数特性を解析したシミュレーション結果について説明する。

図２０にシミュレーション条件を示す。可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスをそれぞれ変化させながらフィルタ回路の周波数特性のシミュレーションを行なった。図２１は、フィルタ回路の周波数比およびピーク周波数ｆｐｅａｋの関係のシミュレーション結果である。図２１では、可変インダクタＬ２の各インダクタンスについて、可変コンデンサＣ１の容量を変化させたときのピーク周波数ｆｐｅａｋおよび周波数比の変化が示される。また、周波数比の許容範囲（例えば３±１０％とする）が併せて示される。

図２１を参照して、可変インダクタＬ２のインダクタンスが１．８ｎＨのとき、周波数比が許容範囲内となるピーク周波数ｆｐｅａｋの周波数範囲は、１．８２ＧＨｚ〜１．９５ＧＨｚとなる（図中の範囲ＦＲ３に相当）。そして、可変インダクタＬ２のインダクタンスを徐々に増加させることによって、ピーク周波数ｆｐｅａｋの周波数範囲は低周波数側に移動する。可変インダクタＬ２のインダクタンスを２．８ｎＨまで増やした場合、ピーク周波数ｆｐｅａｋの周波数範囲は１．４ＧＨｚ〜１．９５ＧＨｚとなり、可変インダクタＬ２が１．８ｎＨとした場合の周波数範囲の約４倍に拡大する。このように、可変インダクタＬ２のインダクタを変化させることで、広い周波数範囲に亘って周波数比を許容範囲内に収めることができる。

図２２は、電磁界シミュレータによるフィルタ回路１８０Ａの入力インピーダンスＺｉｎのシミュレーション結果である。電磁界シミュレータにより図１８に示した差動インダクタを電磁界解析し、モデル化を行なった。このモデルにおいて可変コンデンサＣ１および可変インダクタＬ２のインダクタを変化させている。

図中の実線ｋ３は、可変コンデンサＣ１を１．８ｐＦとし、スイッチＳＷ１をオン（スイッチＳＷ２＿Ｐ，ＳＷ２＿Ｎをオフ）としたときの入力インピーダンスＺｉｎのシミュレーション結果である。実線ｋ４は、可変コンデンサＣ１を２．９ｐＦとし、スイッチＳＷ２＿Ｐ，ＳＷ２＿Ｎをオン（スイッチＳＷ１をオフ）としたときの入力インピーダンスＺｉｎのシミュレーション結果である。可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスを変化させることにより、周波数比３を維持したままでピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈが変化していることが分かる。

このように、実施の形態２によるフィルタ回路によれば、ピーク周波数およびノッチ周波数をノッチフィルタに含まれる可変コンデンサＣ１および可変インダクタＬ２を用いて独立に調整することができるため、広帯域に亘って周波数比３を実現できる。したがって、実施の形態２によるフィルタ回路は、低歪み特性およびマルチバンド動作が要求されるＬＴＥ対応のＲＦＩＣに好適に用いることができる。

＜実施の形態３＞
図２３は、実施の形態３によるフィルタ回路の構成を示す回路図である。図２３では、シングルエンド方式のフィルタ回路を例示する。

図２３を参照して、実施の形態３によるフィルタ回路は、図３（ｂ）に示す理想的なノッチフィルタにおいて、インダクタＬ１を可変インダクタで構成したものである。以下の説明では、インダクタＬ１を可変インダクタＬ１と表記する。

図２３に示すノッチフィルタにおいて、可変インダクタＬ１のインダクタンスをＬ１とし、インダクタＬ２のインダクタンスをＬ２とし、可変コンデンサＣ１の容量をＣ１とし、信号線の寄生容量をＣＬとすると、ピーク周波数ｆｐｅａｋ、およびノッチ周波数ｆｎｏｔｃｈはそれぞれ、式（１０），（１１）で与えられる。なお、式（１０），（１１）は上記の式（８），（９）とそれぞれ同一である。

ピーク周波数ｆｐｅａｋは、可変コンデンサＣ１の容量Ｃ１および可変インダクタＬ１のインダクタンスＬ１に応じて変化する。また、ノッチ周波数ｆｎｏｔｃｈは、可変コンデンサＣ１の容量Ｃ１および可変インダクタＬ１のインダクタンスＬ１に応じて変化する。実施の形態１によるフィルタ回路１８０とは異なり、ピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈがともに可変コンデンサＣ１の容量および可変インダクタＬ１のインダクタンスに依存する。ただし、上述したように可変コンデンサＣ１の容量がピーク周波数ｆｐｅａｋに与える影響度は小さいことから、ピーク周波数ｆｐｅａｋは実質的に可変インダクタＬ１のインダクタによって決まる。これにより、ピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈは、可変コンデンサＣ１および可変インダクタＬ１を用いて互いに独立に調整することができる。

図２４は、ＲＦＩＣ１００（図１）に搭載される差動方式のフィルタ回路１８０Ｂの構成の一例を示す回路図である。実施の形態３によるフィルタ回路１８０Ｂは、図１に示すフィルタ回路１８０と同様に、ＱＭＯＤ１５４とＰＧＡ１５２との間に設けられる。

実施の形態３によるフィルタ回路１８０Ｂは、ノッチフィルタにより構成される。フィルタ回路１８０Ｂの一対の入力端子ＩＮ＿Ｐ，ＩＮ＿Ｎのうち、正側の入力端子ＩＮ＿Ｐは差動信号である送信ＲＦ信号のうちの正側信号を受け、負側の入力端子ＩＮ＿Ｎは送信ＲＦ信号のうちの負側信号を受ける。

図２４を参照して、フィルタ回路１８０Ｂは、４個のインダクタＬ１＿Ｐ，Ｌ２＿Ｐ，Ｌ２＿Ｎ，Ｌ１＿Ｎと、２個の可変コンデンサＣ１＿Ｐ，Ｃ１＿Ｎとを含む。フィルタ回路１８０Ｂは、インダクタＬ１＿Ｐ♯，Ｌ１＿Ｎ♯およびスイッチＳＷ３＿Ｐ，ＳＷ３＿Ｎ，ＳＷ４＿Ｐ，ＳＷ４＿Ｎ，ＳＷ５＿Ｐ，ＳＷ５＿Ｎをさらに含む。

４個のインダクタＬ１＿Ｐ，Ｌ２＿Ｐ，Ｌ２＿Ｎ，Ｌ１＿Ｎは、入力端子ＩＮ＿Ｐおよび入力端子ＩＮ＿Ｎの間にこの順に直列に接続される。インダクタＬ１＿ＰおよびＬ１＿Ｎは差動結合されて差動インダクタを構成する。同様にしてインダクタＬ２＿ＰおよびＬ２＿Ｎも差動インダクタを構成する。

インダクタＬ１＿ＰおよびＬ２＿Ｐの接続点ｎｐ２は、正側の出力端子ＯＵＴ＿Ｐに接続される。正側の出力端子ＯＵＴ＿Ｐおよび接地線の間には、可変コンデンサＣ１＿Ｐが接続される。

インダクタＬ１＿ＮおよびＬ２＿Ｎの接続点ｎｎ２は、負側の出力端子ＯＵＴ＿Ｎに接続される。負側の出力端子ＯＵＴ＿Ｎおよび接地線の間には、可変コンデンサＣ１＿Ｎが接続される。

スイッチＳＷ３＿Ｐは、インダクタＬ１＿ＰおよびインダクタＬ２＿Ｐの間に接続される。スイッチＳＷ４＿Ｐ、インダクタＬ１＿Ｐ♯およびスイッチＳＷ５＿Ｐは、インダクタＬ１＿ＰおよびインダクタＬ２＿Ｐの間にこの順に直列に接続される。スイッチＳＷ３＿ＰとスイッチＳＷ４＿Ｐ，ＳＷ５＿ＰとはＣＰＵ（図１１）から与えられる制御信号ＣＯＮＴ＿Ｌ１に応答して相補的にオン／オフされる。具体的には、スイッチＳＷ３＿Ｐがオンされ、かつ、スイッチＳＷ４＿Ｐ，ＳＷ５＿Ｐがオフされることにより、インダクタＬ１＿Ｐ，Ｌ２＿Ｐが直結される。

これに対して、スイッチＳＷ３＿Ｐがオフされ、かつ、スイッチＳＷ４＿Ｐ，ＳＷ５＿Ｐがオンされると、インダクタＬ１＿ＰとインダクタＬ２＿Ｐとの間にインダクタＬ１＿Ｐ♯が接続される。このように、制御信号ＣＯＮＴ＿Ｌ１に応じてスイッチＳＷ３＿Ｐ，ＳＷ４＿Ｐ，ＳＷ５＿Ｐがオン／オフすることにより、インダクタンスＬ１＿Ｐ♯の接続／遮断が切替えられる。

スイッチＳＷ３＿Ｎは、インダクタＬ１＿ＮおよびインダクタＬ２＿Ｎの間に接続される。スイッチＳＷ４＿Ｎ、インダクタＬ１＿Ｎ♯およびスイッチＳＷ５＿Ｎは、インダクタＬ１＿ＮおよびインダクタＬ２＿Ｎの間にこの順に直列に接続される。スイッチＳＷ３＿ＮとスイッチＳＷ４＿Ｎ，ＳＷ５＿ＮとはＣＰＵ（図１１）から与えられる制御信号ＣＯＮＴ＿Ｌ１に応答して相補的にオン／オフされる。具体的には、スイッチＳＷ３＿Ｎがオンされ、かつ、スイッチＳＷ４＿Ｎ，ＳＷ５＿Ｎがオフされることにより、インダクタＬ１＿Ｎ，Ｌ２＿Ｎが直結される。

これに対して、スイッチＳＷ３＿Ｎがオフされ、かつ、スイッチＳＷ４＿Ｎ，ＳＷ５＿Ｎがオンされると、インダクタＬ１＿ＮとインダクタＬ２＿Ｎとの間にインダクタＬ１＿Ｎ♯が接続される。このように、制御信号ＣＯＮＴ＿Ｌ１に応じてスイッチＳＷ３＿Ｎ，ＳＷ４＿Ｎ，ＳＷ５＿Ｎがオン／オフすることにより、インダクタンスＬ１＿Ｎ♯の接続／遮断が切替えられる。

フィルタ回路１８０Ｂに入力される差動信号のうちの正側信号は、インダクタＬ１＿Ｐ，Ｌ２＿Ｐおよび可変コンデンサＣ１＿Ｐからなるノッチフィルタに入力される。一方、フィルタ回路１８０Ｂに入力される差動信号のうちの負側信号は、インダクタＬ１＿Ｎ，Ｌ２＿Ｎおよび可変コンデンサＣ１＿Ｎからなるノッチフィルタに入力される。実施の形態３では、制御信号ＣＯＮＴ＿Ｌ１に応じてインダクタンスＬ１＿Ｐ♯，Ｌ１＿Ｎ♯の接続／遮断を切替えることにより、実質的にインダクタンスＬ１＿Ｐ，Ｌ１＿Ｎのインダクタンスを変化させることができる。

このような構成とすることにより、各ノッチフィルタのピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈは、対応する可変コンデンサＣ１および可変インダクタＬ１を用いて独立に調整可能である。なお、図示は省略するが、スイッチＳＷ４＿Ｐ、インダクタンスＬ１＿Ｐ♯およびスイッチＳＷ５＿Ｐの直列回路を、インダクタンスＬ１＿ＰおよびＬ２＿Ｐの間に複数個並列に接続させた構成とすることにより、インダクタンスＬ１＿Ｐのインダクタンスの可変範囲を広げることができる。同様に、スイッチＳＷ４＿Ｎ、インダクタンスＬ１＿Ｎ♯およびスイッチＳＷ５＿Ｎの直列回路を、インダクタンスＬ１＿ＮおよびＬ２＿Ｎの間に複数個並列に接続させた構成とすることにより、インダクタンスＬ１＿Ｎのインダクタンスの可変範囲を広げることができる。

制御信号ＣＯＮＴ＿Ｌ１は、制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞と同様に、ＣＰＵが外部記憶素子に予め格納されたプログラムを読み出すことによって生成することができる。具体的には、ＲＦＩＣ１００（図１）の製品出荷前において、図示しないチューニング回路によってフィルタ回路１８０Ｂの周波数特性がチューニングされる。このチューニングは、ＲＦＩＣ１００が搭載される無線通信機器が対応する複数の動作バンドの各々に対して行なわれる。動作バンドごとに、ピーク周波数ｆｐｅａｋおよびノッチ周波数ｆｎｏｔｃｈの周波数比が３となるように、可変コンデンサＣ１の容量および可変インダクタＬ１のインダクタンスが調整される。

図２５は、図２４に示すフィルタ回路１８０Ｂの周波数特性のチューニング動作を示すフローチャートである。

図２５を参照して、ステップＳ０１では、周波数特性のチューニングを行なう動作バンド、および当該動作バンドにおける希望波の周波数が決定される。この決定した希望波の周波数を３倍したものが３次高調波の周波数となる。

そして、決定された希望波に対応する送信ＲＦ信号が生成されてフィルタ回路１８０Ｂに入力される。フィルタ回路１８０Ｂを通過した送信ＲＦ信号に基づいて可変コンデンサＣ１の容量および可変インダクタＬ１のインダクタンスが調整される。

具体的には、最初にステップＳ０２２により、送信ＲＦ信号に含まれる希望波の大きさが最大となるように、可変インダクタＬ１のインダクタンスが選択される。次に、ステップＳ０３２により、この選択された可変インダクタＬ１のインダクタンスを用いて、送信ＲＦ信号に含まれる３次高調波の大きさが最小となるように可変コンデンサＣ１の容量が選択される。

可変コンデンサＣ１の容量および可変インダクタＬ１のインダクタンスが選択されると、ステップＳ０４に進み、チューニングを行なうべき動作バンドが他にあるかどうかが判断される。チューニングを行なうべき動作バンドが他にある場合（ステップＳ０４においてＹＥＳ）、その動作バンドに対してステップＳ０１〜Ｓ０３２の処理が行なわれ、可変コンデンサＣ１の容量および可変インダクタＬ１のインダクタンスが選択される。そして、全ての動作バンドに対してチューニングが行なわれると（ステップＳ０４においてＮＯ）、動作が終了する。

このようにして、動作バンドごとに、周波数比が３となるように、可変コンデンサＣ１の容量および可変インダクタＬ１のインダクタンスが選択される。選択された可変コンデンサＣ１の容量および可変インダクタＬ２のインダクタンスは、動作バンドと対応付けられて、プログラムとして外部記憶素子（図１１）に格納される。

このような構成とすることにより、製品出荷後の使用段階において、ＣＰＵは、使用する動作バンドに対応するプログラムを外部記憶素子から読み出し、その読み出したプログラムで指定された容量に基づいて制御信号ＣＯＮＴ＿Ｃ１＜ｎ：０＞，ＣＯＮＴ＿Ｌ１を生成する。これらの生成された制御信号に応答してスイッチング素子ＳＷ０〜ＳＷｎ，ＳＷ３＿Ｐ，ＳＷ３＿Ｎ，ＳＷ４＿Ｐ，ＳＷ４＿Ｎ，ＳＷ５＿Ｐ，ＳＷ５＿Ｎがオン／オフされることにより、可変コンデンサＣ１の容量および可変インダクタＬ１のインダクタンスは、動作バンドで周波数比３を実現するのに最適な値に調整される。

（実施の形態３の作用効果）
以下、図２６および図２７を参照して、実施の形態３によるフィルタ回路の周波数特性を解析したシミュレーション結果について説明する。

図２６にシミュレーション条件を示す。可変インダクタＬ１のインダクタンスを変化させながらフィルタ回路の周波数特性のシミュレーションを行なった。図２７は、フィルタ回路の周波数比およびピーク周波数ｆｐｅａｋの関係のシミュレーション結果である。図２７では、可変インダクタＬ１のインダクタンスを変化させたときのピーク周波数ｆｐｅａｋおよび周波数比の変化が示される。また、比較例として、インダクタＬ１のインダクタンスを固定値とし、可変コンデンサＣ１の容量のみを変化させたときのフィルタ回路の周波数比およびピーク周波数ｆｐｅａｋの関係のシミュレーション結果を併せて示す。

図２７を参照して、可変インダクタＬ１のインダクタンスが１．５ｎＨのとき、周波数比が許容範囲内となるピーク周波数ｆｐｅａｋの周波数範囲は、１．８２ＧＨｚ〜１．９５ＧＨｚとなる（図中の範囲ＦＲ５に相当）。一方、可変インダクタＬ１のインダクタンスを変化させることによって、ピーク周波数ｆｐｅａｋの周波数範囲は高周波側および低周波数側に広がる。可変インダクタＬ１のインダクタンスを３．０ｎＨまで増やした場合、ピーク周波数ｆｐｅａｋの周波数範囲は１．７ＧＨｚ〜２．０ＧＨｚとなり、可変インダクタＬ１を１．５ｎＨとした場合の周波数範囲の約４倍に拡大する。このように、可変インダクタＬ１のインダクタを変化させることで、広い周波数範囲に亘って周波数比を許容範囲内に収めることができる。

このように、実施の形態３によるフィルタ回路によれば、ピーク周波数およびノッチ周波数をノッチフィルタに含まれる可変コンデンサＣ１および可変インダクタＬ１を用いて独立に調整することができるため、広帯域に亘って周波数比３を実現できる。したがって、実施の形態３によるフィルタ回路は、低歪み特性およびマルチバンド動作が要求されるＬＴＥ対応のＲＦＩＣに好適に用いることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

なお、実施の形態１〜３では、ＲＦＩＣ１００の送信部ＴＸ（図１）に設けられるフィルタ回路の構成について例示したが、受信部ＲＸに設けられるフィルタ回路にも本願発明を適用することが可能である。

また、実施の形態１では可変コンデンサＣ１，Ｃ２を含むフィルタ回路の構成を説明し、実施の形態２、３では可変インダクタＬ１（またはＬ２）を含むフィルタ回路の構成を説明したが、一般的に、可変コンデンサの容量の調整は、可変インダクタのインダクタンスの調整と比較して設計および実現が容易であるため、実施の形態１が実用性の点で優れているといえる。

１００ ＲＦＩＣ、１０２ ＬＮＡ、１０４ Ｄｏｗｎ Ｃｏｎｖｅｒｔｅｒ、１０６，１５６ ＤＩＶ、１０８，１５８ ＬＯ、１１０Ａ，１１０Ｂ，１６０Ａ，１６０Ｂ ＬＰＦ、１１４Ａ，１１４Ｂ ＡＤＣ、１５０ ＩＦ、１５２ ＰＧＡ、１５４ ＱＭＯＤ、１６４Ａ，１６４Ｂ ＤＡＣ、１７０ デジタル回路、１７２ 送信用Ｂａｌｕｎ、１８０，１８０Ａ，１８０Ｂ フィルタ回路、２００ ＦＥＭ、２１０ アンテナ、２１２ 受信用Ｂａｌｕｎ、２１４ ＨＰＡ、３００ ベースバンド回路、Ｃ１，Ｃ２ 可変コンデンサ、Ｌ１，Ｌ２ インダクタ。

Claims (16)

1. 入力される高周波信号のうちの希望波成分を通過させる一方で、前記希望波の整数倍の高調波成分を減衰させるためのフィルタ回路を有する半導体装置であって、
   前記フィルタ回路は、
   前記高周波信号を伝搬する信号線と接地電位との間に直列に接続される第１および第２のインダクタと、
   前記第１および第２のインダクタの接続点と前記接地電位との間に接続される第１の可変コンデンサと、
   前記信号線および前記接地電位の間に接続される第２の可変コンデンサとを備える、半導体装置。
2. 前記希望波成分の周波数が前記第１および第２の可変コンデンサの容量値により調整され、かつ、前記高調波成分の周波数が前記第１の可変コンデンサの容量値により調整される、請求項１に記載の半導体装置。
3. 前記信号線は、差動信号である前記高周波信号を受けるための信号線対の一方を構成し、前記第１および第２のインダクタは、前記信号線と高周波接地点との間に直列に接続され、
   前記フィルタ回路は、
   前記信号線対の他方の信号線と前記高周波接地点との間に直列に接続される第３および第４のインダクタと、
   前記第３および第４のインダクタの接続点と前記接地電位との間に接続される第３の可変コンデンサと、
   前記他方の信号線と前記接地電位との間に接続される第４の可変コンデンサとをさらに備え、
   前記第１および第３のインダクタは差動結合されて第１の差動インダクタを構成し、
   前記第２および第４のインダクタは差動結合されて第２の差動インダクタを構成する、請求項１に記載の半導体装置。
4. 前記希望波成分の周波数が前記第１から第４の可変コンデンサの容量値により調整され、かつ、前記高周波成分の周波数が前記第１および第３の可変コンデンサの容量値により調整される、請求項３に記載の半導体装置。
5. ベースバンド回路から受けたベースバンド信号を局部発振信号を用いてアップコンバートし、前記高周波信号を出力するための直交変調器と、
   前記直交変調器で生成した前記高周波信号を増幅するための送信増幅回路とをさらに有し、
   前記フィルタ回路は、前記直交変調器から前記高周波信号を受け、前記高周波成分を減衰させた前記高周波信号を前記送信増幅回路に供給する、請求項１から４のいずれか１項に記載の半導体装置。
6. プログラムを実行するための中央処理装置をさらに有し、
   前記第１および第２の可変コンデンサのそれぞれの容量値は、前記中央処理装置によって設定される、請求項１または２に記載の半導体装置。
7. プログラムを実行するための中央処理装置をさらに有し、
   前記第１から第４の可変コンデンサのそれぞれの容量値は、前記中央処理装置によって設定される、請求項３または４に記載の半導体装置。
8. フィルタ特性を可変させることができるフィルタ回路の調整方法であって、
   前記フィルタ回路は、
   高周波信号を伝搬する信号線と接地電位との間に直列に接続される第１および第２のインダクタと、
   前記第１および第２のインダクタの接続点と前記接地電位との間に接続される第１の可変コンデンサと、
   前記信号線および前記接地電位の間に接続される第２の可変コンデンサとを含み、
   前記調整方法は、
   前記高周波信号のうちの希望波の整数倍の高調波成分が減衰するように、前記第１の可変コンデンサの容量値を選択するステップと、
   前記選択された第１の可変コンデンサの容量値に応じて、前記高周波信号のうちの希望波成分が通過するように、前記第２の可変コンデンサの容量値を選択するステップとを備える、フィルタ回路の調整方法。
9. 入力される高周波信号のうちの希望波成分を通過させる一方で、前記希望波の整数倍の高調波成分を減衰させるためのフィルタ回路を有する半導体装置であって、
   前記フィルタ回路は、
   前記高周波信号を伝搬する信号線と接地電位との間に直列に接続される第１および第２のインダクタと、
   前記第１および第２のインダクタの接続点と前記接地電位との間に接続される第１の可変コンデンサとを備え、
   前記第１および第２のインダクタの一方は、可変インダクタである、半導体装置。
10. 前記希望波成分および前記高周波成分の周波数が、前記可変インダクタのインダクタンスおよび前記第１の可変コンデンサの容量値により調整される、請求項９に記載の半導体装置。
11. 前記信号線は、差動信号である前記高周波信号を受けるための信号線対の一方を構成し、前記第１および第２のインダクタは、前記信号線と高周波接地点との間に直列に接続され、
    前記フィルタ回路は、
    前記信号線対の他方の信号線と前記高周波接地点との間に直列に接続される第３および第４のインダクタと、
    前記第３および第４のインダクタの接続点と前記接地電位との間に接続される第２の可変コンデンサとをさらに備え、
    前記第１および第３のインダクタは差動結合されて第１の差動インダクタを構成し、
    前記第２および第４のインダクタは差動結合されて第２の差動インダクタを構成し、
    前記第１および第３のインダクタは、可変インダクタである、請求項９に記載の半導体装置。
12. 前記信号線は、差動信号である前記高周波信号を受けるための信号線対の一方を構成し、前記第１および第２のインダクタは、前記信号線と高周波接地点との間に直列に接続され、
    前記フィルタ回路は、
    前記信号線対の他方の信号線と前記高周波接地点との間に直列に接続される第３および第４のインダクタと、
    前記第３および第４のインダクタの接続点と前記接地電位との間に接続される第２の可変コンデンサとをさらに備え、
    前記第１および第３のインダクタは差動結合されて第１の差動インダクタを構成し、
    前記第２および第４のインダクタは差動結合されて第２の差動インダクタを構成し、
    前記第２および第４のインダクタは、可変インダクタである、請求項９に記載の半導体装置。
13. 前記希望波成分および前記高周波成分の周波数が、前記可変インダクタのインダクタンスおよび前記第１および第２の可変コンデンサの容量値により調整される、請求項１１または１２に記載の半導体装置。
14. ベースバンド回路から受けたベースバンド信号を局部発振信号を用いてアップコンバートし、前記高周波信号を出力するための直交変調器と、
    前記直交変調器で生成した前記高周波信号を増幅するための送信増幅回路とをさらに有し、
    前記フィルタ回路は、前記直交変調器から前記高周波信号を受け、前記高周波成分を減衰させた前記高周波信号を前記送信増幅回路に供給する、請求項９から１３のいずれか１項に記載の半導体装置。
15. プログラムを実行するための中央処理装置をさらに有し、
    前記可変インダクタのインダクタンスおよび前記可変コンデンサの容量値は、前記中央処理装置によって設定される、請求項９から１３のいずれか１項に記載の半導体装置。
16. フィルタ特性を可変させることができるフィルタ回路の調整方法であって、
    前記フィルタ回路は、
    高周波信号を伝搬する信号線と接地電位との間に直列に接続される第１および第２のインダクタと、
    前記第１および第２のインダクタの接続点と前記接地電位との間に接続される可変コンデンサとを含み、
    前記第１および第２のインダクタの一方は、可変インダクタであり、
    前記調整方法は、
    前記高周波信号のうちの希望波成分が通過するように、前記可変インダクタのインダクタンスを選択するステップと、
    前記選択された可変インダクタのインダクタンスに応じて、前記高周波信号のうちの希望波の整数倍の高調波成分が減衰するように、前記可変コンデンサの容量値を選択するステップとを備える、フィルタ回路の調整方法。

Images