JP6081385B2 - ドライバ回路、および、インピーダンス調整回路 - Google Patents
ドライバ回路、および、インピーダンス調整回路 Download PDFInfo
- Publication number
- JP6081385B2 JP6081385B2 JP2014015550A JP2014015550A JP6081385B2 JP 6081385 B2 JP6081385 B2 JP 6081385B2 JP 2014015550 A JP2014015550 A JP 2014015550A JP 2014015550 A JP2014015550 A JP 2014015550A JP 6081385 B2 JP6081385 B2 JP 6081385B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- signal node
- switch element
- output pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
(1)HBM(Human Body Model): 人体帯電モデル
(2)MM (Machine Model):マシンモデル
(3)CDM(Charged Device Model):デバイス帯電モデル
HBM,MMについては、外部から静電気を帯電した物体からのESD損傷に対するモデルである。CDMについては、デバイスに帯電したESD損傷に対するモデルである。
図1に示すように、ドライバ回路100は、電源端子TVDDと、接地端子TVSSと、第1の出力パッドT1と、第2の出力パッドT2と、差動出力回路10と、第1のインピーダンス調整回路IC1と、第2のインピーダンス調整回路IC2と、第1の保護回路PC1と、第2の保護回路PC2と、第3の保護回路PC3と、第4の保護回路PC4と、ESD保護回路ECと、を備える。なお、このドライバ回路100は、例えば、送信器に適用され、送信データを含むデータ信号SDに基づいて、所定の出力信号(送信信号)を第1、第2の出力パッドT1、T2から出力する。
TVDD 電源端子
TVSS 接地端子
T1 第1の出力パッド
T2 第2の出力パッド
10 差動出力回路
IC1 第1のインピーダンス調整回路
IC2 第2のインピーダンス調整回路
PC1 第1の保護回路
PC2 第2の保護回路
PC3 第3の保護回路
PC4 第4の保護回路
EC ESD保護回路
Claims (7)
- データ信号に応じて、第1の信号ノードおよび第2の信号ノードから差動信号を出力する差動出力回路と、
前記差動出力回路の前記第1の信号ノードと第1の出力パッドとの間に接続され、インピーダンスが調整可能な第1のインピーダンス調整回路と、
前記差動出力回路の前記第2の信号ノードと第2の出力パッドとの間に接続され、インピーダンスが調整可能な第2のインピーダンス調整回路と、
電源端子と前記第1の出力パッドとの間に接続され、前記差動出力回路を保護する第1の保護回路と、
接地端子と前記第1の出力パッドとの間に接続され、前記差動出力回路を保護する第2の保護回路と、
前記電源端子と前記第2の出力パッドとの間に接続され、前記差動出力回路を保護する第3の保護回路と、
前記接地端子と前記第2の出力パッドとの間に接続され、前記差動出力回路を保護する第4の保護回路と、
前記電源端子と前記接地端子との間に接続され、前記電源端子と前記接地端子との間の電位差が予め設定された規定値以上になると、抵抗値が低くなるESD保護回路と、を備え、
前記第1のインピーダンス調整回路は、
一端が前記第1の信号ノードに接続された第1の抵抗と、
一端が前記第1の抵抗の他端に接続された第1のMOSトランジスタと、
一端が前記第1の信号ノードに接続された第2の抵抗と、
一端が前記第2の抵抗の他端に接続された第2のMOSトランジスタと、
一端が前記第1のMOSトランジスタの他端および前記第2のMOSトランジスタの他端に接続され、他端が前記第1の出力パッドに接続された第3の抵抗と、
カソードが前記電源端子に接続され、アノードが前記第1の信号ノードに接続された第1のダイオードと、
カソードが前記電源端子に接続され、アノードが前記第3の抵抗の一端に接続された第2のダイオードと、を有する
ドライバ回路。 - 前記第1のインピーダンス調整回路は、一端が前記第1の信号ノードに接続され、他端が前記第1の出力パッドに接続された第4の抵抗をさらに有する
請求項1に記載のドライバ回路。 - 前記第1の抵抗の抵抗値および前記第2の抵抗の抵抗値は、前記第3の抵抗の抵抗値よりも、大きくなるように設定されている
請求項1または2に記載のドライバ回路。 - 前記第1のMOSトランジスタのゲートおよび第2のMOSトランジスタのゲートには、それぞれ電圧が供給される
請求項1から3のいずれか一項に記載のドライバ回路。 - 前記第1の保護回路は、カソードが前記電源端子に接続され、アノードが前記第1の出力パッドに接続された第1の保護ダイオードを含み、
前記第2の保護回路は、カソードが前記第1の出力パッドに接続され、アノードが前記接地端子に接続された第2の保護ダイオードを含み、
前記第3の保護回路は、カソードが前記電源端子に接続され、アノードが前記第2の出力パッドに接続された第3の保護ダイオードを含み、
前記第4の保護回路は、カソードが前記第2の出力パッドに接続され、アノードが前記接地端子に接続された第4の保護ダイオードを含む
請求項1から4のいずれか一項に記載のドライバ回路。 - 前記差動出力回路は、
一端が電圧端子に接続され、他端が前記第1の信号ノードに接続された第1のスイッチ素子と、
一端が前記第1の信号ノードに接続され、他端が前記接地端子に接続された第2のスイッチ素子と、
一端が前記電圧端子に接続され、他端が前記第2の信号ノードに接続された第3のスイッチ素子と、
一端が前記第2の信号ノードに接続され、他端が前記接地端子に接続された第4のスイッチ素子と、を有し、
前記差動出力回路は、
前記データ信号に応じて、前記第1のスイッチ素子および第4のスイッチ素子がオンし且つ前記第2のスイッチ素子および前記第3のスイッチ素子がオフした状態と、前記第1のスイッチ素子および第4のスイッチ素子がオフし且つ前記第2のスイッチ素子および前記第3のスイッチ素子がオンした状態と、を切り換える
請求項1から5のいずれか一項に記載のドライバ回路。 - 信号が供給される信号ノードと、出力パッドとの間のインピーダンスを調整可能なインピーダンス調整回路であって、
一端が前記信号ノードに接続された第1の抵抗と、
一端が前記第1の抵抗の他端に接続された第1のMOSトランジスタと、
一端が前記信号ノードに接続された第2の抵抗と、
一端が前記第2の抵抗の他端に接続された第2のMOSトランジスタと、
一端が前記第1のMOSトランジスタの他端および前記第2のMOSトランジスタの他端に接続され、他端が前記出力パッドに接続された第3の抵抗と、
カソードが前記電源端子に接続され、アノードが前記信号ノードに接続された第1のダイオードと、
カソードが前記電源端子に接続され、アノードが前記第3の抵抗の一端に接続された第2のダイオードと、を備える
インピーダンス調整回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014015550A JP6081385B2 (ja) | 2014-01-30 | 2014-01-30 | ドライバ回路、および、インピーダンス調整回路 |
US14/474,022 US9548609B2 (en) | 2014-01-30 | 2014-08-29 | Driver circuit and impedance adjustment circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014015550A JP6081385B2 (ja) | 2014-01-30 | 2014-01-30 | ドライバ回路、および、インピーダンス調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015142323A JP2015142323A (ja) | 2015-08-03 |
JP6081385B2 true JP6081385B2 (ja) | 2017-02-15 |
Family
ID=53679957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014015550A Expired - Fee Related JP6081385B2 (ja) | 2014-01-30 | 2014-01-30 | ドライバ回路、および、インピーダンス調整回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9548609B2 (ja) |
JP (1) | JP6081385B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10547312B2 (en) * | 2017-03-15 | 2020-01-28 | Silicon Laboratories Inc. | Wide voltage range input interface |
CN214588833U (zh) * | 2020-12-23 | 2021-11-02 | 威锋电子股份有限公司 | 开关芯片 |
US11955796B2 (en) * | 2022-04-29 | 2024-04-09 | Apple Inc. | Electrostatic discharge network for driver gate protection |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0148577A1 (en) * | 1983-11-14 | 1985-07-17 | General Semiconductor Industries Inc. | Overvoltage protection device |
JPH0491429U (ja) * | 1990-12-26 | 1992-08-10 | ||
JP3036438B2 (ja) * | 1996-07-31 | 2000-04-24 | 日本電気株式会社 | アナログスイッチ回路 |
JP2000031810A (ja) * | 1998-07-10 | 2000-01-28 | Fujitsu Ltd | ドライバ回路 |
JP2003101404A (ja) * | 2001-09-20 | 2003-04-04 | Sony Corp | 出力回路 |
JP3949647B2 (ja) | 2003-12-04 | 2007-07-25 | Necエレクトロニクス株式会社 | 半導体集積回路装置 |
JP4936054B2 (ja) | 2007-03-05 | 2012-05-23 | 日本電気株式会社 | インピーダンス調整回路およびインピーダンス調整方法 |
JP5115211B2 (ja) | 2008-01-25 | 2013-01-09 | 日本電気株式会社 | インピーダンス調整回路およびインピーダンス調整方法 |
JP2009216565A (ja) | 2008-03-11 | 2009-09-24 | Toshiba Corp | 半導体集積回路 |
JP5550844B2 (ja) | 2009-03-30 | 2014-07-16 | ラピスセミコンダクタ株式会社 | 半導体集積回路 |
JP2011035449A (ja) | 2009-07-29 | 2011-02-17 | Toshiba Corp | トランシーバ、半導体装置および通信システム |
JP5671429B2 (ja) * | 2011-08-26 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9379676B2 (en) * | 2014-01-28 | 2016-06-28 | Silicon Laboratories Inc. | Circuitry and methods for common-mode rejection calibration |
-
2014
- 2014-01-30 JP JP2014015550A patent/JP6081385B2/ja not_active Expired - Fee Related
- 2014-08-29 US US14/474,022 patent/US9548609B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9548609B2 (en) | 2017-01-17 |
JP2015142323A (ja) | 2015-08-03 |
US20150214731A1 (en) | 2015-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5955924B2 (ja) | 静電放電保護回路 | |
JP2007234718A (ja) | 半導体集積回路装置 | |
CN108028251B (zh) | 静电放电保护装置以及电路设备 | |
US9948090B2 (en) | Semiconductor device | |
US8558314B2 (en) | Semiconductor device | |
US8248742B2 (en) | Semiconductor device | |
JP6521792B2 (ja) | 半導体装置 | |
US10591532B2 (en) | Semiconductor integrated circuit | |
JP2011176031A (ja) | 半導体装置 | |
TW201320583A (zh) | 調整電路及半導體裝置 | |
US9136796B2 (en) | Negative audio signal voltage protection circuit and method for audio ground circuits | |
JP6081385B2 (ja) | ドライバ回路、および、インピーダンス調整回路 | |
JP2010041013A (ja) | 保護回路 | |
JPWO2015114923A1 (ja) | 半導体集積回路装置 | |
US8625239B2 (en) | Semiconductor device | |
US10396068B2 (en) | Electrostatic discharge protection device | |
CN112310067B (zh) | 静电保护电路 | |
TW201513514A (zh) | Esd保護電路 | |
JP5819489B2 (ja) | 半導体装置 | |
JP6665083B2 (ja) | 振幅リミッタにおける容量性負荷の誘導性隔離 | |
JP2009164829A (ja) | 半導体装置 | |
JP2024065811A (ja) | 出力回路 | |
KR20140119943A (ko) | 정전기 보호 기능을 갖는 반도체 소자 및 정전기 방지 소자 | |
JP2020010551A (ja) | 半導体装置 | |
JP2013201551A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170118 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6081385 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |