JP6079628B2 - 窒化物半導体発光素子 - Google Patents

窒化物半導体発光素子 Download PDF

Info

Publication number
JP6079628B2
JP6079628B2 JP2013525620A JP2013525620A JP6079628B2 JP 6079628 B2 JP6079628 B2 JP 6079628B2 JP 2013525620 A JP2013525620 A JP 2013525620A JP 2013525620 A JP2013525620 A JP 2013525620A JP 6079628 B2 JP6079628 B2 JP 6079628B2
Authority
JP
Japan
Prior art keywords
layer
barrier
semiconductor layer
barrier layer
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013525620A
Other languages
English (en)
Other versions
JPWO2013015035A1 (ja
Inventor
貴彦 合田
貴彦 合田
靖長 小谷
靖長 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JPWO2013015035A1 publication Critical patent/JPWO2013015035A1/ja
Application granted granted Critical
Publication of JP6079628B2 publication Critical patent/JP6079628B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004Confining in the direction perpendicular to the layer structure
    • H01S5/2009Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体発光素子に関する。
基板上に、n側半導体層、活性層及びp側半導体層がこの順で積層された半導体発光素子として発光ダイオード(LED)及び半導体レーザ(LD)等は、青及び緑等の発光が得られることから、研究開発が盛んに進められている。
これらの半導体発光素子を製造する方法としては、一般に、異種基板上に低温バッファ層等の中間層等を介して、基板表面の平坦化及び異種基板からの貫通ピットを低減するためにGaN層を成膜し、その上に、n側半導体層、活性層及びp側半導体層を積層する。
しかし、このように、異種基板上にGaN層を成長させる方法では、GaNに存在する無数の転位が、n側半導体層、活性層からp側半導体層へと引き継がれることとなる。特に活性層がInを含有する場合には、結晶欠陥も多くなり、その結果、非発光再結合確率が大きく低減することとなる。
一方、高輝度でかつ高発光効率を有する半導体発光素子を得るために、井戸層の厚みを変化させること、あるいは、活性層の障壁層及び井戸層の単位周期数を、n側半導体層側よりもp側半導体層側で多く設定することなどが提案されている(例えば、特許文献1)。
特開2009−99893号公報
しかし、積層構造において一旦発生した転位及び欠陥は、その上に半導体層を積層することによっては容易には低減させることはできない。また、活性層の井戸層の厚膜化又は積層数の増加によって、転位及び欠陥がさらに増大する傾向がある。この結果、転位及び結晶欠陥の多い発光層に起因して、結局高い発光効率を得ることができない。加えて、転位及び欠陥を内在した活性層中の井戸層の厚膜化又は積層数の増加は、単に直列抵抗成分を増大させる結果となり、より順方向電圧Vfが高くなって、高効率化を妨げるという問題を招く。
本発明は、上記課題に鑑みなされたものであり、転位及び結晶欠陥に起因する発光効率の低下を抑制し、直列抵抗成分を減少させて、さらなる発光効率の向上を実現することができる半導体発光素子を提供することを目的とする。
本発明は、
基板上に、n側半導体層、活性層及びp側半導体層がこの順に積層された半導体発光素子であって、
前記活性層は、複数の障壁層とこれら障壁層に隣接する複数の井戸層とを含んで構成された多重量子井戸構造を有し、
前記障壁層のうちの前記p側半導体層に最も近い側に配置された最終障壁層と、該最終障壁層に井戸層を介して隣接する1以上の障壁層とが、前記n側半導体層に近い側に配置する障壁層よりも厚膜であることを特徴とする半導体発光素子である。
また、基板上に、n側半導体層、活性層及びp側半導体層がこの順に積層された半導体発光素子であって、
前記活性層は、障壁層と該障壁層に隣接する井戸層とからなる複数の単位周期を含んで構成された多重量子井戸構造を有し、
前記単位周期のうちの前記p側半導体層に最も近い側に配置された単位周期と、該単位周期に隣接する1以上の単位周期との膜厚が、前記n側半導体層に近い側に配置された単位周期の膜厚よりも厚いことを特徴とする半導体発光素子である。
これらのような半導体発光素子は、以下の1以上を備えることが好ましい。
前記活性層は、前記n側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期と、前記p側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期とを有し、かつ
前記n側半導体層に近い側に配置された単位周期を含む単位周期の合計数が、前記p側半導体層に近い側に配置された単位周期を含む単位周期の合計数よりも多い。
前記p側半導体層に近い側に配置された単位周期における障壁層が、前記n側半導体層に近い側に配置された単位周期における障壁層よりも厚膜である。
前記p側半導体層に近い側に配置された単位周期における障壁層は、前記p側半導体層に近い側に配置された単位周期における井戸層の膜厚の1.5倍以上の膜厚を有する。
前記活性層は、前記n側半導体層に近い側に配置された障壁層と、該障壁層と同じ膜厚を有し、該障壁層と井戸層を介して隣接する複数の障壁層と、前記p側半導体層に近い側に配置された障壁層と、該障壁層と同じ膜厚を有し、該障壁層と井戸層を介して隣接する複数の障壁層とを有し、かつ
前記n側半導体層に近い側に配置され、互いに同じ膜厚を有する障壁層の数が、前記p側半導体層に近い側に配置され、互いに同じ膜厚を有する障壁層の数よりも多い。
前記最終障壁層は、隣接する前記井戸層の膜厚の1.5倍以上の膜厚を有する。
前記障壁層と前記井戸層とが交互に積層される。
前記井戸層は、アンドープInGaNからなり、
前記障壁層は、前記井戸層よりもバンドギャップエネルギーが大きいアンドープの窒化物半導体からなる。
前記井戸層は、アンドープInGaNからなり、
前記障壁層は、アンドープGaN、アンドープAlGaN又は前記井戸層よりもInの混晶比が低いアンドープInGaNからなる。
前記井戸層のInの混晶比が、0.1以上0.4以下である。
前記井戸層と障壁層との間に、該井戸層及び障壁層と組成の異なるキャップ層を有する。
本発明の半導体発光素子によれば、転位及び結晶欠陥に起因する発光効率の低下を抑制し、直列抵抗成分を減少させて、さらなる発光効率の向上を実現することができる。
本発明の半導体発光素子の構造を説明するための概略断面図である。 本発明の一実施形態の半導体発光素子の構造を説明するための要部の概略断面図である。 本発明の実施例の半導体発光素子のVfに関する結果を示すグラフである。 本発明の別の実施形態の半導体発光素子の構造を説明するための要部の概略断面図である。
本発明の半導体発光素子は、いわゆるLEDと称されるものであり、図1に示すように、主として、基板1上に、n側半導体層2、活性層3及びp側半導体層4がこの順に積層された半導体層5を備える。なお、基板1は、最終形態においては存在しなくてもよい。
さらに、p側半導体層4は、その上面の略全面に接続された全面電極6及びこの全面電極6の一部に接続されたp電極7を有している。また、p側半導体層4及び活性層3の一部ならびにn側半導体層2の一部が除去されて、n側半導体層2を構成するn型コンタクト層が露出しており、その露出した面にn電極8が接続されている。
なお、図示されないが、基板1、半導体層5の側面及び上面の一部、任意に、p電極7、n電極8上の側面及び上面の一部には、保護膜が形成されている。
ここでの「一部」とは、面内における一部(領域の一部)及び膜厚方向の一部の双方を含む。
n側半導体層2、活性層3及びp側半導体層4は、例えば、式(A)
InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1) (A)
で表される化合物半導体によって形成することができる。これに加えて、III族元素としてBが一部に置換されたものを用いてもよいし、V族元素としてNの一部をP、Asで置換されたものを用いてもよい。
n側半導体層2は、n型不純物としてSi、Ge、Sn、S、O、Ti、Zr、CdなどのIV族元素又はVI族元素等を1種類以上含有している層が配置されている、活性層3に対する一方側の単層又は積層層の総称である。なかでも、n型不純物としては、Si、Snが好ましい。
p側半導体層は、p型不純物として、Mg、Zn、Be、Mn、Ca、Sr等層が配置されている、活性層3に対する他方側の単層又は積層層の総称である。
〔活性層3〕
活性層3は、多重量子井戸構造を有している。多重量子井戸構造は、1つの障壁層とこの障壁層に隣接する1つの井戸層とからなる単位周期Uを複数有して形成されている。言い換えると、多重量子井戸構造は、障壁層と、その障壁層に井戸層を介して隣接する1以上の障壁層と、2以上の井戸層とを有して形成されている。単位周期の数、障壁層及び井戸層の数は、特に限定されず、それぞれ、例えば、50以下であることが適しており、30以下であることが好ましく、20以下であることがより好ましい。なかでも、7〜15程度がさらに好ましい。
n側半導体層及びp側半導体層に隣接する層は、障壁層であってもよいし、井戸層であってもよいが、障壁層が、n側半導体層及びp側半導体層の双方に隣接することが好ましい。なお、n側半導体層に隣接する障壁層を第1障壁層という場合があり、p側半導体層に隣接する障壁層を最終障壁層という場合がある。
活性層3を構成する井戸層は、式(A)において、Inを含有していることが好ましく、つまり、Inの混晶比(x)が0.4程度以下であることが好ましく、0.3程度以下であることがより好ましい。また、0.1程度以上であることが適している。Inの混晶比は、半導体発光素子の発光波長を決定する因子となり、本発明は、特に、In混晶比が低い短波長側の発光素子に対して有利に作用する。
通常、障壁層と井戸層とは、その組成が異なる。例えば、障壁層は、井戸層よりもバンドギャップエネルギーの大きいアンドープの窒化物半導体からなるものが好ましい。具体的には、井戸層が、InjGa1-jN(0≦j<1)からなる場合、障壁層は、GaN、AlGaN、又は井戸層よりもInの混晶比が小さいInGaNからなるものが挙げられる。なお、障壁層が、井戸層よりもInの混晶比の小さいInGaNからなる場合、Inの混晶比は、全井戸層及び全障壁層のIn組成をそれぞれ平均化した値で比較する。
活性層では、通常、井戸層は1〜8nm、好ましくは1.5〜5nm程度の範囲内の厚みを有し、障壁層は、1.5〜16nm、好ましくは2〜10nm程度の範囲内の厚みを有する。一般に、障壁層は、井戸層の1.5倍程度以上の膜厚を有していることが適しており、2倍程度以上の膜厚を有していることが好ましい。特に、最終障壁層は、隣接する井戸層の1.5倍程度以上の膜厚を有していることが適しており、2倍程度以上の膜厚を有していることが好ましい。障壁層を井戸層よりも厚膜とすることにより、Inの混晶によって、さらに、Inの混晶比を高くすることによって発生し得る欠陥を補填することができ、良好な品質の井戸層、ひいては良質の活性層を得ることができる。
井戸層は、その組成及び/又は膜厚が変動していてもよいが、少なくとも組成又は膜厚の一方が、好ましくは組成及び膜厚の双方が一定であることが適している。井戸層の組成及び膜厚が一定であれば、活性層から出射される光の波長が安定し、波長半値幅、電流及び温度を変化することに伴う波長変化量が安定する、つまり波長変化量が低減されるとともに、常温出力に対する高温での相対出力が改善される。
障壁層は、少なくとも、p側半導体層に最も近い側に配置された障壁層(以下、この障壁層を最終障壁層という)と、この最終障壁層に井戸層を介して隣接する1以上の障壁層とが、n側半導体層に近い側に配置する障壁層よりも厚膜であることが適している。ここで「n側半導体層に近い側に配置する障壁層」とは、障壁層のうち、活性層の全膜厚の中央よりもn側半導体層に近い方に配置された任意の障壁層を指す。従って、最終障壁層及びこの最終障壁層に井戸層を介して隣接する1以上の障壁層は、n側半導体層に近い側に配置する障壁層のいずれかと比較して厚膜であればよく、n側半導体層に隣接する第1障壁層が存在する場合には、第1障壁層以外のn側半導体層側に配置する障壁層の全てに対して厚膜であることが好ましい。最終障壁層は、第1障壁層が存在する場合、第1障壁層に対しても厚膜であることが好ましい。
また、最終障壁層がn側半導体層に近い側に配置する障壁層よりも厚膜で、かつ最終障壁層に近い側に(つまり、p側半導体層に近い側に、最終障壁層と井戸層を介して隣接して)配置する他の1以上の障壁層が、n側半導体層に近い側に配置する障壁層よりも厚膜であれば、障壁層の数、つまり、単位周期数の数は、上述の範囲とすることができる。ここで「最終障壁層に近い側(又はp側半導体層に近い側)に配置する障壁層」とは、障壁層のうち、活性層の全膜厚の中央よりもp側半導体層側に近い方に配置された任意の障壁層を指す。この場合の他の障壁層は、最終障壁層と同等(例えば、±20%厚)の膜厚であることが好ましい。
なお、n側半導体層に近い側に配置する障壁層よりも厚膜を有し、p側半導体層に近い側に配置する他の1以上の障壁層は、最終障壁層を含む単位周期に隣接する1つの単位周期の障壁層であってもよく、最終障壁層を含む単位周期に順次隣接する複数の単位周期の障壁層であってもよい。あるいは、最終障壁層に井戸層を介して隣接する1つの障壁層であってもよく、最終障壁層に井戸層を介して順次隣接する複数の障壁層であってもよい。
例えば、図2に示すように、n側半導体層2とp側半導体層4との間の活性層3において、第1障壁層3bから順次、井戸層3a及び障壁層3bn1〜3bn4、井戸層3a及び障壁層3bp2、井戸層3a及び障壁層3bp1(つまり最終障壁層3bb)と、単位周期が、単位周期UN1〜UN4及び単位周期UP2〜UP1の順に配置するように6周期繰り返し配置されている場合、p側半導体層に近い側に配置する障壁層3bp1(例えば、最もp側半導体層に近い最終障壁層3bb)と、これを含む単位周期UP1に隣接する単位周期UP2における障壁層3bp2とが、同等の膜厚を有し、さらにこれら障壁層3bp1、3bp2が、n側半導体層に近い側に配置する障壁層3bn1よりも厚膜であることが好ましい。また、障壁層3bp1、3bp2が、さらに第1障壁層3bよりも厚膜であることがより好ましい。
p側半導体層に近い側に配置された単位周期UPにおける障壁層、例えば、図2における障壁層3bp1は、p側半導体層に近い側に配置された単位周期UPにおける井戸層3aの膜厚の1.5以上、さらに2倍以上の膜厚を有することが好ましい。
また、別の観点から、単位周期のうちのp側半導体層に最も近い側に配置された単位周期と、この単位周期に隣接する1以上の単位周期との膜厚が、n側半導体層に近い側に配置された単位周期の膜厚よりも厚いことが適している。
つまり、図2において、最終障壁層3bbを含む単位周期UP1の総膜厚が、n側半導体層に近い側に配置された単位周期のうちの任意の単位周期(例えば、UN1、UN2等)の総膜厚よりも厚いことが適している。なお、上述したように、活性層における井戸層は、通常、その組成及び/又は膜厚が一定であることが好ましいため、上述したように、p側半導体層に近い側に配置する障壁層3bp1(例えば、最もp側半導体層に近い最終障壁層3bb)が、n側半導体層に近い側に配置する障壁層(例えば、3bn1、3bn2等)よりも厚膜であることが好ましい。言い換えると、p側半導体層に近い側に配置された単位周期における障壁層が、n側半導体層に近い側に配置された任意の単位周期における障壁層よりも厚膜であることが好ましい。
p側半導体層側において、厚膜である障壁層の程度は、他の障壁層の膜厚の200%程度以下であることが適しており、150%程度以下が好ましく、120%程度以下がより好ましい。また、他の障壁層の膜厚の数%程度厚膜であればよく、105%程度以上であることが好ましい。この範囲の厚膜化によって、活性層としての機能を十分に発揮できるとともに、直列抵抗成分が過大となることを抑制することができ、活性層の発光効率の低下を効果的に回避できる。特に、p側半導体層側の障壁層の膜厚を厚膜化することによって、低波長側の光において、より顕著に発光効率を向上させることができる。
活性層は、n側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期を有しており、さらに、p側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期を有していることが適している。言い換えると、活性層は、n側半導体層に近い側に配置された障壁層と、この障壁層と同じ膜厚を有し、この障壁層と井戸層を介して隣接する複数の障壁層を有しており、さらに、p側半導体層に近い側に配置された障壁層と、この障壁層と同じ膜厚を有し、この障壁層と井戸層を介して隣接する複数の障壁層とを有していることが適している。
つまり、活性層は、その障壁層の厚みによって、少なくとも、2種類の膜厚の単位周期(又は2種類の膜厚の障壁層)群が配置されている。例えば、図2において、n側半導体層に近い側に配置された単位周期UN1を含み、互いに同じ膜厚を有して隣接する複数の単位周期(例えば、UN2、UN3、UN4等)群と、p側半導体層に近い側に配置された単位周期UP1を含み、互いに同じ膜厚を有して隣接する複数の単位周期(例えば、UP2等)群との2群が配置されている。
ここで、n側半導体層に近い側に配置された単位周期を含む単位周期の合計数は、p側半導体層に近い側に配置された単位周期を含む単位周期の合計数よりも多いことが好ましい。言い換えると、n側半導体層に近い側の単位周期群の単位周期数が、p側半導体層に近い側の単位周期群の単位周期数よりも多いことが好ましい。さらに言い換えると、n側半導体層に近い側に配置され、互いに同じ膜厚を有する障壁層の数が、p側半導体層に近い側に配置され、互いに同じ膜厚を有する障壁層の数よりも多いことが好ましい。n側半導体層に近い側に配置された単位周期群又は障壁層群は、1.5倍程度以上、2倍程度以上又は3倍程度以上多いことがより好ましい。言い換えると、1以上、2以上、3以上、4以上、5以上多いことが好ましい。これによって、活性層としての機能を十分発揮させながら、直列抵抗成分を増加させることなく、有効に発光効率を向上させることができる。
また、別の観点から、p側半導体層に近い側に配置された単位周期(又は障壁層)を含む単位周期(又は障壁層)の合計数は、2〜15程度が適しており、2〜10程度が好ましく、2〜7程度がより好ましい。n側半導体層に近い側に配置された単位周期(又は障壁層)を含む単位周期(又は障壁層)の合計数は、上述したp側半導体層に近い側に配置された単位周期(又は障壁層)を含む単位周期(又は障壁層)の合計数よりも多く、かつ、3〜45程度が適しており、3〜30程度が好ましく、3〜10程度がより好ましい。
上述した、n側半導体層に隣接する第1障壁層及び/又はp側半導体層に隣接する最終障壁層は、省略してもよいが、双方とも配置させることが好ましい。
この場合、第1障壁層及び/又は最終障壁層は、上述した2種類の膜厚の単位周期群又は2種類の膜厚の障壁層群を構成する障壁層として配置してもよいし、各群を構成しない障壁層として配置していてもよい。各群を構成する障壁層として配置する場合には、これらの膜厚関係に従って適切な膜厚に調整することが好ましい。なかでも、最終障壁層は、群を構成する障壁層として配置することが好ましい。
また、各群を構成しない障壁層として配置する場合には、その組成及び/又は膜厚を、群を構成する他の障壁層と異ならせてもよい。なかでも、第1障壁層は、群を構成しない障壁層として配置することが好ましい。この場合、第1障壁層は、例えば、n型不純物を含有する半導体層又はノンドープの半導体層のいずれでもよく、単層構造又は積層構造のいずれでもよい。好ましくは、n側半導体層に隣接してn型不純物を含有する半導体層とノンドープの半導体層とを積層した積層構造であることが好ましい。この場合の膜厚は、例えば、0.5〜7nm程度が適しており、n型不純物層/ノンドープ層が0.3〜5nm程度/0.2〜2nm程度であることが好ましい。
特に、第1障壁層を配置すること、さらにn側半導体に近い他の障壁層よりも厚膜とすることにより、下層の結晶欠陥を補填することができ、より良質の井戸層、ひいては良質の活性層を積層することができる。
活性層は、井戸層と障壁層との間に、これら井戸層及び障壁層と組成の異なるキャップ層9を形成してもよい。キャップ層は、例えば、InGaN井戸層に対して、AlGaN層によって形成することが好ましい。キャップ層の厚みは、例えば、井戸層に対して20〜150%程度の膜厚であることが好ましい。キャップ層は、井戸層の上面に積層することによって、インジウムの分解を阻止して、発光効率を改善することができる。
活性層は、その障壁層の厚みによって、3種類以上の膜厚の単位周期(又は3種類以上の膜厚の障壁層)群が配置されていてもよい。この場合、例えば、上述した2種類の膜厚の単位周期群又は2種類の膜厚の障壁層群の間に、それらの間(例えば、中間)の又はそれらよりも厚いもしくは薄い、単位周期又は障壁層の膜厚を有する単位周期群又は障壁層群が配置されていてもよい。このように、異なる膜厚を有する単位周期又は障壁層を追加することにより、単位周期又は障壁層の数を増加させることができ、より抵抗成分の低減、順方向電圧Vfの低減、発光効率の向上を実現することができる。
さらに、n側半導体層に近い側に配置された単位周期又は障壁層から、p側半導体層に近い側に配置された単位周期又は障壁層にわたって、段階的に又は徐々に膜厚が厚くなるように、これらの膜厚を変化させてもよい。
〔基板〕
基板1としては、C面、R面又はA面を主面とするサファイア、その他、スピネル(MgA124)のような絶縁性の基板の他、SiC(6H、4H、3Cを含む)、Si、ZnO、GaAs、GaN等の半導体基板を用いることができる。
基板は、オフアングルを有していてもよい。オフアングルしたものを用いることにより、下地層を結晶性よく成長させることができ、良質のn側半導体層、活性層及びp側半導体層を積層することができる。
基板1上には、バッファ層が形成されていることが好ましい。
バッファ層としては、例えば、GaAl1−dN(0<d≦1)からなる窒化物半導体が挙げられ、Al混晶比が0.3以下の層が好ましく、Al混晶比が0.2以下の層がより好ましい。Al混晶比が小さいほど結晶性の改善が顕著となる。より好ましくはGaNからなるバッファ層が挙げられる。また、バッファ層は最終的に除去することもできるし、それ自体省略することもできる。
バッファ層を形成する場合、その膜厚は、0.002〜0.5μm程度であることが好ましく、0.05〜0.2μm程度、さらに0.01〜0.02μm程度であることが好ましい。この範囲とすることにより、窒化物半導体の結晶モフォロジーが良好となり、バッファ層上に成長させる窒化物半導体の結晶性が改善される。バッファ層を成長させる場合の温度は、200〜900℃とすることが適しており、400〜800℃の範囲に調整することが好ましい。これにより、良好な多結晶を形成することができ、この多結晶を種結晶として、バッファ層上に成長させる半導体の結晶性を良好にすることができる。
バッファ層の上に、さらに、下地層となる半導体層が形成されていてもよい。
例えば、転位密度が1×10〜5×10cm−2である窒化物半導体層を備えていることが適している。この窒化物半導体層はGaN層であることが好ましいが、Al1−xGaN層(0<x<1)としてもよい。この窒化物半導体層は、単一層でも、2層以上の積層構造であってもよい。窒化物半導体層は、積層構造として形成される場合、組成及び/又は成膜方法等の異なる層で有ることが好ましい。これによって、転位密度を低減することができるとともに、結晶性を向上させることができる。
窒化物半導体層の厚みは、例えば、1μm程度以上であることが好ましく、2μm程度以上、3μm程度以上であることがより好ましく、10μm程度以下であることが好ましく、5μm程度以下であることがより好ましい。
〔n側半導体層〕
n側半導体層は、基板1側から、通常、n型コンタクト層及びn型クラッド層がこの順に積層されている。
(n型コンタクト層)
n型コンタクト層としては、その組成は特に限定されるものではなく、例えば、Al比率が0.2以下のAlGaN又はGaNからなる層が好ましく、単一層からなる層がより好ましい。このような組成にすると、結晶欠陥の少ない窒化物半導体層が得やすい。
n型コンタクト層の膜厚は特に限定されるものではなく、例えば、1μm程度以上、好ましくは3μm程度以上とすることができる。
n型コンタクト層は、n型不純物を含有しており、その濃度は、窒化物半導体の結晶性を悪化しない程度に高いことが好ましい。例えば、1×1018/cm以上、5×1021/cm以下が挙げられる。
(n型クラッド層)
n型クラッド層は、単層構造でもよいが、組成の異なる少なくとも2種類以上の元素からなる窒化物半導体、例えば、上述した式(A)からなる層であってもよい。特に、n型クラッド層は、超格子多層膜によって形成されていることが好ましく、AlGa1−zN(0≦z<1)(第1層)とInGa1−pN(0<p<1)(第2層)との2種類の組成からなる層が交互に積層された超格子層がより好ましい。第1層及び第2層は、いずれが最下層及び/又は最上層であってもよい。ただし、必ずしも第1層同士、第2層同士、第1層及び第2層の全ての層の組成が同じでなくもよく、部分的に、傾斜的に、段階的に又は交互にその組成が変化してもよい。なかでも、第1層同士及び第2層同士が、同じ組成の層であることが好ましい。
第1層は、zが小さいほど、つまりアルミニウム含量が小さいほど、結晶性が良好になるため、z=0であるGaNからなる層が好ましい。
第2層は、pが0.5以下の層が好ましく、pが0.2以下の層がより好ましい。
なかでも、n型クラッド層としては、第1層がGaNであり、第2層においてpが0.2以下のInGa1−pNである超格子多層膜が好ましい。
この場合の組成の異なる層(好ましくは上述した第1層及び第2層)は、例えば、それぞれ10層以上積層した、合計20層以上の積層膜であることが適しており、それぞれ20層以上(合計で40層以上)の積層膜であることが好ましい。第1層と第2層との積層数の上限は特に限定されないが、例えば、500層以下が適しており、200層以下、100層以下が好ましい。このようなn型クラッド層を配置することにより、Vfの効果的な低下を実現することができる。
n型クラッド層を構成する層の膜厚は特に限定されないが、総膜厚が、50nm程度以上とすることが適しており、65nm程度以上が好ましく、75nm程度以上、80nm程度以上がより好ましく、さらに、90nm程度以上がより一層好ましい。総膜厚の上限は特に限定されないが、製造効率と特性の向上とを考慮して、500nm程度以下が挙げられ、400nm程度以下が好ましい。総膜厚をこの範囲とすることにより、結晶性が良好となり、素子の出力を向上させることができる。
n型クラッド層は、その全ての層にn型不純物が含有されていなくてもよく、少なくとも1層にn型不純物が含有されていればよい。例えば、上述した第1層及び第2層のいずれか一方のみにn型不純物が含有されていなくてもよいし、全ての層にn型不純物が含有されていてもよい。この場合、不純物の種類及び濃度は、いずれも、全ての層において同一でなくてもよく、互いに又は少なくとも1層が異なっていてもよい。例えば、上述した第1層及び第2層の双方にn型不純物がドープされ、隣接する窒化物半導体層同士で濃度が異なる変調ドープを採用することにより、光出力をより向上させることができる傾向がある。
不純物濃度は、5×1016/cm以上、3×1018/cm以上が挙げられ、5×1018/cm以上が好ましい。n型不純物濃度の上限は特に限定されないが、結晶性が悪くなりすぎない程度、例えば、5×1021/cm以下又は1×1020/cm以下が好ましい。このような不純物濃度とすることにより、よりVfを低下させることができる。
n型クラッド層の成膜方法は、特に限定されず、公知の成膜方法、例えば、MOVPE、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等のいずれを利用してもよい。成膜温度は、特に限定されないが、好ましくは850℃以上、より好ましくは900℃以上である。これにより、より結晶性を良好とすることができる。
〔p側半導体層〕
p側半導体層は、例えば、活性層側から順に、p側クラッド層及びp型コンタクト層を含むことが好ましい。
(p側クラッド層)
p側クラッド層としては、p型不純物を含有する、上述した式(A)からなる単一層又はバンドギャップエネルギーの異なる少なくとも2層の積層層又は超格子多層膜が挙げられる。なかでも、AlbGa1-b N(0≦b≦1)からなる単一層又はバンドギャップエネルギーの異なる少なくとも2層の半導体層の積層層が好ましい。
p側クラッド層は、p型不純物濃度が、例えば、1×1022/cm程度以下が好ましく、5×1020/cm程度以下がより好ましい。p型不純物濃度の下限は特に限定されないが、5×1016/cm程度以上が適している。
積層層又は超格子多層膜においては、全ての層にp型不純物が含有されていなくてもよい。また、各層又は一部の層においてp型不純物濃度が異なっていてもよいし、同じでもよい。
p側クラッド層の膜厚は特に限定されるものではなく、10nm程度以上が挙げられる。また、積層層又は超格子多層膜では、単一の窒化物半導体層の膜厚を、10nm程度以下とすることが好ましく、7nm程度以下、5nm程度以下とすることがより好ましい。薄膜で形成することにより、多層膜層が超格子構造となり、多層膜層の結晶性を向上させることができる。その結果、p型不純物を添加した場合にキャリア濃度が大きく抵抗率の小さい層が得られ、素子のVf及びしきい値等が低下し易い傾向がある。これによって、低消費電力で良好な発光出力を得ることができる。
(p型コンタクト層)
p型コンタクト層は、例えば、上述した式(A)で表される窒化物半導体からなる層が挙げられ、なかでも、GaN、Al比率0.2以下のAlGaN、In比率0.2以下のInGaNからなる層が好ましく、GaNからなる層がより好ましい。これらの組成は、電極材料と良好なオーミックコンタクトを得ることができる。
p型コンタクト層10の膜厚は特に限定されるものではなく、例えば、50nm程度以上であることが好ましく、60nm程度以上であることがより好ましい。
不純物濃度は、例えば、1×1018/cm以上、5×1021/cm以下が挙げられる。
〔電極〕
本発明の半導体発光素子において用いられる全面電極、p電極及びn電極は、その単一層の組成、積層構造の組成及び積層順序、膜厚等、特に限定されず、当該分野で公知のもののいずれをも採用することができる。
特に、全面電極は、光の取出効率を考慮して、活性層から出射される光を吸収しない材料によって形成されることが好ましく、例えば、導電性酸化物(ITO等)等が挙げられる。
〔保護膜〕
保護膜としては、特にその材料及び膜厚は限定されないが、例えば、SiO、ZrO、TiO、Al、Nb、AlN、AlGaN等からなる単層膜又は多層膜等が挙げられる。その膜厚は適宜調整することが好ましい。
以下に、本発明の半導体発光素子の実施例を説明するが、本発明は以下の実施例に限定されるものではない。
実施例1a及び1b
この実施例の半導体発光素子は、図1に示すように、サファイアからなる基板1上に、
アンドープAlGaNからなるバッファ層(膜厚:約15nm)、
アンドープGaNからなる中間層(膜厚:約3.5μm)、
Siを9×1018/cmドープしたGaNからなるn型コンタクト層(膜厚:4.2μm)、
Siを2.5×1018/cmドープしたGaN層r(膜厚:4nm)を積層した上に、アンドープIn0.02Ga0.98N層q(膜厚:2nm)、Siを2.5×1018/cmドープしたGaN層r(膜厚:4nm)がこの順で、GaN層qとGaN層rの積層を繰り返した合計121層の超格子構造からなるn側クラッド層(膜厚:364nm)、
活性層(膜厚:膜厚約75nm)、
Mgを1×1020/cmドープしたp型Al0.2Ga0.8Nからなるp側クラッド層(膜厚:約25nm)及び
アンドープGaNからなる層(膜厚:約50nm)、Mgを1×1020/cm3ドープしたp型GaNからなる層(膜厚:約50nm)及びMgを5×1020/cm3ドープしたp型GaNからなる層(膜厚:約15nm)が順に積層されたp型コンタクト層がこの順に積層されて構成されている。
上記積層構造における活性層は、
第1障壁層:Siを5×1018/cmドープしたGaNからなる層(膜厚:約4nm)、アンドープGaNからなる層(膜厚:約3.5nm)の積層構造と、
この第1障壁層の上の、
アンドープIn0.2Ga0.8Nからなる井戸層g(膜厚:約3.3nm)及びアンドープGaNからなる障壁層h(膜厚:約5.0nm)の単位周期を6周期の積層構造と、この積層構造の上の、
アンドープIn0.2Ga0.8Nからなる井戸層w(膜厚:約3.3nm)及びアンドープGaNからなる障壁層t(膜厚:約5.25nm)の単位周期を3周期の積層構造とから構成される多重量子井戸構造を有する。
そして、一部のp側半導体層、活性層及びn側半導体層が除去されて、n型コンタクト層の表面が露出されている。
p型コンタクト層上のほぼ全面には、ITOからなる透光性の全面電極6と、その上に形成されたTi、Rh及びAuを含むp電極7が形成されており、露出したn型コンタクト層上の表面にはp電極と同じ積層材料からなるn電極8が形成されている。
このような半導体発光素子10は、以下の方法によって製造することができる。
(基板)
サファイア(C面)からなる基板1をMOCVDの反応容器内にセットし、水素を流しながら、基板の温度を900℃〜1200℃程度まで上昇させ、基板のクリーニングを行う。
(バッファ層)
続いて、温度を500℃程度にして、キャリアガスに水素、原料ガスにアンモニア、TMG(トリメチルガリウム)及びTMA(トリメチルアルミニウム)を用い、基板上にアンドープAl0.05Ga0.95Nからなるバッファ層を約1.5μmの膜厚で成長させる。
(中間層)
続いて、温度を800℃程度にして、キャリアガスに水素、原料ガスにアンモニア、TMG(トリメチルガリウム)を用い、バッファ層上にアンドープGaNからなる中間層を約3.5μmの膜厚で成長させる。
(n型コンタクト層)
次に、同じく原料ガスにTMG、アンモニアガス、不純物ガスにシランガスを用い、SiをドープしたGaNからなるn型コンタクト層を約4μmの膜厚で成長させる。
(n型クラッド層)
続いて、温度800℃〜1000℃程度で、TMG、アンモニアを用い、SiをドープしたGaN層(膜厚:4nm)を積層した上に、ノンドープのGaN層(膜厚:2nm)を積層する。
(活性層)
次に、障壁層として、Siを含むGaNよりなる層を約4nm成長させ、アンドープGaNよりなる層を約3.5nmの膜厚で成長させる。
その後、TMG、TMI、アンモニアを用いアンドープIn0.2Ga0.8Nよりなる井戸層を約3.3nm及びアンドープGaNよりなる障壁層を約4.4nmの膜厚でそれぞれ6層交互に積層して、さらに、アンドープIn0.2Ga0.8Nよりなる井戸層を約3.3nm及びアンドープGaNよりなる障壁層を約5.25(1.05倍厚膜)nmの膜厚でそれぞれ3層(つまり、7層目〜9層目)交互に積層して、井戸層及び障壁層の単位周期が9周期(総膜厚:約75nm)の多重量子井戸構造よりなる活性層を成長させる。
(p型クラッド層)
次に、TMG、TMA、アンモニア、Cp2Mg(シクロペンタジエニルマグネシウム)を用い、Mgドープp型Al0.2Ga0.8Nからなるp側クラッド層を約15nmの膜厚で成長させる。
(p型コンタクト層)
続いて、温度900℃〜1000℃程度で、TMG、TMA、アンモニアを用い、アンドープのGaNからなる層を約50nmの膜厚で成長させ、この上に、TMG、アンモニア、CpMgを用い、Mgドープp型GaNからなる層を約50nmの膜厚で、さらにその上にMgドープp型GaNからなる層を約15nmの膜厚で成長させる。
反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウエハを反応容器内において、300℃〜700℃でアニールし、p側層をさらに低抵抗化する。
その後、ウエハを反応容器から取り出し、最上層のp型コンタクト層の表面に所定の形状のマスクを形成し、RIE(反応性イオンエッチング)装置でp型コンタクト層側からエッチングを行い、n型コンタクト層の表面を露出させる。
続いて、最上層にあるp型コンタクト層のほぼ全面にITOよりなる透光性の全面電極を形成する。
全面電極上pエッチングにより露出させたn型コンタクト層の上に、Ti、Rh、Auを含む積層膜を成膜し、パターニングすることにより、p電極及びn電極をそれぞれ形成する。
得られた積層構造を各チップに切断し、例えば、出力波長が440〜480nmの半導体発光素子を得た。
また、上記実施例1aにおいて、障壁層の厚膜を、1.05倍の厚膜(5.25nm)に代えて、1.1倍の厚膜(5.5nm)とした以外、同様の構造の半導体発光素子を作製した(実施例1b)。
実施例2a及び2b
活性層において、障壁層の膜厚を、5〜9層目において1.05倍(実施例2a)及び1.1倍(実施例2b)の厚膜として、井戸層及び障壁層を9周期(層膜厚:76nm及び77nm)積層した以外、同様の構造の半導体発光素子を得た。
実施例3a及び3b
活性層において、障壁層の膜厚を、3〜9層目において1.05倍(実施例3a)及び1.1倍(実施例3b)の厚膜として、井戸層及び障壁層を9周期(層膜厚:76.5nm及び78nm)積層した以外、同様の構造の半導体発光素子を得た。
比較例1
活性層において障壁層の膜厚を変化させることなく、井戸層及び障壁層を9周期(層膜厚:75nm)積層した以外、同様の構造の半導体発光素子を得た。
〔半導体発光素子の評価〕
上記実施例1a〜3b及び比較例1で得られた半導体発光素子について、順方向電圧と出力とを測定した。評価は500×290μmサイズのチップに順方向電流20mAをパルスで印加した状態で行った。
その結果を図3に示す。図3において、白棒は障壁層の厚みが1.05倍厚膜、斜線は障壁層の厚みが1.1倍厚膜の活性層を備える発光素子の出力を示す。比較例の発光素子の出力を基準として、実施例1a〜実施例3bのいずれも、0.2〜0.5mV程度の増加が認められた。
また、これらの実施例の全てにおいて、比較例のVfに対して、同等以下のVfが測定された。
このような結果から、Vfの低下及び出力の向上のバランスを図り、より高い発光効率を実現することができる。
本発明の半導体発光素子は、例えば、高輝度青色LED、純緑色LED等として、フルカラーLEDディスプレイ、交通信号灯、イメージスキャナー光源等の各種光源に利用することができる。

Claims (7)

  1. 基板上に、n側半導体層、インジウムを含有する活性層及びp側半導体層がこの順に積層された窒化物半導体発光素子であって、
    前記活性層は、複数の障壁層とこれら障壁層に隣接する複数の井戸層とを含んで構成された多重量子井戸構造であって、
    前記n側半導体層に近い側に配置された障壁層と、該障壁層と前記井戸層を介して隣接し、かつ該障壁層と同じ膜厚を有する複数の障壁層と、
    前記p側半導体層に最も近い側に配置された最終障壁層と、該最終障壁層と前記井戸層を介して隣接し、かつ該最終障壁層と同じ膜厚を有する複数の障壁層と、を有し、
    前記最終障壁層が、前記n側半導体層に近い側に配置された障壁層よりも厚膜であり、
    前記n側半導体層に近い側に配置され、互いに同じ膜厚を有する複数の障壁層の数が、前記p側半導体層に近い側に配置され、互いに同じ膜厚を有する複数の障壁層の数よりも多いことを特徴とする窒化物半導体発光素子。
  2. 基板上に、n側半導体層、インジウムを含有する活性層及びp側半導体層がこの順に積層された窒化物半導体発光素子であって、
    前記活性層は、障壁層と該障壁層に隣接する井戸層とからなる複数の単位周期を含んで構成された多重量子井戸構造であって、
    前記n側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期と、
    前記p側半導体層に最も近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期と、を有し、
    前記単位周期のうちの前記p側半導体層に最も近い側に配置された単位周期と、該単位周期に隣接する1以上の単位周期との膜厚が、前記n側半導体層に近い側に配置された単位周期の膜厚よりも厚膜であり、
    前記n側半導体層に近い側に配置された単位周期を含む単位周期の合計数が、前記p側半導体層に近い側に配置された単位周期を含む単位周期の合計数よりも多いことを特徴とする窒化物半導体発光素子。
  3. 前記p側半導体層に近い側に配置された単位周期における障壁層が、前記n側半導体層に近い側に配置された単位周期における障壁層よりも厚膜である請求項に記載の窒化物半導体発光素子。
  4. 前記p側半導体層に近い側に配置された単位周期における障壁層は、前記p側半導体層に近い側に配置された単位周期における井戸層の膜厚の1.5倍以上の膜厚を有する請求項に記載の窒化物半導体発光素子。
  5. 前記最終障壁層は、前記井戸層の膜厚の1.5倍以上の膜厚を有する請求項1に記載の窒化物半導体発光素子。
  6. 前記井戸層は、アンドープInGaNからなり、
    前記障壁層は、アンドープGaN、アンドープAlGaN又は前記井戸層よりもInの混晶比が低いアンドープInGaNからなる請求項1〜のいずれか1つに記載の窒化物半導体発光素子。
  7. 前記井戸層と障壁層との間に、該井戸層及び障壁層と組成の異なるキャップ層を有する請求項1〜のいずれか1つに記載の窒化物半導体発光素子。
JP2013525620A 2011-07-26 2012-06-13 窒化物半導体発光素子 Active JP6079628B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011162773 2011-07-26
JP2011162773 2011-07-26
PCT/JP2012/065146 WO2013015035A1 (ja) 2011-07-26 2012-06-13 半導体発光素子

Publications (2)

Publication Number Publication Date
JPWO2013015035A1 JPWO2013015035A1 (ja) 2015-02-23
JP6079628B2 true JP6079628B2 (ja) 2017-02-15

Family

ID=47600894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013525620A Active JP6079628B2 (ja) 2011-07-26 2012-06-13 窒化物半導体発光素子

Country Status (5)

Country Link
US (1) US9123851B2 (ja)
EP (1) EP2738824B1 (ja)
JP (1) JP6079628B2 (ja)
TW (1) TWI585995B (ja)
WO (1) WO2013015035A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524869B2 (en) * 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
WO2013132812A1 (ja) * 2012-03-05 2013-09-12 パナソニック株式会社 窒化物半導体発光素子、光源及びその製造方法
KR20140019635A (ko) * 2012-08-06 2014-02-17 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP5768027B2 (ja) * 2012-09-20 2015-08-26 株式会社東芝 窒化物半導体層の形成方法
JP2015188048A (ja) * 2014-03-10 2015-10-29 株式会社東芝 窒化物半導体積層体および半導体発光素子
EP2988339B1 (en) * 2014-08-20 2019-03-27 LG Innotek Co., Ltd. Light emitting device
FR3028671B1 (fr) * 2014-11-19 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente a puits quantiques dopes et procede de fabrication associe
DE102014117611A1 (de) * 2014-12-01 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102476036B1 (ko) * 2016-05-09 2022-12-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
TWI668885B (zh) * 2016-08-25 2019-08-11 億光電子工業股份有限公司 氮化物半導體元件及其製造方法與所應用之封裝結構
JP6477642B2 (ja) * 2016-09-23 2019-03-06 日亜化学工業株式会社 発光素子
US10770505B2 (en) * 2017-04-05 2020-09-08 Intel Corporation Per-pixel performance improvement for combined visible and ultraviolet image sensor arrays
US10218152B1 (en) 2017-08-22 2019-02-26 Sharp Kabushiki Kaisha Semiconductor laser diode with low threshold current
US11101404B2 (en) * 2018-03-26 2021-08-24 Nichia Corporation Method for manufacturing semiconductor device and semiconductor device
JP2019176124A (ja) * 2018-03-26 2019-10-10 日亜化学工業株式会社 半導体装置の製造方法、及び、半導体装置
US10974226B2 (en) * 2018-09-24 2021-04-13 Sabic Global Technologies B.V. Catalytic process for oxidative coupling of methane
CN113036007A (zh) * 2021-02-26 2021-06-25 开发晶照明(厦门)有限公司 发光二极管芯片
CN113410348B (zh) * 2021-06-15 2022-11-18 厦门士兰明镓化合物半导体有限公司 深紫外发光元件及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3803696B2 (ja) * 2000-11-21 2006-08-02 日亜化学工業株式会社 窒化物半導体素子
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
JP2003031902A (ja) * 2001-07-16 2003-01-31 Denso Corp 半導体レーザ
US7359418B2 (en) * 2003-02-13 2008-04-15 Hamamatsu Photonics K.K. Quantum cascade laser
JP2006108585A (ja) 2004-10-08 2006-04-20 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP4696749B2 (ja) * 2005-07-25 2011-06-08 住友電気工業株式会社 半導体発光素子
KR20080035865A (ko) 2006-10-20 2008-04-24 삼성전자주식회사 반도체 발광 소자
JP2009081379A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk Iii族窒化物半導体発光素子
JP2009099893A (ja) 2007-10-19 2009-05-07 Showa Denko Kk Iii族窒化物半導体発光素子
JP2009152552A (ja) * 2007-12-18 2009-07-09 Seoul Opto Devices Co Ltd 多重量子井戸構造の活性領域を有する発光ダイオード
JP5090192B2 (ja) * 2008-01-28 2012-12-05 シャープ株式会社 窒化物半導体発光素子とその窒化物半導体発光素子を備える窒化ガリウム系化合物半導体レーザ素子。
KR101018217B1 (ko) * 2008-10-01 2011-02-28 삼성엘이디 주식회사 질화물 반도체 소자
JP2009105423A (ja) 2008-12-08 2009-05-14 Showa Denko Kk Iii族窒化物半導体発光素子
JP4881491B2 (ja) * 2009-09-01 2012-02-22 株式会社東芝 半導体発光素子
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
JP5671244B2 (ja) * 2010-03-08 2015-02-18 日亜化学工業株式会社 窒化物系半導体発光素子

Also Published As

Publication number Publication date
EP2738824B1 (en) 2022-08-24
TW201316546A (zh) 2013-04-16
JPWO2013015035A1 (ja) 2015-02-23
WO2013015035A1 (ja) 2013-01-31
EP2738824A4 (en) 2015-04-22
US9123851B2 (en) 2015-09-01
EP2738824A1 (en) 2014-06-04
TWI585995B (zh) 2017-06-01
US20140166980A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
JP6079628B2 (ja) 窒化物半導体発光素子
JP3868136B2 (ja) 窒化ガリウム系化合物半導体発光素子
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
JP2890396B2 (ja) 窒化物半導体発光素子
JP5671244B2 (ja) 窒化物系半導体発光素子
JP3846150B2 (ja) Iii族窒化物系化合物半導体素子および電極形成方法
JP3890930B2 (ja) 窒化物半導体発光素子
JP2010539731A (ja) パターン化した基板上の(Al,In,Ga,B)N装置
JPH08228025A (ja) 窒化物半導体発光素子
JP2006108585A (ja) Iii族窒化物系化合物半導体発光素子
JPH10126006A (ja) 窒化物半導体デバイス
JP2008118049A (ja) GaN系半導体発光素子
JP4815732B2 (ja) 窒化物半導体素子
WO2015065684A1 (en) (Al, In, Ga, B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
JP2004343147A (ja) 窒化物半導体素子
JP3951973B2 (ja) 窒化物半導体素子
JPH11191639A (ja) 窒化物半導体素子
JP4622466B2 (ja) 窒化物半導体素子
JPH077182A (ja) 窒化ガリウム系化合物半導体発光素子
JP2005051170A (ja) Iii族窒化物系化合物半導体発光素子
JP2006032739A (ja) 発光素子
JP5834495B2 (ja) 窒化物半導体素子
JP3267250B2 (ja) 窒化物半導体発光素子
JP6891865B2 (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161107

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170102

R150 Certificate of patent or registration of utility model

Ref document number: 6079628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250