JP6074932B2 - 演算処理装置及び演算処理方法 - Google Patents
演算処理装置及び演算処理方法 Download PDFInfo
- Publication number
- JP6074932B2 JP6074932B2 JP2012160696A JP2012160696A JP6074932B2 JP 6074932 B2 JP6074932 B2 JP 6074932B2 JP 2012160696 A JP2012160696 A JP 2012160696A JP 2012160696 A JP2012160696 A JP 2012160696A JP 6074932 B2 JP6074932 B2 JP 6074932B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- core
- register
- priority
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/522—Barrier synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
Description
14 進捗管理ユニット
15 共有リソース
20,21,22,23 進捗管理レジスタ
24,25,26,27 加減算器
28 進捗管理部
30 共有キャッシュ
31 共有バス調停ユニット
32 電源&クロック制御ユニット
Claims (6)
- 演算処理を行う複数の演算処理部と、
前記複数の演算処理部のそれぞれに対応して設けられた複数のレジスタと、
を含み、前記複数の演算処理部の各々について、演算処理部がプログラム中の特定の命令を実行すると前記複数のレジスタのうちの対応するレジスタのレジスタ値が変化され、前記特定の命令が実行される度に前記複数のレジスタのレジスタ値に応じて前記複数の演算処理部の優先度が変化され、
前記複数の演算処理部のいずれかが前記特定の命令を実行する度に、前記複数のレジスタのレジスタ値に基づいて進捗状況を判断し、前記複数の演算処理部のうちの相対的に早い演算処理部の優先度を相対的に低下させる
ことを特徴とする演算処理装置。 - 前記複数の演算処理部の各々について、プログラム中の所定位置に挿入された前記特定の命令が実行されると、前記複数のレジスタのうちの対応するレジスタのレジスタ値が変化されることを特徴とする請求項1記載の演算処理装置。
- 演算処理を行う複数の演算処理部と、
前記複数の演算処理部のそれぞれに対応して設けられた複数のレジスタと、
を含み、前記複数の演算処理部の各々について、演算処理部がプログラム中の特定の命令を実行すると前記複数のレジスタのうちの対応するレジスタのレジスタ値が変化され、前記特定の命令が実行される度に前記複数のレジスタのレジスタ値に応じて前記複数の演算処理部の優先度が変化され、
前記複数の演算処理部のうちの一の演算処理部がプログラム中の特定の命令を実行すると、前記一の演算処理部が最も遅い演算処理部でない場合に前記複数のレジスタのうちの前記一の演算処理部に対応するレジスタのレジスタ値を所定値増加させ、前記一の演算処理部が最も遅い演算処理部である場合に前記複数のレジスタのうちの前記一の演算処理部以外の演算処理部に対応するレジスタのレジスタ値を前記所定値減少させることを特徴とする演算処理装置。 - 前記複数の演算処理部は共有リソースを共有し、前記優先度が第1の値である演算処理部は、前記優先度が前記第1の値より低い第2の値である演算処理部よりも、優先的に前記共有リソースが割り当てられることを特徴とする請求項1乃至3何れか一項記載の演算処理装置。
- 前記共有リソースは、キャッシュ、共有バス、及び共有電源電力の少なくとも1つであることを特徴とする請求項4記載の演算処理装置。
- 複数の演算処理部により演算処理を実行し、
前記複数の演算処理部の各々について、演算処理部がプログラム中の特定の命令を実行すると、前記複数の演算処理部のそれぞれに対応して設けられた複数のレジスタのうちの対応するレジスタのレジスタ値を変化させ、
前記特定の命令が実行される度に前記複数のレジスタのレジスタ値に応じて前記複数の演算処理部の優先度を変化させ、
前記複数の演算処理部のいずれかが前記特定の命令を実行する度に、前記複数のレジスタのレジスタ値に基づいて進捗状況を判断し、前記複数の演算処理部のうちの相対的に早い演算処理部の優先度を相対的に低下させる
各段階を含む演算処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012160696A JP6074932B2 (ja) | 2012-07-19 | 2012-07-19 | 演算処理装置及び演算処理方法 |
US13/907,971 US20140025925A1 (en) | 2012-07-19 | 2013-06-03 | Processor and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012160696A JP6074932B2 (ja) | 2012-07-19 | 2012-07-19 | 演算処理装置及び演算処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014021774A JP2014021774A (ja) | 2014-02-03 |
JP6074932B2 true JP6074932B2 (ja) | 2017-02-08 |
Family
ID=49947570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012160696A Active JP6074932B2 (ja) | 2012-07-19 | 2012-07-19 | 演算処理装置及び演算処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140025925A1 (ja) |
JP (1) | JP6074932B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11204871B2 (en) * | 2015-06-30 | 2021-12-21 | Advanced Micro Devices, Inc. | System performance management using prioritized compute units |
US11567556B2 (en) * | 2019-03-28 | 2023-01-31 | Intel Corporation | Platform slicing of central processing unit (CPU) resources |
JP2023084904A (ja) * | 2021-12-08 | 2023-06-20 | 富士通株式会社 | プロセッサ、情報処理装置及び情報処理方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0640324B2 (ja) * | 1989-10-26 | 1994-05-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マルチプロセッサ・システムおよびそのプロセス同期方法 |
US5365228A (en) * | 1991-03-29 | 1994-11-15 | International Business Machines Corporation | SYNC-NET- a barrier synchronization apparatus for multi-stage networks |
US5649102A (en) * | 1993-11-26 | 1997-07-15 | Hitachi, Ltd. | Distributed shared data management system for controlling structured shared data and for serializing access to shared data |
JPH07248967A (ja) * | 1994-03-11 | 1995-09-26 | Hitachi Ltd | メモリ制御方式 |
JPH07271614A (ja) * | 1994-04-01 | 1995-10-20 | Hitachi Ltd | 実行時間に制約のあるタスクの優先制御方式 |
US5682480A (en) * | 1994-08-15 | 1997-10-28 | Hitachi, Ltd. | Parallel computer system for performing barrier synchronization by transferring the synchronization packet through a path which bypasses the packet buffer in response to an interrupt |
JP3532037B2 (ja) * | 1996-07-31 | 2004-05-31 | 富士通株式会社 | 並列計算機 |
JP3636871B2 (ja) * | 1997-09-16 | 2005-04-06 | 株式会社日立製作所 | 並列プロセッサシステム |
US6216174B1 (en) * | 1998-09-29 | 2001-04-10 | Silicon Graphics, Inc. | System and method for fast barrier synchronization |
US6763519B1 (en) * | 1999-05-05 | 2004-07-13 | Sychron Inc. | Multiprogrammed multiprocessor system with lobally controlled communication and signature controlled scheduling |
JP2004038767A (ja) * | 2002-07-05 | 2004-02-05 | Matsushita Electric Ind Co Ltd | バス調停装置 |
TWI256553B (en) * | 2004-12-17 | 2006-06-11 | Ind Tech Res Inst | Apparatus and method for hardware semaphore |
US8645959B2 (en) * | 2005-03-30 | 2014-02-04 | Intel Corporaiton | Method and apparatus for communication between two or more processing elements |
JP2009025939A (ja) * | 2007-07-18 | 2009-02-05 | Renesas Technology Corp | タスク制御方法及び半導体集積回路 |
JP2009176116A (ja) * | 2008-01-25 | 2009-08-06 | Univ Waseda | マルチプロセッサシステムおよびマルチプロセッサシステムの同期方法 |
JP5181762B2 (ja) * | 2008-03-25 | 2013-04-10 | 富士通株式会社 | 分散処理を実行する演算装置とサーバおよび分散処理方法 |
US8365177B2 (en) * | 2009-01-20 | 2013-01-29 | Oracle International Corporation | Dynamically monitoring and rebalancing resource allocation of monitored processes based on execution rates of measuring processes at multiple priority levels |
WO2010092483A1 (en) * | 2009-02-13 | 2010-08-19 | Alexey Raevsky | Devices and methods for optimizing data-parallel processing in multi-core computing systems |
US8335911B2 (en) * | 2009-05-21 | 2012-12-18 | Oracle America, Inc. | Dynamic allocation of resources in a threaded, heterogeneous processor |
JP5549575B2 (ja) * | 2010-12-17 | 2014-07-16 | 富士通株式会社 | 並列計算機システム、同期装置、並列計算機システムの制御方法 |
US20120179896A1 (en) * | 2011-01-10 | 2012-07-12 | International Business Machines Corporation | Method and apparatus for a hierarchical synchronization barrier in a multi-node system |
US8843932B2 (en) * | 2011-01-12 | 2014-09-23 | Wisconsin Alumni Research Foundation | System and method for controlling excessive parallelism in multiprocessor systems |
US8990823B2 (en) * | 2011-03-10 | 2015-03-24 | International Business Machines Corporation | Optimizing virtual machine synchronization for application software |
-
2012
- 2012-07-19 JP JP2012160696A patent/JP6074932B2/ja active Active
-
2013
- 2013-06-03 US US13/907,971 patent/US20140025925A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20140025925A1 (en) | 2014-01-23 |
JP2014021774A (ja) | 2014-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8676976B2 (en) | Microprocessor with software control over allocation of shared resources among multiple virtual servers | |
US20150205644A1 (en) | Task Scheduler Mechanism, Operating System, and Multiprocessor System | |
JP6161301B2 (ja) | 割り込みスプレッド方法、割り込み要求信号スプレッダ回路、及びそれを備えるシステムオンチップ | |
WO2006014254A1 (en) | An apparatus and method for heterogenous chip multiprocessors via resource allocation and restriction | |
JP2007334748A (ja) | 情報処理装置およびアクセス制御方法 | |
JP5633564B2 (ja) | マルチコアシステムおよび外部入出力バス制御方法 | |
Kao et al. | Data-locality-aware mapreduce real-time scheduling framework | |
WO2016202154A1 (zh) | 一种gpu资源的分配方法及*** | |
JP6074932B2 (ja) | 演算処理装置及び演算処理方法 | |
Sharma et al. | ETA-HP: an energy and temperature-aware real-time scheduler for heterogeneous platforms | |
WO2016202153A1 (zh) | 一种gpu资源的分配方法及*** | |
Rezaei et al. | Ultrashare: Fpga-based dynamic accelerator sharing and allocation | |
JP5945617B2 (ja) | マルチコアプロセッサの制御プログラム、電子機器及び制御方法 | |
JP6079518B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
Nair et al. | Mediator-a mixed criticality deadline honored arbiter for multi-core real-time systems | |
JP4868012B2 (ja) | コンピュータシステム、コンピュータシステムの制御方法、及びプログラム | |
US9389919B2 (en) | Managing workload distribution among computer systems based on intersection of throughput and latency models | |
JPWO2012066621A1 (ja) | 情報処理システム | |
JP2015041199A (ja) | 情報処理装置 | |
JP2011059915A (ja) | 半導体装置 | |
JP5734941B2 (ja) | マルチコアプロセッサの制御プログラム、電子機器及び制御方法 | |
JP2008250419A (ja) | 競合調停装置、マスタスレーブシステム及び競合調停方法 | |
US12030510B2 (en) | Method for operating a processing unit | |
CN104951369B (zh) | 消除热点资源竞争的方法和装置 | |
JP5768586B2 (ja) | 計算装置、計算装置の制御方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6074932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |