JP6066251B1 - 垂直磁気トンネル接合（ｍｔｊ）のためのハイブリッド合成反強磁性層 - Google Patents

垂直磁気トンネル接合（ｍｔｊ）のためのハイブリッド合成反強磁性層 Download PDF

Info

Publication number
JP6066251B1
JP6066251B1 JP2016539177A JP2016539177A JP6066251B1 JP 6066251 B1 JP6066251 B1 JP 6066251B1 JP 2016539177 A JP2016539177 A JP 2016539177A JP 2016539177 A JP2016539177 A JP 2016539177A JP 6066251 B1 JP6066251 B1 JP 6066251B1
Authority
JP
Japan
Prior art keywords
layer
saf
multilayer
multilayer stack
hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016539177A
Other languages
English (en)
Other versions
JP2017505533A (ja
Inventor
チャンド・パク
カンホ・イ
スン・ヒュク・カン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Application granted granted Critical
Publication of JP6066251B1 publication Critical patent/JP6066251B1/ja
Publication of JP2017505533A publication Critical patent/JP2017505533A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

磁気トンネル接合（ＭＴＪ）デバイスは、自由層を含む。ＭＴＪは、自由層に結合された障壁層も含む。ＭＴＪは、障壁層に結合された固定層も有する。固定層は、第１の垂直磁気異方性（ＰＭＡ）と第１の減衰定数とを有する第１の合成反強磁性（ＳＡＦ）多層を含む。固定層は、第２の垂直磁気異方性（ＰＭＡ）と第１の減衰定数よりも低い第２の減衰定数とを有する第２のＳＡＦ多層も含む。第１のＳＡＦ多層は、第２のＳＡＦ多層よりも障壁層に近い。固定層は、第１のＳＡＦ多層と第２のＳＡＦ多層との間のＳＡＦ結合層も含む。

Description

本開示の態様は、半導体デバイスに関し、より詳細には、垂直磁気トンネル接合（ｐＭＴＪ）デバイスのハイブリッド合成反強磁性（ＳＡＦ）層に関する。
従来のランダムアクセスメモリ（ＲＡＭ）チップ技術とは異なり、磁気ＲＡＭ（ＭＲＡＭ）では、データは、記憶要素の磁気分極によって記憶される。記憶要素は、トンネリング層によって分離された２つの強磁性層から形成される。固定（たとえば、ピン）層と呼ばれる、２つの強磁性層のうちの一方は、特定の方向に固定された磁化を有する。自由層と呼ばれる他方の強磁性磁気層は、２つの異なる状態に変化し得る磁化方向を有する。固定層、トンネリング層、および自由層を有する１つのそのようなデバイスは、磁気トンネル接合（ＭＴＪ）である。
ＭＴＪでは、論理「１」または論理「０」のいずれかを表すために、自由層の異なる状態が使用され得る。特に、ＭＴＪの電気抵抗は、自由層の磁化および固定層の磁化が、互いに平行であるか、または反平行であるかに依存する。たとえば、自由層の磁化が固定層の磁化と反平行であるとき、論理「１」状態が表される。自由層の磁化が固定層の磁化と平行であるとき、論理「０」状態が表される。ＭＲＡＭなどのメモリデバイスは、個別にアドレス指定可能なＭＴＪのアレイから構築される。
従来のＭＲＡＭにデータを書き込むために、臨界スイッチング電流を超える書込み電流がＭＴＪを通して印加される。書込み電流は、自由層の磁化方向を変えるのに十分な量だけスイッチング電流を超えるべきである。書込み電流が第１の方向に流れるとき、ＭＴＪは、第１の状態になるか、または第１の状態にとどまる。第１の状態では、ＭＴＪの自由層の磁化方向と固定層の磁化方向は、平行な方位に並ぶ。書込み電流が、第１の方向とは反対の第２の方向に流れるとき、ＭＴＪは、第２の状態になるか、または第２の状態にとどまる。第２の状態では、ＭＴＪの自由層の磁化方向と固定層の磁化方向は、反平行な方位になる。
本開示の一態様による磁気トンネル接合（ＭＴＪ）デバイスは、自由層を含む。ＭＴＪは、自由層に結合された障壁層も含む。ＭＴＪは、障壁層に結合された固定層も含む。固定層は、第１の垂直磁気異方性（ＰＭＡ）と第１の減衰定数とを有する第１の合成反強磁性（ＳＡＦ）多層を含む。固定層は、第２の垂直磁気異方性（ＰＭＡ）と第１の減衰定数よりも低い第２の減衰定数とを有する第２のＳＡＦ多層も含む。第１のＳＡＦ多層は、第２のＳＡＦ多層よりも障壁層に近い。固定層は、第１のＳＡＦ多層と第２のＳＡＦ多層との間のＳＡＦ結合層も含む。
本開示の別の態様による、磁気トンネル接合（ＭＴＪ）デバイスを作製する方法は、第１の垂直磁気異方性（ＰＭＡ）と第１の減衰定数とを有する第１の合成反強磁性（ＳＡＦ）多層を堆積させるステップを含む。本方法は、第１のＳＡＦ多層上にＳＡＦ結合層を堆積させるステップをさらに含む。本方法は、第２の垂直磁気異方性（ＰＭＡ）と第１の減衰定数よりも低い第２の減衰定数とを有する第２のＳＡＦ多層を堆積させるステップも含む。本方法は、第２のＳＡＦ多層上に障壁層を堆積させるステップも含む。本方法は、障壁層上に自由層を堆積させるステップをさらに含む。
本開示の別の態様による磁気トンネル接合（ＭＴＪ）デバイスは、自由層、障壁層、および固定層を含む。固定層は、第１の垂直磁気異方性（ＰＭＡ）と第１の減衰定数とを提供するための手段を含む。固定層は、第２の垂直磁気異方性（ＰＭＡ）と第１の減衰定数よりも低い第２の減衰定数とを提供するための手段も含む。第１の提供手段は、第２の提供手段よりも障壁層に近い。固定層は、第１の提供手段と第２の提供手段とを結合するための手段も有する。
上記は、続く詳細な説明をより十分に理解することができるように、本開示の特徴および技術的利点について、かなり大まかに概説したものである。本開示のさらなる特徴および利点について、以下に説明する。本開示は、本開示と同じ目的を果たすための他の構造体を修正または設計するための基礎として容易に利用できることを、当業者は諒解されたい。そのような均等な構造（ｃｏｎｓｔｒｕｃｔｉｏｎ）が、添付の特許請求の範囲に記載した本開示の教示から逸脱しないことも、当業者は諒解されたい。本開示の構成と動作方法の両方に関して本開示の特徴になると考えられる新規な特徴が、さらなる目的および利点とともに、以下の説明を添付の図と併せて検討することからより十分に理解されるであろう。しかしながら、図の各々は、例示および説明を目的として提供されているにすぎず、本開示の制限を定めるものではないことを、明確に理解されたい。
本開示のより完全な理解のために、ここで、添付の図面とともに行われる以下の説明を参照する。
本開示の一態様による垂直磁気トンネル接合（ｐＭＴＪ）の横断面図である。 本開示の１つまたは複数の態様による垂直磁気トンネル接合（ｐＭＴＪ）内の構造体を示す図である。 本開示の１つまたは複数の態様による垂直磁気トンネル接合（ｐＭＴＪ）内の構造体を示す図である。 本開示の１つまたは複数の態様を示すプロセスフロー図である。 本開示の一構成が有利に採用され得る例示的なワイヤレス通信システムを示すブロック図である。 一構成による、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。
添付の図面とともに以下に記載する詳細な説明は、様々な構成の説明として意図されており、本明細書で説明する概念が実施され得る唯一の構成を表すことを意図されていない。詳細な説明は、様々な概念の完全な理解を与えるための具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。場合によっては、そのような概念を曖昧にすることを回避するために、よく知られている構造体および構成要素がブロック図の形態で示されている。本明細書の説明では、「および／または」という用語の使用は、「包含的論理和」を表すことを意図し、「または」という用語の使用は、「排他的論理和」を表すことを意図する。
磁気ランダムアクセスメモリ（ＭＲＡＭ）の磁気トンネル接合（ＭＴＪ）を形成するのに使用される材料は、一般に、高いトンネル磁気抵抗（ＴＭＲ）、高い垂直磁気異方性（ＰＭＡ）、および良好なデータ保持を示す。垂直な方位を有するＭＴＪ構造体は、垂直磁気トンネル接合（ｐＭＴＪ）デバイスと呼ばれる。誘電体障壁層（たとえば、酸化マグネシウム（ＭｇＯ））を含む材料（たとえば、コバルト鉄ボロン（ＣｏＦｅＢ）材料）のスタックが、ｐＭＴＪ構造体内に使用され得る。材料（たとえば、ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ）のスタックを含むｐＭＴＪ構造体が、ＭＲＡＭ構造体内に使用するために検討されてきた。
ｐＭＴＪは、ピン層の完全垂直磁化を採用し得る。ｐＭＴＪの垂直ピン層は、合成反強磁性（ＳＡＦ）層を使用して形成され得る。ｐＭＴＪのＳＡＦ層は、コバルト／白金（Ｃｏ／Ｐｔ）またはコバルト／ニッケル（Ｃｏ／Ｎｉ）の多層スタックから形成され得る。ｐＭＴＪの垂直ピン層は、コバルト／白金（Ｃｏ／Ｐｔ）またはコバルト／ニッケル（Ｃｏ／Ｎｉ）の多層スタックから形成されるとき、デバイス性能の改善のための、高い磁気異方性、良好な熱的安定性、および低い減衰定数を示さない場合がある。
たとえば、コバルト／白金（Ｃｏ／Ｐｔ）多層スタックから形成された垂直ピン層は、高い異方性および良好な熱的安定性を示す。しかしながら、Ｃｏ／Ｐｔ多層スタックの減衰定数は、Ｐｔの強いスピン軌道結合のために極めて高い。垂直ピン層の別の候補は、コバルト／ニッケル（Ｃｏ／Ｎｉ）多層スタックである。
［Ｃｏ／Ｐｔ］多層スタックでは、Ｃｏ／Ｐｔの周期数は、２〜３０の範囲にある場合があり、４から１５の間にある場合が多い。［Ｃｏ／Ｐｔ］多層スタック内のコバルト層の厚さは、１．５オングストロームから８オングストロームの間の範囲にある場合があり、白金層の厚さは、１．５オングストロームから１２オングストロームの間の範囲にある場合がある。
［Ｃｏ／Ｎｉ］多層スタックでは、Ｃｏ／Ｎｉの周期数は、２〜３０の範囲にある場合があり、４から１５の間にある場合が多い。［Ｃｏ／Ｎｉ］多層スタック内のコバルト層の厚さは、１．５オングストロームから８オングストロームの間の範囲にある場合があり、ニッケル層の厚さは、２オングストロームから１０オングストロームの間の範囲にある場合がある。Ｃｏ／Ｎｉ多層スタックは、完全強磁性層の性質のために比較的低い減衰定数を有するが、その磁気異方性は、ｐＭＴＪピン層内で使用するために比較的小さい。垂直ピン層の所望の異方性、熱的安定性、および減衰定数は、一般に、Ｃｏ／Ｐｔ多層スタックまたはＣｏ／Ｎｉ多層スタックのいずれによっても満足されない。
本開示の一態様では、磁気トンネル接合（ＭＴＪ）デバイスは、自由層、障壁層、および固定層を含む。一構成では、固定層は、第１の垂直磁気異方性（ＰＭＡ）と第１の減衰定数とを有する第１の合成反強磁性（ＳＡＦ）多層を含む。固定層は、第２の垂直磁気異方性（ＰＭＡ）と第１の減衰定数よりも低い第２の減衰定数とを有する第２のＳＡＦ多層も含む。第１のＳＡＦ多層は、第２のＳＡＦ多層よりも障壁層の近くに配置され得る。固定層は、第１のＳＡＦ多層と第２のＳＡＦ多層との間のＳＡＦ結合層をさらに含む。
一構成では、固定層は、コバルトニッケル（Ｃｏ／Ｎｉ）多層スタックに結合されたコバルト白金（Ｃｏ／Ｐｔ）多層スタックから形成される。Ｃｏ／Ｐｔ多層スタックは、ルテニウム（Ｒｕ）層（反強磁性結合）を通して、またはＣｏ／Ｐｔ多層スタック上へのＣｏ／Ｎｉ多層スタックの直接堆積によってＣｏ／Ｎｉ多層スタックに結合され得る。このハイブリッドＣｏ／Ｎｉ−Ｃｏ／Ｐｔ多層構造体は、高い磁気異方性、良好な熱的安定性、および比較的低い減衰定数を示す垂直ＭＴＪ（ｐＭＴＪ）を提供し、デバイス性能の改善をもたらす。
図１は、本開示の一態様による垂直磁気トンネル接合（ｐＭＴＪ）の横断面図を示す。典型的には、ｐＭＴＪ１００が、基板１０２上に形成される。ｐＭＴＪ１００は、シリコン基板などの半導体基板、または任意の他の代替の適切な基板材料上に形成され得る。ｐＭＴＪ１００は、第１の電極１０４、シード層１０６、第１の合成反強磁性（ＳＡＦ）層１０８、ＳＡＦ結合層１１０、および第２のＳＡＦ層１１２を含み得る。ｐＭＴＪ１００は、参照層１１４、障壁層１１６、自由層１１８、キャップ層１２０（キャッピング層としても知られている）、および第２の電極１２２も含む。ｐＭＴＪ１００は、半導体メモリデバイス（たとえば、磁気ランダムアクセスメモリ（ＭＲＡＭ））などの様々なタイプのデバイス内に使用され得る。
この構成では、第１の電極１０４および第２の電極１２２は、導電性材料（たとえば、タンタル（Ｔａ））を含む。他の構成では、第１の電極１０４および／または第２の電極１２２は、限定はしないが、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、または他の同様の導電性材料を含む、他の適切な材料を含み得る。第１の電極１０４および第２の電極１２２は、ｐＭＴＪ１００内に様々な材料を使用する場合もある。
シード層１０６は、第１の電極１０４上に形成される。シード層１０６は、第１のＳＡＦ層１０８に機械的結晶性基板を提供し得る。シード層１０６は、シード層１０６に、限定はしないが、ニッケルクロム（ＮｉＣｒ）、ニッケル鉄（ＮｉＦｅ）、ＮｉＦｅＣｒ、または他の適切な材料を含む複合材料であり得る。シード層１０６が成長するか、またはさもなければ第１の電極１０４に結合されるとき、滑らかで高密度の結晶構造がシード層１０６をもたらす。この構成では、シード層１０６は、特定の結晶方位に従ってｐＭＴＪ１００内に後で形成される層の成長を促進させる。シード層１０６の結晶構造は、ミラー指数表記方法内の任意の結晶方位になるように選択され得るが、（１１１）結晶方位にあるように選択されることが多い。
第１のＳＡＦ層１０８は、シード層１０６上に形成される。第１のＳＡＦ層１０８は、単一の材料層であり得るか、またはシード層１０６上に形成される材料多層スタックであり得る。第１のＳＡＦ層１０８に使用される材料多層スタックは、第１のＳＡＦ層１０８内に強磁性モーメントを生成するための強磁性材料または材料の組合せであり得る。第１のＳＡＦ層１０８を形成するのに使用される材料多層スタックは、限定はしないが、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、もしくはパラジウム（Ｐｄ）などの他の材料と組み合わせたコバルト、または他の同様の強磁性材料を含む。
ＳＡＦ結合層１１０は、第１のＳＡＦ層１０８上に形成され、第１のＳＡＦ層１０８と第２のＳＡＦ層１１２との間の磁気結合を促進する。ＳＡＦ結合層１１０は、限定はしないが、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、ガドリニウム（Ｇｄ）、白金（Ｐｔ）、ハフニウム（Ｈｆ）、オスミウム（Ｏｓ）、ロジウム（Ｒｈ）、ニオブ（Ｎｂ）、テルビウム（Ｔｂ）、または他の同様の材料を含む、この結合に役立つ材料を含む。ＳＡＦ結合層１１０は、第１のＳＡＦ層１０８および第２のＳＡＦ層１１２に機械的なおよび／または結晶性の構造的支持を提供するための材料を含む場合もある。
第２のＳＡＦ層１１２は、ＳＡＦ結合層１１０上に形成される。第２のＳＡＦ層１１２は、第１のＳＡＦ層１０８と同様の材料を使用し得るが、他の材料を含み得る。第１のＳＡＦ層１０８と、ＳＡＦ結合層１１０と、第２のＳＡＦ層１１２との組合せは、ｐＭＴＪ１００内の「ピン層」としばしば呼ばれるＳＡＦ構造体１２４を形成する。ＳＡＦ構造体１２４は、反強磁性結合を介してＳＡＦ構造体１２４の磁化方向を固定するか、または留める。ＳＡＦ構造体１２４は、コバルト鉄ボロン（ＣｏＦｅＢ）膜を含み得る。ＳＡＦ構造体１２４は、ＣｏＦｅＴａ、ＮｉＦｅ、Ｃｏ、ＣｏＦｅ、ＣｏＰｔ、ＣｏＰｄ、ＦｅＰｔ、またはＮｉ、Ｃｏ、およびＦｅの任意の合金などの他の強磁性材料層を含む場合もある。
参照層１１４は、ＳＡＦ構造体１２４上に形成される。参照層１１４は、障壁層１１６に結晶方位を提供する。シード層１０６と同様に、参照層１１４内に使用される材料は、特定の結晶方位に成長するように後続の層にテンプレートを提供する。この方位は、ミラー指数システム内の任意の方向にあり得るが、（１００）（または（００１））結晶方位にあることが多い。参照層１１４は、第２のＳＡＦ層１１２の最後の層である場合もあるが、説明を容易にするために別の層として示されている。
障壁層１１６（トンネル障壁層とも呼ばれる）は、参照層１１４上に形成される。障壁層１１６は、ＳＡＦ構造体１２４と自由層１１８との間を進む電子にトンネル障壁を提供する。酸化マグネシウム（ＭｇＯ）を含み得る障壁層１１６は、参照層１１４上に形成され、結晶構造を有し得る。障壁層の結晶構造は、（１００）方向にあり得る。障壁層１１６は、酸化アルミニウム（ＡｌＯ）、窒化アルミニウム（ＡｌＮ）、アルミニウムオキシナイトライド（ＡｌＯＮ）、または他の非磁性もしくは誘電性の材料などの、他の要素または他の材料を含み得る。障壁層１１６の厚さは、ｐＭＴＪ１００にバイアス電圧が印加されるとき、電子がＳＡＦ構造体１２４から障壁層１１６を通って自由層１１８までトンネリングすることができるように形成される。
コバルト鉄ボロン（ＣｏＦｅＢ）であり得る自由層１１８は、障壁層１１６上に形成される。自由層１１８は、障壁層１１６上に最初に堆積されるときは、アモルファス構造体である。すなわち、自由層１１８は、障壁層１１６上に最初に堆積されるときは、結晶構造を有しない。自由層１１８は、ＳＡＦ構造体１２４と同じ強磁性材料であり得る強磁性層もしくは多層材料でもあるか、または様々な材料を使用し得る。
この構成では、自由層１１８は、特定の磁気方位に固定も留められもされない強磁性材料を含む。自由層１１８の磁化方位は、ＳＡＦ構造体１２４の留められた磁化に対して平行な方向または反平行な方向になるように回転することができる。トンネル電流が、ＳＡＦ構造体１２４および自由層１１８の相対磁化方向に応じて障壁層１１６を通して垂直に流れる。
キャップ層１２０は、自由層１１８上に形成される。キャップ層１２０は、自由層１１８とＳＡＦ構造体１２４との間の磁場および電場の閉込めを可能にする、誘電体層または他の絶縁層であり得る。キャップ層１２０は、ｐＭＴＪ１００を一方の方位（たとえば、平行）から他方（たとえば、反平行）に切り替えるのに使用される切替え電流密度を低減するのを助ける。キャッピング層とも呼ばれ得るキャップ層１２０は、たとえば、アモルファス酸化アルミニウム（ＡｌＯｘ）またはアモルファス酸化ハフニウム（ＨｆＯｘ）などの酸化物であり得る。キャップ層１２０は、本開示の範囲から逸脱することなく、酸化マグネシウム（ＭｇＯ）または他の誘電体材料などの他の材料である場合もある。
第２の電極１２２は、キャップ層１２０上に形成される。一構成では、第２の電極１２２は、タンタルを含む。代替的には、第２の電極１２２は、ｐＭＴＪ１００を他のデバイスまたは回路の一部分に電気的に結合するために他の適切な導電性材料を含む。
本開示の一態様では、第１のＳＡＦ層１０８は、コバルト層および白金層（Ｃｏ／Ｐｔ）を互い違いにした多層スタックを含む。ルテニウム（Ｒｕ）のＳＡＦ結合層１１０は、第１のＳＡＦ層１０８と第２のＳＡＦ層１１２とを磁気的に結合し得る。第２のＳＡＦ層１１２は、コバルト層およびニッケル層（Ｃｏ／Ｎｉ）を互い違いにした多層スタックを含み得る。ＳＡＦ結合層１１０は、第１のＳＡＦ層１０８と第２のＳＡＦ層１１２との異なる磁気結合のために、かつＳＡＦ構造体１２４の異方性、熱的安定性、および減衰定数を制御するために第２のＳＡＦ層１１２内に（すなわち、多層Ｃｏ／Ｎｉスタック内に）配置され得る。
図２は、本開示の１つまたは複数の態様によるｐＭＴＪ内の構造体２００を示す。典型的には、第１のＳＡＦ層１０８は、材料多層スタックとして示されている。第１のＳＡＦ層１０８内で、第１の層２０２および第２の層２０４が、周期２０６を有する互い違いのパターンで組み合わされる。一構成では、第１の層２０２はコバルト層であり、第２の層２０４は白金層である。この構成は、コバルト／白金（Ｃｏ／Ｐｔ）多層スタックの第１のＳＡＦ層１０８を含む。第１のＳＡＦ層１０８を作製する際にいくつの周期２０６が使用されるかを示すために［Ｃｏ／Ｐｔ］ｎと指定される、Ｃｏ／Ｐｔスタックの周期２０６の数「ｎ」が存在し得る。本開示の範囲から逸脱することなく、第１の層２０２および第２の層２０４に他の材料が使用され得る。
同様に、図２は、材料多層スタックとして第２のＳＡＦ層１１２を示す。第２のＳＡＦ層１１２内で、第１の層２０８および第２の層２１０が、周期２１２を有する互い違いのパターンで組み合わされる。本開示の一態様では、第１の層２０８はコバルト層であり、第２の層２１０はニッケル層である。一例では、第２のＳＡＦ層１１２は、コバルトニッケル（Ｃｏ／Ｎｉ）多層スタックである。第２のＳＡＦ層１１２を作製する際にいくつの周期２１２が使用されるかを示すために［Ｃｏ／Ｎｉ］ｎと指定される、Ｃｏ／Ｎｉスタックの周期２１２の数「ｎ」が存在し得る。本開示の範囲から逸脱することなく、第１の層２０８および第２の層２１０に他の材料が使用され得る。さらに、周期２１２の数は、構造体２００の全体的設計、ならびに層２０２、２０４、２０８、２１０、および１１０に使用される材料に応じて周期２０６の数とは異なる場合がある。
ＳＡＦ結合層１１０が、第１のＳＡＦ層１０８と第２のＳＡＦ層１１２との間に配置される。ＳＡＦ結合層１１０は、第１のＳＡＦ層１０８と第２のＳＡＦ層１１２との間の磁気結合に役立つ。
本開示の一態様は、第１のＳＡＦ層１０８の特定の品質（たとえば、比較的高いＰＭＡ）を提供する。第１のＳＡＦ層１０８内にコバルト／白金（Ｃｏ／Ｐｔ）多層スタックを配置することによって、本開示のこの態様は、ＳＡＦ構造体１２４に高い異方性および良好な熱的安定性を組み込む。さらに、障壁層１１６の比較的近くにＣｏ／Ｎｉスタックを使用することによって、本開示のこの態様は、ＳＡＦ構造体１２４の減衰定数を低減する。ＳＡＦ構造体１２４内の様々な材料の組合せは、いずれかの材料システムだけを使用するのと比較して増加した磁気異方性およびより低い減衰定数を提供する。Ｃｏ／ＰｔおよびＣｏ／Ｎｉの多層スタックの使用を組み合わせることによって、本開示のこの態様によるｐＭＴＪ１００デバイスにおける磁気異方性、熱的安定性、および減衰定数が制御され得る。
図３は、本開示の別の態様による、ｐＭＴＪ内の構造体３００を示す。図３は、第１のＳＡＦ層１０８が、図２に示すＣｏ／Ｐｔ材料多層スタック以外の追加の材料または多層スタックを含み得ることを示す。限定としてではなく例として、第１のＳＡＦ層１０８は、Ｃｏ／Ｐｔ多層スタックおよび第３の材料３０２を含み得る。第３の材料３０２は、本開示の範囲から逸脱することなく、材料の組合せ、または材料３０４と材料３０６の多層スタックである場合もある。
本開示のこの態様では、第３の材料３０２は、ある周期数を有するＣｏ／Ｎｉ多層スタックであり得る。第３の材料は、第２のＳＡＦ層１１２内に使用される材料と同じ材料もしくは様々な材料を使用するか、または第１の層２０２および第２の層２０４の異なる構成を提供し得る。第１のＳＡＦ層１０８は、第３の材料３０２を使用することによって、構造体３００内のＳＡＦ構造体１２４によって提供されるＰＭＡおよび減衰定数をさらに調整することができる。
さらに、第３の材料３０２は、ＳＡＦ結合層１１０および／または第２のＳＡＦ層１１２内の様々な材料の使用または材料の構成を可能にし得る。たとえば、第１のＳＡＦ層１０８内のＣｏ／Ｎｉ材料多層スタックに結合されたＣｏ／Ｐｔ材料多層スタックを使用することによって、第１の減衰定数および第１のＰＭＡ値が提供され得る。構造体３００を採用するデバイス用のアプリケーションは、ＰＭＡ値が維持されることを指定し得るか、または、障壁層１１６からの近接度に対する減衰定数が低減されることを指定し得る。したがって、ＳＡＦ構造体１２４に所望の減衰定数および所望のＰＭＡ値を提供するために、第２のＳＡＦ層１１２またはＳＡＦ結合層１１０内に、様々な材料、または比較的小さい数の周期２１２が使用され得る。第３の材料３０２としてＣｏ／Ｎｉ多層スタックを使用することによって、ＳＡＦ結合層１１０に使用される厚さおよび／または材料を変更する場合もある。
図４は、本開示の一態様による、垂直磁気トンネル接合（ｐＭＴＪ）デバイスのハイブリッド合成反強磁性（ＳＡＦ）層を形成する方法４００を示すプロセスフロー図である。プロセスブロック４０２では、第１の合成反強磁性（ＳＡＦ）多層が堆積される。第１のＳＡＦ多層は、第１の垂直磁気異方性（ＰＭＡ）と第１の減衰定数とを有する。プロセスブロック４０４では、ＳＡＦ結合層が、第１のＳＡＦ層上に堆積している。たとえば、図１に示すように、ＳＡＦ結合層１１０が、第１のＳＡＦ層１０８上に堆積している。ブロック４０６では、第２のＳＡＦ多層が、ＳＡＦ結合層上に堆積される。第２のＳＡＦ多層は、第２の垂直磁気異方性（ＰＭＡ）と第１の減衰定数よりも低い第２の減衰定数とを有する。たとえば、図１に示すように、第２のＳＡＦ層１１２が、ＳＡＦ結合層１１０上に堆積される。プロセスブロック４０８では、障壁層が、第２のＳＡＦ多層上に堆積される。プロセスブロック４１０では、自由層が、障壁層上に堆積される。たとえば、図１に示すように、自由層１１８は、第２のＳＡＦ層１１２上に堆積される障壁層１１６上に堆積される。
一構成では、磁気トンネル接合（ＭＴＪ）デバイスは、自由層、障壁層、および固定層を含む。固定層は、第１の垂直磁気異方性（ＰＭＡ）と第１の減衰定数とを提供するための手段を含む。一態様では、この提供手段は、第１のＳＡＦ層１０８であり得る。固定層は、第２の垂直磁気異方性（ＰＭＡ）と第２の減衰定数とを提供するための手段も含む。一態様では、この提供手段は、第２のＳＡＦ層１１２であり得る。固定層は、第１の提供手段と第２の提供手段とを結合するための手段も含む。一態様では、この結合手段は、ＳＡＦ結合層１１０であり得る。別の態様では、前述の手段は、前述の手段によって列挙された機能を実行するように構成された任意の構造体または構成であり得る。
図５は、本開示の一態様が有利に採用され得る、例示的なワイヤレス通信システム５００を示すブロック図である。説明のために、図５は、３つの遠隔ユニット５２０、５３０および５５０と、２つの基地局５４０とを示す。ワイヤレス通信システムは、より多くの遠隔ユニットおよび基地局を有することができることが認識されよう。遠隔ユニット５２０、５３０および５５０は、開示されたｐＭＴＪデバイスを含むＩＣデバイス５２５Ａ、５２５Ｃ、および５２５Ｂを含む。他のデバイスも、基地局、スイッチングデバイス、およびネットワーク機器などの、開示されたｐＭＴＪデバイスを含み得ることが認識されよう。図５は、基地局５４０から遠隔ユニット５２０、５３０および５５０への順方向リンク信号５８０と、遠隔ユニット５２０、５３０および５５０から基地局５４０への逆方向リンク信号５９０とを示す。
図５では、ワイヤレスローカルループシステムにおいて、遠隔ユニット５２０は携帯電話として示され、遠隔ユニット５３０はポータブルコンピュータとして示され、遠隔ユニット５５０は定位置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、モバイル電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、検針機器などの定位置データユニット、またはデータもしくはコンピュータ命令を記憶する、もしくは取り出す他のデバイス、またはそれらの組合せとすることができる。図５は本開示の態様による遠隔ユニットを示すが、本開示は、これらの示された例示的なユニットに限定されない。本開示の態様は、開示されたｐＭＴＪデバイスを含む多くのデバイスにおいて適切に採用され得る。
図６は、上記で開示したｐＭＴＪデバイスなどの、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。設計用ワークステーション６００は、オペレーティングシステムソフトウェア、サポートファイル、およびＣａｄｅｎｃｅやＯｒＣＡＤなどの設計ソフトウェアを収容するハードディスク６０１を含む。設計用ワークステーション６００は、回路６１０、またはｐＭＴＪデバイスなどの半導体構成要素６１２の設計を容易にするためにディスプレイ６０２も含む。記憶媒体６０４が、回路６１０または半導体構成要素６１２の設計を有形に記憶するために提供される。回路６１０または半導体構成要素６１２の設計は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイルフォーマットで記憶媒体６０４上に記憶され得る。記憶媒体６０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであり得る。さらに、設計用ワークステーション６００は、記憶媒体６０４から入力を受け入れるか、または記憶媒体６０４に出力を書き込むための駆動装置６０３を含む。
記憶媒体６０４上に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィなどの連続描画ツール用のマスクパターンデータを指定することができる。データは、論理シミュレーションに関連するタイミング図またはネット回路などの論理検証データをさらに含み得る。記憶媒体６０４上にデータを提供すると、半導体ウエハを設計するためのプロセス数を削減させることによって、回路６１０または半導体構成要素６１２の設計が容易になる。
ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語と呼ばれるか、または他の名称で呼ばれるかどうかにかかわらず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行可能ファイル、実行スレッド、プロシージャ、機能などを意味するように広く解釈されるべきである。ソフトウェアは、コンピュータ可読媒体上に存在し得る。コンピュータ可読媒体は、例として、磁気記憶デバイス（たとえば、ハードディスク、フロッピーディスク、磁気ストリップ）、光ディスク（たとえば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ））、スマートカード、フラッシュメモリデバイス（たとえば、カード、スティック、キードライブ）、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、またはリムーバブルディスクのようなメモリを含み得る。メモリは、本開示全体にわたって提示した様々な態様ではプロセッサとは別個に示されているが、メモリはプロセッサの内部にあり得る（たとえば、キャッシュまたはレジスタ）。
ファームウェアおよび／またはソフトウェアの実装形態の場合、方法は、本明細書で説明する機能を実行するモジュール（たとえば、プロシージャ、関数など）を用いて実装され得る。本明細書において説明した方法を実装する際に、命令を有形に具現化する機械可読媒体を使用することができる。たとえば、ソフトウェアコードをメモリに記憶させ、プロセッサユニットによって実行することができる。メモリは、プロセッサユニット内またはプロセッサユニットの外部に実装されていてよい。本明細書では、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定すべきではない。
機能が、ファームウェアおよび／またはソフトウェアにおいて実施される場合には、コンピュータ可読媒体上に１つまたは複数の命令またはコードとして記憶することができる。例として、データ構造を符号化したコンピュータ可読媒体、およびコンピュータプログラムを符号化したコンピュータ可読媒体がある。コンピュータ可読媒体は、物理的コンピュータ記憶媒体を含む。記憶媒体は、コンピュータがアクセスすることのできる利用可能な媒体とすることができる。限定ではなく、例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するのに使用することができ、かつコンピュータによってアクセスされ得る他の媒体を含むことができ、本明細書で使用されるディスク（ｄｉｓｋおよびｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）、およびＢｌｕ−ｒａｙ（登録商標）ディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生するが、ディスク（ｄｉｓｃ）はデータをレーザによって光学的に再生する。上記のものの組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
命令および／またはデータは、コンピュータ可読媒体上の記憶域に加えて、通信装置に含まれる伝送媒体上の信号として与えることができる。たとえば、通信装置は、命令およびデータを示す信号を有するトランシーバを含むことができる。命令およびデータは、１つまたは複数のプロセッサに、特許請求の範囲において概説される機能を実施させるように構成される。
以上、本開示およびその利点について詳細に説明してきたが、添付の特許請求の範囲によって定められる本開示の技術から逸脱することなく、本明細書において様々な変更、置換、および改変を行えることを理解されたい。たとえば、「上」および「下」などの関係性の用語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転した場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指す場合がある。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、組成物、手段、方法、およびステップの特定の構成に限定されることは意図されない。当業者が本開示から容易に諒解するように、本明細書で説明した対応する構成と実質的に同じ機能を実行するか、もしくは実質的に同じ結果を実現する、現存するもしくは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをそれらの範囲内に含むものとする。
本明細書で本開示に関連して説明された様々な例示的論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを当業者ならさらに理解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的構成要素、ブロック、モジュール、回路、およびステップが、上記ではその機能に関して一般的に説明してきた。そのような機能が、ハードウェアとして実装されるかソフトウェアとして実装されるかは、特定の適用例および全体的なシステムに課された設計制約次第である。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱をもたらすものと解釈されるべきではない。
本明細書の開示に関連して説明される様々な例示的な論理ブロック、モジュール、および回路は、本明細書で説明される機能を実行するように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタロジック、個別のハードウェア構成要素、またはそれらの任意の組合せとともに、実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替実施形態では、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。
本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアにおいて直接的に、プロセッサによって実行されるソフトウェアモジュールにおいて、またはその２つの組合せで具現化され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野において知られている任意の他の形態の記憶媒体中に存在することができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替として、記憶媒体はプロセッサと一体化されてもよい。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在し得る。ＡＳＩＣは、ユーザ端末内に存在し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末内の個別の構成要素として存在してもよい。
本開示の前述の説明は、当業者が本開示を作製または使用することを可能にするために提供される。本開示に対する様々な修正形態が当業者には容易に明らかとなり、本明細書で定義される一般的な原理は、本開示の趣旨または範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書で説明される例および設計に限定されるものではなく、本明細書で開示される原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
開示した方法におけるステップの特定の順序または階層は、例示的なプロセスの例示であることを理解されたい。設計の選好に基づいて、方法におけるステップの特定の順序または階層が再構成可能であることを理解されたい。添付の方法クレームは、様々なステップの要素を例示的な順序で提示したものであり、クレーム内で明記していない限り、提示した特定の順序または階層に限定されるように意図されているわけではない。
前述の説明は、いかなる当業者も本明細書で説明する様々な態様を実施することを可能にするように与えられる。これらの態様の様々な修正形態は、当業者に容易に明らかになり、本明細書で定義する一般原理は、他の態様に適用され得る。したがって、特許請求の範囲は、本明細書で示す態様に限定することを意図しているわけではなく、特許請求の範囲の文言と整合するすべての範囲を許容することを意図しており、単数の要素への言及は、そのように明記されていない限り、「唯一無二の」を意味するのでなく、「１つまたは複数の」を意味することを意図している。別段に明記されていない限り、「いくつかの」という用語は「１つまたは複数の」を指す。項目のリスト「のうちの少なくとも１つ」について言及する句は、単一のメンバーを含むこれらの項目の任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａおよびｂ、ａおよびｃ、ｂおよびｃ、ならびにａ、ｂおよびｃを含むことが意図される。当業者に知られているまたは後で当業者に知られることになる、本開示全体にわたって説明する様々な態様の要素の構造的および機能的なすべての均等物は、参照により本明細書に明確に組み込まれ、特許請求の範囲によって包含されることが意図される。さらに、本明細書で開示するいかなる内容も、そのような開示が特許請求の範囲で明示的に記載されているかどうかにかかわらず、公に供することは意図されていない。請求項のいかなる要素も、「のための手段」という句を使用して要素が明確に記載されていない限り、または方法クレームの場合に「のためのステップ」という句を使用して要素が記載されていない限り、米国特許法第１１２条第６項の規定に基づいて解釈されるべきではない。
１００ 垂直磁気トンネル接合、ｐＭＴＪ
１０２ 基板
１０４ 第１の電極
１０６ シード層
１０８ 第１の合成反強磁性層、第１のＳＡＦ層
１１０ ＳＡＦ結合層
１１２ 第２のＳＡＦ層
１１４ 参照層
１１６ 障壁層
１１８ 自由層
１２０ キャップ層
１２２ 第２の電極
１２４ ＳＡＦ構造体
２００ ｐＭＴＪ内の構造体
２０２ 第１の層
２０４ 第２の層
２０６ 周期
２０８ 第１の層
２１０ 第２の層
２１２ 周期
３００ ｐＭＴＪ内の構造体
３０２ 第３の材料
３０４ 材料
３０６ 材料
５００ ワイヤレス通信システム
５２０ 遠隔ユニット、携帯電話
５２５Ａ ＩＣデバイス
５２５Ｂ ＩＣデバイス
５２５Ｃ ＩＣデバイス
５３０ 遠隔ユニット、ポータブルコンピュータ
５４０ 基地局
５５０ 遠隔ユニット、定位置遠隔ユニット
５８０ 順方向リンク信号
５９０ 逆方向リンク信号
６００ 設計用ワークステーション
６０１ ハードディスク
６０２ ディスプレイ
６０３ 駆動装置
６０４ 記憶媒体
６１０ 回路
６１２ 半導体構成要素

Claims (10)

  1. 自由層と、
    前記自由層に結合された障壁層と、
    前記障壁層に結合された参照層と、
    前記参照層に結合された固定層であって、
    第１の垂直磁気異方性（ＰＭＡ）と第１の減衰定数とを有するハイブリッドの第１の合成反強磁性（ＳＡＦ）多層構造体であって、第１の互い違いのパターンで配置された第１の材料層および第２の材料層の第１の多層スタックと、第２の互い違いのパターンで配置された前記第１の材料層および第３の材料層の第２の多層スタックとを含む、前記ハイブリッドの第１のＳＡＦ多層構造体と、
    第２の垂直磁気異方性（ＰＭＡ）と前記第１の減衰定数よりも低い第２の減衰定数とを有する第２のＳＡＦ多層スタックであって、前記第２のＳＡＦ多層は前記ハイブリッドの第１のＳＡＦ多層構造体よりも前記障壁層に近い、前記第２のＳＡＦ多層スタックと、
    前記第２のＰＭＡが前記第１のＰＭＡよりも低い、前記ハイブリッドの第１のＳＡＦ多層構造体と前記第２のＳＡＦスタックとの間のＳＡＦ結合層と
    を含む、固定層と
    を含む、磁気トンネル接合（ＭＴＪ）デバイス。
  2. 前記ＳＡＦ結合層がルテニウムを含む、請求項１に記載のＭＴＪデバイス。
  3. 前記ハイブリッドの第１のＳＡＦ多層構造体の前記第１の多層スタックがコバルト白金多層スタックを含む、請求項１に記載のＭＴＪデバイス。
  4. 前記ハイブリッドの第１のＳＡＦ多層構造体の前記第１の多層スタックがコバルトパラジウム多層スタックを含む、請求項１に記載のＭＴＪデバイス。
  5. 前記第２のＳＡＦ多層スタックがコバルトニッケル多層スタックを含む、請求項１に記載のＭＴＪデバイス。
  6. 前記ハイブリッドの第１のＳＡＦ多層構造体の前記第１の多層スタックがコバルト白金多層スタックを含み、前記ハイブリッドの第１のＳＡＦ多層スタックの前記第２の多層スタックがコバルトニッケル多層スタックを含む、請求項１に記載のＭＴＪデバイス。
  7. 前記第２のＳＡＦ多層スタックがコバルトニッケル多層スタックを含む、請求項６に記載のＭＴＪデバイス。
  8. モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または定位置データユニットに統合される、請求項１に記載のＭＴＪデバイス。
  9. 自由層と、
    前記自由層に結合された障壁層と、
    前記障壁層に結合された参照層と、
    前記参照層に結合された固定層であって、
    第１の垂直磁気異方性（ＰＭＡ）と第１の減衰定数とを有するハイブリッドの第１の合成反強磁性（ＳＡＦ）多層構造体であって、第１の互い違いのパターンで配置された第１の材料層および第２の材料層の第１の多層スタックと、第２の互い違いのパターンで配置された前記第１の材料層および第３の材料層の第２の多層スタックとを含む、前記ハイブリッドの第１のＳＡＦ多層構造体と、
    第２の垂直磁気異方性（ＰＭＡ）と前記第１の減衰定数よりも低い第２の減衰定数とを提供するための手段であって、前記第２の提供手段は、前記ハイブリッドの第１のＳＡＦ多層構造体よりも前記障壁層に近い、手段と、
    前記第２のＰＭＡが前記第１のＰＭＡよりも低い、前記ハイブリッドの第１のＳＡＦ多層構造体と前記第２の提供手段とを結合するための手段と
    を含む、固定層と
    を含む、磁気トンネル接合（ＭＴＪ）デバイス。
  10. モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または定位置データユニットに統合される、請求項９に記載のＭＴＪデバイス。
JP2016539177A 2013-12-17 2014-11-19 垂直磁気トンネル接合（ｍｔｊ）のためのハイブリッド合成反強磁性層 Expired - Fee Related JP6066251B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/109,234 2013-12-17
US14/109,234 US9379314B2 (en) 2013-12-17 2013-12-17 Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)
PCT/US2014/066447 WO2015094561A1 (en) 2013-12-17 2014-11-19 Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (mtj)

Publications (2)

Publication Number Publication Date
JP6066251B1 true JP6066251B1 (ja) 2017-01-25
JP2017505533A JP2017505533A (ja) 2017-02-16

Family

ID=52011330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016539177A Expired - Fee Related JP6066251B1 (ja) 2013-12-17 2014-11-19 垂直磁気トンネル接合（ｍｔｊ）のためのハイブリッド合成反強磁性層

Country Status (5)

Country Link
US (2) US9379314B2 (ja)
EP (1) EP3084764B1 (ja)
JP (1) JP6066251B1 (ja)
CN (1) CN105830155B (ja)
WO (1) WO2015094561A1 (ja)

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379314B2 (en) 2013-12-17 2016-06-28 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)
US9583696B2 (en) * 2014-03-12 2017-02-28 Qualcomm Incorporated Reference layer for perpendicular magnetic anisotropy magnetic tunnel junction
KR102060419B1 (ko) * 2014-10-02 2019-12-30 에스케이하이닉스 주식회사 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
US9842989B2 (en) * 2015-02-27 2017-12-12 Globalfoundries Singapore Pte. Ltd. Magnetic memory with high thermal budget
US9923137B2 (en) * 2015-03-05 2018-03-20 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
KR101800237B1 (ko) * 2015-05-22 2017-11-22 캐논 아네르바 가부시키가이샤 자기저항 효과 소자
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10832749B2 (en) 2015-06-26 2020-11-10 Intel Corporation Perpendicular magnetic memory with symmetric fixed layers
KR20220123470A (ko) * 2015-06-26 2022-09-06 인텔 코포레이션 낮은 표류 필드 자기 메모리
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10340445B2 (en) 2015-09-25 2019-07-02 Intel Corporation PSTTM device with bottom electrode interface material
CN108028313B (zh) 2015-09-25 2022-04-15 英特尔公司 具有多层过滤器堆叠体的psttm器件
EP3353825A4 (en) 2015-09-25 2019-05-22 INTEL Corporation PSTTM DEVICE WITH FREE MAGNETIC LAYERS COUPLED BY A METAL LAYER HAVING HIGH TEMPERATURE STABILITY
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9963340B2 (en) * 2015-12-03 2018-05-08 Honeywell International Inc. Pressure sensor die over pressure protection for high over pressure to operating span ratios
US10483320B2 (en) * 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
EP3284091B1 (en) * 2015-12-10 2021-08-18 Everspin Technologies, Inc. Magnetoresistive stack, seed region therefor and method of manufacturing same
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10361361B2 (en) 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
US10197462B2 (en) 2016-05-25 2019-02-05 Honeywell International Inc. Differential pressure sensor full overpressure protection device
US9735185B1 (en) * 2016-06-10 2017-08-15 Essential Products, Inc. Hollowed electronic display
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
EP3563377A1 (en) * 2016-12-27 2019-11-06 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
JP6450058B1 (ja) * 2017-02-27 2019-01-09 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US9953692B1 (en) 2017-04-11 2018-04-24 Sandisk Technologies Llc Spin orbit torque MRAM memory cell with enhanced thermal stability
US10032978B1 (en) * 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10794968B2 (en) * 2017-08-24 2020-10-06 Everspin Technologies, Inc. Magnetic field sensor and method of manufacture
KR20190027581A (ko) * 2017-09-07 2019-03-15 에스케이하이닉스 주식회사 전자 장치
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US11387405B2 (en) * 2017-11-27 2022-07-12 Carnegie Mellon University Resonance rotating spin-transfer torque memory device
WO2019125364A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory without synthetic anti-ferromagnet
WO2019125384A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory with insulating magnet
WO2019125387A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory with extended free magnet structure
WO2019125368A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Gated spin orbit memory
WO2019125365A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory with magnetic under-layer via
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10388853B2 (en) * 2017-12-29 2019-08-20 Spin Memory, Inc. Magnetic memory having a pinning synthetic antiferromagnetic structure (SAF) with cobalt over platinum (Pt/Co) bilayers
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
WO2019135744A1 (en) * 2018-01-03 2019-07-11 Intel Corporation Filter layer for a perpendicular top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
KR102169622B1 (ko) * 2018-01-17 2020-10-26 한양대학교 산학협력단 메모리 소자
WO2019143052A1 (ko) * 2018-01-17 2019-07-25 한양대학교 산학협력단 메모리 소자
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
CN110246961B (zh) * 2018-03-09 2023-08-18 中电海康集团有限公司 存储单元与存储器
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11770981B2 (en) 2018-03-30 2023-09-26 Tohoku University Magnetoresistive element and magnetic memory
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11508903B2 (en) * 2018-06-28 2022-11-22 Intel Corporation Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US11770979B2 (en) 2018-06-29 2023-09-26 Intel Corporation Conductive alloy layer in magnetic memory devices and methods of fabrication
US11380838B2 (en) 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
CN110867511B (zh) * 2018-08-28 2021-09-21 中电海康集团有限公司 垂直磁化的mtj器件
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11276730B2 (en) * 2019-01-11 2022-03-15 Intel Corporation Spin orbit torque memory devices and methods of fabrication
WO2020158323A1 (ja) * 2019-01-30 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗効果素子、記憶素子、及び電子機器
US10804319B2 (en) 2019-02-15 2020-10-13 International Business Machines Corporation Top pinned MTJ stack with synthetic anti-ferromagnetic free layer and AlN seed layer
US10692927B1 (en) 2019-02-15 2020-06-23 International Business Machines Corporation Double MTJ stack with synthetic anti-ferromagnetic free layer and AlN bottom barrier layer
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
CN111490155B (zh) * 2020-04-21 2023-04-07 浙江驰拓科技有限公司 磁性隧道结
CN114093908A (zh) * 2020-08-24 2022-02-25 联华电子股份有限公司 混合式随机存取存储器的***架构、结构以及其制作方法
JP2022049499A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 磁気記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130224521A1 (en) * 2012-02-28 2013-08-29 Headway Technologies, Inc. High Thermal Stability Reference Structure with Out-of-Plane Aniotropy for Magnetic Device Applications
JP2013187409A (ja) * 2012-03-08 2013-09-19 Renesas Electronics Corp 磁気メモリセル、磁気メモリセルの製造方法
JP2014072392A (ja) * 2012-09-28 2014-04-21 Sony Corp 記憶素子、記憶装置、磁気ヘッド

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8564080B2 (en) * 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
US9019758B2 (en) 2010-09-14 2015-04-28 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US8758909B2 (en) 2011-04-20 2014-06-24 Alexander Mikhailovich Shukh Scalable magnetoresistive element
US9245608B2 (en) 2011-09-22 2016-01-26 Qualcomm Incorporated Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device
CN103123954B (zh) * 2011-11-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种磁性隧道结器件的制造方法
US9379314B2 (en) 2013-12-17 2016-06-28 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130224521A1 (en) * 2012-02-28 2013-08-29 Headway Technologies, Inc. High Thermal Stability Reference Structure with Out-of-Plane Aniotropy for Magnetic Device Applications
JP2013187409A (ja) * 2012-03-08 2013-09-19 Renesas Electronics Corp 磁気メモリセル、磁気メモリセルの製造方法
JP2014072392A (ja) * 2012-09-28 2014-04-21 Sony Corp 記憶素子、記憶装置、磁気ヘッド

Also Published As

Publication number Publication date
CN105830155B (zh) 2018-11-09
CN105830155A (zh) 2016-08-03
US20150171316A1 (en) 2015-06-18
WO2015094561A1 (en) 2015-06-25
EP3084764B1 (en) 2017-12-20
US20160276581A1 (en) 2016-09-22
US9379314B2 (en) 2016-06-28
EP3084764A1 (en) 2016-10-26
US9614147B2 (en) 2017-04-04
JP2017505533A (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
JP6066251B1 (ja) 垂直磁気トンネル接合（ｍｔｊ）のためのハイブリッド合成反強磁性層
JP6173610B2 (ja) 垂直磁気トンネル接合用のアモルファスキャップ層を含む二重界面自由層
JP5872701B2 (ja) スピン移行トルクスイッチングデバイスのための熱的耐性のある垂直磁気異方性結合素子
US10103319B2 (en) Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
US9548445B2 (en) Amorphous alloy space for perpendicular MTJs
US10431734B2 (en) Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
US8592929B2 (en) Symmetrically switchable spin-transfer-torque magnetoresistive device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161214

R150 Certificate of patent or registration of utility model

Ref document number: 6066251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees