CN103123954B - 一种磁性隧道结器件的制造方法 - Google Patents

一种磁性隧道结器件的制造方法 Download PDF

Info

Publication number
CN103123954B
CN103123954B CN201110371148.2A CN201110371148A CN103123954B CN 103123954 B CN103123954 B CN 103123954B CN 201110371148 A CN201110371148 A CN 201110371148A CN 103123954 B CN103123954 B CN 103123954B
Authority
CN
China
Prior art keywords
materials
hard mask
mtj
mask layer
advanced low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110371148.2A
Other languages
English (en)
Other versions
CN103123954A (zh
Inventor
张海洋
周俊卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110371148.2A priority Critical patent/CN103123954B/zh
Publication of CN103123954A publication Critical patent/CN103123954A/zh
Application granted granted Critical
Publication of CN103123954B publication Critical patent/CN103123954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种磁性隧道结器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成MTJ层叠结构；在所述形成MTJ层叠结构上形成低介电常数材料；在所述低介电常数材料上形成图案化的硬掩膜层；以所述图案化的硬掩膜层为掩膜，通过刻蚀步骤去除一部分所述低介电常数材料，在所述低介电常数材料中形成孔洞；在所述硬掩膜层上以及所述孔洞中沉积氧化物；通过化学机械研磨步骤去除所述孔洞外的所述氧化物，将所述氧化物表面抛光，并去除所述硬掩膜层；去除所述低介电常数材料，形成所述氧化物构成的柱状结构。

Description

一种磁性隧道结器件的制造方法
技术领域
本发明涉及一种磁性随机存取存储器件的制造方法，特别是涉及在制造磁性隧道结器件的工艺过程中，一种形成硬掩膜的改进方法。
背景技术
磁性随机存取存储器（MagneticRandomAccessMemory,MRAM）器件作为非易失性存储器已经被广泛使用。在MRAM中，通过存储元件的磁性状态存储数据。MRAM单元通常由一个晶体管和一个磁性隧道结（MTJ）共同组成一个存储单元。所述MTJ结构包括至少两个电磁层以及用于隔离所述两个电磁层的绝缘层。所述两个电磁层可以维持由绝缘层分隔的两个磁性极化场，其中之一为固定磁性层，或称为被钉扎（pinned）层，其极化方向是固定的；另一个是自由转动磁性层，其极化方向可以随外部场的变化而改变。当两个电磁层的极化方向平行时，流经MTJ结构的隧穿电流具有最大值，MTJ结构单元电阻较低；当两个磁性层的极化方向反平行时，流经MTJ结构的隧穿电流具有最小值，MTJ结构单元电阻较高。通过测量MRAM单元的电阻来读取信息，这就是MTJ结构的工作原理。
如图1所示，为一种现有的MTJ结构示意图，其中固定磁性层110、自由转动磁性层120以及位于固定磁性层110和自由转动磁性层120之间的隧道阻挡层130。所述固定磁性层110、自由转动磁性层120和隧道阻挡层130都为圆柱（或椭圆柱）型结构。
在集成电路制造工艺中，晶体管制造通常称为前段工序（FEOL）工艺流程，MTJ堆栈的形成在晶体管之后，因此，MTJ堆栈的形成应与标准后段工艺（BEOL）工艺流程兼容。而且，由于磁性材料的特殊性质，在MTJ结构堆栈沉积后不能采用高温工艺流程。
在MRAM单元的MTJ结构刻蚀工艺中，需要首先在MTJ堆栈的磁性材料上形成构图后的氧化物作为掩膜，来定义MTJ单元区域。这种氧化物掩膜为柱状结构，在现有技术中，通过在光致抗蚀剂上用光刻法直接定义柱状的构图，然后采用干法刻蚀将制图转移到氧化物上。由于圆柱型MTJ结构的临界尺寸很小，必须采用非常先进的光刻设备来定义光刻图形，这会导致MRAM制造成本上升。除此之外，通过现有技术制造MTJ结构，在干法刻蚀工艺过程中构图后的光阻层很容易被消耗光，进而使氧化物掩膜粗糙，从而导致所形成的MTJ结构关键尺寸较差和形状的不一致性。
因此需要一种无需高温工艺的改进方法，形成具有较好的关键尺寸和形状一致性的柱状结构的氧化物掩膜，从而制备MRAM单元中的MTJ结构。
发明内容
本发明提供一种方法，形成具有较好的关键尺寸和形状一致性的柱状结构的氧化物掩膜，从而制备MTJ结构。
根据本发明提供一种磁性隧道结器件的制造方法，包括：
提供半导体衬底；在所述半导体衬底上形成MTJ层叠结构；在所述形成MTJ层叠结构上形成低介电常数材料；在所述低介电常数材料上形成图案化的硬掩膜层；以所述图案化的硬掩膜层为掩膜，通过刻蚀步骤去除一部分所述低介电常数材料，在所述低介电常数材料中形成孔洞；在所述硬掩膜层上以及所述孔洞中沉积氧化物；通过化学机械研磨步骤去除所述孔洞外的所述氧化物，将所述氧化物表面抛光，并去除所述硬掩膜层；去除所述低介电常数材料，形成所述氧化物构成的柱状结构。
优选地，其中所述半导体衬底包含晶体管以及用于电连接所述晶体管和随后形成的MTJ单元的互联结构。
优选地，其中所述MTJ层叠结构至少包含固定磁性层、隧道阻挡层和自由转动磁性层。
优选地，其中所述低介电常数材料为多孔低介电常数材料。
优选地，采用旋转涂覆法沉积所述多孔超低介电常数材料。
优选地，在形成所述低介电常数材料之后执行的聚合物渗透步骤。
优选地，其中所述硬掩膜层为氮化钛（TiN）或氮化硼（BN）。
优选地，其中所述刻蚀步骤为干法刻蚀。
优选地，在执行所述化学机械研磨步骤后，还包括加热步骤。
优选地，其中所述柱状结构为椭圆柱形或圆柱形。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的一个实施例及其描述，用来解释本发明的原理。在附图中，
图1是为一种现有的磁性隧道结器件结构示意图；
图2A-2J是根据本发明一个实施例制作磁性隧道结器件的的制作方法流程中各步骤的示意图，其中图2A-2I为纵向截面图，图2J为俯视图；
图3是根据本发明一个实施例制作磁性隧道结器件的工艺流程图。
符号说明：
图1
110：固定磁性层、120：自由转动磁性层、130：隧道阻挡层
图2
200：半导体衬底、210：MTJ层叠结构、211：固定磁性层、212：隧道阻挡层、213：自由转动磁性层、214：第一电极层、220：多孔低k材料、230：硬掩膜层、240：光阻层、250：孔洞、260：氧化物、270：所需形状的柱状结构。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出作为本发明的理想实施例（和中间结构）的示意图的横截面图来描述发明的实施例。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。并且，由于例如制造技术和/或容差，导致所示形状变化。因此，本发明的实施例不应当局限于在此所示的区的特定大小形状，而是包括由于例如制造导致的形状偏差。图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际大小和形状且并不意图限定本发明的范围。本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。应当说明的是，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当说明的是，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应当说明的是，术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
首先，请参照图2A所示，提供半导体衬底以及半导体衬底上的介质层200。所述半导体衬底包括晶体管以及用于电连接晶体管的内部互连结构，为了附图简便未在图中示出。所述半导体衬底还包括半导体衬底上的介质层，其中也包括互连结构，用于电连接半导体衬底中的晶体管和随后形成的MTJ单元。
接着，请参照图2B所示，在所述半导体衬底200上形成MTJ层叠结构210。形成所述MTJ层叠结构210至少包含依次形成第一电极层211、固定磁性层213、隧道阻挡层215和自由转动磁性层217。在本发明一实施例中，所述MTJ层叠结构依次包含厚度为100?的TaN，厚度为150?的MnIr，厚度为40?的CoFe，厚度为35?的MgO，厚度为50?的CoFeB，厚度为150?的Ru。其中，TaN和MnIr组成固定磁性层，MgO为隧道阻挡层，CoFeB和Ru组成自由转动磁性层。
接着，请参照图2C所示，在所述MTJ层叠结构210上形成多孔低k材料220。一般而言，低k材料的介电常数k<4，为有机介电材料或单层或多层含硅无机材料，包括聚酰亚胺类、聚对二甲苯类、聚烯链类等有机聚合物材料，氟化的二氧化硅、非晶碳氮薄膜等无机材料，氢基倍半硅氧烷（Hydrogensilsesquioxane,HSQ,(HSiO3/2)n）、聚甲基倍半硅氧烷（Methylsilsesquioxane,MSQ,(CH3SiO3/2)n）等硅基多孔低k材料，以及纳米低k材料。多孔低k材料可采用化学气相沉积法（CVD）或者旋转涂覆法（Spin-OnDeposition,SOD）沉积在基底上，然后经过固化形成电介质层。在本发明一实施例中，多孔低k材料220采用旋转涂覆法（SOD）沉积。由于在多孔低k材料上沉积的薄膜很大程度上遵循该多孔介质的形貌，多孔低k材料的粗糙度会影响其上薄膜作为掩膜或扩散阻挡层的作用。因此，优选地，在沉积多孔低k材料后，执行聚合物渗透步骤填充孔隙，使多孔低k材料220得到强化处理。
接着，请参照图2D所示，在所述多孔低k材料220上形成硬掩膜层230。硬掩膜的沉积方法例如采用化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、蒸镀，或者通过热处理，例如氧化或氮化，形成硬掩膜。硬掩膜包括氧化物、氮化物、氧氮化物或它们的多层组合。在本发明一实施例中，所述硬掩膜层230为金属硬掩膜，优选地，为氮化钛（TiN）或氮化硼（BN）。
接着，请参照图2E~2F所示，通过光刻工艺和刻蚀步骤去除一部分多孔低k材料220和硬掩膜层230，形成所需形状的孔洞250。常规光刻工艺首先在硬掩膜层230上形成光致抗蚀剂层，接着曝光该光致抗蚀剂形成所需构图，然后进行曝光后的烘焙工艺并使用显影剂使构图显影，从而形成如图2E所示的光阻层240。随后采用常规刻蚀工艺例如干法刻蚀实施主刻蚀工序，将图形从图案化的光致抗蚀剂转移到硬掩膜层230和多孔低k材料220，形成如图2F所示的所需形状的孔洞250。所述孔洞250例如为椭圆柱形、圆柱形或其它任何形成MTJ结构所需的不规则形状。构图后的光阻层240在图形被转移到硬掩膜层230和多孔低k材料220之后通过光阻灰化（PhotoResistAshing）过程去除。
随后，请参照图2G所示，在所述硬掩膜层230上以及所述多孔低k材料220和硬掩膜层230形成的孔洞250中沉积氧化物260以填充孔洞250。随后，请参照图2H所示，通过化学机械研磨（ChemicalMechanicPolishing,CMP）法将所述氧化物260表面抛光，将大部分多余的氧化物260除去，并移除硬掩膜层230。此化学机械研磨工艺可采用一般传统技术中的研磨剂。优选地，在化学机械研磨步骤后，对于通过聚合物渗透步骤填充孔隙的多孔低k材料220，通过加热步骤使其恢复原状。
最后，请参照图2I所示，移除所述多孔低k材料220，形成氧化物260构成的所需形状的柱状结构270。图2J为所述半导体衬底上的介质层200和MTJ层叠结构210上形成的柱状结构270在本发明一个实施例中的俯视图，其中柱状结构270为椭圆形柱状结构。
根据本发明一个实施例制作磁性隧道结器件的制作流程如图3所示。在步骤301中，提供半导体衬底。在步骤302中，在所述半导体衬底上形成MTJ层叠结构。在步骤303中，在所述MTJ层叠结构上形成多孔低k材料。在步骤304中，在所述多孔低k材料上形成硬掩膜层。在步骤305中，通过光刻工艺和刻蚀步骤例如干法刻蚀去除一部分多孔低k材料和硬掩膜层，形成椭圆柱形、圆柱形或其它任何形成MTJ结构所需的不规则形状的孔洞。在步骤306中，在所述硬掩膜层上以及所述多孔低k材料和硬掩膜层形成的孔洞中沉积氧化物以填充孔洞。在步骤307中，通过化学机械研磨法将所述氧化物表面抛光，将大部分多余的氧化物除去，并移除硬掩膜层。在步骤308中，移除所述多孔低k材料，形成氧化物构成的所需形状的柱状结构。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种磁性隧道结器件的制造方法，包括：
提供半导体衬底；
在所述半导体衬底上形成MTJ层叠结构；
在所述形成MTJ层叠结构上形成低介电常数材料，所述低介电常数材料为多孔低介电常数材料；
执行聚合物渗透步骤；
在所述低介电常数材料上形成图案化的硬掩膜层；
以所述图案化的硬掩膜层为掩膜，通过刻蚀步骤去除一部分所述低介电常数材料，在所述低介电常数材料中形成孔洞；
在所述硬掩膜层上以及所述孔洞中沉积氧化物；
通过化学机械研磨步骤去除所述孔洞外的所述氧化物，将所述氧化物表面抛光，并去除所述硬掩膜层；
去除所述低介电常数材料，形成所述氧化物构成的柱状结构。
2.根据权利要求1所述的方法，其中所述半导体衬底包含晶体管以及用于电连接所述晶体管和随后形成的MTJ单元的互联结构。
3.根据权利要求1所述的方法，其中所述MTJ层叠结构至少包含固定磁性层、隧道阻挡层和自由转动磁性层。
4.根据权利要求1所述的方法，其特征在于，采用旋转涂覆法沉积所述多孔低介电常数材料。
5.根据权利要求1所述的方法，其中所述硬掩膜层为氮化钛(TiN)或氮化硼(BN)。
6.根据权利要求1所述的方法，其中所述刻蚀步骤为干法刻蚀。
7.根据权利要求1所述的方法，其特征在于，在执行所述化学机械研磨步骤后，还包括加热步骤。
8.根据权利要求1所述的方法，其中所述柱状结构为椭圆柱形或圆柱形。
CN201110371148.2A 2011-11-21 2011-11-21 一种磁性隧道结器件的制造方法 Active CN103123954B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110371148.2A CN103123954B (zh) 2011-11-21 2011-11-21 一种磁性隧道结器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110371148.2A CN103123954B (zh) 2011-11-21 2011-11-21 一种磁性隧道结器件的制造方法

Publications (2)

Publication Number Publication Date
CN103123954A CN103123954A (zh) 2013-05-29
CN103123954B true CN103123954B (zh) 2015-11-25

Family

ID=48454883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110371148.2A Active CN103123954B (zh) 2011-11-21 2011-11-21 一种磁性隧道结器件的制造方法

Country Status (1)

Country Link
CN (1) CN103123954B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659201B (zh) * 2013-11-22 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种磁阻内存单元的制造方法
US9379314B2 (en) * 2013-12-17 2016-06-28 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)
CN107785485B (zh) * 2016-08-31 2021-06-01 中电海康集团有限公司 一种磁性隧道结的制备方法
CN110678995A (zh) * 2017-04-21 2020-01-10 艾沃思宾技术公司 集成磁阻设备的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060079A (zh) * 2006-04-21 2007-10-24 台湾积体电路制造股份有限公司 低介电常数的介电薄膜的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001109A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 저유전율 희생막을 이용한 캐패시터 제조 방법
US20060022286A1 (en) * 2004-07-30 2006-02-02 Rainer Leuschner Ferromagnetic liner for conductive lines of magnetic memory cells
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060079A (zh) * 2006-04-21 2007-10-24 台湾积体电路制造股份有限公司 低介电常数的介电薄膜的形成方法

Also Published As

Publication number Publication date
CN103123954A (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
US10644231B2 (en) Memory device and fabrication method thereof
US6806096B1 (en) Integration scheme for avoiding plasma damage in MRAM technology
CN108232009B (zh) 一种制作磁性随机存储器的方法
US10008536B2 (en) Encapsulation of magnetic tunnel junction structures in organic photopatternable dielectric material
US6713802B1 (en) Magnetic tunnel junction patterning using SiC or SiN
US11355701B2 (en) Integrated circuit
US10276794B1 (en) Memory device and fabrication method thereof
US20170186946A1 (en) Magnetoresistive Random Access Memory Structure and Method of Forming the Same
US20020097600A1 (en) Self-aligned cross-point MRAM device with aluminum metallization layers
US11171284B2 (en) Memory device
US6635496B2 (en) Plate-through hard mask for MRAM devices
US11283009B2 (en) Method for manufacturing memory device having protection spacer
WO2004114373A2 (en) Stud formation for mram manufacturing
CN103123954B (zh) 一种磁性隧道结器件的制造方法
CN102956816A (zh) 孔洞在先的硬掩模限定
US20210135106A1 (en) Integrated circuit and fabrication method thereof
US8519497B2 (en) Template-registered diblock copolymer mask for MRAM device formation
US6849465B2 (en) Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
JP2005526389A (ja) 低減されたエッチング工程数によるダブルダマシン構造内へのｍｒａｍオフセットセルの製造方法
JP2024518876A (ja) 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
KR101202685B1 (ko) 자기저항소자 제조 방법
KR20120094394A (ko) 자기저항소자 제조 방법
US10312435B1 (en) Method for manufacturing high density magnetic tunnel junction devices using photolithographic VIAS and chemically guided block copolymer self assembly
US20210375985A1 (en) Semiconductor structure and method of forming the same
US10305031B1 (en) Method for manufacturing a chemical guidance pattern for block copolymer self assembly from photolithographically defined topographic block copolymer guided self assembly

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant