JP6065732B2

JP6065732B2 - Image processing apparatus and photographing apparatus

Info

Publication number: JP6065732B2
Application number: JP2013091309A
Authority: JP
Inventors: 伸也平澤
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 2013-04-24
Filing date: 2013-04-24
Publication date: 2017-01-25
Anticipated expiration: 2033-04-24
Also published as: JP2014216754A

Description

本発明は、Ｘ線等の放射線、可視光、赤外光等の電磁波を電荷に変換する変換膜を有する平面画像検出器で取得した画像を処理する画像処理装置および撮影装置に関する。 The present invention relates to an image processing apparatus and an imaging apparatus that process an image acquired by a planar image detector having a conversion film that converts radiation such as X-rays, electromagnetic waves such as visible light and infrared light into electric charges.

Ｘ線撮影装置に使用される平面画像検出器（Ｘ線検出器）としては、例えば、フラットパネルディテクタ（以下適宜、「ＦＰＤ」と称する）が知られている。ＦＰＤは、アクティブマトリクス基板上に、ａ−Ｓｅ（アモルファス・セレン）等の変換膜を蒸着して形成されたものである。アクティブマトリクス基板は、画素電極、薄膜トランジスタ（ＴＦＴ）等のスイッチング素子、および蓄積容量（キャパシタ）等が二次元マトリクス状（二次元アレイ状）に配置されたものである。 As a planar image detector (X-ray detector) used in an X-ray imaging apparatus, for example, a flat panel detector (hereinafter referred to as “FPD” as appropriate) is known. The FPD is formed by depositing a conversion film such as a-Se (amorphous selenium) on an active matrix substrate. The active matrix substrate has a pixel electrode, a switching element such as a thin film transistor (TFT), a storage capacitor (capacitor) and the like arranged in a two-dimensional matrix (two-dimensional array).

ＦＰＤにおいて、Ｘ線管等により被検体に照射され、被検体を透過したＸ線像が変換膜上に投影されると、Ｘ線像の濃淡に比例した電荷が変換膜内で生成される。変換膜内で生成された電荷は、画素電極で収集され、蓄積容量に蓄積される。蓄積容量に蓄積された電荷は、スイッチング素子の動作により画素ごとに読み出され、画像処理部に送信されて種々の処理が行われる。 In the FPD, when an X-ray image that is irradiated onto a subject through an X-ray tube or the like and is transmitted through the subject is projected onto the conversion film, a charge proportional to the density of the X-ray image is generated in the conversion film. The charge generated in the conversion film is collected by the pixel electrode and accumulated in the storage capacitor. The electric charge accumulated in the accumulation capacitor is read out for each pixel by the operation of the switching element, and transmitted to the image processing unit to perform various processes.

このようなａ−Ｓｅ等の変換膜を備えたＦＰＤは、変換膜の製造プロセスにおいて、欠損画素が発生する場合がある。変換膜による欠損画素の出力は、入射Ｘ線に対する線形性が保たれていないので、画像には使用できない。そのため、変換膜にＸ線を照射しない非照射状態のダーク画像を取得し、ダーク画像において、周辺画素値との差が大きな画素を欠損画素として抽出する。抽出された欠損画素は周囲の正常画素の画素値を用いて補間される（例えば、特許文献１参照）。 In the FPD provided with such a conversion film such as a-Se, defective pixels may occur in the conversion film manufacturing process. The output of the defective pixel by the conversion film cannot be used for the image because the linearity with respect to the incident X-ray is not maintained. For this reason, a dark image in a non-irradiation state in which the conversion film is not irradiated with X-rays is acquired, and a pixel having a large difference from the peripheral pixel value is extracted as a defective pixel in the dark image. The extracted defective pixels are interpolated using pixel values of surrounding normal pixels (see, for example, Patent Document 1).

特開２００８−３０１８８３号公報JP 2008-301883 A

しかしながら、従来の欠損画素の抽出方法に用いられるダーク画像には、ＴＦＴ等のスイッチング素子による漏れ電流が含まれ、このスイッチング素子の漏れ電流は、スイッチング素子ごとにばらつきを有している。そのため、従来の欠損画素の抽出方法では、変換膜の漏れ電流による欠損画素であるのかスイッチング素子の漏れ電流による欠損画素であるのか区別をつけずに行われている。そのため、抽出される欠損画素が多くなり、画質を劣化させることになる。このように、スイッチング素子の漏れ電流によって、補間処理を行う必要のない画素を欠損画素として抽出しているので、これを改善することが望まれる。 However, the dark image used in the conventional defective pixel extraction method includes a leakage current due to a switching element such as a TFT, and the leakage current of the switching element varies for each switching element. Therefore, the conventional method for extracting defective pixels is performed without distinguishing whether the pixel is a defective pixel due to the leakage current of the conversion film or the defective pixel due to the leakage current of the switching element. For this reason, the number of defective pixels to be extracted increases, and the image quality deteriorates. Thus, since the pixel which does not need to perform an interpolation process is extracted as a defective pixel by the leakage current of the switching element, it is desired to improve this.

なお、スイッチング素子の漏れ電流は、入射Ｘ線量に依存しないものである。スイッチング素子の漏れ電流は、一般的に、被検体等を対象として取得した通常画像に対し、ダーク画像を用いたオフセット補正を行うことにより補正されている。 Note that the leakage current of the switching element does not depend on the incident X-ray dose. In general, the leakage current of the switching element is corrected by performing offset correction using a dark image on a normal image acquired for a subject or the like.

本発明は、このような事情に鑑みてなされたものであって、変換膜による欠損画素のみを高精度に抽出できる画像処理装置および撮影装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide an image processing apparatus and a photographing apparatus that can extract only defective pixels due to a conversion film with high accuracy.

発明者は、上記の問題を解決するために鋭意研究した結果、次のような知見を得た。すなわち、変換膜の欠損は、変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）において漏れ電流増加として現れ、変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像には現れない。一方、ＴＦＴの漏れ電流ばらつきは、バイアス電圧ＯＦＦ画像でも確認され、バイアス電圧ＯＮ画像でもほとんど漏れ電流増加は発生しない。 As a result of intensive studies to solve the above problems, the inventors have obtained the following knowledge. That is, the loss of the conversion film appears as an increase in leakage current in the bias voltage ON image (dark image) acquired by applying the bias voltage to the conversion film, and the bias voltage OFF image acquired without applying the bias voltage to the conversion film. Does not appear. On the other hand, the variation in the leakage current of the TFT is confirmed even in the bias voltage OFF image, and almost no increase in the leakage current occurs in the bias voltage ON image.

このような知見に基づく本発明は、次のような構成をとる。すなわち、本発明に係る画像処理装置は、平面画像検出器が有する変換膜であって、電磁波を電荷に変換する前記変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像と、前記変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像とに基づいて欠損画素を抽出する欠損画素抽出処理部を備えていることを特徴とするものである。 The present invention based on such knowledge has the following configuration. That is, an image processing apparatus according to the present invention is a conversion film included in a planar image detector, which includes a bias voltage ON image obtained by applying a bias voltage to the conversion film that converts electromagnetic waves into electric charges, and the conversion film. In addition, a defective pixel extraction processing unit that extracts a defective pixel based on a bias voltage OFF image acquired without applying a bias voltage is provided.

本発明に係る画像処理装置によれば、次の性質を利用する。変換膜による漏れ電流は、バイアス電圧ＯＮ画像にはっきりと現れるが、バイアス電圧ＯＦＦ画像に現れない。一方、スイッチング素子の漏れ電流ばらつきは、バイアス電圧ＯＮ画像とバイアス電圧ＯＦＦ画像とでほとんど変化がない。この性質を利用して、平面画像検出器が有する変換膜であって、電磁波を電荷に変換する前記変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）と、変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像とに基づいて欠損画素を抽出する。これにより、補間処理する必要がない画素を欠損画素として抽出せずに、変換膜による欠損画素のみを高精度に抽出できる。 The image processing apparatus according to the present invention uses the following properties. The leakage current due to the conversion film appears clearly in the bias voltage ON image, but does not appear in the bias voltage OFF image. On the other hand, the leakage current variation of the switching element hardly changes between the bias voltage ON image and the bias voltage OFF image. Utilizing this property, a conversion film included in the planar image detector, which is a bias voltage ON image (dark image) obtained by applying a bias voltage to the conversion film that converts electromagnetic waves into electric charge, and a conversion film A defective pixel is extracted based on a bias voltage OFF image acquired without applying a bias voltage. Thereby, it is possible to extract only a defective pixel due to the conversion film with high accuracy without extracting a pixel that does not need to be interpolated as a defective pixel.

また、本発明に係る画像処理装置において、前記欠損画素抽出処理部は、前記バイアス電圧ＯＮ画像と前記バイアス電圧ＯＦＦ画像との差分を求め、差分後の画像から欠損画素を抽出することが好ましい。差分後の画像は、スイッチング素子の漏れ電流ばらつきが抑えられた画像となっているので、変換膜による欠損画素のみを高精度に抽出できる。 In the image processing apparatus according to the present invention, it is preferable that the missing pixel extraction processing unit obtains a difference between the bias voltage ON image and the bias voltage OFF image and extracts a missing pixel from the image after the difference. Since the image after the difference is an image in which the variation in the leakage current of the switching element is suppressed, only the defective pixel due to the conversion film can be extracted with high accuracy.

また、本発明に係る画像処理装置において、前記差分後の画像に対してハイパスフィルタ処理を行い、ハイパスフィルタ処理後の画像から欠損画素を抽出することが好ましい。バイアス電圧ＯＮ画像は、スイッチング素子の漏れ電流ばらつきの他に、バイアス電圧による輝度ムラやアレイアンプ回路のゲインばらつきを含んでいる。差分後の画像に対するハイパスフィルタ処理後の画像は、それら輝度ムラやゲインばらつきがさらに取り除かれたものとなる。そのため、変換膜による欠損画素のみをさらに高精度に抽出できる。 In the image processing apparatus according to the present invention, it is preferable that a high-pass filter process is performed on the image after the difference, and a defective pixel is extracted from the image after the high-pass filter process. The bias voltage ON image includes non-uniformity of luminance due to the bias voltage and gain variation of the array amplifier circuit in addition to the leakage current variation of the switching element. The image after the high-pass filter processing with respect to the image after the difference is one in which the luminance unevenness and gain variation are further removed. Therefore, only defective pixels due to the conversion film can be extracted with higher accuracy.

また、本発明に係る画像処理装置において、前記バイアス電圧ＯＦＦ画像は、予め設定された時期に取得されたものであり、前記バイアス電圧ＯＮ画像は、前記バイアス電圧ＯＦＦ画像の取得後に繰り返し取得されるものであることが好ましい。予め設定した時期にバイアス電圧ＯＦＦ画像を取得しておき、このバイアス電圧ＯＦＦ画像の取得後に、例えば、校正ごとにバイアス電圧ＯＮ画像のみを取得し、欠損画素を抽出する。バイアス電圧ＯＮ画像を取得するごとに、バイアス電圧ＯＦＦ画像を取得せずに済み、欠損画素の抽出時間を短縮できる。 In the image processing apparatus according to the present invention, the bias voltage OFF image is acquired at a preset time, and the bias voltage ON image is repeatedly acquired after acquiring the bias voltage OFF image. It is preferable. A bias voltage OFF image is acquired at a preset time, and after acquiring the bias voltage OFF image, for example, only the bias voltage ON image is acquired for each calibration, and defective pixels are extracted. It is not necessary to acquire the bias voltage OFF image every time the bias voltage ON image is acquired, and the extraction time of the defective pixel can be shortened.

また、本発明に係る画像処理装置において、前記バイアス電圧ＯＦＦ画像の一例は、出荷前に取得した画像である。出荷後において、バイアス電圧ＯＮ画像を取得するごとに、バイアス電圧ＯＦＦ画像を取得せずに済み、欠損画素の抽出時間を短縮できる。 In the image processing apparatus according to the present invention, an example of the bias voltage OFF image is an image acquired before shipment. After shipment, every time a bias voltage ON image is acquired, it is not necessary to acquire a bias voltage OFF image, and the extraction time of defective pixels can be shortened.

また、本発明に係るＸ線撮影装置は、上述の画像処理装置と、平面画像を取得する前記平面画像検出器とを備え、前記平面画像検出器は、前記変換膜と、前記変換膜にバイアス電圧を印加し、その印加を停止するバイアス電圧供給源とを有していることを特徴とするものである。 An X-ray imaging apparatus according to the present invention includes the above-described image processing apparatus and the planar image detector that acquires a planar image, and the planar image detector is biased to the conversion film and the conversion film. And a bias voltage supply source for applying a voltage and stopping the application.

本発明に係る撮影装置によれば、上述した画像処理装置を備えており、画像処理装置は、次の性質を利用する。変換膜による漏れ電流は、バイアス電圧ＯＮ画像にはっきりと現れるが、バイアス電圧ＯＦＦ画像に現れない。一方、スイッチング素子の漏れ電流ばらつきは、バイアス電圧ＯＮ画像とバイアス電圧ＯＦＦ画像とでほとんど変化がない。この性質を利用して、平面画像検出器が有する変換膜であって、電磁波を電荷に変換する前記変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）と、変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像とに基づいて欠損画素を抽出する。これにより、補間処理する必要がない画素を欠損画素として抽出せずに、変換膜による欠損画素のみを高精度に抽出できる。 The imaging apparatus according to the present invention includes the above-described image processing apparatus, and the image processing apparatus uses the following properties. The leakage current due to the conversion film appears clearly in the bias voltage ON image, but does not appear in the bias voltage OFF image. On the other hand, the leakage current variation of the switching element hardly changes between the bias voltage ON image and the bias voltage OFF image. Utilizing this property, a conversion film included in the planar image detector, which is a bias voltage ON image (dark image) obtained by applying a bias voltage to the conversion film that converts electromagnetic waves into electric charge, and a conversion film A defective pixel is extracted based on a bias voltage OFF image acquired without applying a bias voltage. Thereby, it is possible to extract only a defective pixel due to the conversion film with high accuracy without extracting a pixel that does not need to be interpolated as a defective pixel.

本発明に係る画像処理装置および撮影装置によれば、次の性質を利用する。変換膜による漏れ電流は、バイアス電圧ＯＮ画像にはっきりと現れるが、バイアス電圧ＯＦＦ画像に現れない。一方、スイッチング素子の漏れ電流ばらつきは、バイアス電圧ＯＮ画像とバイアス電圧ＯＦＦ画像とでほとんど変化がない。この性質を利用して、平面画像検出器が有する変換膜であって、電磁波を電荷に変換する前記変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）と、変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像とに基づいて欠損画素を抽出する。これにより、補間処理する必要がない画素を欠損画素として抽出せずに、変換膜による欠損画素のみを高精度に抽出できる。 The image processing apparatus and the photographing apparatus according to the present invention utilize the following properties. The leakage current due to the conversion film appears clearly in the bias voltage ON image, but does not appear in the bias voltage OFF image. On the other hand, the leakage current variation of the switching element hardly changes between the bias voltage ON image and the bias voltage OFF image. Utilizing this property, a conversion film included in the planar image detector, which is a bias voltage ON image (dark image) obtained by applying a bias voltage to the conversion film that converts electromagnetic waves into electric charge, and a conversion film A defective pixel is extracted based on a bias voltage OFF image acquired without applying a bias voltage. Thereby, it is possible to extract only a defective pixel due to the conversion film with high accuracy without extracting a pixel that does not need to be interpolated as a defective pixel.

実施例１に係るＸ線撮影装置の概略構成を示す図である。1 is a diagram illustrating a schematic configuration of an X-ray imaging apparatus according to Embodiment 1. FIG. ＦＰＤの一画素の構成を示す断面図である。It is sectional drawing which shows the structure of 1 pixel of FPD. ＦＰＤの構成を示す平面図である。It is a top view which shows the structure of FPD. 実施例１に係る画像処理部の構成を示す図である。FIG. 3 is a diagram illustrating a configuration of an image processing unit according to the first embodiment. 実施例１に係る欠損画素抽出処理のフローチャートである。6 is a flowchart of a defective pixel extraction process according to the first embodiment. （ａ）および（ｂ）は、本発明の効果の説明に供する図である。(A) And (b) is a figure where it uses for description of the effect of this invention. 実施例２に係る画像処理部の構成を示す図である。FIG. 10 is a diagram illustrating a configuration of an image processing unit according to a second embodiment. 実施例２に係る欠損画素抽出処理のフローチャートである。10 is a flowchart of missing pixel extraction processing according to the second embodiment. 実施例３に係る欠損画素抽出処理のフローチャートである。10 is a flowchart of a defective pixel extraction process according to Embodiment 3.

以下、図面を参照して本発明の実施例１を説明する。本実施例では、撮影装置の一例としてＸ線撮影装置を説明する。図１は、実施例１に係るＸ線撮影装置の概略構成を示す図である。 Embodiment 1 of the present invention will be described below with reference to the drawings. In this embodiment, an X-ray imaging apparatus will be described as an example of an imaging apparatus. FIG. 1 is a diagram illustrating a schematic configuration of the X-ray imaging apparatus according to the first embodiment.

図１を参照する。Ｘ線撮影装置１は、被検体Ｍを載置する天板２と、その被検体Ｍに向けてＸ線を照射するＸ線管３と、被検体Ｍを透過したＸ線を検出するＦＰＤ４とを備えている。なお、ＦＰＤ４は、本発明の平面画像検出器に相当する。 Please refer to FIG. The X-ray imaging apparatus 1 includes a top plate 2 on which the subject M is placed, an X-ray tube 3 that irradiates the subject M with X-rays, and an FPD 4 that detects X-rays transmitted through the subject M. It has. The FPD 4 corresponds to the planar image detector of the present invention.

また、Ｘ線撮影装置１は、Ｘ線管３の管電圧や管電流を発生させる高電圧発生部５を有するＸ線管制御部６と、ＦＰＤ４から出力された画像（Ｘ線検出信号）をディジタル化するＡ／Ｄ変換器７と、Ａ／Ｄ変換器７で変換されたディジタルの画像（Ｘ線検出信号）に種々の処理を行う他に、欠損画素Ｌの抽出し、欠損画素Ｌの補間を行う画像処理部８とを備えている。画像処理部８における処理は、ソフトウェアやハードウェアで実現される。なお、画像処理部８は、本発明の画像処理装置に相当する。また、画像処理部８は、後で詳細を説明する。 The X-ray imaging apparatus 1 also includes an X-ray tube control unit 6 having a high voltage generation unit 5 that generates a tube voltage and a tube current of the X-ray tube 3 and an image (X-ray detection signal) output from the FPD 4. In addition to performing various processing on the A / D converter 7 to be digitized and the digital image (X-ray detection signal) converted by the A / D converter 7, the defective pixel L is extracted, And an image processing unit 8 for performing interpolation. The processing in the image processing unit 8 is realized by software or hardware. The image processing unit 8 corresponds to the image processing apparatus of the present invention. Details of the image processing unit 8 will be described later.

また、Ｘ線撮影装置１は、各構成を統轄して制御する主制御部９と、画像処理部８で処理された画像などを記憶する記憶部１０と、操作者が入力設定を行う入力部１１と、画像処理部８で処理された画像などを表示する表示部１２とを備えている。 In addition, the X-ray imaging apparatus 1 includes a main control unit 9 that controls and controls each component, a storage unit 10 that stores images processed by the image processing unit 8, and an input unit in which an operator performs input settings. 11 and a display unit 12 for displaying an image processed by the image processing unit 8 and the like.

主制御部９は、中央演算処理装置（ＣＰＵ）などで構成される。記憶部１０は、ＲＯＭ（Read-only Memory）、ＲＡＭ（Random-Access Memory）またはハードディスク等、取り外し可能なものを含む記憶媒体で構成される。入力部１１は、ジョイスティック、マウス、タッチパネルなどで構成される。表示部１２は、液晶モニタ等で構成される。 The main control unit 9 is composed of a central processing unit (CPU) and the like. The storage unit 10 is configured by a storage medium including a removable medium such as a ROM (Read-only Memory), a RAM (Random-Access Memory), or a hard disk. The input unit 11 includes a joystick, a mouse, a touch panel, and the like. The display unit 12 includes a liquid crystal monitor or the like.

図２は、ＦＰＤ４の一画素の構成を示す断面図である。ＦＰＤ４は、図２に示すように、入射したＸ線に感応して電荷を生成する半導体層１６と、半導体層１６の一方の面に形成され、バイアス電圧を印加するための共通電極１７と、半導体層１６の他方の面に形成され、二次元マトリクス状に複数の画素に区画された画素電極１８とを備えている。半導体層１６は、例えばａ−Ｓｅで構成される。画素電極１８、半導体層１６、共通電極１７は、その順番で、アクティブマトリクス基板１９に蒸着等により形成される。なお、半導体層１６は、本発明の変換膜に相当する。 FIG. 2 is a cross-sectional view showing a configuration of one pixel of the FPD 4. As shown in FIG. 2, the FPD 4 includes a semiconductor layer 16 that generates charges in response to incident X-rays, a common electrode 17 that is formed on one surface of the semiconductor layer 16 and applies a bias voltage, A pixel electrode 18 formed on the other surface of the semiconductor layer 16 and partitioned into a plurality of pixels in a two-dimensional matrix. The semiconductor layer 16 is made of, for example, a-Se. The pixel electrode 18, the semiconductor layer 16, and the common electrode 17 are formed in this order on the active matrix substrate 19 by vapor deposition or the like. The semiconductor layer 16 corresponds to the conversion film of the present invention.

アクティブマトリクス基板１９は、半導体層１６で生成された電荷を蓄積する蓄積容量２１と、蓄積容量２１で蓄積された電荷を読み出すためのスイッチング素子としてのＴＦＴ２２と、ガラス等の絶縁基板２３とを備えている。絶縁基板２３には、蓄積容量２１、ＴＦＴ２２、ゲート線２４およびデータ線２５が形成される。 The active matrix substrate 19 includes a storage capacitor 21 for storing charges generated in the semiconductor layer 16, a TFT 22 as a switching element for reading out the charges stored in the storage capacitor 21, and an insulating substrate 23 such as glass. ing. A storage capacitor 21, a TFT 22, a gate line 24 and a data line 25 are formed on the insulating substrate 23.

図２の破線で示すように、１画素に対応するＸ線検出素子ＤＵは、半導体層１６、共通電極１７、画素電極１８、蓄積容量２１およびＴＦＴ２２等で構成される。図３は、ＦＰＤ４の構成を示す平面図である。Ｘ線検出素子ＤＵは、図３に示すように、二次元マトリクス状に複数個で構成されている。Ｘ線検出素子ＤＵは、図３において、図示の便宜上、３×３画素で示すが、例えば１０２４×１０２４画素で構成される。 As shown by a broken line in FIG. 2, the X-ray detection element DU corresponding to one pixel includes a semiconductor layer 16, a common electrode 17, a pixel electrode 18, a storage capacitor 21, a TFT 22, and the like. FIG. 3 is a plan view showing the configuration of the FPD 4. As shown in FIG. 3, a plurality of X-ray detection elements DU are configured in a two-dimensional matrix. The X-ray detection element DU is shown in FIG. 3 with 3 × 3 pixels for convenience of illustration, but is configured with, for example, 1024 × 1024 pixels.

アクティブマトリクス基板１９は、図３中の行方向（Ｘ方向）に１列で並んでいる複数のＴＦＴ２２のゲートと接続するゲート線２４と、図３中に列方向（Ｙ方向）に１列で並んでいる複数のＴＦＴ２２のソースと接続するデータ線２５とを備えている。なお、ＴＦＴ２２のドレインには、蓄積容量２１が接続される。 The active matrix substrate 19 includes a gate line 24 connected to the gates of a plurality of TFTs 22 arranged in one column in the row direction (X direction) in FIG. 3, and one column in the column direction (Y direction) in FIG. A data line 25 connected to the sources of the plurality of TFTs 22 arranged side by side is provided. A storage capacitor 21 is connected to the drain of the TFT 22.

ＦＰＤ４において、ゲート線２４には、ゲートドライバ回路２６が接続されている。データ線２５は、電荷を増幅して電圧信号に変換するアレイアンプ回路２７に接続され、アレイアンプ回路２７の出力は、複数の電圧信号から１つの電圧信号を選択して出力するマルチプレクサ２８に接続される。アレイアンプ回路２７は、データ線２５ごとに設けられたアンプ２７ａを有している。 In the FPD 4, a gate driver circuit 26 is connected to the gate line 24. The data line 25 is connected to an array amplifier circuit 27 that amplifies the charge and converts it into a voltage signal. The output of the array amplifier circuit 27 is connected to a multiplexer 28 that selects and outputs one voltage signal from a plurality of voltage signals. Is done. The array amplifier circuit 27 has an amplifier 27 a provided for each data line 25.

すなわち、ゲートドライバ回路２６により、複数のゲート線２４に順番にＴＦＴ２２をＯＮ状態にさせる信号を送る。すると、ゲート線２４に接続された複数のＴＦＴ２２ごとにＯＮ状態となり、蓄積容量２１に蓄積された電荷は、ＴＦＴ２２を通じてデータ線２５側に読み出され、データ線２５を通じてアレイアンプ回路２７に送られる。アレイアンプ回路２７の各々のアンプ２７ａは、電荷を増幅して電圧信号に変換する。そして、アレイアンプ回路２７で増幅され変換された複数の電圧信号から１つの電圧信号を選択して出力する。 That is, the gate driver circuit 26 sends a signal for sequentially turning on the TFTs 22 to the plurality of gate lines 24. Then, each of the plurality of TFTs 22 connected to the gate line 24 is turned on, and the charge accumulated in the storage capacitor 21 is read out to the data line 25 side through the TFT 22 and sent to the array amplifier circuit 27 through the data line 25. . Each amplifier 27a of the array amplifier circuit 27 amplifies the charge and converts it into a voltage signal. Then, one voltage signal is selected from the plurality of voltage signals amplified and converted by the array amplifier circuit 27 and output.

また、ＦＰＤ４は、バイアス電圧を共通電極１７に印加し、その印加を停止する（ほぼ０Ｖの状態にする）バイアス電圧供給源３１を備えている。バイアス電圧供給源３１は、予め設定されたバイアス電圧を共通電極１７に印加することで、半導体層１６にバイアス電圧を印加する。なお、図２および図３において、符号Ｖｈはバイアス電圧を示す。 Further, the FPD 4 includes a bias voltage supply source 31 that applies a bias voltage to the common electrode 17 and stops the application (sets the voltage to approximately 0 V). The bias voltage supply source 31 applies a bias voltage to the semiconductor layer 16 by applying a preset bias voltage to the common electrode 17. In FIG. 2 and FIG. 3, the symbol Vh indicates a bias voltage.

ゲートドライバ回路２６、アレイアンプ回路２７、マルチプレクサ２８およびバイアス電圧供給源３１は、ＦＰＤ制御回路３３により制御される。また、ＦＰＤ制御回路３３は、主制御部９により制御される。 The gate driver circuit 26, the array amplifier circuit 27, the multiplexer 28 and the bias voltage supply source 31 are controlled by the FPD control circuit 33. The FPD control circuit 33 is controlled by the main control unit 9.

ＦＰＤ４は、画像処理部８での欠損画素Ｌの抽出を行うために、２種類の画像を取得する。１つは、半導体層１６にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）Ｇ１であり、もう１つは、半導体層１６にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像Ｇ２である。画像Ｇ１および画像Ｇ２は、共に、Ｘ線管３からＸ線を照射しない非照射状態で行われ、バイアス電圧を印加するか否かが異なるのみでその他の取得条件（例えば１フレームの取得時間など）は同じである。 The FPD 4 acquires two types of images in order to extract the defective pixel L in the image processing unit 8. One is a bias voltage ON image (dark image) G1 acquired by applying a bias voltage to the semiconductor layer 16, and the other is a bias voltage OFF image acquired without applying a bias voltage to the semiconductor layer 16. G2. Both the image G1 and the image G2 are performed in a non-irradiation state in which the X-ray tube 3 does not irradiate, and other acquisition conditions (for example, acquisition time of one frame, etc.) differ only in whether or not a bias voltage is applied. ) Is the same.

＜画像処理部８＞
図４を参照する。まず、本発明の特徴部分である画像処理部８の概要について説明する。画像処理部８は、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２との２つの画像に基づいて欠損画素Ｌを抽出する。欠損画素Ｌの抽出後、通常撮影に相当する、被検体Ｍ等を対象とした画像Ｇ０を取得する。そして、画像Ｇ０の取得後、画像処理部８は、抽出した欠損画素Ｌに基づき、被検体Ｍ等を対象とした画像Ｇ０における欠損画素Ｌに対応する画素を補間する。 <Image processing unit 8>
Please refer to FIG. First, an outline of the image processing unit 8 which is a characteristic part of the present invention will be described. The image processing unit 8 extracts the defective pixel L based on the two images of the bias voltage ON image G1 and the bias voltage OFF image G2. After extracting the defective pixel L, an image G0 corresponding to the subject M or the like corresponding to normal imaging is acquired. Then, after acquiring the image G0, the image processing unit 8 interpolates pixels corresponding to the missing pixel L in the image G0 targeting the subject M and the like based on the extracted missing pixel L.

次に、画像処理部８の詳細な構成について説明する。画像処理部８は、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２とに基づき欠損画素Ｌを抽出する欠損画素抽出処理部４１と、抽出した欠損画素Ｌに基づき、被検体Ｍ等を対象とした画像Ｇ０における欠損画素Ｌに対応する画素を補間する補間処理部４３とを備えている。 Next, a detailed configuration of the image processing unit 8 will be described. The image processing unit 8 targets a defective pixel extraction processing unit 41 that extracts a defective pixel L based on the bias voltage ON image G1 and the bias voltage OFF image G2, and a subject M or the like based on the extracted defective pixel L. An interpolation processing unit 43 that interpolates pixels corresponding to the missing pixel L in the image G0.

また、欠損画素抽出処理部４１は、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算する減算部４５と、その減算結果を示す画像Ｇ３から欠損画素Ｌを抽出する抽出部４７とを備えている。 The defective pixel extraction processing unit 41 includes a subtracting unit 45 that subtracts the bias voltage OFF image G2 from the bias voltage ON image G1, and an extracting unit 47 that extracts the defective pixel L from the image G3 indicating the subtraction result. Yes.

バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２との間には、次のような性質がある。バイアス電圧ＯＮ画像Ｇ１では、半導体層１６による漏れ電流がはっきりと現れるが、バイアス電圧ＯＦＦ画像Ｇ２では、半導体層１６による漏れ電流が現れない。一方、バイアス電圧ＯＦＦ画像Ｇ２では、ＴＦＴ２２の漏れ電流が確認されるが、バイアス電圧ＯＮ画像Ｇ１では、バイアス電圧ＯＦＦ画像Ｇ２に対して漏れ電流の増加がほとんど確認されない。すなわち、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２とは、欠損画素Ｌ以外でほとんど変化がない。 There are the following properties between the bias voltage ON image G1 and the bias voltage OFF image G2. In the bias voltage ON image G1, leakage current due to the semiconductor layer 16 appears clearly, but in the bias voltage OFF image G2, leakage current due to the semiconductor layer 16 does not appear. On the other hand, in the bias voltage OFF image G2, the leakage current of the TFT 22 is confirmed, but in the bias voltage ON image G1, an increase in leakage current is hardly confirmed with respect to the bias voltage OFF image G2. That is, there is almost no change between the bias voltage ON image G1 and the bias voltage OFF image G2 except for the defective pixel L.

このような性質を利用することで、減算部４５は、バイアス電圧ＯＮ画像Ｇ１からＴＦＴ２２による漏れ電流を差し引いて、半導体層１６による漏れ電流のみを残す。なお、減算部４５は、バイアス電圧ＯＮ画像Ｇ１およびバイアス電圧ＯＦＦ画像Ｇ２における座標が同じ同一画素どうしで減算を行う。 By utilizing such a property, the subtracting unit 45 subtracts the leakage current due to the TFT 22 from the bias voltage ON image G1, and leaves only the leakage current due to the semiconductor layer 16. The subtraction unit 45 performs subtraction between the same pixels having the same coordinates in the bias voltage ON image G1 and the bias voltage OFF image G2.

抽出部４７は、減算部４５の減算結果を示す画像Ｇ３から欠損画素Ｌを抽出する。欠損画素Ｌの抽出は、周辺画素値との差が大きな画素を検出する。例えば、上限閾値および下限閾値の少なくとも一方を予め設定し、それらを超えた場合に欠損画素Ｌであると判定して抽出する。欠損画素Ｌの抽出方法については、その他公知の方法を用いてもよい。欠損画素Ｌは、欠損画素マップ等の形式で図示しない記憶部などに登録（記憶）される。 The extraction unit 47 extracts the defective pixel L from the image G3 indicating the subtraction result of the subtraction unit 45. In the extraction of the defective pixel L, a pixel having a large difference from the peripheral pixel value is detected. For example, at least one of an upper limit threshold and a lower limit threshold is set in advance, and when the threshold is exceeded, the pixel is determined to be a defective pixel L and extracted. As a method for extracting the defective pixel L, other known methods may be used. The defective pixel L is registered (stored) in a storage unit (not shown) in the form of a defective pixel map or the like.

補間処理部４３は、抽出した欠損画素Ｌに基づき、通常撮影に相当する、被検体Ｍ等を対象として取得した画像Ｇ０における欠損画素Ｌに対応する画素を補間する。補間処理は、例えば、欠損画素Ｌの周囲８画素における中央値（メジアン）を求めて、欠損画素Ｌと置換することで行う。また、周囲８画素の平均値を求めて、欠損画素Ｌと置換してもよい等、その他公知の方法を用いてもよい。そして、補間処理部４３は、補間処理した画像Ｇ１０を出力する。 Based on the extracted missing pixel L, the interpolation processing unit 43 interpolates pixels corresponding to the missing pixel L in the image G0 acquired for the subject M or the like, which corresponds to normal imaging. The interpolation process is performed by, for example, obtaining a median (median) of eight pixels around the defective pixel L and replacing it with the defective pixel L. In addition, other known methods such as obtaining an average value of the surrounding eight pixels and replacing the defective pixel L may be used. And the interpolation process part 43 outputs the image G10 which carried out the interpolation process.

なお、被検体Ｍ等を対象として取得した画像Ｇ０は、半導体層１６にバイアス電圧を印加し、Ｘ線管３からＸ線を照射した状態で取得した画像である。この画像は、Ｘ線管３とＦＰＤ４との間に被検体Ｍを介在させて被検体Ｍを対象とした画像であるのはもちろんのこと、場合によっては、被検体Ｍを介在させないで取得した画像を含むものとする。 The image G0 acquired for the subject M or the like is an image acquired in a state in which a bias voltage is applied to the semiconductor layer 16 and X-rays are irradiated from the X-ray tube 3. This image is an image of the subject M with the subject M interposed between the X-ray tube 3 and the FPD 4 and, in some cases, acquired without the subject M being interposed. Includes images.

また、画像Ｇ０、画像Ｇ１〜Ｇ３、後述する画像Ｇ４、および欠損画素Ｌは、図示しない記憶部に記憶され、必要なときに読み出して処理等を行うようになっているものとする。 Further, the image G0, the images G1 to G3, the image G4 to be described later, and the defective pixel L are stored in a storage unit (not shown) and are read out and processed when necessary.

＜Ｘ線撮影装置１の動作＞
次に、図５のフローチャートを参照してＸ線撮影装置１の動作を説明する。ここでは、本発明の特徴部分である欠損画素Ｌを抽出する処理を中心に説明する。 <Operation of X-ray imaging apparatus 1>
Next, the operation of the X-ray imaging apparatus 1 will be described with reference to the flowchart of FIG. Here, the process of extracting the defective pixel L which is a characteristic part of the present invention will be mainly described.

〔ステップＳ０１〕バイアス電圧ＯＦＦ
まず、ＦＰＤ４において、バイアス電圧供給源３１により、共通電極１７にバイアス電圧を印加せずに、半導体層１６にバイアス電圧を印加しない状態にする。仮に、バイアス電圧を印加した状態（ＯＮ状態）である場合は、バイアス電圧供給源３１により、印加したバイアス電圧をＯＦＦにする（ＯＦＦ状態）。 [Step S01] Bias voltage OFF
First, in the FPD 4, the bias voltage supply source 31 does not apply a bias voltage to the common electrode 17 and does not apply a bias voltage to the semiconductor layer 16. If the bias voltage is applied (ON state), the bias voltage supply source 31 turns off the applied bias voltage (OFF state).

〔ステップＳ０２〕バイアス電圧ＯＦＦ画像Ｇ２の取得
半導体層１６にバイアス電圧を印加しない状態で画像を取得する。この画像が、バイアス電圧ＯＦＦ画像Ｇ２である。また、バイアス電圧ＯＦＦ画像Ｇ２は、Ｘ線管３からＸ線が照射されていない状態で行われる。バイアス電圧ＯＦＦ画像Ｇ２には、半導体層１６による漏れ電流が現れないが、ＴＦＴ２２による漏れ電流が確認される。つまり、図３の蓄積容量２１には、ＴＦＴ２２による漏れ電流のみが蓄積され、読み出される。 [Step S02] Acquisition of Bias Voltage OFF Image G2 An image is acquired without applying a bias voltage to the semiconductor layer 16. This image is the bias voltage OFF image G2. Further, the bias voltage OFF image G2 is performed in a state where X-rays are not irradiated from the X-ray tube 3. Although no leakage current due to the semiconductor layer 16 appears in the bias voltage OFF image G2, leakage current due to the TFT 22 is confirmed. That is, only the leakage current due to the TFT 22 is stored in the storage capacitor 21 of FIG.

〔ステップＳ０３〕バイアス電圧ＯＮ
バイアス電圧ＯＦＦ画像Ｇ２の取得後、ＦＰＤ４において、バイアス電圧供給源３１により、共通電極１７にバイアス電圧を印加して、半導体層１６にバイアス電圧を印加した状態にする。 [Step S03] Bias voltage ON
After the acquisition of the bias voltage OFF image G2, the bias voltage is applied to the common electrode 17 by the bias voltage supply source 31 in the FPD 4 so that the bias voltage is applied to the semiconductor layer 16.

〔ステップＳ０４〕バイアス電圧ＯＮ画像の取得
半導体層１６にバイアス電圧を印加した状態で画像を取得する。この画像が、バイアス電圧ＯＮ画像Ｇ１である。バイアス電圧ＯＮ画像Ｇ１は、画像Ｇ２と同様に、Ｘ線管３からＸ線が照射されていない状態で行われる。バイアス電圧ＯＮ画像Ｇ１は、通常のダーク画像である。バイアス電圧ＯＮ画像Ｇ１には、半導体層１６による漏れ電流がはっきりと現れており、画像Ｇ２に対してＴＦＴ２２による漏れ電流の増加がほとんど確認されない。つまり、図３の蓄積容量２１には、半導体層による漏れ電流とＴＦＴ２２による漏れ電流とが蓄積され、読み出される。 [Step S04] Acquisition of Bias Voltage ON Image An image is acquired with a bias voltage applied to the semiconductor layer 16. This image is the bias voltage ON image G1. The bias voltage ON image G1 is performed in a state where X-rays are not irradiated from the X-ray tube 3 in the same manner as the image G2. The bias voltage ON image G1 is a normal dark image. In the bias voltage ON image G1, leakage current due to the semiconductor layer 16 clearly appears, and an increase in leakage current due to the TFT 22 is hardly confirmed with respect to the image G2. That is, the storage capacitor 21 in FIG. 3 stores and reads out the leakage current due to the semiconductor layer and the leakage current due to the TFT 22.

〔ステップＳ０５〕減算
バイアス電圧ＯＮ画像Ｇ１およびバイアス電圧ＯＦＦ画像Ｇ２は、画像処理部８の減算部４５に送られる。減算部４５は、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算する。これにより、減算結果を示す画像Ｇ３は、ＴＦＴ２２による漏れ電流が抑えられ、半導体層１６による漏れ電流がはっきりと示される。 [Step S05] Subtraction The bias voltage ON image G1 and the bias voltage OFF image G2 are sent to the subtraction unit 45 of the image processing unit 8. The subtracting unit 45 subtracts the bias voltage OFF image G2 from the bias voltage ON image G1. Thereby, in the image G3 showing the subtraction result, the leakage current due to the TFT 22 is suppressed, and the leakage current due to the semiconductor layer 16 is clearly shown.

〔ステップＳ１０〕欠損画素の抽出
減算結果を示す画像Ｇ３から欠損画素Ｌを抽出する。欠損画素Ｌは、上限閾値および下限閾値の少なくともいずれかを予め設定し、例えば、ある画素が上限閾値を超える場合は、その画素を欠損画素Ｌとして判定する。欠損画素Ｌは、例えば欠損画素マップとして、図示しない記憶部等に登録（記憶）される。 [Step S10] Extraction of Missing Pixel The missing pixel L is extracted from the image G3 showing the subtraction result. For the missing pixel L, at least one of an upper limit threshold and a lower limit threshold is set in advance. For example, when a certain pixel exceeds the upper limit threshold, the pixel is determined as the missing pixel L. The defective pixel L is registered (stored) in, for example, a storage unit (not shown) as a defective pixel map.

この後、通常撮影により、例えば、Ｘ線管からＸ線が被検体Ｍに向けて照射され、被検体Ｍを透過したＸ線をＦＰＤ４により検出して、被検体Ｍを対象とした画像Ｇ０を取得するとする。なお、画像Ｇ０の取得の際、半導体層１６にはバイアス電圧が印加されている。画像Ｇ０は、画像処理部８の補間処理部４３に送られる。補間処理部４３は、抽出した欠損画素Ｌに基づき、被検体Ｍ等を対象として取得した画像Ｇ０における欠損画素Ｌに対応する画素（同一座標の画素）を補間する。補間処理は、例えば、補間対象の画素に対して周辺８画素の中央値（メジアン）を求めて、求めた値を補間対象の画素と置換することにより行われる。補間処理は、欠損画素マップとして登録された全ての欠損画素Ｌに対して行われる。 Thereafter, by normal imaging, for example, X-rays irradiated from the X-ray tube toward the subject M and transmitted through the subject M are detected by the FPD 4, and an image G0 targeting the subject M is obtained. Suppose you get it. Note that a bias voltage is applied to the semiconductor layer 16 when the image G0 is acquired. The image G0 is sent to the interpolation processing unit 43 of the image processing unit 8. Based on the extracted defective pixel L, the interpolation processing unit 43 interpolates pixels (pixels having the same coordinates) corresponding to the defective pixel L in the image G0 acquired for the subject M or the like. The interpolation process is performed, for example, by obtaining a median (median) of eight neighboring pixels for the pixel to be interpolated and replacing the obtained value with the pixel to be interpolated. The interpolation process is performed on all the defective pixels L registered as the defective pixel map.

全ての欠損画素Ｌの補間処理が行われた後、補間処理部４３は、補間処理後の画像Ｇ１０を出力する。補間処理後の画像Ｇ１０は、記憶部１０に記憶されたり、表示部１２に表示されたりする。 After interpolation processing for all the defective pixels L is performed, the interpolation processing unit 43 outputs the image G10 after the interpolation processing. The interpolated image G10 is stored in the storage unit 10 or displayed on the display unit 12.

本実施例によれば、画像処理部８は、次の性質を利用する。半導体層１６による漏れ電流は、バイアス電圧ＯＮ画像Ｇ１にはっきりと現れるが、バイアス電圧ＯＦＦ画像Ｇ２に現れない。一方、ＴＦＴ２２の漏れ電流ばらつきは、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２とでほとんど変化がない。この性質を利用して、ＦＰＤ４が有する半導体層１６であって、Ｘ線に感応して電荷を生成する半導体層１６にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）Ｇ１と、半導体層１６にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像Ｇ２とに基づいて欠損画素Ｌを抽出する。これにより、補間処理する必要がない画素を欠損画素Ｌとして抽出せずに、半導体層１６による欠損画素Ｌのみを高精度に抽出できる。 According to the present embodiment, the image processing unit 8 uses the following property. The leakage current due to the semiconductor layer 16 clearly appears in the bias voltage ON image G1, but does not appear in the bias voltage OFF image G2. On the other hand, the leakage current variation of the TFT 22 hardly changes between the bias voltage ON image G1 and the bias voltage OFF image G2. Utilizing this property, a bias voltage ON image (dark image) G1 obtained by applying a bias voltage to the semiconductor layer 16 of the FPD 4 and generating a charge in response to X-rays, The defective pixel L is extracted based on the bias voltage OFF image G2 acquired without applying a bias voltage to the semiconductor layer 16. Thereby, it is possible to extract only the defective pixel L due to the semiconductor layer 16 with high accuracy without extracting the pixel that does not need to be interpolated as the defective pixel L.

また、欠損画素抽出処理部４１は、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算し、減算結果を示す画像Ｇ３から欠損画素Ｌを抽出する。減算結果を示す画像Ｇ３は、ＴＦＴ２２の漏れ電流ばらつきが抑えられた画像となっているので、半導体層１６による欠損画素Ｌのみを高精度に抽出することができる。 Further, the defective pixel extraction processing unit 41 subtracts the bias voltage OFF image G2 from the bias voltage ON image G1, and extracts the defective pixel L from the image G3 indicating the subtraction result. Since the image G3 showing the subtraction result is an image in which the variation in leakage current of the TFT 22 is suppressed, only the defective pixel L due to the semiconductor layer 16 can be extracted with high accuracy.

なお、図６（ａ）および図６（ｂ）は、本発明の効果の説明に供する図である。図６（ａ）は、半導体層１６にバイアス電圧を印加した場合を示し、図６（ｂ）は、半導体層１６にバイアス電圧を印加しない場合を示す。また、図６（ａ）および図６（ｂ）は、縦軸に画素値を示し、横軸にＸ線強度を示す。 6A and 6B are diagrams for explaining the effect of the present invention. FIG. 6A shows a case where a bias voltage is applied to the semiconductor layer 16, and FIG. 6B shows a case where a bias voltage is not applied to the semiconductor layer 16. In FIGS. 6A and 6B, the vertical axis indicates the pixel value, and the horizontal axis indicates the X-ray intensity.

図６（ａ）および図６（ｂ）において、画素Ｐ，画素Ｑの２つの画素を比較する。画素Ｐ，画素Ｑは共に、Ｘ線の非照射状態においてオフセットしている。図６（ａ）は、半導体層１６にバイアス電圧を印加している場合である。図６（ａ）において、画素Ｐは、入射Ｘ線に対して線形性（直線ｓ）が保たれ、一方、画素Ｑは、曲線ｔや曲線ｕのように、入射Ｘ線に対して線形性が保たれていない。画素Ｑは、半導体層１６による漏れ電流を有し、欠損画素Ｌとして抽出される画素である。図６（ａ）において、欠損画素Ｌを抽出する方法が従来の方法であり、この場合、画素Ｐも欠損画素Ｌとして抽出されてしまう。 In FIG. 6A and FIG. 6B, two pixels P and Q are compared. Both the pixel P and the pixel Q are offset in the non-irradiation state of X-rays. FIG. 6A shows a case where a bias voltage is applied to the semiconductor layer 16. In FIG. 6A, the pixel P maintains linearity (straight line s) with respect to incident X-rays, while the pixel Q has linearity with respect to incident X-rays like the curve t and the curve u. Is not kept. The pixel Q is a pixel that has a leakage current due to the semiconductor layer 16 and is extracted as a defective pixel L. In FIG. 6A, the method of extracting the defective pixel L is a conventional method. In this case, the pixel P is also extracted as the defective pixel L.

図６（ｂ）は、半導体層１６にバイアス電圧を印加しない場合である。なお、図６（ｂ）では、画素Ｐ，画素Ｑの各々の画素値は、入射Ｘ線に対して変化しない。この図６（ｂ）と図６（ａ）を比較すると、画素Ｐの画素値は、ほとんど変化しないが、画素Ｑの画素値は低下する。つまり、画素Ｑは、バイアス電圧を印加すると、オフセットする画素値が増加する傾向にある。 FIG. 6B shows a case where no bias voltage is applied to the semiconductor layer 16. In FIG. 6B, the pixel values of the pixel P and the pixel Q do not change with respect to the incident X-ray. Comparing FIG. 6B and FIG. 6A, the pixel value of the pixel P hardly changes, but the pixel value of the pixel Q decreases. That is, the pixel Q tends to increase when the bias voltage is applied.

そのため、欠損画素抽出処理部４１により、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算し、減算結果を示す画像Ｇ３から欠損画素Ｌを抽出することで、半導体層１６による欠損画素Ｌのみを高精度に抽出できる。 Therefore, the defective pixel extraction processing unit 41 subtracts the bias voltage OFF image G2 from the bias voltage ON image G1 and extracts the defective pixel L from the image G3 indicating the subtraction result, so that only the defective pixel L due to the semiconductor layer 16 is extracted. Extract with high accuracy.

次に、図面を参照して本発明の実施例２を説明する。なお、実施例１と重複する説明は省略する。本実施例は、図７に示す画像処理部８において、実施例１の構成に加え、減算部４５と抽出部４７との間にハイパスフィルタ部４９を備えている。 Next, Embodiment 2 of the present invention will be described with reference to the drawings. In addition, the description which overlaps with Example 1 is abbreviate | omitted. In this embodiment, the image processing unit 8 shown in FIG. 7 includes a high-pass filter unit 49 between the subtraction unit 45 and the extraction unit 47 in addition to the configuration of the first embodiment.

減算部４５の減算結果を示す画像Ｇ３には、バイアス電圧の印加により半導体層１６に微小な漏れ電流が生じることによる輝度ムラや、複数のアレイアンプ回路２７（図３参照）各々のアンプ２７ａのばらつきであるゲインばらつきが存在する。そこで、ハイパスフィルタ部４９により、画像Ｇ３から輝度ムラやゲインばらつきのうねり成分を取り除き、半導体層１６による漏れ電流成分を通過させる。 In the image G3 showing the subtraction result of the subtraction unit 45, luminance unevenness due to generation of a minute leakage current in the semiconductor layer 16 due to application of a bias voltage, and the amplifier 27a of each of the plurality of array amplifier circuits 27 (see FIG. 3) There is a gain variation which is a variation. Therefore, the high-pass filter unit 49 removes the undulation component of luminance unevenness and gain variation from the image G3, and allows the leakage current component from the semiconductor layer 16 to pass through.

すなわち、ハイパスフィルタ部４９は、減算部４５の減算結果を示す画像Ｇ３に対してハイパスフィルタ処理を行って、ハイパスフィルタ処理後の画像Ｇ４を取得する。ハイパスフィルタ処理後の画像Ｇ４は、例えば、画像Ｇ３をフーリエ変換して周波数領域に変換し、周波数領域において周波数フィルタによる処理を行い、この後、逆フーリエ変換することで取得し、また、画像Ｇ３に対してｎ×ｎ画素の空間フィルタによる処理を行って取得する。 That is, the high-pass filter unit 49 performs a high-pass filter process on the image G3 indicating the subtraction result of the subtracting unit 45, and acquires an image G4 after the high-pass filter process. The image G4 after the high-pass filter processing is obtained by, for example, Fourier transforming the image G3 into the frequency domain, performing processing by the frequency filter in the frequency domain, and then performing inverse Fourier transform, and then obtaining the image G3. Is obtained by performing processing with a spatial filter of n × n pixels.

図８は、実施例２に係る欠損画素抽出処理のフローチャートである。図８は、図５のフローチャートのステップＳ０５とステップＳ１０との間に、ステップＳ０６のハイパスフィルタ処理を追加したものである。ステップＳ０６において、図７に示すハイパスフィルタ部４９は、減算部４５での減算結果を示す画像Ｇ３に対してハイパスフィルタ処理を行う。ハイパスフィルタ処理により、画像Ｇ３から輝度ムラやゲインばらつきのうねり成分を取り除き、半導体層１６による漏れ電流成分を通過させ、ハイパスフィルタ処理後の画像Ｇ４を取得する。そして、ステップ１０において、ハイパスフィルタ処理後の画像Ｇ４から欠損画素Ｌを抽出する。 FIG. 8 is a flowchart of the defective pixel extraction process according to the second embodiment. FIG. 8 is obtained by adding the high-pass filter process of step S06 between step S05 and step S10 in the flowchart of FIG. In step S06, the high-pass filter unit 49 shown in FIG. 7 performs high-pass filter processing on the image G3 indicating the subtraction result in the subtraction unit 45. By the high-pass filter processing, the undulation component of luminance unevenness and gain variation is removed from the image G3, the leakage current component due to the semiconductor layer 16 is passed, and the image G4 after the high-pass filter processing is acquired. In step 10, the defective pixel L is extracted from the image G4 after the high-pass filter process.

本実施例によれば、画像処理部８は、減算結果を示す画像Ｇ３に対してハイパスフィルタ処理を行い、ハイパスフィルタ処理後の画像Ｇ４から欠損画素Ｌを抽出する。バイアス電圧ＯＮ画像Ｇ１は、ＴＦＴ２２の漏れ電流ばらつきの他に、バイアス電圧による輝度ムラやアレイアンプ回路２７のゲインばらつきを含んでいる。減算結果を示す画像Ｇ３に対するハイパスフィルタ処理後の画像Ｇ４は、それら輝度ムラやゲインばらつきがさらに取り除かれたものである。そのため、半導体層１６による欠損画素Ｌのみをさらに高精度に抽出することができる。 According to the present embodiment, the image processing unit 8 performs a high-pass filter process on the image G3 indicating the subtraction result, and extracts a defective pixel L from the image G4 after the high-pass filter process. The bias voltage ON image G <b> 1 includes luminance unevenness due to the bias voltage and gain variation of the array amplifier circuit 27 in addition to the leakage current variation of the TFT 22. The image G4 after the high-pass filter processing on the image G3 indicating the subtraction result is obtained by further removing such luminance unevenness and gain variation. Therefore, only the defective pixel L due to the semiconductor layer 16 can be extracted with higher accuracy.

次に、図面を参照して本発明の実施例３を説明する。なお、実施例１および２と重複する説明は省略する。本実施例の構成は、実施例１や実施例２と同じであるが、実施例１の構成（図４参照）で説明する。図９は、実施例３に係る欠損画素抽出処理のフローチャートである。 Next, Embodiment 3 of the present invention will be described with reference to the drawings. In addition, the description which overlaps with Example 1 and 2 is abbreviate | omitted. The configuration of the present embodiment is the same as that of the first embodiment and the second embodiment, but the configuration of the first embodiment (see FIG. 4) will be described. FIG. 9 is a flowchart of the defective pixel extraction process according to the third embodiment.

本実施例では、図９に示すように、一旦、バイアス電圧ＯＦＦ画像Ｇ２を取得すると、このバイアス電圧ＯＦＦ画像Ｇ２と、バイアス電圧ＯＦＦ画像Ｇ２の取得後に繰り返し取得される最新のバイアス電圧ＯＮ画像Ｇ１とから欠損画素を抽出するというものである。すなわち、欠損画素抽出処理部４１は、予め取得したバイアス電圧ＯＦＦ画像Ｇ２と、バイアス電圧ＯＮ画像Ｇ１とに基づいて欠損画素Ｌを抽出する。 In this embodiment, as shown in FIG. 9, once the bias voltage OFF image G2 is acquired, the latest bias voltage ON image G1 repeatedly acquired after the acquisition of the bias voltage OFF image G2 and the bias voltage OFF image G2. The defective pixels are extracted from the above. That is, the defective pixel extraction processing unit 41 extracts the defective pixel L based on the bias voltage OFF image G2 and the bias voltage ON image G1 acquired in advance.

バイアス電圧ＯＦＦ画像Ｇ２は、予め設定された時期に取得されたものである。例えば、バイアス電圧ＯＦＦ画像Ｇ２は、出荷前に取得した画像である。出荷前とは、組立や調整等を行う工場から外部へ積み出す前の期間とする。一方、バイアス電圧ＯＮ画像Ｇ１は、バイアス電圧ＯＦＦ画像Ｇ２の取得後に繰り返し取得されるものである。バイアス電圧ＯＮ画像Ｇ１は、例えば、校正（キャリブレーション）時に取得される。半導体層１６による欠損画素Ｌは、経時変化で増加するので、定期的に校正をすることが望ましい。 The bias voltage OFF image G2 is acquired at a preset time. For example, the bias voltage OFF image G2 is an image acquired before shipment. The term “before shipment” refers to the period before shipment from the factory where assembly or adjustment is performed. On the other hand, the bias voltage ON image G1 is repeatedly acquired after acquiring the bias voltage OFF image G2. The bias voltage ON image G1 is acquired at the time of calibration (calibration), for example. Since defective pixels L due to the semiconductor layer 16 increase with time, it is desirable to calibrate periodically.

本実施例のＸ線撮影装置１の動作を説明する。図９を参照する。半導体層１６にバイアス電圧を印加せずにバイアス電圧ＯＦＦ画像Ｇ２を取得する（ステップＳ０１，Ｓ０２）。バイアス電圧ＯＦＦ画像Ｇ２は、図示しない記憶部に記憶する。バイアス電圧ＯＦＦ画像Ｇ２は、出荷前に取得した画像とする。 The operation of the X-ray imaging apparatus 1 of this embodiment will be described. Please refer to FIG. A bias voltage OFF image G2 is acquired without applying a bias voltage to the semiconductor layer 16 (steps S01 and S02). The bias voltage OFF image G2 is stored in a storage unit (not shown). The bias voltage OFF image G2 is an image acquired before shipment.

バイアス電圧ＯＦＦ画像Ｇ２の取得後、例えば出荷先で校正する際に、半導体層１６にバイアス電圧を印加してバイアス電圧ＯＮ画像Ｇ１を取得する（ステップＳ０３，Ｓ０４）。そして、減算部４５により、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算する（ステップＳ０５）。抽出部４７により、減算結果を示す画像Ｇ３から欠損画素Ｌを抽出する（ステップＳ１０）。また、ステップＳ１１において、再度、欠損画素Ｌを抽出する場合、例えば再度校正を行う場合（Ｙｅｓ）は、ステップ０３に戻る。 After obtaining the bias voltage OFF image G2, for example, when calibrating at the shipping destination, the bias voltage is applied to the semiconductor layer 16 to obtain the bias voltage ON image G1 (steps S03 and S04). Then, the subtraction unit 45 subtracts the bias voltage OFF image G2 from the bias voltage ON image G1 (step S05). The extraction unit 47 extracts the missing pixel L from the image G3 indicating the subtraction result (step S10). In step S11, when the defective pixel L is extracted again, for example, when calibration is performed again (Yes), the process returns to step 03.

本実施例によれば、バイアス電圧ＯＦＦ画像Ｇ２は、予め設定された時期に取得されたものであり、バイアス電圧ＯＮ画像Ｇ１は、バイアス電圧ＯＦＦ画像Ｇ２の取得後に繰り返し取得されるものである。予め設定した時期にバイアス電圧ＯＦＦ画像Ｇ２を取得しておき、このバイアス電圧ＯＦＦ画像Ｇ２の取得後に、例えば、校正ごとにバイアス電圧ＯＮ画像Ｇ１のみを取得し、欠損画素Ｌを抽出する。バイアス電圧ＯＮ画像Ｇ１を取得するごとに、バイアス電圧ＯＦＦ画像Ｇ２を取得せずに済み、欠損画素Ｌの抽出時間を短縮できる。 According to the present embodiment, the bias voltage OFF image G2 is acquired at a preset time, and the bias voltage ON image G1 is repeatedly acquired after acquiring the bias voltage OFF image G2. The bias voltage OFF image G2 is acquired at a preset time, and after acquiring the bias voltage OFF image G2, for example, only the bias voltage ON image G1 is acquired for each calibration, and the defective pixel L is extracted. It is not necessary to acquire the bias voltage OFF image G2 every time the bias voltage ON image G1 is acquired, and the extraction time of the defective pixel L can be shortened.

また、バイアス電圧ＯＦＦ画像Ｇ２は、出荷前に取得した画像である場合、出荷後において、バイアス電圧ＯＮ画像Ｇ１を取得するごとに、バイアス電圧ＯＦＦ画像Ｇ２を取得せずに済み、欠損画素Ｌの抽出時間を短縮できる。 Further, when the bias voltage OFF image G2 is an image acquired before shipping, it is not necessary to acquire the bias voltage OFF image G2 every time the bias voltage ON image G1 is acquired after shipping. Extraction time can be shortened.

なお、本実施例では、減算結果を示す画像Ｇ３から欠損画素Ｌを抽出しているが、実施例２のように、ハイパスフィルタ処理後の画像Ｇ４から欠損画素Ｌを抽出するようにしてもよい。また、本実施例では、バイアス電圧ＯＦＦ画像Ｇ２を出荷前に取得しているが、これに限定されない。すなわち、出荷後であってもよい。また、例えば、予め設定された一定の期間ごとにバイアス電圧ＯＦＦ画像Ｇ２を取得するようにしてもよい。 In this embodiment, the missing pixel L is extracted from the image G3 indicating the subtraction result. However, as in the second embodiment, the missing pixel L may be extracted from the image G4 after the high-pass filter processing. . In this embodiment, the bias voltage OFF image G2 is acquired before shipment, but the present invention is not limited to this. That is, it may be after shipment. Further, for example, the bias voltage OFF image G2 may be acquired every predetermined period set in advance.

本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。 The present invention is not limited to the above embodiment, and can be modified as follows.

（１）上述した各実施例では、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算し、減算結果を示す画像Ｇ３を取得していた。この点、バイアス電圧ＯＦＦ画像Ｇ２からバイアス電圧ＯＮ画像Ｇ１を減算し、減算結果を示す画像Ｇ３を取得してもよい。すなわち、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２との差分を求め、差分後の画像Ｇ３を取得してもよい。差分後の画像Ｇ３は、絶対値であってもよい。なお、減算結果を示す画像Ｇ３は、本発明の差分後の画像に相当する。 (1) In each of the above-described embodiments, the bias voltage OFF image G2 is subtracted from the bias voltage ON image G1, and the image G3 indicating the subtraction result is acquired. In this regard, the bias voltage ON image G1 may be subtracted from the bias voltage OFF image G2 to obtain an image G3 indicating the subtraction result. That is, the difference between the bias voltage ON image G1 and the bias voltage OFF image G2 may be obtained, and the image G3 after the difference may be acquired. The image G3 after the difference may be an absolute value. Note that the image G3 showing the subtraction result corresponds to the image after the difference of the present invention.

（２）上述した実施例１，２および変形例（１）では、バイアス電圧ＯＦＦ画像Ｇ２を取得した後、バイアス電圧ＯＮ画像Ｇ１を取得していた。これにより、通常撮影時はバイアス電圧が印加された状態であるので、バイアス電圧ＯＮ画像を取得し、欠損画素Ｌを抽出した後、通常撮影を円滑に行うことができる。それに対し、バイアス電圧ＯＮ画像Ｇ１を取得した後、バイアス電圧ＯＦＦ画像Ｇ２を取得してもよい。 (2) In Embodiments 1 and 2 and Modification (1) described above, the bias voltage ON image G1 is acquired after the bias voltage OFF image G2 is acquired. Thereby, since the bias voltage is applied during normal photographing, normal photographing can be performed smoothly after the bias voltage ON image is acquired and the defective pixel L is extracted. On the other hand, after acquiring the bias voltage ON image G1, the bias voltage OFF image G2 may be acquired.

（２）上述した各実施例および変形例（１）では、半導体層１６は、ａ−Ｓｅを用いていたが、ＣｄＴｅ（テルル化カドミウム）またはＣｄＺｎＴｅ（テルル化亜鉛カドミウム）等であってもよい。 (2) In each example and modification (1) described above, the semiconductor layer 16 uses a-Se, but may be CdTe (cadmium telluride), CdZnTe (cadmium zinc telluride), or the like. .

（３）上述した各実施例および各変形例では、画像処理部８は、減算結果を示す画像Ｇ３から欠損画素Ｌを抽出していた。なお、実施例２では、抽出部４７は、画像Ｇ３に対するハイパスフィルタ処理後の画像Ｇ４から欠損画素Ｌを抽出していた。この点、画像処理部８は、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２とに基づいて欠損画素Ｌを抽出していればよい。例えば、従来のように、バイアス電圧ＯＮ画像（ダーク画像）Ｇ１から欠損画素Ｌを抽出し、抽出した欠損画素Ｌの画素値と、バイアス電圧ＯＦＦ画像Ｇ２におけるその欠損画素Ｌと同一座標の画素の画素値とを比較する。このとき半導体層１６による漏れ電流成分であるか否かの判定をして、半導体層１６による漏れ電流でないと判定された場合には、抽出された欠損画素Ｌを取り消すようにしてもよい。 (3) In each embodiment and each modification described above, the image processing unit 8 extracts the missing pixel L from the image G3 indicating the subtraction result. In the second embodiment, the extraction unit 47 extracts the defective pixel L from the image G4 after the high-pass filter process for the image G3. In this regard, the image processing unit 8 may extract the defective pixel L based on the bias voltage ON image G1 and the bias voltage OFF image G2. For example, as in the conventional case, the defective pixel L is extracted from the bias voltage ON image (dark image) G1, and the pixel value of the extracted defective pixel L and the pixel having the same coordinate as the defective pixel L in the bias voltage OFF image G2 are extracted. Compare the pixel value. At this time, it is determined whether or not the leakage current component is due to the semiconductor layer 16, and if it is determined that the leakage current is not due to the semiconductor layer 16, the extracted defective pixel L may be canceled.

（４）上述した各実施例および各変形例では、Ａ／Ｄ変換器７や画像処理部８は、ＦＰＤ４の外部に設けられているが、ＦＰＤ４の内部に設けられていてもよい。この場合、ＦＰＤ４は、Ａ／Ｄ変換器７のみを備えてもよいし、Ａ／Ｄ変換器７および画像処理部８を備えてもよい。 (4) In each of the above-described embodiments and modifications, the A / D converter 7 and the image processing unit 8 are provided outside the FPD 4, but may be provided inside the FPD 4. In this case, the FPD 4 may include only the A / D converter 7 or may include the A / D converter 7 and the image processing unit 8.

（５）上述した各実施例および各変形例において、バイアス電圧ＯＮ画像Ｇ１およびバイアス電圧ＯＦＦ画像Ｇ２の少なくとも一方は、複数のフレームを取得して平均を求めた画像であってもよい。 (5) In each embodiment and each modification described above, at least one of the bias voltage ON image G1 and the bias voltage OFF image G2 may be an image obtained by obtaining a plurality of frames and calculating an average.

１ … Ｘ線撮影装置
４ … ＦＰＤ
８ … 画像処理部
９ … 主制御部
１６ … 半導体層
２２ … ＴＦＴ
２７ … アレイアンプ回路
２７ａ … アンプ
３１ … バイアス供給電源
４１ … 欠損画素抽出処理部
４５ … 減算部
４７ … 抽出部
４９ … ハイパスフィルタ部
Ｇ１ … バイアス電圧ＯＮ画像
Ｇ２ … バイアス電圧ＯＦＦ画像
Ｇ３ … 減算結果を示す画像
Ｇ４ … ハイパスフィルタ処理後の画像
Ｌ … 欠損画素 1 ... X-ray imaging equipment 4 ... FPD
8 ... Image processing unit 9 ... Main control unit 16 ... Semiconductor layer 22 ... TFT
27 ... Array amplifier circuit 27a ... Amplifier 31 ... Bias supply power source 41 ... Missing pixel extraction processing unit 45 ... Subtraction unit 47 ... Extraction unit 49 ... High pass filter unit G1 ... Bias voltage ON image G2 ... Bias voltage OFF image G3 ... Subtraction result Image to be displayed G4 ... Image after high-pass filter processing L ... Missing pixel

Claims

平面画像検出器が有する変換膜であって、電磁波を電荷に変換する前記変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像と、前記変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像とに基づいて欠損画素を抽出する欠損画素抽出処理部を備えていることを特徴とする画像処理装置。 A bias film ON image obtained by applying a bias voltage to the conversion film for converting electromagnetic waves into electric charge, and a bias obtained without applying a bias voltage to the conversion film, which is a conversion film included in the planar image detector An image processing apparatus comprising a defective pixel extraction processing unit that extracts a defective pixel based on a voltage OFF image.

請求項１に記載の画像処理装置において、
前記欠損画素抽出処理部は、前記バイアス電圧ＯＮ画像と前記バイアス電圧ＯＦＦ画像との差分を求め、差分後の画像から欠損画素を抽出することを特徴とする画像処理装置。 The image processing apparatus according to claim 1.
The image processing apparatus, wherein the defective pixel extraction processing unit obtains a difference between the bias voltage ON image and the bias voltage OFF image, and extracts a defective pixel from the image after the difference.

請求項２に記載の画像処理装置において、
前記欠損画素抽出処理部は、前記差分後の画像に対してハイパスフィルタ処理を行い、ハイパスフィルタ処理後の画像から欠損画素を抽出することを特徴とする画像処理装置。 The image processing apparatus according to claim 2,
The image processing apparatus, wherein the defective pixel extraction processing unit performs high-pass filter processing on the image after the difference, and extracts defective pixels from the image after high-pass filter processing.

請求項１から３のいずれかに記載の画像処理装置において、
前記バイアス電圧ＯＦＦ画像は、予め設定された時期に取得されたものであり、
前記バイアス電圧ＯＮ画像は、前記バイアス電圧ＯＦＦ画像の取得後に繰り返し取得されるものであることを特徴とする画像処理装置。 The image processing apparatus according to any one of claims 1 to 3,
The bias voltage OFF image is obtained at a preset time,
The image processing apparatus according to claim 1, wherein the bias voltage ON image is repeatedly acquired after the bias voltage OFF image is acquired.

請求項４に記載の画像処理装置において、
前記バイアス電圧ＯＦＦ画像は、出荷前に取得した画像であることを特徴とする画像処理装置。 The image processing apparatus according to claim 4.
The image processing apparatus according to claim 1, wherein the bias voltage OFF image is an image acquired before shipment.

請求項１から５のいずれかに記載の画像処理装置と、
平面画像を取得する前記平面画像検出器とを備え、
前記平面画像検出器は、前記変換膜と、前記変換膜にバイアス電圧を印加し、その印加を停止するバイアス電圧供給源とを有していることを特徴とする撮影装置。 An image processing apparatus according to any one of claims 1 to 5,
The planar image detector for obtaining a planar image,
The planar image detector includes the conversion film and a bias voltage supply source that applies a bias voltage to the conversion film and stops the application.