JP6065501B2

JP6065501B2 - 半導体装置

Info

Publication number: JP6065501B2
Application number: JP2012216843A
Authority: JP
Inventors: 孝大美賀
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2012-09-28
Filing date: 2012-09-28
Publication date: 2017-01-25
Anticipated expiration: 2032-09-28
Also published as: JP2014072350A

Description

本発明は、インダクタを有する半導体装置に関する。

電源電圧を所定の動作電圧に変換する電力変換装置としてＤＣ−ＤＣコンバータを備えた半導体装置が知られている。このような半導体装置では、フレームの主面側に、インダクタ（コイル）、ＩＣチップ、およびコンデンサを搭載した、小型低背のＳＯＮ型半導体装置が一般的に知られている（例えば特許文献１参照）。

特開２００７−３１８９５４号公報

ところで、このような従来の半導体装置では、インダクタとＩＣチップ（以下、単にＩＣという）とがほぼ同じ大きさであってしかも積層されているので、インダクタで生じる電磁界がＩＣに影響してＩＣが誤動作することが懸念される。

本発明は上記課題に鑑みてなされたものであり、インダクタで生じる電磁界によってＩＣが誤動作する懸念を抑えた半導体装置を提供することを課題とする。

上記課題を解決するために、本発明に係る半導体装置は、リードフレームと、前記リードフレームの主面側に搭載されたＩＣ素子と、前記リードフレームの裏面側に搭載されたインダクタと、前記リードフレーム、前記ＩＣ素子、および前記インダクタを樹脂封止する樹脂体と、を備え、前記インダクタが強磁性体の八角柱状コアまたは円柱状コアであり、前記インダクタの軸に対応する位置に前記ＩＣ素子を配置したことを特徴とする。

本発明によれば、インダクタで生じる電磁界によってＩＣが誤動作する懸念を抑えた半導体装置を提供することができる。

図１（ａ）〜（ｃ）は、それぞれ、本発明の一実施形態に係る半導体装置の内部構成を説明する正面図、側面図、および、背面図である。図２（ａ）および（ｂ）は、本発明の本実施形態の外観構成を説明する半導体装置の正面図および側面図である。図３（ａ）〜（ｄ）は、本実施形態に係る半導体装置の製造工程を説明する工程毎の説明図である。本発明の一実施形態で、樹脂成形後であって個別の半導体装置に切断する前の段階を示す平面図である。本発明の一実施形態で、ＭＩＣとしてスイッチング素子を設けた例を示す回路図である。

以下、添付図面を参照して、本発明の実施の形態について説明する。図１（ａ）〜（ｃ）は、それぞれ、本発明の一実施形態（以下、本実施形態という）に係る半導体装置の内部構成を説明する正面図、側面図、および、背面図である。図２（ａ）および（ｂ）は、本実施形態の外観構成を説明する半導体装置の正面図および側面図である。

本実施形態に係る半導体装置１０は、ＳＩＰ型樹脂封止半導体装置であり、インダクタ内蔵型３端子モジュール（インダクタ内蔵型３端子レギュレータ）である。

半導体装置１０は、リードフレームＲＭと、リードフレームＲＭの主面側ＭＦ（表面側）に電子部品として搭載された回路素子Ｄと、リードフレームＲＭの裏面側ＢＦに搭載されたインダクタ（コイル）１２と、回路素子Ｄおよびインダクタ１２を樹脂封止する樹脂体１４と、裏面側ＢＦであって樹脂体１４の外壁にビス止めされ、装置内部で発生した熱を装置外方へ放熱する放熱板１５とを備えている。

リードフレームＲＭは、銅または銅合金などの金属製である。本実施形態では、リードフレームＲＭは、分割されて相互に非連続とされた主に３つの分割フレーム１６ｐ〜ｒからなる。すなわち、分割フレーム同士は電気的に相互に絶縁されている。

図１（ａ）に示すように、半導体装置１０を正面側から見て、分割フレーム１６ｐ、１６ｑは左右位置に、分割フレーム１６ｒは中央位置にそれぞれ配置されている。

また、本実施形態では、回路素子Ｄとして、ＭＩＣ（モノリシック集積回路）１８と、基板（有機基板）２０ｐと、チップコンデンサ２２ａ〜ｃとが搭載されている。本実施形態では、リードフレームＲＭの電気伝導度はＭＩＣ１８の電気伝導度よりも大きい。

ＭＩＣ１８は分割フレーム１６ｒに搭載されている。チップコンデンサ２２ａは分割フレーム１６ｐ、１６ｒに跨って実装されており、チップコンデンサ２２ｂは分割フレーム１６ｑ、１６ｒに跨って実装されている。

基板２０ｐは分割フレーム１６ｐに配置されている。そして、チップコンデンサ２２ｃは基板２０ｐに実装されている。

本実施形態では、インダクタ１２は強磁性体のポットコアである。そして、インダクタ１２の軸（中心軸）Ｐに対応する位置にＭＩＣ１８を配置している。インダクタ１２の軸Ｐに対応する位置とは、インダクタ１２の軸Ｐの近くであってインダクタ１２で発生する電磁界の影響を受け難い位置である。本実施形態では、対応する位置として、インダクタ１２の中心軸方向から見てインダクタ１２の本体１２ｍ（コイル状の電流通過部）の内周側１２ｉの位置としている。

そして、図１（ｂ）および（ｃ）に示すように、インダクタ１２の実装面側の両サイド側に電気接続面１２ｐ、１２ｑが形成されており、この電気接続面１２ｐ、１２ｑがそれぞれ分割フレーム１６ｐ、１６ｑに面接触するようにインダクタ１２がリードフレームＲＭの裏面側ＢＦに実装されている。しかも、主面側ＭＦのＭＩＣ１８と裏面側ＢＦのインダクタ１２とがリードフレームＲＭを挟むように配置されている。本実施形態ではインダクタ１２は、多角柱状（例えば図１（ｃ）に示すような八角柱状）であるが、円柱状であってもよい。

回路素子Ｄや基板２０を分割フレーム１６に配置する際、基板２０については、接着剤で分割フレーム１６に接着させることで分割フレーム１６に固定しており、回路素子Ｄやインダクタ１２については、実装時に、銀ペーストを塗布して熱硬化させることや、あるいはリフローなどのはんだ付けをすることで、分割フレーム１６に固定している。

また、半導体装置１０は、樹脂体１４から延び出す複数本のアウターリードＥＲを有する。そして、樹脂体１４は、ＭＩＣ１８、基板２０、チップコンデンサ２２、および、分割フレーム１６のアウターリード以外の部分を樹脂封止するように、モールド樹脂等で形成されている。樹脂体１４のうち半導体装置上部（アウターリードＥＲの延び出し側とは反対側の部分）には、ビスが挿通可能な貫通孔１４ｈが形成されている。なお、分割フレーム１６ｐ、１６ｑの半導体装置上部は、この貫通孔１４ｈに露出しない形状、配置にされている。

また、放熱板１５は、ビス係合孔１５ｈ（雌ネジ。図２（ｂ）参照）が形成され樹脂体１４の外壁に当接する平板状の放熱基板１５ｂと、放熱基板１５ｂに立設するように配列された複数本の放熱フィン１５ｆと、を有するものであり、半導体装置１０を製造する前に予め製造しておいたものである。放熱板１５の材質は、例えば、銅やアルミニウムである。

ここで、樹脂体１４のうちリードフレームＲＭの主面側を形成する樹脂体部分１４ｐでは、電子部品から樹脂体表面１４ｆまでの距離（樹脂体の厚み）が最も小さいのは、基板２０ｐ上に配置されたチップコンデンサ２２ｃから樹脂体表面１４ｆまでの距離（厚み）ＬＦ（例えば０．４ｍｍ）である。そして、この距離（厚み）ＬＦよりも、インダクタ１２の表面１２ｓから樹脂体裏面１４Ｂまでの距離ＬＢ（例えば０．７５ｍｍ）が大きくされている。そして、距離ＬＢは、所定距離（所定厚み）以下とされている。ここで所定距離とは、インダクタ１２で発生した熱を、リードフレームＲＭの裏面側を形成する樹脂体部分１４ｑに伝えて放熱させる上で支障のない距離（厚み）であり、インダクタ１２の発熱量、厚みなどによって決められる。

そして、リードフレームＲＭの主面側を形成する樹脂体部分１４ｐには、樹脂成形する際の流動樹脂の注入方向に直交する方向（半導体装置１０の横幅方向）に沿って溝１９が形成されている。溝１９の断面は、樹脂体表面１４ｆ側が底辺となる台形状である（図２（ｂ）参照）。

（半導体装置の製造方法）
図３（ａ）〜（ｄ）は、本実施形態に係る半導体装置１０の製造工程を説明する説明図である。以下、半導体装置１０の製造方法について、図３を参照しつつ説明する。なお、以下の製造手順は一例であり、手順を適宜入れ替えてもよい。

半導体装置１０を製造するには、まず、所定形状の分割フレーム１６ｐ〜ｒを、薬品を使ったエッチングにより製造する（図３（ａ）参照）。なお、エッチングに代えて、パンチダイを使ったプレスカットなどで製造してもよい。

そして、ＭＩＣ１８を分割フレーム１６ｒの所定位置に直接に実装する。また、絶縁性の接着剤を用いて、基板２０ｐを分割フレーム１６ｐに固定する。そして、チップコンデンサ２２ｃを基板２０ｐに実装する（図３（ｂ）参照）。

そして、ＭＩＣ１８と基板２０ｐと分割フレーム１６ｐ〜ｒとを金線（Ａｕ線）でワイヤボンディングするとともに、チップコンデンサ２２ａ、２２ｂをそれぞれリード間に跨るようにリードに直接に実装する（図３（ｃ）参照）。

更に、分割フレーム１６の裏面側ＢＦにインダクタ１２を直接に実装する（図３（ｄ）参照）。ここで、ＭＩＣ１８およびインダクタ１２の配置位置は、インダクタ１２の中心軸方向から見てインダクタ１２の本体１２ｍの内周側１２ｉにＭＩＣ１８が位置するように予め設定されている。

これらの実装では、銀ペーストを塗布し、塗布した銀ペーストを熱硬化させることで相互位置を固定してもよいし、半田付けで固定してもよい。

その後、モールド樹脂などで樹脂封止することで樹脂体１４を形成する。樹脂封止する方法は、例えばトランスファーモールド方法である。

この樹脂封止では、樹脂成形用の金型を用いる。この金型には、キャビティ内に連通する樹脂注入口Ｇ（ゲート。図１（ｂ）参照）が形成されている。本実施形態では、樹脂注入口Ｇはスリット状であり、樹脂注入口Ｇの横幅（樹脂注入口Ｇのスリット幅に直交する方向の長さ）が半導体装置１０の横幅Ｗに対応した同等の長さにされている。本実施形態では、樹脂成形する際、樹脂注入口ＧがリードフレームＲＭの裏面側に位置するようになっている。

そして、この金型のうち、リードフレームＲＭの主面側ＭＦの樹脂体部分１４ｐを成形する表面側金型内壁面ＫＦに、チップコンデンサ２２ｐよりも樹脂注入口Ｇ側の所定位置に、樹脂注入口Ｇからの樹脂注入方向に直交する方向に沿った細長状の凸部Ｔ（図１（ｂ）参照）を設ける。凸部Ｔは予め金型に一体的に形成しておいてもよいし、金型に着脱自在に取り付けられるようにしてもよい。

この凸部Ｔを設ける上記の所定位置は、リードフレームＲＭに電子部品（ＭＩＣ、チップコンデンサ２２ａ〜ｃなど）およびインダクタ１２が実装されてなる被封止体１１を金型内の樹脂封止用位置に配置したときに、樹脂注入口Ｇから射出された樹脂の流動方向が凸部Ｔによって変えられ、従来に比べ、リードフレームＲＭの主面側ＭＦに流入した樹脂をリードフレームＲＭの裏面側ＢＦに大量に流動する位置であり、より多くの樹脂がインダクタ１２の表面１２ｓと樹脂体裏面１４ｂとの間に注入されるような位置にされている。なお、凸部Ｔが形成されている結果、樹脂体部分１４ｐに溝１９が形成されている。

従って、樹脂注入口Ｇから注入した樹脂を、リードフレームＲＭの裏面側ＢＦの樹脂体部分１４ｑを成形する裏面側金型内壁面ＫＢとインダクタ１２の表面１２ｓとの間に流入させ易くすることができ、樹脂充填を充分に良好に行うことができる。従って、インダクタ１２の表面１２ｓと樹脂体裏面１４ｂとの間を形成する樹脂体部分１４ｉには、ピンホールやエクボ（凹部）などの不具合が発生し難いので、樹脂体部分１４ｉと放熱板１５との密着性が良い。そして、樹脂体部分１４ｉの厚み、すなわち距離ＬＢは、上記の所定距離以下となっているので、インダクタ１２で発生した熱を、樹脂体部分１４ｑに伝えて放熱板１５から放熱させる上で支障のない距離とされている。従って、インダクタ１２から発生した熱を放熱板１５から良好に放熱することが確保されており、インダクタ１２で発生した熱によるＭＩＣ１８への悪影響を懸念しなくてもよい。

ここで、分割フレーム１６ｐ〜ｒを製造した際、複数組の分割フレーム１６ｐ〜ｒを配列させて製造しており、各製造工程では複数組の分割フレーム１６ｐ〜ｒに対して回路素子Ｄ、インダクタ１２の実装や基板２０の接着を行っている。このため、このようにして樹脂封止されたものは、図４に示すように、複数の半導体装置１０が１枚の板状に連なった製品群となっている。よって、この後、この製品群を切断（例えば、プレスカット）することで、放熱板１５を取り付ける前の段階の個々の半導体装置が多数得られる。

この切断を行った後、裏面側ＢＦの樹脂体外壁に放熱板１５を当接させ、外周側に雄ネジが形成されたビスＶ（図２（ｂ）参照）を樹脂体１４の貫通孔１４ｈに挿通させ、放熱基板１５ｂのビス係合孔１５ｈにビス止め（ネジ係合）することで、半導体装置１０が得られる。

なお、上述したように、これらの製造行程の手順は適宜入れ替えることが可能である。例えば、基板２０ｐにチップコンデンサ２２ｃを予めはんだ接合しておき、この基板２０ｐを分割フレーム１６ｐに接着剤で接着してもよい。また、切断する前に放熱板１５を樹脂体１４にビス止めし、その後に切断して多数の半導体装置１０を製造することも可能である。

以上説明したように、本実施形態では、インダクタ１２の中心軸方向から見てインダクタ１２の本体１２ｍの内周側１２ｉの位置にＭＩＣ１８を配置している。従って、インダクタ１２が強磁性体のポットコアであっても、インダクタ１２で発生する電磁界の影響をＭＩＣ１８が受け難くすることを充分に達成できるので、インダクタで生じる電磁界によってＩＣが誤動作する懸念を充分に抑えることができる。

また、リードフレームＲＭはＭＩＣ１８よりも電気伝導度が大きい。これにより、インダクタ１２で発生する電磁界がＭＩＣ１８に影響することを更に抑えることができる。

また、リードフレームＲＭを形成している分割フレーム１６ｐ〜ｒの主面側ＭＦに回路素子Ｄが搭載され、分割フレーム１６ｐ〜ｒの主面側ＭＦとは反対面側である裏面側ＢＦにインダクタ１２が搭載されており、実装可能なスペースを有効利用している。従って、回路素子Ｄとインダクタ１２とを主面側ＭＦにのみ実装する場合に比べ、リードフレームＲＭ（分割フレーム１６ｐ〜ｒ）の面積を大幅に小さくすることが可能になる。よって、厚み寸法（高さ寸法）を抑えつつ平面寸法を大幅に小さくした半導体装置１０とすることができる。

そして、この金型には、樹脂注入口Ｇからの樹脂注入方向に直交する方向に沿って細長状の凸部Ｔ（図１（ｂ）参照）が設けられており、しかも距離ＬＢが距離ＬＦよりも大きくされている。よって、インダクタ１２の表面１２ｓと樹脂体裏面１４ｂとの間での樹脂充填性を従来に比べて大幅に良好にすることができ、この領域に充填された樹脂体部分１４ｉにピンホールやエクボ等の不具合の発生が充分に抑えられている。従って、金型内に凸部Ｔを設けるという簡易な手段により、インダクタ１２で発生した熱によるＭＩＣ１８への悪影響を懸念しなくてもよい半導体装置１０を製造できる。

また、熱の影響を受け易いＭＩＣ１８とチップコンデンサ２２との両者を電子部品として搭載しても、このような効果が奏される。

また、インダクタ１２の外形が六角形以上の多角柱状（図１（ｃ）では一例として八角柱状）とされており、このような面取り形状にすることで、金型内に注入した樹脂がインダクタ１２の周囲を流動し易い。なお、インダクタ１２の外形が円柱状であっても、同様に、インダクタ１２の周囲を樹脂が流動し易い。

また、半導体装置１０は、主面側ＭＦにＭＩＣ１８を搭載し、裏面側ＢＦにインダクタ１２を搭載することにより、ネジ締め等の機械的応力に対して強い構造にされている。

また、リードフレームＲＭが、相互に分割された複数（３つ）の分割フレーム１６からなる。従って、分割フレーム同士が絶縁されているので、回路素子Ｄ（ＭＩＣ１８、基板２０ｐ、チップコンデンサ２２ａ、２２ｂ）およびインダクタ１２を分割フレーム１６に直接に実装することが可能になる。従って、インダクタ１２の通電量を従来に比べて大きくすることができるので、インダクタ１２として、従来よりも容量が大きいものを用いることができる。また、回路素子Ｄやインダクタ１２から発生した熱を金属製の分割フレーム１６に直接に伝達することができるので、放熱特性の優れた半導体装置１０とすることができる。

更に、図２（ａ）から明らかなように、本実施形態では、分割フレーム１６ｐ〜ｒの形状が、中心線Ｃに対して略線対称とされている。これにより、熱応力による内部歪の発生を抑え易い構成にした半導体装置１０とすることができる。

また、放熱フィン１５ｆを有する放熱板１５が、リードフレームＲＭの裏面側ＢＦであって樹脂体１４の外壁に設けられており、インダクタ１２の表面（上面）からは放熱板１５とインダクタ１２との間の樹脂層を経由して放熱板１５から熱が放散され、インダクタ１２の裏面（下面）からはリードフレームＲＭの外部リード（リード端子）ＥＲから外部へ熱が放散され、インダクタ１２の両面側から効率良く熱が放散される構成になっている。これにより、半導体装置１０の装置外方への放熱特性が更に向上しており、半導体装置１０を更にハイパワーで作動させることが可能である。

なお、本実施形態では、インダクタ１２の中心軸方向から見てＭＩＣ１８をインダクタ１２の内周側１２ｉの位置となるように配置した例で説明したが、ＭＩＣ１８の配置位置は、インダクタ１２の軸Ｐに対応する位置、すなわち、インダクタ１２の軸Ｐの近くであってインダクタ１２で発生する電磁界の影響を受け難い位置である限り、インダクタ１２で生じる電磁界によってＭＩＣ１８が誤動作する懸念を抑える効果は認められる。

また、本実施形態ではＩＣ素子としてＭＩＣ１８を例に挙げて説明したが、他のＩＣ素子であっても同様の効果を奏することができる。

また、図５に示すように、ＭＩＣ１８としてスイッチング素子を設け、このスイッチング素子が搭載されるリードフレームＲＭのタブ部を、ＧＮＤまたは＋Ｖｃｃ電源電圧に接続した構成にしてもよい。これにより、リードフレームＲＭの電位が安定した電位となるので、ＭＩＣ１８にノイズが更に生じ難い構成にすることができる。また、ＭＩＣ自身のスイッチングノイズによるＭＩＣ１８の誤動作や、スイッチングに伴って漏れ出る電磁界の影響を大きく抑えることができるので、安定したスイッチング制御を行うことができる。

また、インダクタ１２は、巻線タイプであっても積層タイプであってもよく、ダストコアでプレス成型されたインダクタ、ドラムコアで作られた開磁路構造のインダクタ、周りに円筒形のコアを被せた閉磁路構造のインダクタなど、種々のタイプのインダクタが考えられる。

また、本実施形態ではリードフレームＲＭが分割フレーム１６ｐ〜ｒからなる例で説明したが、リードフレームＲＭを１枚の連続したものにし、表面側に回路素子Ｄを配置するとともに裏面側ＢＦにインダクタ１２を配置した半導体装置とすることも可能である。この場合、絶縁性の基板上にリードフレームＲＭを載置してリードフレームＲＭと基板裏面側とを絶縁させ、リードフレームＲＭが設けられていない基板裏面側にインダクタ１２を配置することが、短絡を防ぐ観点で好ましい。

また、本実施形態では、回路素子Ｄとして、ＭＩＣ１８、基板２０およびチップコンデンサ２２を挙げたが、これら以外の他のもの（特に発熱量が多いもの）が含まれている構成であってもよい。

また、樹脂体１４を形成する際に放熱板１５を配置し、放熱基板１５ｂの当接面側（樹脂体側）の部位も併せて樹脂封止してもよい。これにより、インダクタ１２などの樹脂封止された発熱源からの熱が放熱基板１５ｂに効率良く伝わるので、放熱フィン１５ｆから高い効率で放熱することができる。また、放熱板１５を主面側ＭＦに設けてもよく、更には、主面側ＭＦ、裏面側ＢＦの両方に設けてもよい。

また、樹脂体１４の主面側ＭＦの厚みを、樹脂体１４の裏面側ＢＦの厚みの１.７倍以下にすることが好ましく、これにより、樹脂体１４内に発生する熱応力を抑え易い構成にすることができる。

以上、本発明の実施の形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための例示であって、構成部品の材質、形状、構造、配置等を上記のものに特定するものではない。本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。また、図面は模式的なものであり、寸法比などは現実のものとは異なることに留意すべきである。従って、具体的な寸法比などは以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

以上のように、本発明に係る半導体装置は、インダクタの軸に対応する位置に前記ＩＣ素子を配置しているので、インダクタが強磁性体の八角柱状コアまたは円柱状コアであっても、インダクタで生じる強い電磁界によってＩＣが誤動作する懸念を抑えた半導体装置として用いるのに好適である。

１０半導体装置
１２インダクタ
１２ｉ内周側
１２ｍ本体
１４樹脂体
１８ＭＩＣ（ＩＣ素子）
Ｐ軸（中心軸）
ＲＭリードフレーム

Claims

リードフレームと、
前記リードフレームの主面側に搭載されたＩＣ素子と、
前記リードフレームの裏面側に搭載されたインダクタと、
前記リードフレーム、前記ＩＣ素子、および前記インダクタを樹脂封止する樹脂体と、
を備えたＳＩＰ型の半導体装置であって、
前記インダクタが強磁性体の八角柱状コアまたは円柱状コアであり、
前記インダクタの軸に対応する位置に前記ＩＣ素子が配置され、
前記ＩＣ素子がスイッチング素子であり、
前記スイッチング素子が搭載される前記リードフレームのタブ部が、ＧＮＤまたは＋Ｖｃｃ電源電圧に接続されており、
前記リードフレームは、正面側から見て、中央側分割フレームと、前記中央側分割フレームの左右両側にそれぞれ位置する左側分割フレームおよび右側分割フレームとに３分割されて相互に非連続とされており、
前記左側分割フレームおよび前記右側分割フレームの一方では、基板が配置されているとともに前記基板上には基板上チップコンデンサが実装されており、
前記中央側分割フレームには前記ＩＣ素子が搭載され、
前記左側分割フレームと前記中央側分割フレームとに跨って実装された第１チップコンデンサが設けられ、
前記右側分割フレームと前記中央側分割フレームとに跨って実装された第２チップコンデンサが設けられ、
前記インダクタの実装面の両サイド側に電気接続面が形成されており、一方のサイド側の前記電気接続面が前記左側分割フレームの裏面側に面接触で直接に実装され、他方のサイド側の前記電気接続面が前記右側分割フレームの裏面側に面接触で直接に実装されていることを特徴とする半導体装置。
前記インダクタの中心軸方向から見て、前記インダクタの本体の内周側に前記ＩＣ素子を配置したことを特徴とする請求項１記載の半導体装置。
前記リードフレームは前記ＩＣ素子よりも電気伝導度が大きいことを特徴とする請求項１または２記載の半導体装置。