JP6062714B2 - メモリ制御装置、メモリ制御方法およびプログラム - Google Patents
メモリ制御装置、メモリ制御方法およびプログラム Download PDFInfo
- Publication number
- JP6062714B2 JP6062714B2 JP2012241103A JP2012241103A JP6062714B2 JP 6062714 B2 JP6062714 B2 JP 6062714B2 JP 2012241103 A JP2012241103 A JP 2012241103A JP 2012241103 A JP2012241103 A JP 2012241103A JP 6062714 B2 JP6062714 B2 JP 6062714B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- transfer request
- precharge
- head
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/3171—BER [Bit Error Rate] test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Dram (AREA)
Description
まず、本実施形態で用いる同期DRAMについて説明する。同期DRAMは、図7に示すように多数の記憶要素が二次元格子状に配置され、外部から入力される行アドレス及び列アドレスの組によって、アクセス対象となる記憶要素が特定される。図7では、網掛けを施して示した記憶要素が特定される様子を表している。同期DRAMへのデータの入出力は、メモリ制御装置が以下に示すコマンドを発行することによって行う。このようなコマンドとしては、
(A)列アドレスを指定して活性化するACTIVEコマンド、
(B)行アドレスの指定とデータの出力を指示するREADコマンド、
(C)行アドレスの指定とデータの格納を指示するWRITEコマンド、
(D)非活性化(プリチャージ)を行うPREコマンド、
(E)行アドレスの指定とデータの出力、及びデータの出力後に自動的にプリチャージを行うREADAコマンド、
(F)行アドレスの指定とデータの格納、及びデータの格納後に自動的にプリチャージを行うWRITEAコマンド等のコマンドがある。この他、同期DRAMへのリフレッシュを指示するREFRESHコマンド等がある。
(1)ACTIVEコマンドによって列アドレスを指定し、
(2)READコマンドによって行アドレスを指定してデータを出力させる。また、同期DRAMへのデータの書き込みは、
(1)ACTIVEコマンドによって列アドレスを指定し、
(2)WRITEコマンドによって行アドレスを指定してデータを格納する。
(3)PREコマンドによって非活性化を指示し、
(4)ACTIVEコマンドによって異なる列アドレスを指定し、
(5)READコマンド又はWRITEコマンドによってデータのリード又はライトを行う。
1回のメモリ転送におけるデータ量が、DRAMのバースト転送単位よりも小さい場合、DRAMに対する不要なメモリアクセスを少なくするために、DRAMにはバースト転送を中断する機能が実装されている。例えば、DDR2仕様のDRAMの場合、READコマンドまたはWRITEコマンドは中断機能が使用出来るが、READAコマンドまたはWRITEAコマンドに対するバースト中断は禁止されている。従って、READAコマンドやWRITEAコマンドを使用することで、コマンドの総発行数を少なくすることは可能であるが、バースト中断することは出来ない。そこで、本実施形態ではバースト中断の必要がないREADコマンドやWRITEについて、プリチャージ付きコマンドを用いることを検討する。
図4は、本実施形態によるコマンド制御部103〜106が実行する処理を示すフローチャートである。図4のS401〜S405は、それぞれ図2のS201〜S205と同様の処理であり、S406以降の処理が第1実施形態と異なる。従って、S406以降の処理について説明する。列アドレスの指定が完了すると、転送要求キュー107に格納された後続の転送群を確認する(S406)。後続の転送群に、同一列アドレスのアクセスがある場合(S406のYes)は、自動的にプリチャージを行わない、READまたはWRITEコマンドを発行してメモリアクセスする(S408)。また、後続の転送に、同一列アドレスのアクセスがない場合(S406のNo)は、DRAMコマンド発行の混雑を予測する(S407)。DRAMコマンドが混雑しないことが予測される場合(S407のNo)は、自動的にプリチャージを行わない、READまたはWRITEコマンドを発行してメモリアクセスする(S408)。DRAMコマンドが混雑することが予測される場合(S407のYes)は、READAまたはWRITEAコマンドを発行してメモリアクセスする(S409)。そして、転送要求キュー(コマンドキュー)107が空かどうかを判定し、空でなければ(S410のNo)、処理はS401に戻り、空であれば(S410のYes)、処理は終了する。
図5は、本実施形態によるコマンド制御部103〜106が実行する処理を示すフローチャートである。図5のS501〜S505は、それぞれ図2のS201〜S205と同様の処理であり、S506以降の処理が第1実施形態と異なる。従って、S506以降の処理について説明する。列アドレスの指定が完了すると、転送要求キュー107に格納された後続の転送群を確認する(S506)。後続の転送群に、同一列アドレスのアクセスがある場合(S506のYes)は、自動的にプリチャージを行わない、READまたはWRITEコマンドを発行してメモリアクセスする(S508)。また、後続の転送に、同一列アドレスのアクセスがない場合(S506のNo)は、転送要求キュー107に格納されている後続の転送に、アクセスする転送とは別の列アドレスのアクセスがあるかを確認する(S507)。すなわち、転送要求キュー107が、後続のアクセスがなく空か、別の列アドレスのアクセスがあるかを確認する。別の列アドレスのアクセスがある場合(S507のYes)は、自動的にプリチャージを行う、READAまたはWRITEAコマンドを発行してメモリアクセスする(S509)。
上述の実施形態においては、図1に示したように、メモリ転送要求は、転送要求振り分け部102によってアクセスするバンクごとに、コマンド制御部103〜106に振り分け、バンク毎にコマンド発行の制御を行う例を示した。しかし、メモリ転送要求の振り分けをせずに全てのメモリ転送要求を全てのコマンド制御部に入力してもよい。図6は、そのような第5実施形態によるメモリ制御装置100'の概略構成を説明する図である。図6は、図1と比較して転送要求振り分け部102とコマンド制御部104〜106がなく、全てのメモリ転送要求が全てのコマンド制御部に入力されている(なお、CPU、ROMバスは省略している)。また、本実施形態によるメモリ制御装置では、図1のコマンド発行部110に替えてコマンド発行部110'を有する。コマンド発行部110'は、対応するバンクへの転送要求であった場合に、コマンドを発行するようにする。他は第1実施形態において述べた動作と同様である。本実施形態の場合、異なるバンクへの転送要求が転送要求キュー107に混在することになるが、S206において複数の要求について調べることで、無駄なプリチャージの発生が防止される。
Claims (17)
- 複数のバンクを備えるメモリを制御するコマンドを発行するメモリ制御装置であって、
入力された転送要求に基づいて、当該転送要求に対応するバンクについてのコマンドを発行するコマンド制御手段を有し、
前記コマンド制御手段は、
前記バンク毎に転送要求を格納する転送要求格納手段と、
前記転送要求格納手段の先頭に格納された転送要求の列アドレスと後続の複数の転送要求の列アドレスとを比較する転送要求比較手段と、
前記転送要求格納手段の先頭に格納された転送要求について、前記転送要求比較手段による比較結果に応じて、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定するコマンド判定手段と、
前記コマンド判定手段で判定されたコマンドを発行するコマンド発行手段とを備え、
前記コマンド判定手段は、前記後続の複数の転送要求の列アドレスの中に、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと同一のものがある場合は、プリチャージ無しのコマンドを発行し、前記後続の複数の転送要求の列アドレスが、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと異なる場合は、前記転送要求格納手段の先頭に格納された転送要求がバースト中断可能ならば、プリチャージ無しコマンドを発行し、前記転送要求格納手段の先頭に格納された転送要求がバースト中断禁止ならば、プリチャージ付きコマンドを発行することを特徴とするメモリ制御装置。 - 複数のバンクを備えるメモリを制御するコマンドを発行するメモリ制御装置であって、
入力された転送要求に基づいて、当該転送要求に対応するバンクについてのコマンドを発行するコマンド制御手段を有し、
前記コマンド制御手段は、
前記バンク毎に転送要求を格納する転送要求格納手段と、
前記転送要求格納手段の先頭に格納された転送要求の列アドレスと後続の複数の転送要求の列アドレスとを比較する転送要求比較手段と、
前記転送要求格納手段の先頭に格納された転送要求について、前記転送要求比較手段による比較結果に応じて、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定するコマンド判定手段と、
前記コマンド判定手段で判定されたコマンドを発行するコマンド発行手段とを備え、
前記コマンド判定手段は、前記後続の複数の転送要求の列アドレスの中に、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと同一のものがある場合は、プリチャージ無しのコマンドを発行し、前記後続の複数の転送要求の列アドレスが、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと異なる場合は、メモリのコマンドバスが混雑するか否かの判断に基づき、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定することを特徴とするメモリ制御装置。 - 前記コマンドバスの混雑状態は、前記転送要求格納手段に格納される転送要求の数や転送要求に含まれる列アドレスで判定されることを特徴とする請求項2記載のメモリ制御装置。
- 複数のバンクを備えるメモリを制御するコマンドを発行するメモリ制御装置であって、
入力された転送要求に基づいて、当該転送要求に対応するバンクについてのコマンドを発行するコマンド制御手段を有し、
前記コマンド制御手段は、
前記バンク毎に転送要求を格納する転送要求格納手段と、
前記転送要求格納手段の先頭に格納された転送要求の列アドレスと後続の複数の転送要求の列アドレスとを比較する転送要求比較手段と、
前記転送要求格納手段の先頭に格納された転送要求について、前記転送要求比較手段による比較結果に応じて、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定するコマンド判定手段と、
前記コマンド判定手段で判定されたコマンドを発行するコマンド発行手段とを備え、
前記コマンド判定手段は、前記後続の複数の転送要求の列アドレスの中に、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと同一のものがある場合は、プリチャージ無しのコマンドを発行し、前記後続の複数の転送要求の列アドレスが、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと異なる場合は、前記後続の転送要求が空か否かの判断に基づき、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定することを特徴とするメモリ制御装置。 - 前記コマンド発行手段は、対応するバンクへの転送要求であった場合のみ、前記コマンド判定手段によって判定されたコマンドを発行することを特徴とする請求項1乃至4のいずれか1項に記載のメモリ制御装置。
- 入力された転送要求を、バンクごとに振り分けて、それぞれのバンクに対応する前記コマンド制御手段へ入力する転送要求振り分け手段を更に有することを特徴とする請求項1乃至5のいずれか1項に記載のメモリ制御装置。
- 所定のルールに従って、それぞれのバンクに対応する前記コマンド制御手段によって発行されたコマンドのいずれかを選択して前記メモリを制御するコマンドを発行するコマンド選択手段を更に有することを特徴とする請求項1乃至6のいずれか1項に記載のメモリ制御装置。
- 前記メモリの列アドレスの現在の選択状態を記憶する列アドレス状態記憶手段を更に備え、
前記コマンド判定手段は、前記選択状態が前記転送要求格納手段の先頭に格納された転送要求の列アドレスではない場合に、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定する前に、列アドレスを指定するコマンドを発行するか、不活性化するコマンドを発行するかを判定することを特徴とする請求項1乃至7のいずれか1項に記載のメモリ制御装置。 - 前記メモリはDRAMであることを特徴とする請求項1乃至8のいずれか1項に記載のメモリ制御装置。
- 複数のバンクを備えるメモリを制御するために、入力された転送要求に基づいて、当該転送要求が示すバンクについてのコマンドを発行するメモリ制御装置であって、
複数の転送要求を受信する受信手段と、
前記複数の転送要求を格納するコマンドキューと、
前記コマンドキューの先頭に格納されている転送要求を、後続の複数の転送要求のそれぞれと比較する比較手段と、
前記比較手段による比較結果に基づいて、前記後続の複数の転送要求のうち前記コマンドキューの先頭に格納されている転送要求と同じバンクに対する転送要求について、前記コマンドキューの先頭の転送要求と同じ列を指定しているか否かに応じて、プリチャージ付きのコマンドを発行するかプリチャージ無しのコマンドを発行するかを制御する発行手段とを備え、
前記発行手段は、前記後続の複数の転送要求の列アドレスの中に、前記コマンドキューの先頭に格納された転送要求の列アドレスと同一のものがある場合は、プリチャージ無しのコマンドを発行し、前記後続の複数の転送要求の列アドレスが、前記コマンドキューの先頭に格納された転送要求の列アドレスと異なる場合は、前記コマンドキューの先頭に格納された転送要求がバースト中断可能ならば、プリチャージ無しコマンドを発行し、前記コマンドキューの先頭に格納された転送要求がバースト中断禁止ならば、プリチャージ付きコマンドを発行することを特徴とするメモリ制御装置。 - 複数のバンクを備えるメモリを制御するために、入力された転送要求に基づいて、当該転送要求が示すバンクについてのコマンドを発行するメモリ制御装置であって、
複数の転送要求を受信する受信手段と、
前記複数の転送要求を格納するコマンドキューと、
前記コマンドキューの先頭に格納されている転送要求を、後続の複数の転送要求のそれぞれと比較する比較手段と、
前記比較手段による比較結果に基づいて、前記後続の複数の転送要求のうち前記コマンドキューの先頭に格納されている転送要求と同じバンクに対する転送要求について、前記コマンドキューの先頭の転送要求と同じ列を指定しているか否かに応じて、プリチャージ付きのコマンドを発行するかプリチャージ無しのコマンドを発行するかを制御する発行手段とを備え、
前記発行手段は、前記後続の複数の転送要求の列アドレスの中に、前記コマンドキューの先頭に格納された転送要求の列アドレスと同一のものがある場合は、プリチャージ無しのコマンドを発行し、前記後続の複数の転送要求の列アドレスが、前記コマンドキューの先頭に格納された転送要求の列アドレスと異なる場合は、メモリのコマンドバスが混雑するか否かの判断に基づき、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定することを特徴とするメモリ制御装置。 - 複数のバンクを備えるメモリを制御するために、入力された転送要求に基づいて、当該転送要求が示すバンクについてのコマンドを発行するメモリ制御装置であって、
複数の転送要求を受信する受信手段と、
前記複数の転送要求を格納するコマンドキューと、
前記コマンドキューの先頭に格納されている転送要求を、後続の複数の転送要求のそれぞれと比較する比較手段と、
前記比較手段による比較結果に基づいて、前記後続の複数の転送要求のうち前記コマンドキューの先頭に格納されている転送要求と同じバンクに対する転送要求について、前記コマンドキューの先頭の転送要求と同じ列を指定しているか否かに応じて、プリチャージ付きのコマンドを発行するかプリチャージ無しのコマンドを発行するかを制御する発行手段とを備え、
前記発行手段は、前記後続の複数の転送要求の列アドレスの中に、前記コマンドキューの先頭に格納された転送要求の列アドレスと同一のものがある場合は、プリチャージ無しのコマンドを発行し、前記後続の複数の転送要求の列アドレスが、前記コマンドキューの先頭に格納された転送要求の列アドレスと異なる場合は、前記後続の転送要求が空か否かの判断に基づき、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定することを特徴とするメモリ制御装置。 - 前記発行手段は、前記比較手段による比較結果に基づいて、前記後続の複数の転送要求のうち前記コマンドキューの先頭に格納されている転送要求と同じバンクに対する転送要求であって、前記コマンドキューの先頭に続く転送要求について、前記コマンドキューの先頭の転送要求と同じ列を指定しているか否かに応じて、プリチャージ付きのコマンドを発行するかプリチャージ無しのコマンドを発行するかを制御することを特徴とする請求項12に記載のメモリ制御装置。
- 入力された転送要求に基づいて、当該転送要求に対応するバンクについてのコマンドを発行するメモリ制御方法であって、
前記バンク毎に転送要求を格納する転送要求格納手段の先頭に格納された転送要求の列アドレスと後続の複数の転送要求の列アドレスとを比較する比較工程と、
前記転送要求格納手段の先頭に格納された転送要求について、前記比較に応じて、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定する判定工程と、
前記判定工程で判定されたコマンドを発行する工程とを有し、
前記判定工程では、前記後続の複数の転送要求の列アドレスの中に、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと同一のものがある場合は、プリチャージ無しのコマンドを発行し、前記後続の複数の転送要求の列アドレスが、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと異なる場合は、前記転送要求格納手段の先頭に格納された転送要求がバースト中断可能ならば、プリチャージ無しコマンドを発行し、前記転送要求格納手段の先頭に格納された転送要求がバースト中断禁止ならば、プリチャージ付きコマンドを発行することを特徴とするメモリ制御方法。 - 入力された転送要求に基づいて、当該転送要求に対応するバンクについてのコマンドを発行するメモリ制御方法であって、
前記バンク毎に転送要求を格納する転送要求格納手段の先頭に格納された転送要求の列アドレスと後続の複数の転送要求の列アドレスとを比較する比較工程と、
前記転送要求格納手段の先頭に格納された転送要求について、前記比較に応じて、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定する判定工程と、
前記判定工程で判定されたコマンドを発行する工程とを有し、
前記判定工程では、前記後続の複数の転送要求の列アドレスの中に、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと同一のものがある場合は、プリチャージ無しのコマンドを発行し、前記後続の複数の転送要求の列アドレスが、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと異なる場合は、メモリのコマンドバスが混雑するか否かの判断に基づき、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定することを特徴とするメモリ制御方法。 - 入力された転送要求に基づいて、当該転送要求に対応するバンクについてのコマンドを発行するメモリ制御方法であって、
前記バンク毎に転送要求を格納する転送要求格納手段の先頭に格納された転送要求の列アドレスと後続の複数の転送要求の列アドレスとを比較する比較工程と、
前記転送要求格納手段の先頭に格納された転送要求について、前記比較に応じて、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定する判定工程と、
前記判定工程で判定されたコマンドを発行する工程とを有し、
前記判定工程では、前記後続の複数の転送要求の列アドレスの中に、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと同一のものがある場合は、プリチャージ無しのコマンドを発行し、前記後続の複数の転送要求の列アドレスが、前記転送要求格納手段の先頭に格納された転送要求の列アドレスと異なる場合は、前記後続の転送要求が空か否かの判断に基づき、プリチャージ付きのコマンドを発行するか、プリチャージ無しのコマンドを発行するかを判定することを特徴とするメモリ制御方法。 - コンピュータを、請求項1から13のいずれか1項に記載のメモリ制御装置の各手段として機能させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012241103A JP6062714B2 (ja) | 2012-10-31 | 2012-10-31 | メモリ制御装置、メモリ制御方法およびプログラム |
US14/018,855 US9336163B2 (en) | 2012-10-31 | 2013-09-05 | Precharge control for memory bank commands |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012241103A JP6062714B2 (ja) | 2012-10-31 | 2012-10-31 | メモリ制御装置、メモリ制御方法およびプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014092813A JP2014092813A (ja) | 2014-05-19 |
JP2014092813A5 JP2014092813A5 (ja) | 2015-11-19 |
JP6062714B2 true JP6062714B2 (ja) | 2017-01-18 |
Family
ID=50548538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012241103A Expired - Fee Related JP6062714B2 (ja) | 2012-10-31 | 2012-10-31 | メモリ制御装置、メモリ制御方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9336163B2 (ja) |
JP (1) | JP6062714B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160002106A (ko) * | 2014-06-30 | 2016-01-07 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작방법 |
JP2021157604A (ja) * | 2020-03-27 | 2021-10-07 | 株式会社村田製作所 | データ通信装置、データ通信モジュール |
US20230102680A1 (en) * | 2021-09-30 | 2023-03-30 | Advanced Micro Devices, Inc. | Stacked command queue |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3506175B2 (ja) * | 2000-10-05 | 2004-03-15 | 日本電気株式会社 | メモリ制御回路とメモリ制御方法 |
JP2002334050A (ja) * | 2001-05-10 | 2002-11-22 | Canon Inc | メモリ制御回路およびメモリ制御方法 |
JP2004310394A (ja) * | 2003-04-07 | 2004-11-04 | Sharp Corp | Sdramアクセス制御装置 |
JP4069078B2 (ja) * | 2004-01-07 | 2008-03-26 | 松下電器産業株式会社 | Dram制御装置およびdram制御方法 |
US7280428B2 (en) * | 2004-09-30 | 2007-10-09 | Rambus Inc. | Multi-column addressing mode memory system including an integrated circuit memory device |
US8595459B2 (en) * | 2004-11-29 | 2013-11-26 | Rambus Inc. | Micro-threaded memory |
JP4229958B2 (ja) * | 2005-08-26 | 2009-02-25 | Necエレクトロニクス株式会社 | メモリ制御システムおよびメモリ制御回路 |
JP2007249837A (ja) * | 2006-03-17 | 2007-09-27 | Nec Electronics Corp | メモリ制御装置、メモリ制御方法及び携帯機器 |
JP4996626B2 (ja) * | 2006-12-25 | 2012-08-08 | パナソニック株式会社 | メモリ制御装置、およびメモリ制御方法 |
US9015399B2 (en) * | 2007-08-20 | 2015-04-21 | Convey Computer | Multiple data channel memory module architecture |
CN102016809A (zh) * | 2008-04-22 | 2011-04-13 | 松下电器产业株式会社 | 存储器控制装置、存储器***、半导体集成电路和存储器控制方法 |
US20110238870A1 (en) * | 2008-12-03 | 2011-09-29 | Rambus Inc. | Memory System With Command Filtering |
JP5428687B2 (ja) * | 2009-09-14 | 2014-02-26 | 株式会社リコー | メモリ制御装置 |
US8572322B2 (en) * | 2010-03-29 | 2013-10-29 | Freescale Semiconductor, Inc. | Asynchronously scheduling memory access requests |
-
2012
- 2012-10-31 JP JP2012241103A patent/JP6062714B2/ja not_active Expired - Fee Related
-
2013
- 2013-09-05 US US14/018,855 patent/US9336163B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014092813A (ja) | 2014-05-19 |
US20140122789A1 (en) | 2014-05-01 |
US9336163B2 (en) | 2016-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI498918B (zh) | 存取緩衝器 | |
EP2815321B1 (en) | Memory reorder queue biasing preceding high latency operations | |
JP4715801B2 (ja) | メモリアクセス制御装置 | |
US20150046642A1 (en) | Memory command scheduler and memory command scheduling method | |
US8099567B2 (en) | Reactive placement controller for interfacing with banked memory storage | |
JP6146128B2 (ja) | データ処理装置 | |
JP2009193107A (ja) | メモリアクセス装置 | |
JP4752882B2 (ja) | メモリアクセスシステム、メモリ制御装置、メモリ制御方法、および、プログラム | |
US20160034406A1 (en) | Memory controller and method for controlling a memory device to process access requests issued by at least one master device | |
JP6062714B2 (ja) | メモリ制御装置、メモリ制御方法およびプログラム | |
JP5428687B2 (ja) | メモリ制御装置 | |
JP2014154119A (ja) | メモリ制御装置及び半導体記憶装置 | |
JP6180398B2 (ja) | メモリーアクセス装置 | |
US9620215B2 (en) | Efficiently accessing shared memory by scheduling multiple access requests transferable in bank interleave mode and continuous mode | |
CN102405466B (zh) | 存储控制装置及其控制方法 | |
CN109491785B (zh) | 内存访问调度方法、装置及设备 | |
JP4934857B2 (ja) | メモリアクセス制御装置、コンピュータ、メモリアクセス制御方法およびメモリアクセス制御プログラム | |
EP1513069A2 (en) | Resource management apparatus | |
JP2014092813A5 (ja) | ||
JP4882116B2 (ja) | バッファ制御装置およびバッファ制御方法 | |
JP2011034214A (ja) | メモリ制御装置 | |
JP3698902B2 (ja) | メモリアクセス装置及びそのアクセス方法 | |
WO2006011063A2 (en) | Dmac issue mechanism via streaming id method | |
JP3820831B2 (ja) | メモリ制御方法及び装置 | |
JP2006331008A (ja) | メモリインタフェース |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161215 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6062714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |