JP6053467B2 - 圧電素子の製造方法 - Google Patents

圧電素子の製造方法 Download PDF

Info

Publication number
JP6053467B2
JP6053467B2 JP2012253698A JP2012253698A JP6053467B2 JP 6053467 B2 JP6053467 B2 JP 6053467B2 JP 2012253698 A JP2012253698 A JP 2012253698A JP 2012253698 A JP2012253698 A JP 2012253698A JP 6053467 B2 JP6053467 B2 JP 6053467B2
Authority
JP
Japan
Prior art keywords
piezoelectric
piezoelectric element
layers
paste
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012253698A
Other languages
English (en)
Other versions
JP2014103222A (ja
Inventor
達朗 高垣
達朗 高垣
柴田 和義
和義 柴田
陽彦 伊藤
陽彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2012253698A priority Critical patent/JP6053467B2/ja
Publication of JP2014103222A publication Critical patent/JP2014103222A/ja
Application granted granted Critical
Publication of JP6053467B2 publication Critical patent/JP6053467B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

本明細書が開示する技術は、積層型の圧電素子を製造する方法に関する。
積層型の圧電素子は、圧電体層と内部電極層とが交互に積層され、各圧電体層に電圧が印加されるようになっている。このような圧電素子では、圧電素子の側面に内部電極層が露出し、内部電極層を構成する金属等がイオン化して電極間を移動するマイグレーション現象が生じ易い。そこで、マイグレーション現象を防止するために、表面にセラミックコーティング層が形成された圧電素子が開発されている(例えば、特許文献1)。特許文献1には、ディップコート法やスピンコート法によってセラミックコーティング層を形成することが記載されている。
特開2001−135872号公報
特許文献1では、ディップコート法やスピンコート法によって被覆層を形成するため、圧電素子の全面(即ち、表面、裏面及び側面)に被覆層が形成される。このようにディップコート法やスピンコート法では、圧電素子の表面に部分的に被覆層を形成することができない。一方、印刷法によって被覆層を形成すれば、圧電素子の表面に部分的に被覆層を形成することができる。しかしながら、圧電素子の複数の面に被覆層を形成するためには、被覆層を形成する面毎に印刷処理をしなければならない。
本明細書は、圧電素子の表面に部分的に被覆層を形成することができ、かつ、圧電素子の複数の面に簡易に被覆層を形成することができる圧電素子の製造方法を提供することを目的とする。
本明細書が開示する圧電素子の製造方法は、積層された複数の圧電体層と、隣接する圧電体層の間に配置された内部電極層と、を有する積層型の圧電素子を製造する。この方法は、圧電体層と内部電極層とを交互に積層した積層体を準備する準備工程と、準備工程で準備された積層体の側面に被覆層を形成する被覆層形成工程と、を有している。被覆層形成工程は、積層体の表面の一部及び積層体の表面からはみ出した部分に積層体の上方から被覆層の材料となるペーストを落下させることで、積層体の表面の一部及び側面にペーストを配置するペースト配置ステップを有している。
この圧電素子の製造方法では、積層体の表面の一部及び積層体の表面からはみ出した部分にペーストを落下させることで、積層体の表面の一部及び積層体の側面に被覆層を形成する。ペーストを落下させて被覆層を形成するため、積層体(圧電素子)の表面に部分的に被覆層を形成することができる。また、積層体の表面からはみ出した部分にペーストを落下させることで、積層体の側面にまで被覆層を形成する。したがって、簡易に複数の面に被覆層を形成することができる。
実施例に係る圧電素子10の斜視図。 図1のII‐II線断面図。 図1のIII‐III線断面図。 圧電素子10の平面図。 圧電素子10の底面図。 変形例に係る圧電素子の断面図(図1のII‐II線断面図に相当)。 他の変形例に係る圧電素子の断面図(図1のII‐II線断面図に相当)。 さらに他の変形例に係る圧電素子の斜視図。 絶縁コーティング層を利用した配線接続構造を拡大して示す図。 圧電素子10の製造方法を説明するための図(その1)。 圧電素子10の製造方法を説明するための図(その2)。 圧電素子10の製造方法を説明するための図(その3)。 積層体に絶縁コーティング層を形成する方法を説明するための図。 図13に示す工程を実施後の積層体の状態を示す部分断面図。 変形例に係る製造方法を説明するための図。 他の変形例に係る製造方法を説明するための図(その1)。 他の変形例に係る製造方法を説明するための図(その2)。 変形例に係る圧電素子100の斜視図。 変形例に係る圧電素子110の斜視図。 変形例に係る圧電素子120の斜視図。 変形例に係る圧電素子130の斜視図。
最初に、以下に説明する実施例の特徴を列記する。なお、ここに列記する特徴は、何れも独立して有効なものである。
(特徴1) 被覆層形成工程は、開口を有するスクリーン版を積層体の上方に配置するスクリーン版配置ステップをさらに有していてもよい。この場合、ペースト配置ステップでは、スクリーン版配置ステップで配置されたスクリーン版の開口より積層体上にペーストを落下させてもよい。
このような構成によると、開口を有するスクリーン版を用いてペーストを落下させるため、積層体の所望の位置に精度よく被覆層を形成することができる。
(特徴2) 被覆層形成工程には、複数の積層体が伸長可能なシート上に間隔を空けて配置されたシート体が投入されてもよい。この場合に、被覆層形成工程では、シート体のシートを伸長させることで隣接する積層体間の間隔を広げた状態でペーストを積層体上に落下させてもよい。
このような構成によると、シート上に複数の積層体が配置されたシート体に対して、被覆層形成工程が実施される。被覆層形成工程では、シートを伸長することで隣接する積層体間の間隔を広げ、積層体に対してペーストを落下させる。このため、積層体にペーストを落下させるためのスペースを簡易に形成することができる。
図1〜3に示すように、本実施例に係る圧電素子10は、圧電体層16,18,20と、内部電極層26,28と、表面電極22,24と、絶縁コーティング層12,14を備えている。圧電素子10は、積層型の圧電素子であり、圧電体層16,18,20と内部電極層26,28とが交互に積層されている。圧電体層16,18,20と内部電極層26,28が積層された積層体の表面に、表面電極22,24と絶縁コーティング層12,14が形成されている。
圧電体層16,18,20は、公知の圧電材料により形成されている。圧電材料には、例えば、PZT系セラミックス(Pb(Zr,Ti)O3)、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス等を用いることができる。各圧電体層16,18,20は、平面視すると長方形の板状に成形されている。具体的には、図中のx方向が長辺となり、y方向が短辺となる長方形状に成形されている。各圧電体層16,18,20は、同一形状に成形されている。
内部電極層26,28は、公知の電極材料によって形成されている。電極材料としては、例えば、白金(等)、銀、Ag−Pd合金、金、ニッケル、銅等を用いることができる。圧電材料との同時焼成の場合は、白金を主成分とする材料とすることが望ましい。内部電極層26,28の形成方法も、公知の方法を用いることができ、例えば、導電性ペーストのスクリーン印刷及び焼成法、スパッタリング法、真空蒸着法等を用いることができる。
図2,3に示すように、内部電極層26は、隣接する圧電体層16,18の間に配置されている。すなわち、内部電極層26は、圧電体層16の下面(すなわち、圧電体層18の上面)に形成されている。図2に示すように、内部電極層26は、圧電体層16の下面のうち、x方向負(−)側の短辺に沿った領域には形成されていない。このため、内部電極層26は、圧電体層16,18のx方向の正(+)側に位置する側面(y−z平面)には露出し、圧電体層16,18のx方向の負(−)側に位置する側面(y−z平面)には露出していない。一方、図3に示すように、内部電極層26は、圧電体層16,18のy方向の両側に位置する2つの側面(x−z平面)に露出している。なお、内部電極層26が形成されていない領域では、圧電体層16と圧電体層18とが接触している。
内部電極層28は、内部電極層26と略同様に形成されている。すなわち、内部電極層28は、隣接する圧電体層18,20の間に配置されている。ただし、内部電極層28は、内部電極層26と相違し、圧電体層18の下面(圧電体層20の上面)のうち、x方向正(+)側の短辺に沿った領域には形成されていない。このため、内部電極層28は、圧電体層18,20のx方向の負(−)側に位置する側面(y−z平面)には露出し、圧電体層18,20のx方向の正(+)側に位置する側面(y−z平面)には露出していない。なお、内部電極層28は、内部電極層26と同様、圧電体層18,20のy方向の両側に位置する2つの側面(x−z平面)に露出している。また、内部電極層28が形成されていない領域では、圧電体層18と圧電体層20とが接触している。
表面電極22,24は、内部電極層26,28と同様、公知の電極材料(例えば、白金)を用いて形成することができる。表面電極22,24の形成方法については、後で説明する。
表面電極22は、圧電体層16,18,20のx方向の負(−)側に位置する側面(圧電素子10の一方のy−z平面)の全体に形成されている(符号22aに示す部分)。表面電極22は、圧電体層16の表面(圧電素子10の表面)及び圧電体層20の下面(圧電素子10の裏面)にも連続して形成されている。具体的には、圧電体層16の表面においては、表面電極22は、x方向の正(+)側の短辺に沿った領域を除いた領域に形成されている(符号22bに示す部分)。また、圧電体層20の下面においては、表面電極22は、x方向の負(−)側の短辺に沿った領域にのみ形成されている(符号22cに示す部分)。上述したように、内部電極層28は圧電体層16,18,20のx方向の負(−)側に位置する側面(y−z平面)に露出し、この露出した部分上に表面電極22が形成される。このため、表面電極22と内部電極層28とが電気的に接続され、これらには同一の電圧が印加される。
表面電極24は、圧電体層16,18,20のx方向の正(+)側に位置する側面(圧電素子10の他方のy−z平面)の全体(符号24aに示す部分)に形成されている。また、表面電極22と相違し、表面電極24は、圧電体層16の表面のうち、x方向の正(+)側の短辺に沿った領域に形成されている(符号24bに示す部分)。また、圧電体層20の下面においては、表面電極24は、x方向の負(−)側の短辺に沿った領域を除いた領域に形成されている(符号24cに示す部分)。図1,3に示すように、圧電体層16の表面と圧電体層20の下面において、表面電極22と表面電極24の間には間隔が形成され、両者の間には圧電体層16又は20が配置されている。これによって、表面電極22,24が短絡することが防止されている。上述したように、内部電極層26は圧電体層16,18,20のx方向の正(正)側に位置する側面(y−z平面)に露出し、この露出した部分上に表面電極24が形成される。このため、表面電極24と内部電極層26とは電気的に接続され、これらには同一の電圧が印加される。
上述した説明から明らかなように、各圧電体層16,18,20は、表面電極22,24と内部電極層26,28によって挟まれる。すなわち、圧電体層16は、表面電極22の一部22bと内部電極層26によって挟まれ、圧電体層18は、内部電極層26と内部電極層28によって挟まれ、圧電体層20は、内部電極層28と表面電極24の一部24cによって挟まれる。このため、表面電極22と表面電極24の間に電圧を印加することで、各圧電体層16,18,20の上面と下面の間に電圧が印加される。これによって、各圧電体層16,18,20の内部にz方向の電界が生じ、各圧電体層16,18,20が変形する。なお、本実施例では、各圧電体層16,18,20のx方向の変形(変位)を利用するアクチュエータとして圧電素子10を説明するが、これに限定されるわけでは無く、構造を適宜設定することにより、Z方向の変形を利用することも可能である。
図2に示すように、表面電極22,24及び内部電極層26,28は、圧電体層16,18,20の上面又は下面に部分的に形成されている。このため、表面電極22,24の間に電圧を印加すると、各圧電体層16,18,20の一部だけが変形に実質的に寄与する。具体的には、圧電体層16については幅D1で示す部分が圧電体層16の変形に実質的に寄与し、圧電体層18については幅D3で示す部分が圧電体層16の変形に実質的に寄与し、圧電体層20については幅D2で示す部分が圧電体層16の変形に実質的に寄与する。すなわち、圧電体層16,18,20(圧電素子10)を平面視したときに、当該圧電体層16,18,20を挟む電極(22b,26;26,28;28,24c)同士が重複する範囲(対向する範囲)には、当該圧電体層16,18,20を変形させるための電界が発生し、この部分が当該圧電体層16,18,20の実質的な変形に寄与する。したがって、内部電極層26は、圧電体層16については幅D1で示す範囲が実効部分となり、圧電体層18については幅D3で示す範囲が実効部分となる。また、内部電極層28は、圧電体層18については幅D3で示す範囲が実効部分となり、圧電体層20については幅D2で示す範囲が実効部分となる。
絶縁コーティング層12,14は、公知の絶縁材料によって形成されている。絶縁材料としては、圧電素子10に耐湿性を付与できる材料であればよく、例えば、PZT系セラミックス(Pb(Zr,Ti)O3)、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス等を用いることができる。絶縁コーティング層12,14の材料として圧電体層16,18,20の材料と同一の材料を用いることで、絶縁コーティング層12,14と圧電体層16,18,20の機械的特性が一致し、圧電体層16,18,20と絶縁コーティング層12,14を同時焼成する際に問題が発生する事を効果的に抑制できる。
図1,3に示すように、絶縁コーティング層12は、圧電体層16,18,20のy方向の負(−)側に位置する側面(圧電素子10の一方のx−z平面)の全体に形成されている(符号12aに示す部分)。圧電体層16,18,20の側面(x−z平面)には内部電極層26,28の端面が露出するため、これら内部電極層26,28の端面が絶縁コーティング層12によって被覆される。また、絶縁コーティング層12は、圧電体層16の表面側(圧電素子10の表面)にも連続して形成されている。具体的には、絶縁コーティング層12は、圧電体層16の表面側において、y方向の負(−)側の長辺に沿った領域に形成されている(符号12bに示す部分)。なお、絶縁コーティング層12は、圧電体層20の下面(圧電素子10の裏面)の端部にさらに設けられていてもよい。
なお、圧電体層16の上面には表面電極22,24が部分的に形成され、表面電極22,24が形成されている部分においては、表面電極22,24上に絶縁コーティング層12が形成されている。また、表面電極22,24が形成されていない部分においては、圧電体層16上に絶縁コーティング層12が形成されている。このため、表面電極22,24及び圧電体層16と絶縁コーティング層12の間に段差が形成される(図3参照)。なお、この段差は50μm以下で、かつ、0μmより大きくすることが好ましい。段差が50μmを超えると、絶縁コーティング層12,14が厚くなり過ぎて、圧電素子10の変形(変位)を阻害する可能性が生じるためである。絶縁コーティング層12,14を表面端部(圧電素子10の表面端部)に部分的に形成することで、表面全面を形成する場合に比較して、圧電素子10の変位低下の不具合を軽減できると共に、表面端部に形成した絶縁コーティング層12,14の厚み分だけ、圧電素子10の機械的強度を向上させる事ができる。なお、絶縁コーティング層12,14の厚みは、5μm以下で、かつ、0μmより大きくすることが更に望ましい。これらの主目的が、水分の浸入防止、不要付着物の汚染防止であることによる。
一方、絶縁コーティング層14は、圧電体層16,18,20のy方向の正(+)側に位置する側面(圧電素子10の他方のx−z平面)の全体に形成されている(符号14aに示す部分)。これによって、圧電体層16,18,20の側面(x−z平面)に露出する内部電極層26,28が絶縁コーティング層14によって被覆される。また、絶縁コーティング層14は、圧電体層16の表面側にも連続して形成されている。具体的には、圧電体層16,20のy方向の正(+)側の長辺(x方向に伸びる辺)に沿った領域に形成されている(符号12bに示す部分)。また、絶縁コーティング層14と表面電極22,24及び圧電体層16との間にも段差が形成されている(図3参照)。また、この段差は50μm以下で、かつ、0μmより大きくすることが好ましく、より好ましくは5μm以下で、かつ、0μmより大きくすることが好ましい。
なお、上述した説明から明らかなように、圧電体層16の表面側に形成される絶縁コーティング層12,14の幅の和は2×W2となり、この値は圧電体層16の幅W1(y方向の幅)の1/2よりも小さくされている。なお、圧電体層16の表面側に形成される絶縁コーティング層12,14の幅は同じである必要ない。
上述した圧電素子10では、表面電極22と表面電極24の間に電圧を印加すると、圧電体層16,18,20の厚み方向(z方向)に電界が印加される。すると、圧電体層16,18,20が、厚み方向に膨張するとともに、平面方向に収縮(変形)する。上述したように圧電素子10は、平面方向の歪み(詳細には、x方向の変形(変位))を利用したアクチュエータとして使用されるが、Z方向の変形を利用することもできる。
ここで、上述した圧電素子10では、圧電素子10の側面に露出する内部電極層26,28が絶縁コーティング層12,14で被覆されている。このため、内部電極層26,28の近傍への水分の侵入が抑制され、圧電素子10にマイグレーションが生じることを抑制することができる。これによって、圧電素子10の信頼性を向上することができる。また、使用中の汚れを効果的に防止できるので、汚染による絶縁低下も防止することができる。
また、図4,5に示すように、圧電素子10の表面には、幅W2の絶縁コーティング層12,14が形成される一方、圧電素子10の裏面には絶縁コーティング層が形成されていない。このため、絶縁コーティング層12,14の有無によって、圧電素子10が表面を向いているのか裏面を向いているのかを容易に区別することができる。このため、作業者が表面と裏面を誤って圧電素子10を載置面に載置してしまうことを防止することができる。なお、圧電素子10の裏面に絶縁コーティング層を形成した場合は、圧電素子10の表面に形成される絶縁コーティング層の形状と、圧電素子10の裏面に形成される絶縁コーティング層の形状(例えば、幅等)を変えることで、圧電素子10の表面と裏面とを容易に識別することができる。
また、圧電素子10では、絶縁コーティング層12,14と表面電極22,24との間に段差が形成されている。このため、圧電素子10の段差が形成されている面側を載置面に当接させれば、表面電極22,24が載置面に直接接触することが防止される。これによって、表面電極22,24の汚れを抑制することができる。
さらに、圧電素子10では、絶縁コーティング層12,14が圧電素子10の両側面(x−z平面)の全体と、表面及び/又は裏面のx方向に伸びる長辺に沿った領域にのみ形成される。また、圧電素子10の表面及び/又は裏面に形成される絶縁コーティング層12,14の幅の和(2×W2)又は(2×W3)[y方向の幅の和]は、圧電素子10の幅W1(y方向の幅)の1/2以下とされる。これらによって、圧電素子10の強度を向上しながら、圧電素子10のX方向の変位(変形)が阻害されることを抑制することができる。
次に、圧電素子10の製造方法について説明する。なお、圧電素子に絶縁コーティング層及び側面の電極を形成する工程以外については、従来公知の方法と同様の方法で行うことができる。このため、特に圧電素子10に絶縁コーティング層12,14を形成する工程について詳細に説明し、それ以外の工程については簡単に説明する。
まず、3枚の圧電体シート(すなわち、圧電体層16,18,20となる)と、隣接する圧電体シート間に配置される導電体層(すなわち、内部電極層26,28となる導電体層)とが積層された積層シート60を準備する(図10参照)。積層シート60の作製は、従来公知の方法で作製することができる。例えば、グリーンシート(典型的には、PZT系セラミックス(Pb(Zr,Ti)O3等を主原料とするグリーンシート)を打抜き加工で形を整えて圧電体シートを作製し、打抜き加工で形が整えられた圧電体シートと導電体層及び接着層とを交互に積層する。次いで、積層された圧電体シート、導電体層及び接着層をプレス機で加圧し、積層シート60を作製する。作製された積層シート60には、複数の積層体62(すなわち、圧電素子10となる部分)が作り込まれている。図10に示すように、作製された積層シート60は粘着シート64上に貼り付けられる。また、積層シート60には、圧電素子10となる複数の積層体62がx方向及びy方向に連続して配置されている。
次に、複数の積層体62のx方向に伸びる辺66aとy方向に伸びる辺66bに沿って積層シート60を切断することで、積層シート60から複数の積層体62に分割する。積層シート60の切断は、ダイシングブレードによって行うことができる。なお、積層シート60をダイシングブレードによって切断すると、隣接する積層体62の間には、ダイシングブレード分の間隔が形成される。なお、積層シート60を切断して複数の積層体62に分割した状態では、隣接する積層体62の間に充分な間隔が形成されない。このため、積層体62の側面に、電極層(すなわち、表面電極22,24となる)や絶縁コーティング層を塗布することができない。したがって、積層体62の側面にスペースを形成する必要が生じる。
そこで、図11に示すように、粘着シート64上に複数の積層体62が千鳥配置状に配置されるように、粘着シート64から積層体62を部分的に抜き取る。これによって、各積層体62のx方向に伸びる側面及びy方向に伸びる側面にスペースが形成される。なお、粘着シート64から抜き取られた積層体62は、図12に示すように、他の粘着シート68上に千鳥配置状に配置することができる。これによって、他の粘着シート68上に配置された複数の積層体62についても、その側面に充分なスペースを形成することができる。
積層体62の側面にスペースが形成されると、まず、各積層体62の表面及びy方向に伸びる側面(y−z平面)に、表面電極22,24となる電極層76,78を形成する。電極層76,78の形成は、後述する絶縁コーティング層88の形成方法と同様な方法で形成することができる。具体的には、後述する絶縁コーティング層88の形成方法において絶縁コーディング材料として用いられるペースト状絶縁体の代わりに、電極層76,78を形成する金属をペースト状にし、そのペースト状の金属を積層体62の表面側から落下させて、積層体62の表面の一部及び側面に印刷することで形成することができる。これによって、表面電極22,24となる部分が形成される。
次に、各積層体62の表面及びx方向に伸びる側面(x−z平面)に、絶縁コーティング層88を形成する。絶縁コーティング層88の形成方法について、図13を参照して説明する。図13に示すように、まず、積層体62に対してスクリーン版82を位置決めする。スクリーン版82には開口84が形成されており、開口84では、絶縁コーティング層12,14の材料となるペースト状の絶縁体(例えば、PZT系セラミックス(Pb(Zr,Ti)O等))が落下可能となっている。積層体62に対してスクリーン版82を位置決めした状態では、開口84は、積層体62の表面の一部に重なると共に、積層体62の端面を超えて側方にまで位置している。すなわち、スクリーン版82及び積層体62を平面視すると、開口84が、積層体62の長辺から側方にはみ出している。次いで、スクリーン版82上にペースト状とした絶縁体86を供給し、スクリーン版82上でスキージ(図示省略)を駆動する。スキージを駆動することで、スクリーン版82の開口84からペースト状の絶縁体86が落下する。上述したように、開口84が積層体62の側面(圧電素子10のx−z平面)からはみ出しているため、スクリーン版82の開口84から落下したペースト状の絶縁体86は、積層体62の表面の一部及び側面(圧電素子10のx−z平面)に印刷される。これによって、図14に示す状態となり、積層体62の表面の一部及び側面に絶縁コーティング層88(絶縁コーティング層12,14となる部分)が形成される。なお、電極層76,78の形成及び絶縁コーティング層88の形成は、粘着シート64,68に貼り付けられた各積層体62に対して行われる(図11,12参照)。最後に、絶縁コーティング層88が形成された積層体62を焼成して、圧電素子10を製造する。
なお、圧電素子10を製造する場合においては、伸縮性のある粘着シート70上に積層シート60(すなわち、複数の積層体62が作り込まれた積層シート)を貼り付けてもよい。そして、図15に示すように、積層シート60をダイシングラインに沿って切断し、複数の積層体62に分割する(図15の左側に示す状態)。この状態では、隣接する積層体62の間に充分な間隔が形成されておらず、積層体62の側面に電極層又は絶縁コーティング層を形成するスペースが形成されていない。このため、粘着シート70を伸長することで、各積層体62の間の間隔を広げる(図15の右側に示す状態)。これによって、隣接する積層体62の間にスペースを確保する。粘着シート70を伸長するだけなので、スペースを確保するために積層体62を部分的に抜き取ったり、抜き取った積層体62を他の粘着シートに配置し直す必要は無い。
あるいは、図16に示すように、積層シートに複数の積層板材90(すなわち、複数の積層体62が幅方向(y方向)に連続する板材)が形成されるように、積層シートを作製してもよい。この際、複数の積層板材90は、積層シートにx方向に間隔を空けて作り込まれる。そして、この積層シートは粘着シート64に貼り付けられ、積層シートから不要な部分が除去される(図16に示す状態)。図16に示す状態では、積層板材90はx方向に間隔を空けられているため、各積層体62の側面(圧電素子10のy−z平面)が露出し、各積層体62のy方向に伸びる辺に沿って電極層を形成するスペースが確保される。その後、各積層体62の表面及び側面(y−z平面)に電極層を形成する(図17に示す状態)。その後、積層板材90から各積層体62を分割し、各積層体62をy方向に間隔を空けて配置(例えば、抜き取り配置)し、各積層体62に絶縁コーティング層を形成する。このような方法によっても、圧電素子10を製造することができる。
以上に説明したように、本実施例の圧電素子10の製造方法では、積層体62の表面の一部及び積層体62の表面からはみ出した部分にペースト状の絶縁体86を落下させ、積層体62の表面の一部及び側面に対して同時に絶縁体86を印刷する。1回の印刷処理で積層体62の複数の面に同時に絶縁コーティング層を形成するため、少ない処理回数で効率的に圧電素子10を製造することができる。また、スクリーン版82を用いて印刷処理するため、積層体62の所望の位置に精度よく絶縁コーティング層を印刷することができる。
本実施例の構成と請求項の記載との対応関係を記載しておく。絶縁コーティング層12,14が「被覆層」の一例である。
なお、上述した実施例の圧電素子10は、3層の圧電体層16,18,20を備えていたが、圧電体層の数は圧電素子10に求められる機械的特性に応じて適宜調整することができる。例えば、図6に示すように、4層の圧電体層30a〜30dにより構成してもよい。この場合でも、隣接する圧電体層30a〜30dの間には内部電極層36,38,40が形成され、これら内部電極層36,38,40は表面電極32,34の一方に接続される。これによって、各圧電体層30a〜30dに厚さ方向(z方向)の電圧を印加することができる。あるいは、図7に示すように、2層の圧電体層42a,42dにより構成し、これら圧電体層42a,42bの間に内部電極層48を形成してもよい。なお、内部電極層48は一方の表面電極44に接続される。
また、上述した実施例の圧電素子10では、圧電素子10の両側面(x−z平面)の全体に絶縁コーティング層12,14を形成したが、例えば、図8に示す圧電素子のように、絶縁コーティング層50,52を、圧電素子10の両側面(x−z平面)の一部に形成してもよい。なお、絶縁コーティング層50,52は、内部電極層の実効部分(圧電体層を変形させるための電界を発生させる部分)を被覆するように形成されることが好ましい。内部電極層の実効部分を被覆するだけでも、マイグレーションを好適に抑制することができる。
さらには、図18に示すように、表面電極24と圧電体層16の境界部(表面電極24の端部23)を絶縁コーティング層96で被覆するようにしてもよい。このような構成によると、表面電極24の端面と圧電体層16の間から水分等が浸入することが抑制され、圧電素子100の信頼性を向上することができる。また、図19に示すように、表面電極22と圧電体層16の境界部(表面電極22の端部21)を絶縁コーティング層97bで被覆すると共に、表面電極24と圧電体層16の境界部(表面電極24の端部23)を絶縁コーティング層97aで被覆するようにしてもよい。このような構成によると、より水分の浸入が抑制され、圧電素子110の信頼性を向上することができる。さらに、図20に示すように、表面電極22と表面電極24の間に露出する圧電体層16の全てを絶縁コーティング層98で被覆するようにしてもよい。この場合も、絶縁コーティング層98は、表面電極22,24の端部21,23を被覆している。かかる構成によると、表面電極22,24の端部21,23が露出することがなくなるため、圧電素子120の信頼性をより向上することができる。又、表面に露出する表面電極の端部間の距離を大きくする為、圧電素子の変位を大きく阻害しない限りにおいて、より広く任意の範囲に絶縁コーティング層を形成することができる。例えば、図21に示すように、絶縁コーティング層99は、表面電極22を広範囲にわたって被覆するようにしてもよい。このような構成によると、表面電極24に接続される配線と、表面電極22に接続される配線との間の距離が長くなり、両者の短絡を好適に防止することができる。なお、図18〜21に示すように、圧電素子100,110,120,130の表面に絶縁コーティング層96,97,98,99を形成する場合、圧電素子100,110,120,130の表面及び側面に形成する絶縁コーティング層12,14と同一の工程で形成することができる。すなわち、絶縁コーティング層96,97,98,99に対応する開口をさらに有するスクリーン版を用意し、このスクリーン版の開口からペースト状の絶縁体を落下させればよい。また、上述の例では、絶縁コーティング層96,97,98,99を圧電素子100,110,120,130の表面に形成された例であったが、このような絶縁コーティング層は、圧電素子の裏面に形成されていてもよいし、圧電素子の表面及び裏面に形成されていてもよい。
また、上述した実施例に係る圧電素子10の製造方法では、積層体に表面電極22,24となる部分を形成した後に、絶縁コーティング層12,14となる部分を形成したが、このような方法には限られない。例えば、積層体に絶縁コーティング層12,14となる部分を形成した後に、表面電極22,24となる部分を形成してもよい。
なお、圧電素子の表面に形成される絶縁コーティング層を利用して電極に配線を接続することで、配線間の短絡を防止しながら、配線間の間隔を狭くすることができる。例えば、図9に示すように、圧電体層54上に電極56を形成し、その電極56上に絶縁コーティング層58a〜58dを間隔を空けて形成し、隣接する絶縁コーティング層58a〜58dの間に開口を形成する。そして、絶縁コーティング層58a,58bの間の開口を利用して配線59aを電極56に接続し、絶縁コーティング層58c,58dの間の開口を利用して配線59bを接続する。絶縁コーティング層58bと絶縁コーティング層58cの間に間隔が設けられているため、配線59a,59bの短絡を防止しながら、配線59a,59b間の間隔を狭くすることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:圧電素子
12,14:絶縁コーティング層
16,18,20:圧電体層
22,24:表面電極

Claims (4)

  1. 積層された複数の圧電体層と、
    隣接する前記圧電体層の間に配置された内部電極層と、を有する積層型の圧電素子を製造する方法であって、
    圧電体層と内部電極層とを交互に積層した積層体を準備する準備工程と、
    前記準備工程で準備された前記積層体の側面に被覆層を形成する被覆層形成工程と、を有しており、
    前記被覆層形成工程は、前記積層体の表面の一部及び前記積層体の表面からはみ出した部分に前記積層体の上方から前記被覆層の材料となるペーストを落下させることで、前記積層体の表面の一部及び側面に前記ペーストを配置するペースト配置ステップを有している、圧電素子の製造方法。
  2. 前記被覆層形成工程は、開口を有するスクリーン版を前記積層体の上方に配置するスクリーン版配置ステップをさらに有しており、
    前記ペースト配置ステップでは、前記スクリーン版配置ステップで配置されたスクリーン版の開口より前記積層体上に前記ペーストを落下させる、請求項1に記載の圧電素子の製造方法。
  3. 前記被覆層形成工程には、複数の前記積層体が伸長可能なシート上に間隔を空けて配置されたシート体が投入され、
    前記被覆層形成工程では、前記シート体の前記シートを伸長させることで隣接する前記積層体間の間隔を広げた状態で前記ペーストを前記積層体上に落下させる、請求項1又は2に記載の圧電素子の製造方法。
  4. 積層された複数の圧電体層と、
    隣接する前記圧電体層の間に配置された内部電極層と、を有する積層型の圧電素子を製造する方法であって、
    圧電体層と内部電極層とを交互に積層した積層体を準備する準備工程と、
    前記準備工程で準備された前記積層体の第1の側面に被覆層を形成する被覆層形成工程と、
    前記準備工程で準備された前記積層体の前記第1の側面とは異なる第2の側面に側面電極層を形成する側面電極層形成工程と、を有しており、
    前記被覆層形成工程は、前記積層体の表面の一部及び前記積層体の表面からはみ出した部分に前記積層体の上方から前記被覆層の材料となる第1のペーストを落下させることで、前記積層体の表面の一部及び前記第1の側面に前記第1のペーストを配置する第1のペースト配置ステップを有しており、
    前記側面電極層形成工程は、前記積層体の表面の一部及び前記積層体の表面からはみ出した部分に前記積層体の上方から前記側面電極層の材料となる第2のペーストを落下させることで、前記積層体の表面の一部及び前記第2の側面に前記第2のペーストを配置する第2のペースト配置ステップを有している、圧電素子の製造方法。
JP2012253698A 2012-11-19 2012-11-19 圧電素子の製造方法 Active JP6053467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012253698A JP6053467B2 (ja) 2012-11-19 2012-11-19 圧電素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012253698A JP6053467B2 (ja) 2012-11-19 2012-11-19 圧電素子の製造方法

Publications (2)

Publication Number Publication Date
JP2014103222A JP2014103222A (ja) 2014-06-05
JP6053467B2 true JP6053467B2 (ja) 2016-12-27

Family

ID=51025486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012253698A Active JP6053467B2 (ja) 2012-11-19 2012-11-19 圧電素子の製造方法

Country Status (1)

Country Link
JP (1) JP6053467B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096252A (ja) * 2014-11-14 2016-05-26 太陽誘電株式会社 圧電素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017769A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 積層型圧電アクチュエータ及びその製造方法
JP2004014853A (ja) * 2002-06-07 2004-01-15 Matsushita Electric Ind Co Ltd 薄膜コンデンサ
JP5136389B2 (ja) * 2008-12-19 2013-02-06 Tdk株式会社 電子部品の製造方法
JP2012004480A (ja) * 2010-06-21 2012-01-05 Tdk Corp 電子部品の製造方法及び電子部品
WO2012099233A1 (ja) * 2011-01-21 2012-07-26 京セラ株式会社 積層型圧電素子およびこれを備えた圧電アクチュエータ、噴射装置ならびに燃料噴射システム

Also Published As

Publication number Publication date
JP2014103222A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
KR20130039400A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP4843948B2 (ja) 積層型圧電素子
JP6076051B2 (ja) 圧電素子
US10916691B2 (en) Mother piezoelectric element, laminated piezoelectric element, and manufacturing method for laminated piezoelectric element
JP6053467B2 (ja) 圧電素子の製造方法
US10770237B2 (en) Multilayer electronic component
JP5821536B2 (ja) 積層型圧電素子
JP2000195754A (ja) 積層セラミックチップコンデンサアレイ及びその製造方法
JP4670260B2 (ja) 積層型電子部品
JP6591771B2 (ja) 積層コンデンサ
US9070857B2 (en) Piezoelectric element
KR100807316B1 (ko) 전류-전압 발생용 적층형 압전소자의 구조
JP5561247B2 (ja) 圧電素子
JP2004266154A (ja) 積層型圧電素子
JP4359873B2 (ja) セラミック積層型電気機械変換素子とその製造方法
JP5444593B2 (ja) 積層型圧電素子
JP5087822B2 (ja) 圧電素子
JP4529427B2 (ja) 積層型圧電素子
JP2791838B2 (ja) 積層型圧電アクチュエータおよびその製造方法
JP2018006683A (ja) 圧電素子
CN110634676A (zh) 多层电子组件及其制造方法
JP6671463B2 (ja) 積層体として形成された多層アクチュエータを製造するための方法
JP4724385B2 (ja) 積層型電子部品及び積層中間体
JP4262211B2 (ja) 圧電素子
JP2015222788A (ja) 積層型圧電素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161129

R150 Certificate of patent or registration of utility model

Ref document number: 6053467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150