JP6050479B2 - 非活性化された感知モードを備えた電子装置の製造方法及び該電子装置の感知モードを再活性化へと変換する方法 - Google Patents
非活性化された感知モードを備えた電子装置の製造方法及び該電子装置の感知モードを再活性化へと変換する方法 Download PDFInfo
- Publication number
- JP6050479B2 JP6050479B2 JP2015509466A JP2015509466A JP6050479B2 JP 6050479 B2 JP6050479 B2 JP 6050479B2 JP 2015509466 A JP2015509466 A JP 2015509466A JP 2015509466 A JP2015509466 A JP 2015509466A JP 6050479 B2 JP6050479 B2 JP 6050479B2
- Authority
- JP
- Japan
- Prior art keywords
- identifier
- electronic device
- ciphertext
- circuit
- security
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000007420 reactivation Effects 0.000 title 1
- 238000012423 maintenance Methods 0.000 claims description 41
- 238000012360 testing method Methods 0.000 claims description 28
- 230000004913 activation Effects 0.000 claims description 23
- 230000009849 deactivation Effects 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 17
- 238000013478 data encryption standard Methods 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 11
- 238000010884 ion-beam technique Methods 0.000 claims description 4
- 238000003698 laser cutting Methods 0.000 claims description 3
- 230000001131 transforming effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 28
- 239000010410 layer Substances 0.000 description 13
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000009466 transformation Effects 0.000 description 5
- 230000003044 adaptive effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000002715 modification method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
- H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
- G01R31/318588—Security aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2105—Dual mode as a secondary aspect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
Description
そのような電子装置が動作中に問題が発生したときには、その問題の原因をつきとめるためにテストモードを再活性化するよう修正することができる。
しかし、この修正はこの電子装置を開発したチップメーカによって秘密裏に行なわれるばかりか、複雑で、コストがかかり、しかもチップメーカのみによって行なわれるため信頼性も低い(何故なら、集束イオンビーム操作(FIB)を必要とするからである)。
(i)前記第1識別子の暗号を前記第1識別子に与えられた所定の関数と所定の秘密鍵とを用いて外部的に演算するステップと、(ii)前記保全電子装置(CH)のアクセス可能な金属層(ML)を変形して前記第1識別子の前記外部的に演算された暗号を表わす活性化パターン(AS)を形成するステップと、(iii)前記活性化パターンを代表する値を前記保全電子装置(CH)中に得るステップと、(iv)変形された前記保全電子装置(CH)の第2識別子を、前記所定の関数の逆関数を用いて前記値と前記秘密鍵とから演算し、前記第2識別子が前記第1識別子と等しい場合には前記感知モードを復活させるようトリガするステップと、からなることを特徴とする。
非活性化されたパターンが正しく変形されると、感知モードが復活するようにトリガされる。
正しい変形は、所定の関数、電子装置の第1識別子及び秘密キーを用いた特別演算が実現した場合のみに可能となる。これら3つの要素の1つ又はそれ以上の要素がわからないと、感知モードを回復させることはできない。
本発明の第1変形方法は単独で又は結合して考慮される以下の追加の特に以下の特徴を含めることができる。
−ステップ(iii)において、前記活性化パターンを代表する前記値は、2進値又はアナログ値であること。
適応非活性化パターンとこの適応非活性化パターンの適応変形は、本発明を種々な状況で実現することを可能とするこれらの実施例に対応する。
−前記ステップ(ii)において、前記第1識別子の演算された前記暗号を規定する前記金属層(ML)の位置にある金属部分を除去するための切断手法を用いて前記活性化パターン(AS)を形成すること。
第1識別子の演算された暗号は、電子装置の保全電子回路に属する金属層のそれぞれのN本の連続線に関連するNビットによって規定される。
この場合、変形されなかった連続線は、“0”と等しい第1識別子の演算された暗号のビットを表わし、破断線に変形された連続線は、“1”と等しい第1識別子の演算された暗号のビットを表わす。本実施例は極めて単純かつ容易に旧来の集積回路装置に対して本発明を実施するものである。
切断手法は、少なくともレーザ切断と集束イオンビーム切断とを含むグループから選択される。
所定の関数は、暗号関数であって、少なくとも単純データ暗号化標準アルゴリズム(DES)、三重データ暗号化標準アルゴリズム(TDES)、高度暗号化標準アルゴリズム(AES)、RSAアルゴリズム、及びその他の秘密アルゴリズムを含むグループから選択される。
暗号関数を使用することにより安全な変形アルゴリズムだけでなく、感知モードの効果的な保護が保障される。
第2の方法は以下のステップ(a)、(b)、(c)を含む。
−(a)前記保全電子装置内に、所定の動作を実行する電子回路と主として前記感知モードを提供する感知回路とを規定するステップ。
−(b)前記感知回路に結合され、前記第1識別子の暗号を得たとき前記感知回路(TC)が前記感知モードを提供することを認可する保全回路を規定するステップ。
−(c)前記保全電子装置のアクセス可能な金属層内に非活性化パターンを規定し、該非活性化パターンは、前記保全回路が前記第1識別子の前記暗号とは異なる値を発生させるよう配置され、前記感知回路が前記感知モードを提供するのを禁止するステップ。
変形時に変形されていない連続線は、前記第1識別子の演算された前記暗号のビットが“0”に等しいことを表わし、変形時に切断されて変形された連続線は“1”に等しいことを表わす。
連続線が標準最上部金属層パターンの下にかくれている場合には、わずかな数の連続線で十分である。変形は簡単には元に戻せないため、失敗したらやり直す型の攻撃(tries and fails attacks)は不可能である。
−保全回路は、所定の関数の逆関数に所定の秘密鍵と第1識別子の暗号を代入することにより第2識別子を演算し、この第2識別子が第1識別子に等しいとき電子装置が感知モードに復帰するようトリガするよう構成される。
所定の関数は、暗号関数であって、少なくとも単純データ暗号化標準アルゴリズム、三重データ暗号化標準アルゴリズム、高度暗号化標準アルゴリズム及びRSAアルゴリズムを含むグループから選択される。
−これにより、スマートカードのチップを規定している保全電子装置を作製する。
この電子装置は第1識別子に関連し、製造後に非活性化される感知モード回路を備えている。前述した本発明の方法による電子装置の変形方法によって感知モードの再使用を可能とするために、本発明の保全電子装置は以下の構成を備えている。
−外部で構成された第1識別子の暗号を表わす活性化パターンを変形するために用いるアクセス可能な金属層。
−前記活性化パターンを代表する値を前記電子装置内で得るための内部接続。
−変形された電子装置を用い、前記所定の関数の逆関数に前記値と前記秘密鍵とを代入して第2識別子を演算し、前記第2識別子が前記第1識別子と等しい時に前記感知モードに復帰するようトリガする回路。
以下、(保全)電子装置CHはスマートカードEDのチップであるとして説明する。例えば、このスマートカードEDは、クレジットカードや電子IDカード、その他、電子パスポートであってもよいが、本発明の電子装置はこれらに限定されるわけではない。
さらに、以下、感知モードはテストモードとして説明する。
第1ステップ(a)は、所定の機能を行うチップCH内に電子回路EC,SC及びTCを作製することを規定している。
これらの電子回路の内、感知回路TCは感知モードを提供することができる。以下の実施例においては、感知回路TCは公認テストモードで内部テストを行うように配置されたテスト回路である。
保全回路SCは、テスト回路TCと例えば、図2と図3に示すようにプロセッサ(又はCPU)にグループ化された残りの電子回路ECとの間の保全インターフェイスとして機能する。
この第1識別子I1は、好ましくは、プロセッサECの一部であって保全回路SCにアクセス可能なチップCHの内部メモリに格納されている。第1識別子I1はチップCHの“署名”でも英数字でも良い。
図2と図3に示すように、チップCHは外部の装置と電子回路ECの所定の回路とが相互に作用するようにするいくつかのコンタクト領域を有している。アクセス可能な金属層MLはチップCHの最上部に規定される最後の層であっても良いが、必須ではない。即ち、少なくとも非活性化パターンDSは、容易に除去できる保護層の下に形成しても良い。
限定されるわけではないが、図2に示すように、非活性化パターンDSはそれぞれが第1識別子I1の暗号CRのNビットに関連するN本の連続線CLで構成しても良い。Nは8とすることができるが、これに限定されるわけではない。Nは1以上の数であれば良い。
例えば、連続線CLは保全回路SCにおける“0”に等しい値Vのビットを表わし、切断された線は“1”に等しい値Vのビットを表わす。逆も可能で、切断された線が“0”を、連続線が“1”を表わしてもよい。
従って、連続線CLが保全回路SCの2箇所に結合された時、保全回路SCは第1状態にセットされ、連続線CLが2箇所で切断され結合されなくなった時、保全回路SCは第2状態にセットされる。
この変形方法は、以下の3つのステップ(i), (ii), (iii)からなる。
第1ステップ(i)は、第1識別子I1の暗号CRをチップCHの第1識別子I1に与えられた所定の関数Fと所定の秘密鍵Kとを用いて上記したように(F(K,I1)=CR)外部的に演算することからなる。
このような命令は、例えば、“get_I1”としても良い。この命令を受信するとチップCH内で第1識別子I1の検索が起動する。検索の結果、仮に、第1識別子I1が見つかると、それはコンタクト領域CAを介してコンピュータに伝送される。
活性化パターンASは、第1ステップ(i)で外部的に演算された第1識別子I1の暗号CRによって規定された金属層MLの非活性化パターンDSの位置にある金属部分を除去(又は破壊)する切断手法により形成してもよい。当業者に周知の金属層の金属部を除去(又は破壊)することの出来る任意の切断手法を使用することが出来る。例えば、レーザ切断又は集束イオンビーム(FIB)切断であってもよい。
連続線CLと破断線(切断手法により連続線CLの変形によって得られる)の異なる組合せで作製される他の多くの活性化パターンASが、多くのチップCHに対して第1識別子I1の多くの暗号CRを規定するのに使用される。
値Vは2進値又はアナログ値である。
最後に、抵抗、キャパシタンス又はインダクタンスの修正が非活性化パターンDSをトリミングすることにより行なわれる。
次いで、この第2識別子I2が第1識別子I1と等しい(I2=I1,∵V=CR)と、保全回路SCはチップCHがテストモードに復帰するようトリガする。第2識別子I2が第1識別子I1と異なる(I2≠I1,∵V≠CR)と、保全回路SCはチップCHがテストモードに復帰するようトリガしない。言い換えれば、保全回路SCはテスト回路TCの使用を許可せず、その結果、チップCHはユーザモードでのみ使用される。従って攻撃者(アタッカ)のチップCHの内部資源へのアクセスが防止される。
本アルゴリズムでは、第1オプションステップ10から開始され、第1ステップ10では外部コンピュータからチップCHに対し、第1識別子I1を取得するよう要求する命令が送信される。
次いで、第2オプションステップ20では、チップCH内で第1識別子I1が検索され、この第1識別子I1がコンピュータに送信される。
次に第4ステップ40に移り、第1識別子I1の暗号CRを表わす活性化パターンASを規定するため、チップCHの非活性化パターンDSを変形する。これは保全回路SC内で発生させた値Vを修正(又は置換)するためである。
次いで、第6ステップ60に移り、演算で得られた第2識別子I2と変形されたチップCHに格納されている第1識別子I1とを比較する。
第2識別子I2が第1識別子I1と異なる時(I2≠I1)には、チップCHがテストモードに復帰するのを禁止する第7ステップ70に進む。そしてチップCHはユーザモードのみで使用される。第2識別子I2が第1識別子I1と等しい時(I2=I1)には、チップCHがテストモードに復帰するのを許可する第8ステップ80に進む。
−チップ製造段階で簡単に感知モードを非活性化できる。
−単純なチップ変形により感知モードを簡単かつ安全に再活性化できる。
−テスト後に活性化パターンを当初の非活性化パターンに変形することによりチップの再使用が可能となる。
−チップ毎に異なる変形が可能である。
−***なフォースアタックに対して抵抗力のある変形を備えている。
−N本の連続線を回路の最上部の金属層の通常の構造内にかくしておくことができる。
本発明は上述した変形方法及び形成方法の実施例に限定されるものではなく、特許請求の範囲の記載から当業者が想起するその他の実施例をも含む範囲まで含むものである。
Claims (15)
- 第1識別子に関連し、製造後に非活性化されたテストモードを備えた保全電子装置(CH)を、新たな感知用途のために変形する方法であって、
(i)前記第1識別子と所定の秘密鍵とを所定の関数に読み込んで、前記第1識別子の暗号文を前記保全電子装置(CH)の外部で演算するステップと、
(ii)前記保全電子装置(CH)に含まれる、アクセス可能な金属層(ML)を変形して外部で演算された前記第1識別子の前記暗号文を表わす活性化パターン(AS)を形成するステップと、
(iii)前記活性化パターン(AS)を表わす値を前記保全電子装置(CH)中に得るステップと、
(iv)前記値と前記秘密鍵とを前記所定の関数の逆関数に読み込んで、第2識別子を変形された前記保全電子装置(CH)の内部で演算し、前記第2識別子が前記第1識別子と等しい場合には、前記テストモードを復活させるようトリガするステップと、からなることを特徴とする方法。 - 前記ステップ(iii)において、前記活性化パターン(AS)を表わす前記値は、2進値又はアナログ値であることを特徴とする請求項1に記載の方法。
- 前記ステップ(ii)において、前記第1識別子の前記暗号文を表わす前記活性化パターン(AS)は、前記金属層(ML)の所定位置の金属部分を切断手段を用いて除去することにより形成されることを特徴とする請求項1又は2に記載の方法。
- 前記第1識別子の前記暗号文は、前記保全電子装置(CH)の保全回路(SC)に属する前記金属層(ML)のN本の連続線(CL)にそれぞれ関連するNビットにより構成され、切断されない連続線(CL)は前記暗号文の“0”に等しいビットを表わし、切断された線は前記暗号文の“1”に等しいビットを表わすことを特徴とする請求項3に記載の方法。
- Nは1より大きいことを特徴とする請求項4に記載の方法。
- 前記切断手法は、少なくともレーザ切断と集束イオンビーム切断とを含むグループから選択されることを特徴とする請求項3乃至5のいずれかに記載の方法。
- 前記所定の関数は、暗号関数であることを特徴とする請求項1乃至6のいずれかに記載の方法。
- 前記暗号関数は、少なくとも単純データ暗号化標準アルゴリズム、三重データ暗号化標準アルゴリズム、高度暗号化標準アルゴリズム及びRSAアルゴリズムを含むグループから選択されることを特徴とする請求項7に記載の方法。
- 第1識別子に関連し、製造後に非活性化されるテストモードを備えた保全電子装置(CH)を製造する方法であって、
(a)前記保全電子装置(CH)内に、所定の動作を実行する電子回路(EC)と主として前記テストモードを提供する感知回路(TC)とを作製するステップと、
(b)前記感知回路(TC)に結合され、前記第1識別子の暗号文を得たとき前記感知回路(TC)が前記テストモードを提供することを認可する保全回路(SC)を作製するステップと、
(c)前記保全電子装置(CH)に含まれる、アクセス可能な金属層(ML)内に非活性化パターン(DS)を形成し、該非活性化パターン(DS)は、
前記保全回路(SC)が前記第1識別子の前記暗号文とは異なる値を発生させるよう配置され、
前記感知回路(SC)が前記テストモードを提供するのを禁止するステップと、からなることを特徴とする方法。 - 前記ステップ(c)において、前記非活性化パターン(DS)はN本の連続線(CL)からなり、それぞれが前記第1識別子の前記暗号文のNビットに関連するよう構成されることを特徴とする請求項9に記載の方法。
- 変形時に変形されていない前記連続線(CL)は、前記第1識別子の演算された前記暗号文のビットが“0”に等しいことを表わし、変形時に切断されて変形された前記連続線(CL)は、“1”に等しいことを表わすことを特徴とする請求項10に記載の方法。
- 前記保全回路(SC)は、所定の秘密鍵と前記第1識別子の前記暗号文とを所定の関数の逆関数に読み込んで、第2識別子を演算するよう構成され、前記第2識別子が前記第1識別子と等しい場合には、前記保全電子装置(CH)を前記テストモードに復活させるようトリガすることを特徴とする請求項9乃至11のいずれかに記載の方法。
- 前記所定の関数は、暗号関数であることを特徴とする請求項12に記載の方法。
- 前記暗号関数は、少なくとも単純データ暗号化標準アルゴリズム、三重データ暗号化標準アルゴリズム、高度暗号化標準アルゴリズム及びRSAアルゴリズムを含むグループから選択されることを特徴とする請求項13に記載の方法。
- 前記保全電子装置(CH)はスマートカード(ED)のチップであることを特徴とする請求項9乃至14のいずれかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP12305716.8 | 2012-06-21 | ||
EP12305716.8A EP2677327A1 (en) | 2012-06-21 | 2012-06-21 | Method for producing an electronic device with a disabled sensitive mode, and method for transforming such an electronic device to re-activate its sensitive mode |
PCT/EP2013/061598 WO2013189741A1 (en) | 2012-06-21 | 2013-06-05 | Method for producing an electronic device with a disabled sensitive mode, and method for transforming such an electronic device to re-activate its sensitive mode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015517287A JP2015517287A (ja) | 2015-06-18 |
JP6050479B2 true JP6050479B2 (ja) | 2016-12-21 |
Family
ID=48783193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015509466A Active JP6050479B2 (ja) | 2012-06-21 | 2013-06-05 | 非活性化された感知モードを備えた電子装置の製造方法及び該電子装置の感知モードを再活性化へと変換する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10242233B2 (ja) |
EP (2) | EP2677327A1 (ja) |
JP (1) | JP6050479B2 (ja) |
KR (1) | KR101636640B1 (ja) |
CN (1) | CN104364665B (ja) |
SG (1) | SG11201407057QA (ja) |
WO (1) | WO2013189741A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190036706A1 (en) * | 2016-01-20 | 2019-01-31 | Renesas Electronics Europe Gmbh | Integrated circuit with anti-counterfeiting capabilities |
US11176300B2 (en) * | 2018-02-03 | 2021-11-16 | Irdeto B.V. | Systems and methods for creating individualized processing chips and assemblies |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2673016B1 (fr) * | 1991-02-19 | 1993-04-30 | Gemplus Card Int | Procede de protection d'un circuit integre contre les utilisations frauduleuses. |
US5673317A (en) * | 1995-03-22 | 1997-09-30 | Ora Electronics, Inc. | System and method for preventing unauthorized programming of wireless network access devices |
US5627478A (en) * | 1995-07-06 | 1997-05-06 | Micron Technology, Inc. | Apparatus for disabling and re-enabling access to IC test functions |
FR2793571B1 (fr) * | 1999-05-11 | 2003-10-31 | Gemplus Card Int | Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete et dynamique |
JP2002014874A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | 半導体記憶装置、コード配信方法、メディア再生方法、及び機械読み出し可能な媒体 |
JP3505482B2 (ja) * | 2000-07-12 | 2004-03-08 | 株式会社東芝 | 暗号化装置、復号装置及び拡大鍵生成装置、拡大鍵生成方法並びに記録媒体 |
US7266848B2 (en) * | 2002-03-18 | 2007-09-04 | Freescale Semiconductor, Inc. | Integrated circuit security and method therefor |
DE10328328B4 (de) * | 2003-06-25 | 2015-06-03 | TÜV Rheinland Holding AG | Produktschutz-Portal und Verfahren zur Echtheitsprüfung von Produkten |
US8255700B2 (en) * | 2004-06-29 | 2012-08-28 | Qualcomm Incorporated | Lockstep mechanism to ensure security in hardware at power-up |
JP2006147651A (ja) * | 2004-11-16 | 2006-06-08 | Toshiba Corp | 半導体集積回路 |
JP2006236064A (ja) | 2005-02-25 | 2006-09-07 | Oki Electric Ind Co Ltd | メモリ制御装置およびメモリシステム |
ATE427501T1 (de) * | 2005-08-10 | 2009-04-15 | Nxp Bv | Prufen einer integrierten schaltung, die geheiminformationen enthalt |
WO2007049181A1 (en) * | 2005-10-24 | 2007-05-03 | Nxp B.V. | Semiconductor device and method for preventing attacks on the semiconductor device |
JP2010133182A (ja) | 2008-12-08 | 2010-06-17 | Hochiki Corp | アクセスコントロール装置 |
US8732468B2 (en) * | 2009-03-09 | 2014-05-20 | The Regents Of The University Of Michigan | Protecting hardware circuit design by secret sharing |
FR2960327B1 (fr) * | 2010-05-20 | 2015-10-16 | Oberthur Technologies | Procede et systeme d'acces a un circuit integre comprenant une cle personnelle d'authentification |
-
2012
- 2012-06-21 EP EP12305716.8A patent/EP2677327A1/en not_active Withdrawn
-
2013
- 2013-06-05 SG SG11201407057QA patent/SG11201407057QA/en unknown
- 2013-06-05 EP EP13736500.3A patent/EP2864801B1/en active Active
- 2013-06-05 KR KR1020147035851A patent/KR101636640B1/ko active IP Right Grant
- 2013-06-05 CN CN201380032823.6A patent/CN104364665B/zh active Active
- 2013-06-05 US US14/395,859 patent/US10242233B2/en active Active
- 2013-06-05 WO PCT/EP2013/061598 patent/WO2013189741A1/en active Application Filing
- 2013-06-05 JP JP2015509466A patent/JP6050479B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR20150020589A (ko) | 2015-02-26 |
JP2015517287A (ja) | 2015-06-18 |
EP2864801B1 (en) | 2016-04-06 |
CN104364665A (zh) | 2015-02-18 |
SG11201407057QA (en) | 2015-02-27 |
WO2013189741A1 (en) | 2013-12-27 |
US10242233B2 (en) | 2019-03-26 |
US20150086008A1 (en) | 2015-03-26 |
CN104364665B (zh) | 2017-05-24 |
KR101636640B1 (ko) | 2016-07-20 |
EP2864801A1 (en) | 2015-04-29 |
EP2677327A1 (en) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10599855B2 (en) | Change-tolerant method of generating an identifier for a collection of assets in a computing environment using a secret sharing scheme | |
US10033814B2 (en) | Vehicle security network device and design method therefor | |
CN101950332B (zh) | 芯片保护方法和*** | |
US8533492B2 (en) | Electronic device, key generation program, recording medium, and key generation method | |
CN104657630A (zh) | 利用物理不可克隆功能的集成电路供应 | |
CN104794388A (zh) | 应用程序存取保护方法及应用程序存取保护装置 | |
CN109409103A (zh) | 文本加密方法、装置及存储介质 | |
JP6050479B2 (ja) | 非活性化された感知モードを備えた電子装置の製造方法及び該電子装置の感知モードを再活性化へと変換する方法 | |
JP6181015B2 (ja) | Icカード、icモジュール、及びicカードシステム | |
KR101541597B1 (ko) | 식별키 생성 장치 및 방법 | |
JP2016046719A (ja) | データ生成装置、通信装置、移動体、データ生成方法およびプログラム | |
US10607948B2 (en) | Secured chip | |
JP5724387B2 (ja) | 携帯装置及び動的データの格納位置変更方法 | |
US8745107B2 (en) | Locking of an integrated circuit | |
US20070162532A1 (en) | Method for generating at least one random number | |
JP2009099146A (ja) | 車両用アプリケーションの実行方法、制御装置、制御装置群、プログラム、および記録媒体 | |
CN115982742A (zh) | 一种业务执行方法、装置、存储介质及电子设备 | |
JP2018093550A (ja) | データ生成装置、通信装置、移動体、データ生成方法およびプログラム | |
KR20150028755A (ko) | 식별키 생성 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6050479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |