JP6038451B2 - スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム - Google Patents

スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム Download PDF

Info

Publication number
JP6038451B2
JP6038451B2 JP2011288053A JP2011288053A JP6038451B2 JP 6038451 B2 JP6038451 B2 JP 6038451B2 JP 2011288053 A JP2011288053 A JP 2011288053A JP 2011288053 A JP2011288053 A JP 2011288053A JP 6038451 B2 JP6038451 B2 JP 6038451B2
Authority
JP
Japan
Prior art keywords
magnetic
layer
substructure
junction
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011288053A
Other languages
English (en)
Other versions
JP2012142578A (ja
Inventor
ドミトロ・アパルコフ
シュエティ・タン
ウラディミール・ニキーチン
Original Assignee
サムスン セミコンダクター，インコーポレーテッド
サムスン セミコンダクター，インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムスン セミコンダクター，インコーポレーテッド, サムスン セミコンダクター，インコーポレーテッド filed Critical サムスン セミコンダクター，インコーポレーテッド
Publication of JP2012142578A publication Critical patent/JP2012142578A/ja
Application granted granted Critical
Publication of JP6038451B2 publication Critical patent/JP6038451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Description

［関連出願の相互参照］
本願は、本願出願人による２０１０年１２月３１日出願の米国仮出願第６１／４２９０４１号の優先権を主張し、その内容は参照として本願に組み込まれる。
［政府の権利］
本発明は、ＤＡＲＰＡによるＧｒａｎｔ／Ｃｏｎｔｒａｃｔ第ＨＲ００１１‐０９‐Ｃ‐００２３号の下での米国政府の補助で成されたものである。米国政府は本発明に一定の権利を有する。
磁気メモリ、特に磁気ランダムアクセスメモリ（ＭＲＡＭ，ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）は、高い読み出し／書き込み速度、優れた耐久性、不揮発性、及び動作中の低電力消費の可能性に起因して、興味を引いている。ＭＲＡＭは、情報記憶媒体として磁性体を用いて情報を記憶することができる。ＭＲＡＭの一つのタイプは、スピントランスファトルクランダムアクセスメモリ（ＳＴＴ‐ＲＡＭ，ｓｐｉｎ ｔｒａｎｓｆｅｒ ｔｏｒｑｕｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）である。ＳＴＴ‐ＲＡＭは、磁気接合を介して流れる電流によって少なくとも部分的に書き込まれた磁気接合を用いる。磁気接合を介して流れるスピン偏極電流は、磁気接合の磁気モーメントに対してスピントルクを与える。結果として、スピントルクに応答する磁気モーメントを有する層が所望の状態に切り替えられ得る。
例えば、図１は、従来のＳＴＴ‐ＲＡＭにおいて使用されるような従来の磁気トンネルリング接合（ＭＴＪ，ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌｉｎｇ ｊｕｎｃｔｉｏｎ）を示す。従来のＭＴＪ１０は、典型的に、底部コンタクト１１の上に存在し、従来のシード層１２、従来の反強磁性（ＡＦＭ，ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ）層１４、従来のピンド層１６、従来のトンネリング障壁層１８、従来の自由層２０、及び従来のキャッピング層２２を用いる、また、頂部コンタクト２４も示されている。
従来のコンタクト１１及び２４は、図１に示されるように、ＣＰＰ（ｃｕｒｒｅｎｔ‐ｐｅｒｐｅｎｄｉｃｕｌａｒ‐ｔｏ‐ｐｌａｎｅ）方向に、又はｚ軸に沿って電流を流すのに用いられる。従来のシード層１２は、典型的に、ＡＦＭ層１４等の所望の結晶構造を有する後続の層の成長を補助するのに用いられる。従来のトンネリング障壁層１８は、非磁性であり、例えばＭｇＯ等の薄い絶縁体である。
従来のピンド層１６及び従来の自由層２０は磁性である。従来のピンド層１６の磁化１７は、典型的にはＡＦＭ層１４との交換バイアス相互作用によって、特定の方向に固定又はピン止めされている。単純な（単一の）層として図示されているが、従来のピンド層１６は、複数の層を含み得る。例えば、従来のピンド層１６は、Ｒｕ等の薄い導電層を介して反強磁性的に結合された磁性層を含む合成反強磁性（ＳＡＦ，ｓｙｎｔｈｅｔｉｃ ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ）層であり得る。このようなＳＡＦでは、Ｒｕの薄層と交互にされた複数の磁性層が用いられ得る。他の実施形態では、Ｒｕ層を横切る結合が強磁性であり得る。更に、従来のＭＴＪ１０の他のバージョンは、追加の非磁性障壁又は導電層（図示せず）によって自由層２０から分離された追加のピンド層（図示せず）を含み得る。
従来の自由層２０は、変更可能な磁化２１を有する。単一層として図示されているが、従来の自由層２０も、複数の層を含み得る。例えば、従来の自由層２０は、Ｒｕ等の薄い導電層を介して反強磁性的に又は強磁性的に結合された磁性層を含む合成層であり得る。面内におけるものとして図示されているが、従来の磁性層２０の磁化２１は、垂直異方性を有し得る。従って、ピンド層１６及び自由層２０は、層の面に対してそれぞれ垂直に向いた磁化１７及び２１を有し得る。
従来の自由層２０の磁化２１を切り替えるには、電流を面に垂直に（ｚ方向に）流す。十分な電流が頂部コンタクト２４から底部コンタクト１１に流れると、従来の自由層２０の磁化２１は、従来のピンド層１６の磁化１７に平行に切り替わり得る。十分な電流が底部コンタクト１１から頂部コンタクト２４に流れると、従来の自由層の磁化２１は、ピンド層１６の磁化と反平行に切り替わり得る。磁気配位の違いは、異なる磁気抵抗に対応するので、従来のＭＴＪ１０の異なる論理状態（例えば論理“０”及び論理“１”）に対応する。
ＳＴＴ‐ＲＡＭ応用において用いる場合、従来のＭＴＪ１０の自由層２１は、比較的低電流で切り替えられることが望まれる。臨界切り替え電流（Ｉｃ０）は、平衡配向周りでの自由層の磁化２１の微小歳差運動が不安定になる最低電流である。例えば、Ｉｃ０は、数ｍＡ以下のオーダのものであることが望まれる。更に、短電流パルスが、より高いデータ転送速度で従来の磁気素子１０をプログラムするのに用いるのに望まれる。例えば、２０〜３０ｎｓ以下のオーダの電流パルスが望まれる。
従来のＭＴＪ１０はスピントランスファを用いて書き込まれＳＴＴ‐ＲＡＭにおいて使用可能なものではあるが、欠点がある。例えば、書き込みエラー率は、許容可能なＩｃ０及びパルス幅を有するメモリにおいて望まれるものよりも高くなり得る。書き込みエラー率（ＷＥＲ，ｗｒｉｔｅ ｅｒｒｏｒ ｒａｔｅ）とは、セル（つまり、従来の磁気接合の自由層２０の磁化２１）が典型的な切り替え電流に少なくとも等しい電流に晒された際に切り替えられない確率のことである。ＷＥＲは１０−９以下であることが望ましい。しかしながら、従来の自由層２０は典型的に、この値を大幅に超えるＷＥＲを有する。更に、ＷＥＲは、より短い書き込み電流パルスに対しては改善が難しいことがわかっている。例えば、図２は、幅の異なるパルスに対するＷＥＲの傾向を示すグラフ５０である。実際のデータがグラフ５０にプロットされているのではなくて、このグラフ５０は傾向を示すためのものである点に留意されたい。曲線５２、５４、５６、５８は、最も長いものから最も短いもののパルス幅に対するものである。グラフ５０から見て取れるように、パルス幅が大きくなると、ＷＥＲ対書き込み電流はより大きな傾斜を有する。従って、同じパルス幅に対してはより高い書き込み電流の印加が、ＷＥＲの顕著な減少をもたらし得る。しかしながら、パルス幅が曲線５４、５６、５８と短くなると、曲線５４、５６、５８の傾斜は減少する。パルス幅が減少すると、電流の増大は、ＷＥＲの減少をあまりもたらさなくなる傾向がある。従って、従来のＭＴＪを用いたメモリは、書き込み電流の増大によって治癒されないものであり得る許容不可能な高いＷＥＲを有し得る。
ＷＥＲ等の特性を改善するために、従来、多様な解決策が提案されてきた。例えば、磁場補助切り替え、及び／又は、複雑な構造を有する磁気接合が用いられ得る。しかしながら、他の特性を保ちながらＷＥＲを減じようとするこのような従来のスキームの性能は限られたものである。例えば、スケーラビリティ、エネルギー消費及び／又は熱安定性は、このような従来の方法によって悪影響を受け得る。
ＷＥＲに加えて、従来のＭＴＪ１０には他の問題も存在し得る。垂直に向いた磁化１７及び２１を有する従来のＭＴＪ１０にとって、磁気抵抗は、面内の磁化を有する従来のＭＴＪ１０よりも低くなり得る。結果として、従来のＭＴＪ１０からの信号が望まれるものよりも低くなり得る。このような垂直型の従来のＭＴＪ１０は、高いダンピングも示す。このように、切り替え性能が悪影響を受ける。従って、従来のＭＴＪ１０を用いたメモリの性能は依然として改良が望まれるものである。
従って、要求されているのは、スピントランスファトルクベースのメモリの性能を改善することができる方法及びシステムである。本願で説明される方法及びシステムはこうした要求に向けられている。
磁気デバイス用の磁気接合を提供するための方法及びシステムが説明される。磁気接合は、ピンド層と、非磁性スペーサ層と、自由層とを含む。非磁性スペーサ層は、ピンド層と自由層との間に存在する。磁気接合は、書き込み電流が磁気接合に流された際に自由層が複数の安定磁気状態の間で切り替え可能であるように構成される。ピンド層及び自由層の少なくとも一方は磁気サブストラクチャを含む。磁気サブストラクチャは、少なくとも一つの挿入層と交互にされた少なくとも二つの磁性層を含む。各挿入層は、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、ＭｇＯの少なくとも一つを含む。磁性層は交換結合される。
従来の磁気接合を示す。 書き込み電流対書き込みエラー率の傾向を示すグラフである。 磁気サブストラクチャの例示的な実施形態を示す。 磁気サブストラクチャの他の例示的な実施形態を示す。 磁気サブストラクチャの他の例示的な実施形態を示す。 磁気サブストラクチャの他の例示的な実施形態を示す。 磁気サブストラクチャを含む磁気接合の例示的な実施形態を示す。 磁気サブストラクチャを含む磁気接合の他の例示的な実施形態を示す。 磁気サブストラクチャを含む磁気接合の他の例示的な実施形態を示す。 磁気サブストラクチャを含む磁気接合の他の例示的な実施形態を示す。 磁気サブストラクチャを提供するための方法の例示的な実施形態を示す。 磁気サブストラクチャを含む磁気接合を製造するための方法の例示的な実施形態を示す。 ストレージセルのメモリ素子に磁気接合を用いたメモリの例示的な実施形態を示す。
例示的な実施形態は、磁気メモリ等の磁気デバイス用の磁気接合、及びそのような磁気接合を用いたデバイスに関する。以下の説明は、当業者が本発明を作製して利用できるようにするためのものであり、特許出願の文脈及びその要求において提供されるものである。本願で説明される例示的な実施形態及び一般原理及び特徴に対する多様な修正は容易に明らかになるものである。例示的な実施形態は、特定の実施において提供される特定の方法及びシステムに関して主に説明される。しかしながら、その方法及びシステムは、他の実施においても有効に動作する。“例示的な実施形態”、“一実施形態”、“他の実施形態”等の用語は、同一の又は異なる実施形態を指称するものであり得て、また複数の実施形態を指称するものであり得る。実施形態は、特定の構成要素を有するシステム及び／又はデバイスに関して説明される。しかしながら、そのシステム及び／又はデバイスは、図示されるものよりも多い又は少ない構成要素を含み得て、配置及び構成要素の種類の変更が、本発明の範囲から逸脱することなく、為され得る。また、例示的な実施形態は、特定のステップを有する特定の方法の文脈において説明される。しかしながら、その方法及びシステムは、例示的な実施形態に矛盾しない他のステップ及び／又は追加のステップ及び順番の異なるステップを有する他の方法に対して有効に動作する。従って、本発明は示される実施形態に限定されるものではなく、本願で説明される原理及び特徴に矛盾しない最も広範な範囲によるものである。
磁気接合、並びにその磁気接合を用いた磁気メモリを提供するための方法及びシステムが説明される。例示的な実施形態は、磁気デバイス用の磁気接合を提供するための方法及びシステムを提供する。磁気接合は、ピンド層と、非磁性スペーサ層と、自由層とを含む。非磁性スペーサ層は、ピンド層と自由層との間に存在する。磁気接合は、書き込む電流が磁気接合に流れた際に自由層が複数の安定磁性状態の間で切り替えできるように構成される。ピンド層及び自由層の少なくとも一方は、磁気サブストラクチャを含む。磁気サブストラクチャは、少なくとも一つの挿入層と交互にされた少なくとも二つの磁性層を含む。各挿入層は、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍａ、酸化アルミニウム、及びＭｇＯの少なくとも一つを含む。磁性層は交換結合される。
例示的な実施形態は、特定の構成要素を有する特定の磁気接合及び磁気メモリの文脈において説明される。本発明が、本発明と矛盾しない他の構成要素及び／又は追加の構成要素及び／又は他の特徴を有する磁気接合及び磁気メモリの使用と矛盾しないものであることは当業者には明らかである。また、本方法及びシステムは、スピントランスファ現象、磁気異方性、及び他の物理現象における現状の理解の文脈において説明される。従って、方法及びシステムの挙動の理論的説明が、スピントランスファ、磁気異方性、及び他の物理現象の現状の理解に基づいて為されるものであることは当業者には容易に認識されるものである。しかしながら、本願で説明される方法及びシステムは特定の物理的説明に依拠するものではない。本方法及びシステムは、基板に対して特定の関係を有する構造の文脈において説明されることも当業者には容易に認識されるものである。しかしながら、本方法及びシステムは他の構造と矛盾しないものであることは当業者には容易に認識されるものである。更に、本方法及びシステムは、合成及び／又は単一なものである特定の層の文脈において説明される。しかしながら、層が他の構造を有することができることは当業者には容易に認識されるものである。更に、本方法及びシステムは、特定の層を有する磁気接合及び／又はサブストラクチャの文脈において説明される。しかしながら、本方法及びシステムと矛盾しない追加の層及び／又は異なる層を有する磁気接合及び／又はサブストラクチャも使用可能であることは当業者には容易に認識されるものである。更に、特定の構成要素は、磁性、強磁性、フェリ磁性であると説明される。本願において、磁性との用語は、強磁性、フェリ磁性、又はそのような構造を含み得る。従って、本願において、“磁性（磁気）”や“強磁性”との用語は、強磁性体、フェリ磁性体を含みが、それらに限定されるものではない。また、本方法及びシステムは、単一の磁気接合及びサブストラクチャの文脈において説明される。しかしながら、本方法及びシステムは、複数の磁気接合を有し複数のサブストラクチャを用いる磁気メモリの使用と矛盾しないことは当業者には容易に認識されるものである。更に、本願において、“面内”とは、磁気接合の一以上の層の実質的に面内にあるか、平行なことである。逆に、“垂直”は、磁気接合の一以上の層に実質的に垂直な方向に対応する。
図３は、磁気デバイス（例えば磁気トンネリング接合（ＭＴＪ）、スピンバルブ、バリスティック磁気抵抗構造、又はこれらの組み合わせ）用の磁気サブストラクチャ１００の例示的な実施形態を示す。磁気サブストラクチャ１００が用いられる磁気デバイスは多様な応用において使用可能である。例えば、磁気デバイス、つまりは磁気サブストラクチャは、ＳＴＴ‐ＲＡＭ等の磁気メモリにおいて使用可能である。明確性のため、図３は縮尺通りではない。磁気サブストラクチャ１００は、第一の強磁性層１１０と、挿入層１２０と、第二の強磁性層１３０とを含む。層１１０、１２０及び１３０は、特定の配向で示されているが、この配向は他の実施形態において変更可能である。例えば、強磁性層１１０が磁気サブストラクチャ１００の頂部（図示されていない基板から最も離れている）にあり得る。
強磁性層１１０及び１３０は、Ｎｉ、Ｆｅ及びＣｏのうち一以上を、特に合金状で含み得る。一部実施形態では、強磁性層１１０及び１３０はＣｏＦｅを含む。このような一部実施形態では、強磁性層１１０及び１３０はＣｏＦｅＢから成る。強磁性層１１０及び１３０の一方又は両方は、室温において安定であるように構成される。例えば、強磁性層１１０及び／又は１３０に対する磁気異方性エネルギーは、ｋｂＴの少なくとも６０倍であり得る。一部実施形態では、強磁性層１１０及び／又は１３０の磁気異方性エネルギーは、室温（略３０℃）においてｋｂＴの少なくとも８０倍であり得る。更に、層１１０及び１３０は磁気結合される。このような一部実施形態では、層１１０及び１３０は交換結合される。一部実施形態では、この交換結合は、強磁性層１１０及び１３０の磁化（図３に示さず）の実質的に平行な配向を促進する。他の実施形態では、交換結合は、層１１０及び１３０の磁化の実質的に反平行な又は他の相対的な配向を促進し得る。こうした実施形態の一部では、層１１０及び／又は１３０は、高い垂直異方性を有し得る。言い換えると、層１１０及び層１３０は弱面内のものとなり得る。例えば、このような一部実施形態では、層１１０及び／又は１３０の垂直異方性エネルギーは、面外消磁（ｄｅｍａｇｎｅｔｉｚａｔｉｏｎ）エネルギーに近づくが、それ未満のものであり得る（大きなセルに対して４πＭｓに近づき、縁における消磁場の減少に起因して小さなセルに対しては４πＭｓ未満である）。例えば、垂直異方性エネルギーは、面外消磁エネルギーの少なくとも４０パーセントであり得る。このような一部実施形態では、垂直異方性エネルギーは、消磁エネルギーの９０パーセント以下であり得る。他の実施形態では、層１１０及び１３０の磁化は両方とも垂直である。更に他の実施形態では、層１１０及び１３０の磁化の一方又は両方が、面内成分及び面に垂直な成分を有する。
挿入層１２０は、強磁性層１１０及び１３０の間に存在する非磁性層である。挿入層１２０は導電性であり得る。例えば、挿入層は、Ｃｒ、Ｔａ、Ｔｉ、Ｗ及びＲｕのうち少なくとも一つ等の物質を含み得る。このような一部実施形態では、挿入層１２０は、Ｃｒ、Ｔａ、Ｔｉ、Ｗ及びＲｕのうち一つから成る。他の実施形態では、挿入層１２０は、酸化アルミニウム及び／又はＭｇＯ等の絶縁体であり得る。挿入層１２０を用いて、層１１０及び１３０の間の磁気結合を調整し得る。また、挿入層１２０を用いて、磁気サブストラクチャ１００を用いた磁気トンネリング接合のトンネリング磁気抵抗（ＴＭＲ，ｔｕｎｎｅｌｉｎｇ ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）を改善し得る。磁気サブストラクチャ１００の強磁性層の間の結合、及び、磁気サブストラクチャ１００を用いた磁気トンネリング接合のＴＭＲは、挿入層の組成及び厚さ、並びに、強磁性層１１０及び１３０の厚さ及び組成を変更することによって調整され得る。
磁気サブストラクチャ１００の性質は、挿入層１２０及び強磁性層１１０及び１３０の組み合わせを用いて調整され得る。結果として、磁気サブストラクチャ１００が用いられる磁気デバイスの性質も所望の通りに構成され得る。例えば、磁気サブストラクチャ１００が用いられる磁気デバイスのＴＭＲは、自由層の結晶化の改善、及び、トンネリング接合（特に二つの障壁を備えたトンネリング接合）の格子整合によって、増強され得る。ＷＥＲやデータ転送速度等の切り替え特性は、磁気サブストラクチャ１００が用いられる磁気デバイスにおいて増強され得る。
図４は、磁気デバイス（例えば、ＭＴＪ、スピンバルブ、バリスティック磁気抵抗構造、又はこれらの組み合わせ）用の磁気サブストラクチャ１００’の例示的な実施形態を示す。磁気サブストラクチャ１００’が用いられる磁気デバイスは、多様な応用において使用可能である。例えば、磁気デバイス、つまりは磁気サブストラクチャは、ＳＴＴ‐ＲＡＭ等の磁気メモリにおいて使用され得る。明確性のため、図４は縮尺通りではない。磁気サブストラクチャ１００’は磁気サブストラクチャ１００に類似している。従って、類似の構成要素は、同じ様にラベル付けされている。磁気サブストラクチャ１００’は、第一の強磁性層１１０、挿入層１２０、第二の強磁性層１３０と類似の第一の強磁性層１１０’と、挿入層１２０’と、第二の強磁性層１３０’とを含む。層１１０’、１２０’及び１３０’は、特定の配向で示されているが、この配向は他の実施形態において変更可能である。例えば、強磁性層１１０’が磁気サブストラクチャ１００’の頂部（図示されていない基板から最も離れている）にあり得る。
磁気サブストラクチャ１００’は、強磁性層１１０’が弱い面内異方性を有するように構成される。従って、層１１０’の垂直異方性エネルギーは、面外消磁エネルギーに近づき得るが、それ未満となり得る。例えば、垂直異方性エネルギーは、層１１０’に対する面外消磁エネルギーの少なくとも４０パーセントとなり得る。そのような実施形態の一部では、垂直異方性エネルギーは、面外消磁エネルギーの９０パーセント以下となり得る。従って、層１３０’との相互作用が無いと、強磁性層１１０の磁化は面内のものとなる。対照的に、層１３０’は高い垂直異方性を有する。従って、垂直異方性エネルギーは、面外消磁エネルギーよりも大きい。一部実施形態では、垂直異方性エネルギーは、面外消磁エネルギーよりも顕著に大きい。例えば、一部実施形態では、垂直異方性エネルギーは、面外消磁エネルギーよりも２〜４キロエルステッド（又はそれ以上）大きくなり得る。
強磁性層１１０’及び１３０’は、Ｎｉ、Ｆｅ及びＣｏの一以上を、特に合金状で含み得る。一部実施形態では、強磁性層１１０’及び１３０’は、ＣｏＦｅＢ等の特定の形態でＣｏＦｅを含む。例えば、一部実施形態では、強磁性層１１０’及び／又は１３０’は、単一層としてＣｏＦｅＢ、ＣｏＰｄ、ＣｏＰｔ、ＦｅＰｔ等の合金、及び／又は、Ｃｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｆｅ／Ｐｔ、Ｃｏ／Ｒｕ等の多層を含み得る。強磁性層１１０’及び１３０’の少なくとも一方は、室温において安定であるように構成される。例えば、強磁性層１１０’及び／又は１３０’の一方又は両方の磁気異方性エネルギーは、ｋｂＴの少なくとも６０倍であり得る。一部実施形態では、強磁性層１１０’及び／又は１３０’の一方又は両方の磁気異方性エネルギーは、室温（略３０℃）においてｋｂＴの少なくとも８０倍である。
強磁性層１１０’及び１３０’は、磁気結合される。このような実施形態の一部では、層１１０’及び１３０’は交換結合される。磁化の正味の結果が図４に示されている。強磁性層１１０’の磁化１１２、強磁性層１３０’の磁化１３２、及びストラクチャ１００’の正味の磁化１０２が示されている。図４に見て取れるように、磁化１１２は面内にない。これは、層１１０’と１３０’との間の磁気結合によるものである。高垂直異方性エネルギー層１３０’は、弱面内層１１０’と磁気的に結合して、層１１０’の磁化１１２を面外にする。従って、磁化１１２は、面内成分及び面に垂直な成分を有する。結果として、磁気ストラクチャ１００’の正味のモーメントは、面内成分及び面に垂直な成分を有する。層１１０’及び１３０’の間の交換相互作用に起因して、磁気ストラクチャ１００’の磁化１０２は、ｚ軸（磁気サブストラクチャ１００’の面に垂直）から角度θにある。正味の結果は、磁気サブストラクチャ１００’の磁化１０２がｚ軸からの或る角度において安定であるというものである。従って、切り替え特性、熱安定性及びスケーラビリティの改善が得られ得る。
このゼロではない初期角度は、磁気サブストラクチャ１００’の磁化をスピントランスファトルクによってより簡単に切り替えられるようにする。例えば、磁気サブストラクチャ１００’はＭＴＪにおいて用いられ得る。この特性は、このような磁気素子におけるより低い書き込みエラー率に対応する。より低いＷＥＲは、小さなパルス幅（高いデータ転送速度）においても達成され得る。特に、書き込みエラー率対書き込み電流の傾斜は、１０ｎｓ未満のパルス幅に対しても十分に大きいままであり得る。一部実施形態では、１０−９以下の許容可能な書き込みエラー率が、１０〜３０ｎｓ又はこれ以下のパルス幅に対して達成され得る。従って、外場等の機構を用いて切り替えを補助する代わりに、高いエラー率の物理的原因に対処する。従って、ＭＴＪ等の磁気素子において用いられる場合、磁気サブストラクチャ１００’は、より低いパルス幅に対しても改善された書き込みエラー率を有し得る。
図５は、磁気デバイス（例えば、ＭＴＪ、スピンバルブ、バリスティック磁気抵抗構造、又はそれらの組み合わせ）用の磁気サブストラクチャ１００”の例示的な実施形態を示す。磁気サブストラクチャ１００”が用いられる磁気デバイスは、多様な応用において使用され得る。例えば、磁気デバイス、つまりは磁気サブストラクチャは、ＳＴＴ‐ＲＡＭ等の磁気メモリにおいて使用され得る。明確性のため、図５は縮尺通りではない。磁気サブストラクチャ１００”は、磁気サブストラクチャ１００及び１００’に類似する。そこで、類似の構成要素は同じ様にラベル付けされている。従って、磁気サブストラクチャ１００”は、第一の強磁性層１１０／１１０’、挿入層１２０／１２０’、第二の強磁性層１３０／１３０’に類似の第一の強磁性層１１０”と、挿入層１２０”と、第二の強磁性層１３０”とを含む。層１１０”、１２０”及び１３０”は、特定の配向で示されているが、この配向は他の実施形態では変更可能である。例えば、強磁性層１１０”が磁気サブストラクチャ１００”の頂部（図示されていない基板から最も離れている）にあり得る。
磁気サブストラクチャ１００”は、追加の挿入層１４０及び他の強磁性層１５０も含む。図示される実施形態では、層１１０”及び１５０は弱い面内異方性を有する。従って、何かが無ければ、強磁性層１１０”及び１５０の磁化は面内にある。層１３０”は強い垂直性のものである。一部実施形態では、層１３０”は、層１１０”及び１５０よりも厚い。例えば、層１３０”は、層１１０”及び１５０の厚さの和に等しい厚さを有し得る。層１１０”、１３０”及び１５０は磁気結合される。一部実施形態では、層１１０”、１３０”及び１５０は交換結合される。更に、層１３０”は室温において磁気的に安定である。一部実施形態では、強磁性層１３０”の磁気異方性エネルギーは、室温においてｋｂＴの少なくとも６０倍である。このような実施形態の一部では、強磁性層１３０”の磁気異方性エネルギーは、室温においてｋｂＴの少なくとも８０倍である。
図５は、層１１０”、１３０”及び１５０に対する磁化１１２’、１３２’及び１５２もそれぞれ示す。更に、磁気サブストラクチャ１００”の正味の磁化１０２’が示されている。磁化１１２’及び１５２は、同じであるとして示されている。しかしながら、他の実施形態では、１１２’及び１５２の磁化が異なり得る。図５から見て取れるように、磁化１１２’及び１５２は面内にない。これは、層１１０”／１５０と１３０”との間の磁気結合によるものである。結果として、磁気ストラクチャ１００”の正味のモーメント１０２’は、面内成分及び面に垂直な成分を有する。層１１０”／１５０と１３０”の間の交換相互作用に起因して、磁気サブストラクチャ１００’の磁化１０２’は、ｚ軸（磁気サブストラクチャ１００”の面に垂直）から角度θ’にある。正味の結果は、磁気サブストラクチャ１００”の磁化１０２がｚ軸からの或る角度において安定であるというものである。従って、切り替え特性、熱安定性、及びスケーラビリティの改善が達成され得る。
磁気サブストラクチャ１００”は、磁気サブストラクチャ１００’の利点を共有する。特に、ＭＴＪ等の磁気素子において用いられる場合、ＭＴＪは、より低いＷＥＲを有し得る。従って、ＭＴＪ等の磁気素子において用いられる場合、磁気サブストラクチャ１００”は、より小さなパルス幅に対しても改善された書き込みエラー率を有し得るのと同時に、磁気サブストラクチャ１００”が磁気的に安定になり得る。
図６は、磁気デバイス（例えば、ＭＴＪ、スピンバルブ、バリスティック磁気抵抗構造、又はこれらの組み合わせ）用の磁気サブストラクチャ１００’’’の例示的な実施形態を示す。磁気サブストラクチャ１００’’’が用いられる磁気デバイスは、多様な応用において使用され得る。例えば、磁気デバイス、つまりは磁気サブストラクチャは、ＳＴＴ‐ＲＡＭ等の磁気メモリにおいて使用され得る。明確性のため、図６は縮尺通りではない。磁気サブストラクチャ１００’’’は、磁気サブストラクチャ１００、１００’及び１００”に類似する。そこで、類似の構成要素は同じ様にラベル付けされている。従って、磁気サブストラクチャ１００’’’は、第一の強磁性層１１０／１１０’／１１０”、挿入層１２０／１２０’／１２０”、第二の強磁性層１３０／１３０’／１３０”、追加の挿入層１４０、追加の強磁性層１５０と類似する第一の強磁性層１１０’’’と、挿入層１２０’’’と、第二の強磁性層１３０’’’と、追加の挿入層１４０’と、追加の強磁性層１５０’とを含む。層１１０’’’、１２０’’’、１３０’’’、１４０’及び１５０’は特定の配向で図示されているが、この配向は他の実施形態では変更可能である。例えば、強磁性層１３０’’’が、磁性サブストラクチャ１００’’’の頂部（図示されていない基板から最も離れている）にあり得る。
磁気サブストラクチャ１００’’’において、弱面内層１１０’’’は、垂直層１３０”と１５０’との間に存在する。何かが無ければ、強磁性層１１０’’’の磁化は面内にある。一部実施形態では、層１１０’’’は、層１３０’’’及び１５０’よりも厚い。例えば、層１１０’’’は、層１３０’’’及び１５０’の厚さの和に等しい厚さを有し得る。層１１０’’’、１３０’’’及び１５０’は磁気的に結合される。一部実施形態では、層１１０’’’、１３０’’’及び１５０’は交換結合される。更に、層１３０’’’及び１５０’は室温において磁気的に安定である。一部実施形態では、強磁性層１３０’’’及び／又は１５０’の磁気異方性エネルギーは室温においてｋｂＴの少なくとも６０倍である。他の実施形態では、強磁性層１３０’’’及び／又は１５０’の磁気異方性エネルギーは室温においてｋｂＴの少なくとも８０倍である。
図６は、層１１０’’’、１３０’’’及び１５０’の磁化１１２”、１３２”及び１５２’もそれぞれ示す。更に、磁気サブストラクチャ１００’’’の正味の磁化１０２”が示されている。磁化１３２”及び１５２’は、同じであるとして示されている。しかしながら、他の実施形態では、磁化１３２”及び１５２’は異なり得る。図６に見て取れるように、磁化１１２”は面内にない。これは、層１１０’’’と層１３０’’’／１５０’との間の磁気結合によるものである。結果として、磁気ストラクチャ１００’’’の正味のモーメント１０２”は面内成分及び面に垂直な成分を有する。層１１０’’’と１３０’’’／１５０’との間の交換相互作用に起因して、磁気サブストラクチャ１００’’’の磁化１０２”は、ｚ軸（磁気サブストラクチャ１００’’’の面に垂直）から角度θ”にある。正味の結果は、磁気サブストラクチャ１００’’’の磁化１０２”がｚ軸からの或る角度において安定であるというものである。従って、切り替え特性、熱安定性及びスケーラビリティの改善が達成され得る。
磁気サブストラクチャ１００’’’は、磁気サブストラクチャ１００’の利点を共有する。特に、ＭＴＪ等の磁気素子において用いられる場合、ＭＴＪは、より低いＷＥＲを有し得る。従って、ＭＴＪ等の磁気素子において用いられる場合、磁気サブストラクチャ１００’’’は、より小さなパルス幅に対しても改善された書き込みエラー率を有し得るのと同時に、磁気サブストラクチャ１００’’’が磁気的に安定になり得る。
図７は、磁気サブストラクチャを含む磁気接合２００の例示的な実施形態を示す。明確性のため、図７は縮尺通りではない。磁気接合２００は、ピンド層２１０と、非磁性スペーサ層２２０と、自由層２３０とを含む。層２１０、２２０及び２３０は、特定の配向で示されているが、この配向は他の実施形態では変更可能である。例えば、ピンド層２１０は磁気接合２００の頂部（図示されていない基板から最も離れている）により近づき得る。任意のシード層２０２、任意のピニング層２０４、及び任意のキャッピング層２４０も示されている。任意のピニング層２０４は、ピンド層２１０の磁化（図示せず）を固定するのに用いられ得る。一部実施形態では、任意のピニング層２０４は交換バイアス相互作用によってピンド層２１０の磁化（図示せず）をピン止めするＡＦＭ層又は多層であり得る。しかしながら、他の実施形態では、任意のピニング層２０４は省略されるか、又は他の構造が使用され得る。磁気接合２００は、書き込み電流が磁気接合２００に流される際に自由層２３０が安定磁気状態の間で切り替えられるようにも構成される。従って、自由層２３０はスピントランスファトルクを用いて切り替え可能である。
単一層として図示されているが、ピンド層２１０は複数の層を含み得る。例えば、ピンド層２１０は、Ｒｕ等の薄層を介して反強磁性的又は強磁性的に結合された磁性層を含むＳＡＦであり得る。このようなＳＡＦでは、Ｒｕ又は他の物質の薄層と交互にされた複数の磁性層が使用され得る。ピンド層２１０は他の多層でもあり得る。磁化は図７に示されていないが、ピンド層２１０は、面外消磁エネルギーを超える垂直異方性エネルギーを有し得る。従って、ピンド層２１０は、面に垂直に向いた磁気モーメントを有し得る。他の実施形態では、ピンド層２１０の磁気モーメントは面内にある。ピンド層２１０の磁化の他の配向も考えられる。
スペーサ層２２０は非磁性である。一部実施形態では、スペーサ層２２０は絶縁体、例えばトンネリング障壁である。このような実施形態では、スペーサ層２２０は、結晶ＭｇＯを含み得て、磁気接合のＴＭＲを増強し得る。他の実施形態では、スペーサ層は、Ｃｕ等の導体であり得る。代替実施形態では、スペーサ層２２０は他の構造、例えば、絶縁マトリクス中の導電性チャネルを含む粒状層を有し得る。
自由層２３０は、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’を含む。一部実施形態では、自由層２３０は、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’から成る。
磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’は自由層２３０内で用いられるので、磁気接合２００は、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’の利点を共有し得る。特に、磁気接合２００は熱的に安定であり得る。更に、自由層２３０の正味の磁化は、９０度未満であるが０度よりも大きい角度にあり得る。言い換えると、自由層２３０の正味の磁化は、ｚ軸から傾斜している。従って、自由層２３０は、スピントランスファトルクを用いて容易に切り替え可能である。更に、磁気接合のＷＥＲが減じられ得る。
図８は、磁気サブストラクチャを含む磁気接合２００’の例示的な実施形態を示す。明確性のため、図８は縮尺通りではない。磁気接合２００’は磁気接合２００に類似する。従って、類似の層は同じ様にラベル付けされている。磁気接合２００’は、層２１０、２２０及び２３０にそれぞれ類似するピンド層２１０’と、非磁性スペーサ層２２０’と、自由層２３０’とを含む。層２１０’、２２０’及び２３０’は特定の配向で図示されているが、この配向は他の実施形態では変更可能である。例えば、ピンド層２１０’は、磁気接合２００’の頂部（図示されていない基板から最も離れている）により近づき得る。任意のシード層２０２、任意のピニング層２０４、任意のキャッピング層２４０に類似の任意のシード層２０２’、任意のピニング層２０４’及び任意のキャッピング層２４０’も示されている。磁気接合２００’は、書き込み電流が磁気接合２００’に流される際に自由層２３０’が安定磁気状態の間で切り替えられるようにも構成される。従って、自由層２３０’はスピントランスファトルクを用いて切り替え可能である。
スペーサ層２２０’は非磁性である。一部実施形態では、スペーサ層２２０’は絶縁体、例えばトンネリング障壁である。このような実施形態では、スペーサ層２２０’は、結晶ＭｇＯを含み得て、磁気接合のトンネリング磁気抵抗（ＴＭＲ）を増強し得る。他の実施形態では、スペーサ層はＣｕ等の導体であり得る。代替実施形態では、スペーサ層２２０’は、他の構造、例えば絶縁マトリクス中の導電性チャネルを含む粒状層を有し得る。
自由層２３０’は、単一層であるか、又は複数の層を含み得る。例えば、自由層２３０’は、Ｒｕ等の薄層を介して反強磁性的に又は強磁性的に結合された磁性層を含むＳＡＦであり得る。このようなＳＡＦでは、Ｒｕ又は他の物質の薄層と交互にされた複数の磁性層が使用され得る。自由層２３０’は他の多層でもあり得る。磁化は図８に示されていないが、自由層は、面外消磁エネルギーを超える垂直異方性エネルギーを有し得る。
ピンド層２１０’は磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’を含む。一部実施形態では、ピンド層２１０’は磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’から成る。
図９は、磁気サブストラクチャを含む磁気接合２００”の例示的な実施形態を示す。明確性のため、図９は縮尺通りではない。磁気接合２００”は、磁気接合２００及び２００’に類似する。従って、類似の層は同じ様にラベル付けされている。磁気接合２００”は、層２１０／２１０’、２２０／２２０’、２３０／２３０’にそれぞれ類似するピンド層２１０”と、非磁性スペーサ層２２０”と、自由層２３０”とを含む。層２１０”、２２０”及び２３０”は特定の配向で示されているが、この配向は他の実施形態では変更可能である。例えば、ピンド層２１０”は、磁気接合２００”の頂部（図示されていない基板から最も離れている）により近づき得る。任意のシード層２０２／２０２’、任意のピニング層２０４／２０４’、任意のキャッピング層２４０／２４０’に類似の任意のシード層２０２”、任意のピニング層２０４”及び任意のキャッピング層２４０”も示されている。磁気接合２００”は、書き込み電流が磁気接合２００”に流された際に自由層２３０”が安定磁気状態の間で切り替えられるようにも構成される。従って、自由層２３０”はスピントランスファトルクを用いて切り替え可能である。
ピンド層２１０”は磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’を含む。一部実施形態では、ピンド層２１０”は、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’から成る。
スペーサ層２２０”は非磁性である。一部実施形態では、スペーサ層２２０”は絶縁体、例えばトンネリング障壁である。このような実施形態では、スペーサ層２２０”は結晶ＭｇＯを含み得て、磁気接合のＴＭＲを増強し得る。他の実施形態では、スペーサ層２２０”はＣｕ等の導体であり得る。代替実施形態では、スペーサ層２２０”は他の構造、例えば、絶縁マトリクス中の導電性チャネルを含む粒状層を有し得る。
自由層２３０”は、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’を含む。一部実施形態では、自由層２３０”は、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’から成る。
磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’が自由層２３０”内で使用されるので、磁気接合２００”は、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’の利点を共有し得る。特に、磁気接合２００”は熱的に安定になり得る。更に、自由層２３０”の正味の磁化は、９０度未満であるが０度よりも大きいｚ軸からの角度にあり得る。言い換えると、自習層２３０”の正味の磁化はｚ軸から傾斜している。従って、自由層２３０”は、スピントランスファトルクを用いて容易に切り替えられ得る。更に、磁気接合のＷＥＲが減じられ得る。
図１０は、磁気サブストラクチャを含む磁気接合２００’’’の例示的な実施形態を示す。明確性のため、図１０は縮尺通りではない。磁気接合２００’’’は、磁気接合２００、２００’及び２００”に類似する。従って、類似の層は同じ様にラベル付けされている。磁気接合２００’’’は、層２１０／２１０’／２１０”、２２０／２２０’／２２０”、２３０／２３０’／２３０”にそれぞれ類似のピンド層２１０’’’と、非磁性スペーサ層２２０’’’と、自由層２３０’’’とを含む。磁気接合２００’’’は、層２０２／２０２’／２０２”、２０４／２０４’／２０４”、２４０’’’にそれぞれ類似の任意の層２０２’’’、２０４’’’及び２４０’’’を含むものとしても示されている。追加の非磁性スペーサ層２５０、追加のピンド層２６０、追加で任意のピニング層２７０も図示されている。層２５０、２６０及び２７０は、層２２０／２２０’／２２０”／２２０’’’、２１０／２１０’／２１０”／２１０’’’、２０４／２０４’／２０４”／２０４’’’にそれぞれ類似する。従って、磁気接合２００’’’は二重磁気接合である。層２１０’’’、２２０’’’、２３０’’’、２５０及び２６０は、特定の配向で図示されているが、この配向は他の実施形態では変更可能である。例えば、ピンド層２１０’’’は、磁気接合２００’’’の頂部（図示されていない基板から最も離れている）により近づき得る。磁気接合２００’’’は、書き込み電流が磁気接合２００’’’に流された際に自由層２３０’’’が安定磁気状態の間で切り替えられるようにも構成される。従って、自由層２３０’’’は、スピントランスファトルクを用いて切り替え可能である。
ピンド層２１０’’’、自由層２３０’’’及び／又はピンド層２６０は、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’を含む。一部実施形態では、ピンド層２１０’’’、自由層２３０’’’及び／又はピンド層２６０は、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’から成る。
磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’は、自由層２３０’’’内で使用され得るので、磁気接合２００’’’は、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’の利点を共有し得る。特に、磁気接合２００’’’は熱的に安定になり得る。更に、自由層２３０’’’の正味の磁化は、９０度未満であるが０度よりも大きいｚ軸からの角度にあり得る。言い換えると、自由層２３０’’’の正味の磁化は、ｚ軸から傾斜している。従って、自由層２３０’’’は、スピントランスファトルクを用いて容易に切り替えられ得る。更に、磁気接合のＷＥＲが減じられ得る。
図１１は、磁気サブストラクチャを製造するための方法３００の例示的な実施形態を示す。明確性のため、一部ステップは省略されるか又は組み合わされ得る。方法３００は、磁気サブストラクチャ１００の文脈で説明される。しかしながら、方法３００は、サブストラクチャ１００’、１００”及び／又は１００’’’等の他のサブストラクチャにおいても使用可能である。更に、方法３００は、磁気メモリの製造内に組み込まれ得る。従って、方法３００は、ＳＴＴ‐ＲＡＭ又は他の磁気メモリの製造において使用され得る。
強磁性層１１０が、ステップ３０２で提供される。ステップ３０２は、強磁性層１１０の所望の厚さで所望の物質を堆積させることを含む。挿入層１２０がステップ３０４で提供される。ステップ３０４は、所望の非磁性体を堆積させることを含む。更に、所望の厚さの物質がステップ３０４において堆積され得る。第二の強磁性層がステップ３０６で提供される。挿入層及び他の強磁性層を提供するステップが、ステップ３０８で任意で繰り返される。従って、所望の数の強磁性層及び挿入層を有する磁気サブストラクチャが提供され得る。こうして、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’が形成される。従って、本磁気サブストラクチャの利点が得られ得る。
図１２は、磁気サブストラクチャを製造するための方法３１０の例示的な実施形態を示す。明確性のため、一部ステップは省略されるか又は組み合わされ得る。方法３１０は磁気接合２００の文脈において説明される。しかしながら、方法３１０は、接合２００’、２００”及び／又は２００’’’等の他の磁気接合に対しても使用可能である。更に、方法３１０は、磁気メモリの製造内に組み込まれ得る。従って、方法３１０は、ＳＴＴ‐ＲＡＭや他の磁気メモリを製造するのに用いられ得る。方法３１０は、シード層３０２及び任意のピニング層２０４が提供された後に開始され得る。
ピンド層２１０がステップ３１２で提供される。ステップ３１２は、ピンド層２１０の所望の厚さで所望の物質を堆積させることを含み得る。更に、ステップ３１２は、ＳＡＦを提供することを含み得る。他の実施形態では、磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’が提供され得る。非磁性層２２０がステップ３１４で提供される。ステップ３１４は、結晶ＭｇＯ（これに限定されるものではない）等の所望の非磁性体を堆積させることを含み得る。更に、所望の厚さの物質がステップ３１４において堆積され得る。
磁気サブストラクチャ１００、１００’、１００”及び／又は１００’’’を任意で含む自由層２３０がステップ３１６で提供される。追加の非磁性スペーサ層（層２５０等）がステップ３１８で提供され得る。追加のピンド層（層２６０等）が、ステップ３２０で任意で提供され得る。製造はステップ３２２で完了し得る。例えば、キャッピング層２４０が提供され得る。他の実施形態では、任意で追加のピニング層２７０が提供され得る。磁気接合の層が積層体として堆積されて形成される一部実施形態では、ステップ３２２は、磁気接合２００を形成し、アニーリングを実施し、又は磁気接合２００／２００’の製造を完了させることを含み得る。更に、磁気接合２００／２００’がＳＴＴ‐ＲＡＭ等のメモリ内に組み込まれる場合、ステップ３２２は、コンタクト、ビア構造、及びメモリの他の部分を提供することを含み得る。従って、本磁気接合の利点が得られ得る。
更に、磁気接合２００、２００’、２００”及び／又は２００’’’は磁気メモリにおいて用いられ得る。図１３は、そのようなメモリ４００の例示的な実施形態を示す。磁気メモリ４００は、読み出し／書き込みコラム選択ドライバ４０２及び４０６、並びにワードライン選択ドライバ４０４を含む。他の構成要素及び／又は異なる構成要素が提供され得る点には留意されたい。メモリ４００のストレージ領域は、磁気ストレージセル４１０を含む。各磁気ストレージセルは、少なくとも一つの磁気接合４１２と、少なくとも一つの選択デバイス４１４とを含む。一部実施形態では、選択デバイス４１４はトランジスタである。磁気接合４１２は、磁気接合２００、２００’、２００”及び／又は２００’’’の一つであり得る。セル４１０毎に一つの磁気接合４１２が示されているが、他の実施形態では、他の数の磁気接合４１２がセル毎に提供され得る。このようにして、磁気メモリ４００は、より低いソフトエラー率や低い臨界切り替え電流等の上述の利点を享受し得る。
多様な磁気サブストラクチャ１００、１００’、１００”及び１００’’’並びに磁気接合２００、２００’、２００”及び２００’’’が開示された。磁気サブストラクチャ１００、１００’、１００”及び１００’’’並びに磁気接合２００、２００’、２００”及び２００’’’の多様な特徴を組み合わせ得ることは留意されたい。従って、磁気サブストラクチャ１００、１００’、１００”及び１００’’’並びに磁気接合２００、２００’、２００”及び２００’’’の利点（書き込みエラー率の減少、垂直異方性、熱安定性、及び／又はスケーラビリティ等）の一以上が得られ得る。
磁気サブストラクチャ、磁気接合、及びその磁気接合を用いて製造されたメモリを提供するための方法及びシステムを説明してきた。本方法及びシステムは、図示された例示的な実施形態に従って説明されているが、当業者は、それら実施形態にはバリエーションが存在し得て、あらゆるバリエーションが本方法及びシステムの精神及び範囲内にあることを容易に認識するものである。従って、多様な修正が、添付の特許請求の範囲の精神及び範囲から逸脱することなく、当業者によって為され得る。
１００ 磁気サブストラクチャ
１１０ 第一の強磁性層
１２０ 挿入層
１３０ 第二の強磁性層
２００ 磁気接合
２０２ シード層
２０４ ピニング層
２１０ ピンド層
２２０ 非磁性スペーサ層
２３０ 自由層
２４０ キャッピング層２４０

Claims (27)

  1. 磁気デバイス用の磁気接合であって、
    ピンド層と、
    非磁性スペーサ層と、
    自由層とを備え、
    前記非磁性スペーサ層が、前記ピンド層と前記自由層との間に存在し、
    該磁気接合が、書き込み電流が該磁気接合に流された際に前記自由層が複数の安定磁気状態の間で切り替えられるように構成されていて、
    前記ピンド層及び前記自由層の少なくとも一方が磁気サブストラクチャを含み、前記磁気サブストラクチャが、少なくとも一つの挿入層と交互にされた少なくとも二つの磁性層を含み、前記少なくとも二つの磁性層が交換結合されていて、前記少なくとも二つの磁性層が、弱面内異方性を有する第一の磁性層と、高垂直異方性を有する第二の磁性層とを含み、前記弱面内異方性が、第一の垂直異方性を引いた第一の消磁場を含み、前記第一の垂直異方性が前記第一の消磁場よりも小さく、前記第二の磁性層が、前記高垂直異方性に対応する第二の消磁エネルギー及び第二の垂直異方性エネルギーを含み、前記第二の垂直異方性エネルギーが前記第二の消磁エネルギーを超えている、磁気接合。
  2. 前記第一の垂直異方性が、前記第一の消磁場の少なくとも０．４倍であり、且つ前記第一の消磁場の０．９倍以下である。請求項１に記載の磁気接合。
  3. 前記磁気サブストラクチャが所望の交換結合を有し、前記挿入層が前記所望の交換結合を提供するように調整された厚さを有する、請求項１に記載の磁気接合。
  4. 前記少なくとも二つの磁性層が第三の磁性層を含み、前記少なくとも一つの挿入層が、前記第三の磁性層に隣接する第二の挿入層を含む、請求項１に記載の磁気接合。
  5. 前記自由層が前記磁気サブストラクチャを含む、請求項１に記載の磁気接合。
  6. 前記ピンド層が前記磁気サブストラクチャを含む、請求項１に記載の磁気接合。
  7. 前記ピンド層及び前記自由層の両方が前記磁気サブストラクチャを含む、請求項１に記載の磁気接合。
  8. 追加の非磁性層と、
    追加のピンド層とを更に備え、
    前記追加の非磁性層が、前記自由層と前記追加のピンド層との間に存在している、請求項１に記載の磁気接合。
  9. 前記追加のピンド層が、少なくとも一つの追加の挿入層と交互にされた少なくとも二つの追加の磁性層を有する追加の磁気サブストラクチャを含み、前記少なくとも二つの追加の磁性層が交換結合されている、請求項８に記載の磁気接合。
  10. 複数の磁気ストレージセルと、
    複数のビットラインとを備えた磁気メモリであって、
    前記複数の磁気ストレージセルの各々が少なくとも一つの磁気接合を含み、前記少なくとも一つの磁気接合がピンド層と、非磁性スペーサ層と、自由層とを含み、前記非磁性スペーサ層が前記ピンド層と前記自由層との間に存在し、前記磁気接合が、書き込み電流が前記磁気接合に流された際に前記自由層が複数の安定磁気状態の間で切り替えられるように構成されていて、前記ピンド層及び前記自由層の少なくとも一方が磁気サブストラクチャを含み、前記磁気サブストラクチャが、少なくとも一つの挿入層と交互にされた少なくとも二つの磁性層を含み、前記少なくとも二つの磁性層が交換結合されていて、前記少なくとも二つの磁性層が、弱面内異方性を有する第一の磁性層と、高垂直異方性を有する第二の磁性層とを含み、前記弱面内異方性が、第一の垂直異方性を引いた第一の消磁場を含み、前記第一の垂直異方性が前記第一の消磁場よりも小さく、前記第二の磁性層が、前記高垂直異方性に対応する第二の消磁エネルギー及び第二の垂直異方性エネルギーを含み、前記第二の垂直異方性エネルギーが前記第二の消磁エネルギーを超えている、メモリ。
  11. 前記第一の垂直異方性が、前記第一の消磁場の少なくとも０．４倍であり、且つ前記第一の消磁場の０．９倍以下である、請求項１０に記載のメモリ。
  12. 前記磁気サブストラクチャが所望の交換結合を有し、前記挿入層が前記所望の交換結合を提供するように調整された厚さを有する、請求項１０に記載のメモリ。
  13. 前記少なくとも二つの磁性層が第三の磁性層を含み、前記少なくとも一つの挿入層が、前記第三の磁性層に隣接する第二の挿入層を含む、請求項１０に記載のメモリ。
  14. 前記自由層が前記磁気サブストラクチャを含む、請求項１０に記載のメモリ。
  15. 前記ピンド層が前記磁気サブストラクチャを含む、請求項１０に記載のメモリ。
  16. 前記ピンド層及び前記自由層の両方が前記磁気サブストラクチャを含む、請求項１０に記載のメモリ。
  17. 追加の非磁性層と、
    追加のピンド層とを更に備え、
    前記追加の非磁性層が、前記自由層と前記追加のピンド層の間に存在している、請求項１０に記載のメモリ。
  18. 前記追加のピンド層が、少なくとも一つの追加の挿入層と交互にされた少なくとも二つの追加の磁性層を有する追加の磁気サブストラクチャを含み、前記少なくとも二つの追加の磁性層が交換結合されている、請求項１７に記載のメモリ。
  19. 磁気デバイス用の磁気接合を提供するための方法であって、
    ピンド層を提供するステップと、
    非磁性スペーサ層を提供するステップと、
    自由層を提供するステップとを備え、
    前記非磁性スペーサ層が前記ピンド層と前記自由層との間に存在し、
    前記磁気接合が、書き込み電流が前記磁気接合に流された際に前記自由層が複数の安定磁気状態の間で切り替えられるように構成され、
    前記ピンド層を提供するステップ及び前記自由層を提供するステップの少なくとも一方が、磁気サブストラクチャを提供するステップを含み、前記磁気サブストラクチャが、少なくとも一つの挿入層と交互にされた少なくとも二つの磁性層を含み、前記少なくとも二つの磁性層が交換結合され、前記少なくとも二つの磁性層が、弱面内異方性を有する第一の磁性層と、高垂直異方性を有する第二の磁性層とを含み、前記弱面内異方性が、第一の垂直異方性を引いた第一の消磁場を含み、前記第一の垂直異方性が前記第一の消磁場よりも小さく、前記第二の磁性層が、前記高垂直異方性に対応する第二の消磁エネルギー及び第二の垂直異方性エネルギーを含み、前記第二の垂直異方性エネルギーが前記第二の消磁エネルギーを超えている、方法。
  20. 前記少なくとも一つの挿入層の各々が、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、及びＭｇＯのうち少なくとも一つを含む、請求項１に記載の磁気接合。
  21. 前記少なくとも一つの挿入層の各々が、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、及びＭｇＯのうちの一つから成る、請求項１に記載の磁気接合。
  22. 前記少なくとも一つの追加の挿入層の各々が、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、及びＭｇＯのうち少なくとも一つを含む、請求項９に記載の磁気接合。
  23. 前記少なくとも一つの挿入層の各々が、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、及びＭｇＯのうち少なくとも一つを含む、請求項１０に記載のメモリ。
  24. 前記少なくとも一つの挿入層の各々が、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、及びＭｇＯのうち一つから成る、請求項１０に記載のメモリ。
  25. 前記少なくとも一つの追加の挿入層の各々が、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、及びＭｇＯのうち少なくとも一つを含む、請求項１８に記載のメモリ。
  26. 前記少なくとも一つの挿入層の各々が、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、及びＭｇＯのうち少なくとも一つを含む、請求項１９に記載の方法。
  27. 前記少なくとも一つの挿入層の各々が、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、及びＭｇＯのうち一つから成る、請求項１９に記載の方法。
JP2011288053A 2010-12-31 2011-12-28 スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム Active JP6038451B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201061429041P 2010-12-31 2010-12-31
US61/429,041 2010-12-31
US13/011,849 US8432009B2 (en) 2010-12-31 2011-01-21 Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US13/011,849 2011-01-21

Publications (2)

Publication Number Publication Date
JP2012142578A JP2012142578A (ja) 2012-07-26
JP6038451B2 true JP6038451B2 (ja) 2016-12-07

Family

ID=45444483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011288053A Active JP6038451B2 (ja) 2010-12-31 2011-12-28 スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム

Country Status (6)

Country Link
US (1) US8432009B2 (ja)
EP (1) EP2472521B1 (ja)
JP (1) JP6038451B2 (ja)
KR (1) KR101910922B1 (ja)
CN (1) CN102544353B (ja)
TW (1) TWI587298B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5794892B2 (ja) * 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
JP5987302B2 (ja) 2011-11-30 2016-09-07 ソニー株式会社 記憶素子、記憶装置
US9129690B2 (en) * 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US9029965B2 (en) * 2012-12-03 2015-05-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
JP6342113B2 (ja) * 2012-12-19 2018-06-13 サムスン エレクトロニクス カンパニー リミテッド 改良型特性を有する磁気接合を提供する方法およびシステム
US9130155B2 (en) 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
WO2014188525A1 (ja) * 2013-05-22 2014-11-27 株式会社日立製作所 スピン波デバイス及びスピン波デバイスを用いた論理回路
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR20150036985A (ko) 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
EP2860542B1 (en) 2013-10-11 2016-04-20 Crocus Technology S.A. Method for measuring three-dimensional magnetic fields
CN104934529B (zh) * 2014-03-18 2019-03-12 三星电子株式会社 可用于磁性器件的磁性结及其形成方法
US9184375B1 (en) * 2014-07-03 2015-11-10 Samsung Electronics Co., Ltd. Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
CN106796816B (zh) * 2014-09-26 2021-12-14 英特尔公司 在psttm mtj结构中的磁性扩散阻挡层和过滤层
US9559143B2 (en) * 2015-01-05 2017-01-31 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including free layers that are cobalt-free
CN104992809B (zh) * 2015-07-08 2018-01-30 兰州大学 平面内任意方向均能实现GHz高磁导率的磁性材料及制备方法
KR102433703B1 (ko) * 2015-11-30 2022-08-19 에스케이하이닉스 주식회사 전자 장치
KR20170074255A (ko) 2015-12-21 2017-06-30 에스케이하이닉스 주식회사 전자 장치
CN105957961B (zh) * 2016-07-20 2019-11-19 湖北中部慧易数据科技有限公司 一种垂直各向异性磁性元件、制备方法及磁存储器
KR102325051B1 (ko) 2017-03-28 2021-11-11 에스케이하이닉스 주식회사 전자 장치
US11462253B2 (en) 2017-03-31 2022-10-04 Tohoku University Magnetoresistance effect element and magnetic memory
US10170518B2 (en) * 2017-05-30 2019-01-01 Samsung Electronics Co., Ltd. Self-assembled pattern process for fabricating magnetic junctions usable in spin transfer torque applications
JP7107765B2 (ja) * 2018-06-25 2022-07-27 昭和電工株式会社 アシスト磁気記録媒体および磁気記憶装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6714389B1 (en) * 2000-11-01 2004-03-30 Seagate Technology Llc Digital magnetoresistive sensor with bias
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
US6741496B2 (en) 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
US6760243B2 (en) 2002-03-19 2004-07-06 Broadcom Corporation Distributed, highly configurable modular predecoding
TWI222763B (en) 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7602000B2 (en) * 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US7283333B2 (en) 2004-02-11 2007-10-16 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned double tunnel junction head
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7057921B2 (en) 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7602591B2 (en) * 2005-06-22 2009-10-13 Tdk Corporation Exchange-coupled free layer with out-of-plane magnetization
US7489541B2 (en) 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
US7502249B1 (en) 2006-07-17 2009-03-10 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7532505B1 (en) 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
JP5003109B2 (ja) * 2006-11-14 2012-08-15 富士通株式会社 強磁性トンネル接合素子、その製造方法、及びそれを用いた磁気ヘッド、磁気メモリ
US7486551B1 (en) 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US7932571B2 (en) 2007-10-11 2011-04-26 Everspin Technologies, Inc. Magnetic element having reduced current density
US9929211B2 (en) * 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US8399941B2 (en) * 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements

Also Published As

Publication number Publication date
JP2012142578A (ja) 2012-07-26
CN102544353B (zh) 2017-09-01
TW201234362A (en) 2012-08-16
US20120168885A1 (en) 2012-07-05
EP2472521B1 (en) 2015-07-08
EP2472521A8 (en) 2012-08-22
EP2472521A1 (en) 2012-07-04
KR20120078631A (ko) 2012-07-10
US8432009B2 (en) 2013-04-30
CN102544353A (zh) 2012-07-04
KR101910922B1 (ko) 2018-10-24
TWI587298B (zh) 2017-06-11

Similar Documents

Publication Publication Date Title
JP6038451B2 (ja) スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム
US8399941B2 (en) Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8704319B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8422285B2 (en) Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
KR101953791B1 (ko) 반-금속성 강자성체들을 이용한 자기 접합을 제공하는 방법 및 시스템
US10446209B2 (en) Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP5787972B2 (ja) 逆デュアル磁気トンネル接合要素を提供するための方法およびシステム
JP5788001B2 (ja) 二軸異方性を有する磁気トンネリング接合素子の提供方法及びシステム
US8710602B2 (en) Method and system for providing magnetic junctions having improved characteristics
US8446761B2 (en) Method and system for providing multiple logic cells in a single stack
US8697484B2 (en) Method and system for setting a pinned layer in a magnetic tunneling junction
KR102188529B1 (ko) 스핀 전달 토크 자기 램의 응용 분야에서 사용될 수 있는 수직 자기 접합의 벌크 수직 자기 이방성 자유 층을 제공하는 방법 및 시스템
US9142758B2 (en) Method and system for providing a magnetic junction configured for precessional switching using a bias structure
US9478730B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
JP6342113B2 (ja) 改良型特性を有する磁気接合を提供する方法およびシステム
TW201639205A (zh) 磁性接合、磁性記憶體、用於提供磁性接合的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161102

R150 Certificate of patent or registration of utility model

Ref document number: 6038451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250