JP6034703B2 - 変換回路、画像処理装置および変換方法 - Google Patents

変換回路、画像処理装置および変換方法 Download PDF

Info

Publication number
JP6034703B2
JP6034703B2 JP2013008256A JP2013008256A JP6034703B2 JP 6034703 B2 JP6034703 B2 JP 6034703B2 JP 2013008256 A JP2013008256 A JP 2013008256A JP 2013008256 A JP2013008256 A JP 2013008256A JP 6034703 B2 JP6034703 B2 JP 6034703B2
Authority
JP
Japan
Prior art keywords
timing
period
signal
unit
specified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013008256A
Other languages
English (en)
Other versions
JP2014140110A (ja
Inventor
杉山　聡
聡 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saturn Licensing LLC
Original Assignee
Saturn Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saturn Licensing LLC filed Critical Saturn Licensing LLC
Priority to JP2013008256A priority Critical patent/JP6034703B2/ja
Priority to US14/153,285 priority patent/US9307121B2/en
Priority to CN201410014486.4A priority patent/CN103945157A/zh
Publication of JP2014140110A publication Critical patent/JP2014140110A/ja
Application granted granted Critical
Publication of JP6034703B2 publication Critical patent/JP6034703B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

本技術は、変換回路、画像処理装置および変換方法に関する。詳しくは、画像信号をＡ／Ｄ変換する変換回路、画像処理装置および変換方法に関する。
従来、アナログの画像信号をデジタルの画素データに変換して画像処理する際には、画像処理装置は、同期信号に基づいて有効な画素データを取り込んで（すなわち、キャプチャして）処理している。具体的には、画像処理装置は、同期信号を画像信号とともに受け取り、ＣＥＡ（Consumer Electronics Association）−８６１−Ｅなどの規格に従って、同期信号の周期内においてビデオデータ期間を取得する。画像処理装置は、そのビデオデータ期間の画素信号を有効な画素信号としてキャプチャする。そして、画像処理装置は、キャプチャした画素信号からなる画像に対して、コントラスト補正やノイズ低減などの画像処理を行って表示装置などに出力する（例えば、特許文献１参照。）。
特開２００９−３２４０号公報
しかしながら、上述の従来技術では、画像の一部において画像処理が実行されないおそれがある。例えば、アナログの画素信号または同期信号の信号品質が低いと、同期信号から得られるビデオデータ期間と、有効な画素信号が画像処理装置に入力される期間とが一致しない場合がある。この場合には、ビデオデータ期間外のブランキング期間内に有効な画素信号が画像処理装置に入力されてしまうおそれがある。ブランキング期間内に有効な画像信号が入力されると、画像処理装置は、その有効な画素信号をキャプチャせずに、画像処理を行ってしまう。その結果、有効な画素信号の一部に画像処理が実行されず、画像処理後の画像の一部が欠けてしまうという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、画像の一部に画像処理が実行されなくなることを未然に防止することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、複数のアナログ画素信号の各々をデジタル画素データに変換する変換部と、同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得部と、前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定部と、前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成部と、前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力部とを具備する変換回路、および、その制御方法である。これにより、拡張期間をデジタル画素データが有効である期間として示すイネーブル信号に従って、有効なデジタル画素データが出力されるという作用をもたらす。
また、この第１の側面において、前記同期信号の信号品質を測定する信号品質測定部をさらに具備し、前記タイミング設定部は、前記信号品質が低いほど長い前記表示期間を示す前記タイミングを設定してもよい。これにより、信号品質が低いほど表示期間が長くなるという作用をもたらす。
また、この第１の側面において、上記信号品質が所定値より低い場合には上記デジタル画素データの再生停止を指示する再生停止信号を生成する再生停止信号生成部をさらに具備し、上記出力部は、上記再生停止信号をさらに出力してもよい。これにより、信号品質が所定値より低い場合にはデジタル画素データの再生停止を指示する再生停止信号が生成されて出力されるという作用をもたらす。
また、この第１の側面において、上記タイミング設定部は、前記複数のアナログ画素信号からなる画像の解像度を取得して当該解像度が低いほど長い前記拡張期間を示す前記タイミングを設定してもよい。これにより、解像度が低いほど表示期間が長くなるという作用をもたらす。
また、この第１の側面において、前記タイミング取得部は、前記同期信号のパルス幅として規定された規定パルス幅に基づいて前記規定タイミングを取得し、前記タイミング設定部は、前記規定パルス幅とは異なるパルス幅に基づいて前記拡張期間を示すタイミングを設定してもよい。これにより、規定パルス幅とは異なるパルス幅に基づいて拡張期間を示すタイミングが設定されるという作用をもたらす。
また、この第１の側面において、前記タイミング取得部は、上記同期信号が変化する時点から前記表示期間の開始タイミングまでの期間として規定された規定バックポーチに基づいて前記規定タイミングを取得し、前記タイミング設定部は、前記規定バックポーチとは異なる期間に基づいて前記拡張期間を示すタイミングを設定してもよい。これにより、規定バックポーチとは異なる期間に基づいて拡張期間を示すタイミングが設定されるという作用をもたらす。
また、この第１の側面において、前記タイミング取得部は、上記表示期間の終了タイミングから前記同期信号が変化する時点までの期間として規定された規定フロントポーチに基づいて前記規定タイミングを取得し、前記タイミング設定部は、前記規定フロントポーチとは異なる期間に基づいて前記拡張期間を示すタイミングを設定してもよい。これにより、規定フロントポーチとは異なる期間に基づいて拡張期間を示すタイミングが設定されるという作用をもたらす。
また、本技術の第２の側面は、複数のアナログ画素信号の各々をデジタル画素データに変換する変換部と、同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得部と、前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定部と、前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成部と、前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力部と、前記出力されたデジタル画素データに対して所定の画像処理を実行する画像処理部とを具備する画像処理装置である。これにより、拡張期間をデジタル画素データが有効である期間として示すイネーブル信号に従って、有効なデジタル画素データが出力されて画像処理が実行されるという作用をもたらす。
本技術によれば、画像の一部に画像処理が実行されなくなることを防止することができるという優れた効果を奏し得る。
第１の実施の形態における画像処理システムの一構成例を示す全体図である。 第１の実施の形態におけるＡ／Ｄ変換回路の一構成例を示す図である。 第１の実施の形態におけるフォーマット検出部の一構成例を示すブロック図である。 第１の実施の形態におけるフォーマット判定テーブルの一例を示す図である。 第１の実施の形態におけるタイミング設定部の一構成例を示すブロック図である。 第１の実施の形態における信号品質基準補正量テーブルの一例を示す図である。 第１の実施の形態におけるフォーマット基準補正量テーブルの一例を示す図である。 第１の実施の形態におけるタイミングパラメータテーブルの一例を示す図である。 第１の実施の形態におけるタイミング信号生成部の一構成例を示すブロック図である。 第１の実施の形態における補正前後の垂直ブランキング期間および垂直ビデオデータ期間の一例を示す図である。 第１の実施の形態における補正前後の水平ブランキング期間および水平ビデオデータ期間の一例を示す図である。 第１の実施の形態における画像処理回路の一構成例を示すブロック図である。 第１の実施の形態における同期信号および画像信号の一例を示す図である。 第１の実施の形態における画像信号と補正前の同期信号との一例を示す図である。 第１の実施の形態における画像信号と補正後の同期信号との一例を示す図である。 第１の実施の形態におけるＡ／Ｄ変換処理の一例を示すフローチャートである。 第１の実施の形態における画像処理の一例を示すフローチャートである。 第２の実施の形態におけるＡ／Ｄ変換回路の一構成例を示すブロック図である。 第２の実施の形態におけるデータアイランドパケットのデータ構成の一例を示す図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（ビデオデータ期間を拡張して画素信号を出力する例）
２．第２の実施の形態（ビデオデータ期間を拡張して画素信号および再生停止信号を出力する例）
＜１．第１の実施の形態＞
［画像処理システムの構成例］
図１は、実施の形態における画像処理システムの一構成例を示す全体図である。この画像処理システムは、画像供給装置１００、画像処理装置１５０および表示装置４００を備える。
画像供給装置１００は、画像信号および同期信号を含むアナログ信号を画像処理装置１５０に信号線１０９を介して供給するものである。画像供給装置１００は、例えば、コンポーネント映像信号をアナログ信号として供給する。なお、画像信号および同期信号を含むアナログ信号であれば、コンポーネント映像信号以外の信号を供給してもよい。例えば、画像供給装置１００は、コンポーネント映像信号の代わりにコンポジット映像信号を供給してもよいし、放送データを乗せたＲＦ（Radio Frequency）信号を供給してもよい。また、画像供給装置１００は、アナログの画像信号および同期信号に加えて、アナログの音声信号を含むアナログ信号を供給してもよい。
画像処理装置１５０は、画像信号をデジタルデータ（以下、「画像データ」と称する。）に変換し、所定の画像処理を行うものである。この画像処理装置１５０は、Ａ／Ｄ（Analog to Digital）変換回路２００および画像処理回路３００を備える。また、画像データは、解像度に応じた数の複数の画素データを含む。
Ａ／Ｄ変換回路２００は、アナログの画像信号および同期信号をデジタルデータに変換するものである。このＡ／Ｄ変換回路２００は、同期信号の周期内において、画像を表示する期間の開始および終了のタイミングを取得する。そして、Ａ／Ｄ変換回路２００は、その期間内の画素データを有効な画素データとして、ＨＤＭＩケーブル２０９を介して、画像処理回路３００に供給する。なお、Ａ／Ｄ変換回路２００は、特許請求の範囲に記載の変換回路の一例である。
画像処理回路３００は、有効な画素データからなる画像データに対して所定の画像処理を実行するものである。実行される画像処理は、例えば、ノイズリダクション処理、圧縮フォーマットの変更処理、ガンマ補正処理、コントラスト調整処理、および、放送データのデコード処理などのうちの少なくとも１つである。画像処理回路３００は、処理後の画像データを乗せたデジタル信号を表示装置４００に信号線３０９を介して出力する。なお、画像処理回路３００は、特許請求の範囲に記載の画像処理部の一例である。
表示装置４００は、画像処理後の画像データを表示するものである。
［Ａ／Ｄ変換回路の構成例]
図２は、第１の実施の形態におけるＡ／Ｄ変換回路２００の一構成例を示すブロック図である。このＡ／Ｄ変換回路２００は、Ａ／Ｄ変換部２１０、信号品質測定部２２０、フォーマット検出部２３０、タイミング設定部２４０、タイミング信号生成部２５０およびＨＤＭＩ送信部２６０を備える。
Ａ／Ｄ変換部２１０は、アナログの画像信号および同期信号をデジタルデータに変換するものである。同期信号は、垂直方向における走査タイミングを示す垂直同期信号Ｖｓｙｎｃと水平方向における走査タイミングを示す水平同期信号Ｈｓｙｎｃとを含む。Ａ／Ｄ変換部２１０は、Ａ／Ｄ変換した水平同期信号Ｈｓｙｎｃを信号品質測定部２２０、フォーマット検出部２３０およびタイミング信号生成部２５０に供給する。また、Ａ／Ｄ変換部２１０は、Ａ／Ｄ変換した垂直同期信号Ｖｓｙｎｃをフォーマット検出部２３０およびタイミング信号生成部２５０に供給する。また、Ａ／Ｄ変換部２１０は、画像データをＨＤＭＩ送信部２６０に供給する。なお、Ａ／Ｄ変換部２１０は、特許請求の範囲に記載の変換部の一例である。
信号品質測定部２２０は、同期信号の信号品質を測定するものである。例えば、信号品質測定部２２０は、水平同期信号Ｈｓｙｎｃを受け取り、その水平同期信号Ｈｓｙｎｃの走査タイミングの各々を検出する。そして、信号品質測定部２２０は、走査タイミングを検出するたびに、前回の走査タイミングから今回の走査タイミングまでの時間を水平同期信号Ｈｓｙｎｃの周期として測定する。信号品質測定部２２０は、周期を測定するたびに、前回の周期と今回の周期との差分を求めて、その差分が大きいほど、信号品質が低いと判断する。信号品質測定部は、信号品質の程度を示す測定結果をタイミング設定部２４０に供給する。
なお、信号品質測定部２２０は、同期信号の信号品質を測定しているが、アナログ信号の信号品質を測定することもできる。この場合には、信号品質測定部２２０は、例えば、アナログ信号の信号レベルを測定し、その信号レベルが高いほど信号品質が高いと判断する。
フォーマット検出部２３０は、画像データの解像度のフォーマットを検出するものである。ＣＥＡ−８６１−Ｅ等の規格においては、解像度のフォーマットごとに、ブランキング期間とビデオデータ期間とのそれぞれの期間について、特定の時期を示すタイミング、例えば、開始および終了のタイミングが規定される。このため、解像度のフォーマットを検出することにより、ビデオデータ期間の特定の時期を示すタイミングが取得される。
ここで、ブランキング期間とは、表示装置の画面上で１つの走査線が形成されてから、次の走査線に移るまでの期間、または、１つのラスタが形成され、次のラスタに移るまでの期間である。前者の期間は、「水平ブランキング期間」と呼ばれ、後者の期間は、「垂直ブランキング期間」と呼ばれる。これらのブランキング期間は、表示装置に画像が表示されない期間でもある。一方、ビデオデータ期間とは、同期信号の周期内においてブランキング期間を除く期間であり、表示装置に画像が表示される期間でもある。以下、垂直同期信号Ｖｓｙｎｃの周期内のビデオデータ期間を「垂直ビデオデータ期間」と称し、水平同期信号Ｈｓｙｎｃの周期内のビデオデータ期間を「水平ビデオデータ期間」と称する。
ＣＥＡ−８６１−Ｅの規格においては、ブランキング期間は、フロントポーチ、同期信号のパルス幅、および、バックポーチとからなる期間として規定される。これらのフロントポーチ、同期信号のパルス幅、および、バックポーチの各々は、「タイミングパラメータ」と呼ばれる。フロントポーチは、前回のビデオデータ期間が終了するタイミングから、同期信号が変化するタイミングまでの期間である。バックポーチは、フロントポーチとパルス幅との期間が経過したタイミングから、ビデオデータ期間が開始するタイミングまでの期間である。
水平ブランキング期間内のフロントポーチ、水平同期信号のパルス幅およびバックポーチを以下、「水平フロントポーチ」、「水平パルス幅」および「水平バックポーチ」と称する。また、垂直ブランキング期間内のフロントポーチ、垂直同期信号のパルス幅およびバックポーチを以下、「垂直フロントポーチ」、「垂直パルス幅」および「垂直バックポーチ」と称する。
水平フロントポーチ、水平パルス幅および水平バックポーチのそれぞれの長さの単位として、例えば、画素データの各々を送信するためのピクセルクロック信号のクロック数または画素数が用いられる。また、垂直フロントポーチ、垂直パルス幅および垂直バックポーチのそれぞれの長さの単位として、例えば、水平同期信号Ｈｓｙｎｃのクロック数またはライン数が用いられる。
フォーマット検出部２３０は、水平同期信号Ｈｓｙｎｃの周波数を水平同期周波数Ｈｓｆとして測定し、垂直同期信号Ｖｓｙｎｃの周波数を垂直同期周波数Ｖｓｆとして測定する。これらの周波数は、例えば、同期信号（ＨｓｙｎｃおよびＶｓｙｎｃ）の周期を計測して、その計測値の逆数を算出することにより求められる。フォーマット検出部２３０は、水平同期信号Ｈｓｙｎｃおよび垂直同期信号Ｖｓｙｎｃのそれぞれの周波数の組み合わせごとに、解像度のフォーマットを対応付けたテーブルを予め記憶しておく。フォーマット検出部２３０は、そのテーブルを参照して、測定した周波数の組み合わせに対応するフォーマットを検出する。フォーマット検出部２３０は、検出したフォーマットを特定するための情報であるフォーマットコードと水平同期周波数Ｈｓｆおよび垂直同期周波数Ｖｓｆとをタイミング設定部２４０に供給する。
なお、フォーマット検出部２３０は、特許請求の範囲に記載のタイミング取得部の一例である。
タイミング設定部２４０は、規定のタイミング以外のタイミングを設定してビデオデータ期間を拡張するものである。タイミング設定部２４０は、フォーマットおよび信号品質に基づいてビデオデータ期間の開始および終了の少なくとも一方のタイミングを、フォーマットコードの示す規定のタイミングと異なるタイミングに変更する。具体的には、タイミング設定部２４０は、信号品質が低いほど、また、フォーマットの解像度が低いほど、ビデオデータ期間が長くなるように、タイミングを変更する。タイミング設定部２４０は、変更後のタイミングを示す制御信号をタイミング信号生成部２５０に供給する。
タイミング信号生成部２５０は、制御信号に従って、タイミング信号を生成するものである。タイミング信号は、同期信号およびデータイネーブル信号を含む。データイネーブル信号は、ビデオデータ期間を画素データが有効である期間として示す信号である。例えば、ビデオデータ期間内において、データイネーブル信号がハイレベルに設定される。タイミング信号生成部２５０は、制御信号に従って同期信号（Ｈｓｙｎｃ'およびＶｓｙｎｃ'）を再生成し、データイネーブル信号を生成する。タイミング信号生成部２５０は、タイミング信号（すなわち、同期信号およびデータイネーブル信号）をＨＤＭＩ送信部２６０に供給する。なお、タイミング信号生成部２５０は、特許請求の範囲に記載のイネーブル信号生成部の一例である。
ＨＤＭＩ送信部２６０は、ＨＤＭＩの規格に従ってビデオストリームを生成して送信するものである。ビデオストリームは、画像データおよびタイミング信号を含むデータである。ＨＤＭＩ送信部２６０は、タイミング信号生成部２５０により生成されたデータイネーブル信号から、ビデオデータ期間およびブランキング期間を取得する。そして、ＨＤＭＩ送信部２６０は、タイミング信号のうちの同期信号をブランキング期間内に画像処理回路３００に送信し、画像データをビデオデータ期間内に画像処理回路３００に送信する。また、ＨＤＭＩ送信部２６０は、データアイランドパケットを必要に応じて生成してブランキング期間内に送信する。
ＨＤＭＩ送信部２６０は、ＨＤＭＩケーブルを介して、ＴＭＤＳ（Transmission Minimized Differential Signaling）方式によりデータを伝送する。このＴＭＤＳ方式は、ピクセルデータを伝送するための３対の信号線と、ピクセルクロック信号を伝送するための１対の信号線とを用いて、信号の値を１対の信号線の電位差により判定する方式である。なお、ＨＤＭＩ送信部２６０は、特許請求の範囲に記載の出力部の一例である。
なお、Ａ／Ｄ変換回路２００は、ＨＤＭＩの規格に従って画像信号およびタイミング信号を送信する構成としているが、画像信号およびタイミング信号を送信することができる規格であれば、ＨＤＭＩ以外の通信規格で送信してもよい。
［フォーマット検出部の構成例]
図３は、第１の実施の形態におけるフォーマット検出部２３０の一構成例を示すブロック図である。このフォーマット検出部２３０は、水平同期周波数測定部２３１、垂直同期周波数測定部２３２、フォーマット取得部２３３およびフォーマット判定テーブル２３４を備える。
水平同期周波数測定部２３１は、水平同期周波数Ｈｓｆを測定するものである。例えば、水平同期周波数測定部２３１は、水平同期信号Ｈｓｙｎｃの立上り、または、立下りのタイミングを複数回検出する。そして、水平同期周波数測定部２３１は、前回のタイミングから今回のタイミングまでの時間を周期として計時し、その周期の逆数を水平同期周波数Ｈｓｆとして求める。周期を複数回計時する場合、水平同期周波数測定部２３１は、それらの計測値の平均値などを周期として算出する。水平同期周波数測定部２３１は、水平同期周波数Ｈｓｆをフォーマット取得部２３３およびタイミング信号生成部２５０に供給する。
垂直同期周波数測定部２３２は、垂直同期周波数Ｖｓｆを測定するものである。例えば、垂直同期周波数測定部２３２は、水平同期周波数測定部２３１と同様の方法で垂直同期周波数Ｖｓｆを測定する。垂直同期周波数測定部２３２は、垂直同期周波数Ｖｓｆをフォーマット取得部２３３およびタイミング信号生成部２５０に供給する。
フォーマット取得部２３３は、水平同期周波数Ｈｓｆおよび垂直同期周波数Ｖｓｆから、解像度のフォーマットを判定するものである。フォーマット取得部２３３は、測定された水平同期周波数Ｈｓｆおよび垂直同期周波数Ｖｓｆの組合せに対応するフォーマットコードをフォーマット判定テーブル２３４から取得する。フォーマット取得部２３３は、読み出したフォーマットコードをタイミング設定部２４０に供給する。
フォーマット判定テーブル２３４は、水平同期周波数Ｈｓｆおよび垂直同期周波数Ｖｓｆの組合せごとに、フォーマットコードを対応付けて記憶するテーブルである。
［フォーマット判定テーブルの構成例]
図４は、第１の実施の形態におけるフォーマット判定テーブル２３４の一例を示す図である。このフォーマット判定テーブル２３４には、ＣＥＡ−８６１−Ｅなどの規格に従って、水平同期周波数Ｈｓｆおよび垂直同期周波数Ｖｓｆの組合せごとに、フォーマットコードが対応付けて記載される。フォーマットコードにより、例えば、画像データの水平解像度、垂直解像度および走査方式などが特定される。ここで、走査方式は、インターレース方式またはプログレッシブ方式である。なお、図４では、説明の便宜上、フォーマット判定テーブル２３４内に、水平解像度、垂直解像度および走査方式を記載しているが、これらのデータは、フォーマット判定テーブル２３４内に記載しなくてもよい。
例えば、「３１．４６９」Ｈｚの水平同期周波数Ｈｓｆと、「５９．９４０」Ｈｚの垂直同期周波数Ｖｓｆとの組合せに対応付けて「１」のフォーマットコードが記載される。この「１」のフォーマットコードは、水平解像度が「６４０」画素であり、垂直解像度が「４８０」ラインであり、走査方式がプログレッシブ方式であるフォーマットに割り当てられたコードである。
［タイミング設定部の構成例]
図５は、第１の実施の形態におけるタイミング設定部２４０の一構成例を示すブロック図である。このタイミング設定部２４０は、信号品質基準補正量テーブル２４１と、補正量取得部２４２および２４３と、フォーマット基準補正量テーブル２４４と、補正量演算部２４５とを備える。また、タイミング設定部２４０は、タイミング制御部２４６と、タイミングパラメータテーブル２４７とを備える。
信号品質基準補正量テーブル２４１は、信号品質に関する複数の測定値のそれぞれについて、タイミングパラメータの補正量Ｃ１を対応付けたテーブルである。補正量Ｃ１には、例えば、信号品質が低いほど、大きな値が設定される。そして、補正量Ｃ１が大きいほど、ビデオデータ期間が長くなるようにタイミングパラメータが補正される。このため、信号品質が低いほど、ビデオデータ期間が長くなる。
補正量取得部２４２は、信号品質の測定値に基づいて、タイミングパラメータの補正量を取得するものである。この補正量取得部２４２は、信号品質の測定値を信号品質測定部２２０から受け取り、その測定値に対応する補正量Ｃ１を信号品質基準補正量テーブル２４１から読み出す。そして、補正量取得部２４２は、読み出した補正量Ｃ１を補正量演算部２４５に供給する。
フォーマット基準補正量テーブル２４４は、フォーマットコードのそれぞれについて、タイミングパラメータの補正量Ｃ２を対応付けたテーブルである。補正量Ｃ２には、例えば、フォーマットの示す解像度が低いほど、大きな値が設定される。そして、補正量Ｃ２が大きいほど、ビデオデータ期間が長くなるようにタイミングパラメータが補正される。このため、解像度が低いほど、ビデオデータ期間が長くなる。
補正量取得部２４３は、解像度のフォーマットに基づいて、タイミングパラメータの補正量Ｃ２を取得するものである。この補正量取得部２４３は、フォーマットコードをフォーマット検出部２３０から受け取り、そのフォーマットコードに対応する補正量Ｃ２をフォーマット基準補正量テーブル２４４から読み出す。そして、補正量取得部２４３は、読み出した補正量Ｃ２を補正量演算部２４５に供給する。
補正量演算部２４５は、補正量Ｃ１およびＣ２から、タイミングパラメータの最終的な補正量Ｃｔを演算するものである。補正量Ｃｔには０以上の値が設定され、補正量Ｃｔが大きいほど、ビデオデータ期間が長くなるようにタイミングパラメータが補正される。例えば、補正量Ｃｔと同じ数の画素数の分、水平ビデオデータ期間が拡張される。また、補正量Ｃｔと同じ数のライン数の分、垂直ビデオデータ期間が拡張される。
補正量演算部２４５は、例えば、次の式を使用して、補正量Ｃｔを演算する。補正量演算部２４５は、求めた補正量Ｃｔをタイミング制御部２４６に供給する。
Ｃｔ＝ｗ１×Ｃ１＋ｗ２×Ｃ２ ・・・式１
式１において、ｗ１およびｗ２は、補正量Ｃ１およびＣ２についての重み係数であり、所定の実数が設定される。
タイミングパラメータテーブル２４７は、フォーマットコードと補正量Ｃｔとの組合せごとに、タイミングパラメータを対応付けたテーブルである。このタイミングパラメータは、水平フロントポーチＨｆｒоｎｔ、水平パルス幅Ｈｐｗ、水平バックポーチＨｂａｃｋ、垂直フロントポーチＶｆｒоｎｔ、垂直パルス幅Ｖｐｗ、および、垂直バックポーチＶｂａｃｋを含む。ここで、「０」の補正量Ｃｔに対応するタイミングパラメータは、ＣＥＡ−８６１−Ｅなどの規格により規定される規定値のパラメータである。一方、「０」以外の補正量Ｃｔに対応するタイミングパラメータは、ＣＥＡ−８６１−Ｅなどの規格により規定される規定値を補正量Ｃｔに応じて補正したパラメータである。パルス幅およびバックポーチの少なくとも一方は、補正量が大きいほど小さな値に補正される。一方、フロントポーチの期間が短すぎると、データイネーブル信号がアクティブである期間に水平同期信号Ｈｓｙｎｃが立ち上がることがあり、その場合に画像が正常に伝送されないおそれがある。このため、フロントポーチの期間は、バックポーチやパルス幅よりも補正量を小さくすることが望ましい。また、ビデオデータ期間が補正前より長くならない範囲であれば、フロントポーチの期間を拡張してもよい。
タイミング制御部２４６は、フォーマットコードと補正量Ｃｔとに基づいて、ビデオデータ期間の開始および終了の少なくとも一方のタイミングを制御するための制御信号を生成するものである。このタイミング制御部２４６は、補正量演算部２４５およびフォーマット検出部２３０から、フォーマットコードおよび補正量Ｃｔを受け取り、それらの組合せに対応するタイミングパラメータをタイミングパラメータテーブル２４７から読み出す。タイミング制御部２４６は、読み出したタイミングパラメータに基づいて制御信号を生成する。具体的には、制御信号は、パルス幅を制御するためのパルス幅信号と、データイネーブル信号を制御するためのデータイネーブル制御信号とを含む。パルス幅制御信号は、変更後のパルス幅、または、パルス幅の変更量を指示する信号である。パルス幅制御信号は、水平パルス幅Ｈｐｗおよび垂直パルス幅Ｖｐｗの少なくとも一方を制御するための信号を含む。
データイネーブル制御信号は、データイネーブル信号ＤＥをアクティブにする期間の開始および終了のタイミングを制御するための信号である。例えば、データイネーブル制御信号は、同期信号（ＨｓｙｎｃまたはＶｓｙｎｃ）が変化したときからバックポーチが経過したタイミングを開始のタイミングとして指示する。また、データイネーブル制御信号は、データイネーブル信号ＤＥをアクティブにしてからビデオデータ期間が経過したときのタイミングを、データイネーブル信号をインアクティブにするタイミングとして指示する。ここで、データイネーブル信号は、ハイレベルのときにアクティブであり、ローレベルであるときインアクティブであるものとする。また、ビデオデータ期間の長さは、同期信号の周期の長さから、フロントポーチ、パルス幅およびバックポーチの長さを引いた値をタイミング制御部２４６が演算することにより求められる。データイネーブル制御信号は、生成した制御信号をタイミング信号生成部２５０に供給する。
なお、タイミング設定部２４０は、補正量Ｃ１およびＣ２のいずれか一方をそのまま補正量Ｃｔとして使用してもよい。この場合、信号品質基準補正量テーブル２４１および補正量取得部２４２と、フォーマット基準補正量テーブル２４４および補正量取得部２４３とのいずれか一方は不要であり、補正量演算部２４５も不要である。補正量演算部２４５は、垂直ビデオデータ期間の補正量と、水平ビデオデータ期間の補正量とを別々に求めてもよい。また、補正量演算部２４５は、垂直ビデオデータ期間の補正量と水平ビデオデータ期間の補正量とのうちのいずれかのみを求めてもよい。また、データイネーブル信号は、ローレベルのときにアクティブで、ハイレベルのときにインアクティブであってもよい。
［信号品質基準補正量テーブルの構成例]
図６は、第１の実施の形態における信号品質基準補正量テーブル２４１の一例を示す図である。信号品質の高さは、例えば、「高」、「中」および「低」の３段階に分類され、それぞれの信号品質に対応付けて補正量Ｃ２が記憶される。例えば、信号品質が低いほど、補正量Ｃ２に大きな値が設定されてビデオデータ期間が長くなる。具体的には、信号品質が「高」である場合には、「０」の補正量Ｃ２が設定される。また、信号品質が「中」である場合には、「＋２」の補正量Ｃ２が設定され、信号品質が「低」である場合には、「＋４」の補正量Ｃ２が設定される。
［フォーマット基準補正量テーブルの構成例]
図７は、第１の実施の形態におけるフォーマット基準補正量テーブル２４４の一例を示す図である。フォーマット基準補正量テーブル２４４には、解像度のフォーマットコードごとに、補正量Ｃ１が記載される。補正量Ｃ１には、例えば、解像度が低いほど、大きな値が設定されてビデオデータ期間が長くなる。具体的には、フォーマットコードが、比較的解像度の低いフォーマットを示す「１」である場合には、「＋４」の補正量Ｃ１が設定される。一方、比較的解像度の高いフォーマットを示す「２０」である場合には、「０」の補正量Ｃ１が設定される。
［タイミングパラメータテーブルの構成例]
図８は、第１の実施の形態におけるタイミングパラメータテーブル２４７の一例を示す図である。このタイミングパラメータテーブル２４７には、フォーマットコードおよび補正量Ｃｔの組合せごとに、タイミングパラメータが対応付けて記憶される。タイミングパラメータは、例えば、水平フロントポーチ、水平パルス幅、水平バックポーチ、垂直フロントポーチ、垂直パルス幅および垂直バックポーチを含む。
補正量Ｃｔには、０以上の値が設定される。補正量Ｃｔが「０」のときのタイミングパラメータは、フォーマットコードにより規定される規定値である。また、補正量Ｃｔが、「０」より大きい時のタイミングパラメータは、ビデオデータ期間が長くなるように規定値から変更された値のパラメータである。具体的には、補正量Ｃｔが大きいほど、小さい値のタイミングパラメータが設定される。ただし、フロントポーチは、規定値より狭くしないことが望ましい。これは、フロントポーチが狭すぎると、データイネーブル信号がアクティブである期間に水平同期信号Ｈｓｙｎｃが立ち上がって、画像が正常に伝送されないおそれがあるためである。
特に、Ａ／Ｄ変換回路２００で、ピッチ幅を広くした場合、フロントポーチが、フォーマットコードにより規定される規定値より短くなるおそれがある。このため、フロントポーチを、規定値より大きな値に補正することにより、ピッチ幅調整に対する耐性が向上する。しかし、フロントポーチを長くする場合であっても、その分、パルス幅およびバックポーチの少なくとも一方を短くして、規定値より長いビデオデータ期間を確保する必要がある。
例えば、フォーマットコードが「１」で補正量Ｃｔが「０」である場合を考える。この場合、タイミングパラメータには、フォーマットコードの示すフォーマットにより規定される規定値が設定される。具体的には、「１６」画素の水平フロントポーチＨｆｒｏｎｔ、「９６」画素の水平パルス幅Ｈｐｗ、および、「４８」画素の水平バックポーチＨｂａｃｋが設定される。また、「１０」ラインの垂直フロントポーチＶｆｒｏｎｔ、「２」画素の水平パルス幅Ｈｐｗ、および、「３３」ラインの垂直バックポーチＶｂａｃｋが設定される。
次に、フォーマットコードが「１」で補正量Ｃｔが「１」である場合を考える。この場合、タイミングパラメータには、ビデオデータ期間を規定値より１画素および１ライン長くするための値が設定される。具体的には、「１８」画素の水平フロントポーチＨｆｒｏｎｔ、「９４」画素の水平パルス幅Ｈｐｗ、および、「４７」画素の水平バックポーチＨｂａｃｋが設定される。また、「１０」ラインの垂直フロントポーチＶｆｒｏｎｔ、「２」画素の水平パルス幅Ｈｐｗ、および、「３２」ラインの垂直バックポーチＶｂａｃｋが設定される。
なお、タイミングパラメータテーブル２４７には、補正量Ｃｔが「０」のときのタイミングパラメータのみをフォーマットコードごとに記載してもよい。この場合には、タイミング制御部２４６が、補正前のタイミングパラメータをタイミングパラメータテーブル２４７から読み出し、補正量Ｃｔの分、読み出したパラメータのいずれかを短くすればよい。
［タイミング信号生成部の構成例]
図９は、第１の実施の形態におけるタイミング信号生成部２５０の一構成例を示すブロック図である。このタイミング信号生成部２５０は、垂直同期信号再生成部２５１、水平同期信号再生成部２５２およびデータイネーブル信号生成部２５３を備える。
垂直同期信号再生成部２５１は、垂直同期信号を再生成するものである。この垂直同期信号再生成部２５１は、垂直同期信号Ｖｓｙｎｃのパルス幅を制御信号に従って変更して再生成する。垂直同期信号再生成部２５１は、再生成した信号を垂直同期信号Ｖｓｙｎｃ'としてデータイネーブル信号生成部２５３およびＨＤＭＩ送信部２６０に供給する。
水平同期信号再生成部２５２は、水平同期信号を再生成するものである。この水平同期信号再生成部２５２は、水平同期信号Ｈｓｙｎｃのパルス幅を制御信号に従って変更して再生成する。水平同期信号再生成部２５２は、再生成した信号を水平同期信号Ｈｓｙｎｃ'としてデータイネーブル信号生成部２５３およびＨＤＭＩ送信部２６０に供給する。
データイネーブル信号生成部２５３は、データイネーブル信号ＤＥを生成するものである。データイネーブル信号生成部２５３は、制御信号に従って、同期信号からデータイネーブル信号を生成する。
データイネーブル信号生成部２５３は、生成したデータイネーブル信号ＤＥをＨＤＭＩ送信部２６０に供給する。
図１０は、第１の実施の形態における補正前後の垂直ブランキング期間および垂直ビデオデータ期間の一例を示す図である。図１０におけるａは、補正量Ｃｔが「０」のときの垂直ブランキング期間Ｖｂｌａｎｋ_０および垂直ビデオデータ期間Ｖｖｄｐ_０の一例である。垂直同期信号の周期内の期間（１／Ｖｓｆ）は、垂直ブランキング期間Ｖｂｌａｎｋ_０と垂直ビデオデータ期間Ｖｖｄｐ_０とに分けられる。この垂直ブランキング期間Ｖｂｌａｎｋ_０は、垂直フロントポーチＶｆｒｏｎｔ、垂直同期信号Ｖｓｙｎｃのパルス幅Ｖｐｗおよび垂直バックポーチＶｂａｃｋからなる。また、垂直ビデオデータ期間Ｖｖｄｐ_０内において、画像のライン数と同じ回数、データイネーブル信号がアクティブに設定される。
図１０におけるｂは、補正量Ｃｔが「２」のときの垂直ブランキング期間Ｖｂｌａｎｋ_２および垂直ビデオデータ期間Ｖｖｄｐ_２の一例である。タイミングパラメータの制御により、垂直ブランキング期間Ｖｂｌａｎｋ_２は、補正量Ｃｔが「０」のときの垂直ブランキング期間Ｖｂｌａｎｋ_０よりも、２ライン短くなる。このため、垂直ビデオデータ期間Ｖｖｄｐ_２は、補正量Ｃｔが「０」のときの垂直ビデオデータ期間Ｖｖｄｐ_０よりも、２ライン長くなる。したがって、アナログ信号が不安定で、垂直同期信号Ｖｓｙｎｃの示す垂直ビデオデータ期間と、有効な画素データの期間とが垂直方向にずれても、ずれ量が２ライン以下であれば、全ての画素データが有効な画素データとして送信される。
図１１は、第１の実施の形態における補正前後の水平ブランキング期間および水平ビデオデータ期間の一例を示す図である。図１１におけるａは、補正量Ｃｔが「０」のときの水平ブランキング期間Ｈｂｌａｎｋ_０および水平ビデオデータ期間Ｈｖｄｐ_０の一例である。水平同期信号の周期（１／Ｈｓｆ）内の期間は、水平ブランキング期間Ｈｂｌａｎｋ_０と水平ビデオデータ期間Ｈｖｄｐ_０とに分けられる。この水平ブランキング期間Ｈｂｌａｎｋ_０は、水平フロントポーチＨｆｒｏｎｔ、水平同期信号Ｈｓｙｎｃのパルス幅Ｈｐｗおよび水平バックポーチＨｂａｃｋからなる。また、水平ビデオデータ期間Ｈｖｄｐ_０内において、データイネーブル信号がアクティブに設定される。
図１１におけるｂは、補正量Ｃｔが「２」のときの水平ブランキング期間Ｈｂｌａｎｋ_２および水平ビデオデータ期間Ｈｖｄｐ_２の一例である。タイミングパラメータの制御により、水平ブランキング期間Ｈｂｌａｎｋ_２は、補正量Ｃｔが「０」のときの水平ブランキング期間Ｈｂｌａｎｋ_０よりも、２画素短くなる。このため、水平ビデオデータ期間Ｈｖｄｐ_２は、補正量Ｃｔが「０」のときの水平ビデオデータ期間Ｈｖｄｐ_０よりも、２ライン長くなる。したがって、アナログ信号が不安定で、水平同期信号Ｈｓｙｎｃの示す水平ビデオデータ期間と、有効な画素データの期間とが水平方向にずれても、ずれ量が２画素以下であれば、全ての画素データが有効な画素データとして送信される。
[画像処理回路の構成例]
図１２は、第１の実施の形態における画像処理回路３００の一構成例を示すブロック図である。この画像処理回路３００は、ＨＤＭＩ受信部３１０、画像データ検出部３２０、画像データ処理部３３０および画像データ送信部３４０を備える。
ＨＤＭＩ受信部３１０は、ＨＤＭＩの規格に従って画像データおよびタイミング信号を受信するものである。ＨＤＭＩ受信部３１０は、タイミング信号のうちのデータイネーブル信号ＤＥの示すビデオデータ期間内の画像データを有効なデータとして画像データ検出部３２０および画像データ処理部３３０に供給する。また、ＨＤＭＩ受信部３１０は、データイネーブル信号ＤＥの示すブランキング期間内において、固定値のデータを無効なデータとして画像データ検出部３２０および画像データ処理部３３０に供給する。この固定値は、有効な画素データの値に満たない値であり、黒レベルの値である。また、ＨＤＭＩ受信部３１０は、タイミング信号のうちの同期信号を画像データ検出部３２０および画像データ処理部３３０に供給する。
画像データ検出部３２０は、有効な画素データを検出して検出結果を画像データ処理部３３０に供給するものである。ビデオデータ期間を拡張した結果、ビデオデータ期間内において、画像供給装置１００からの有効な画素データのほか、そうでない黒レベルの無効な画素データが含まれることとなる。このため、画像データ検出部３２０は、ビデオデータ期間内の有効な画素データを検出する。
画像データ検出部３２０は、例えば、画素データの走査順に、画素データの値を、無効なデータの値である固定値と比較する。画素データの値が固定値より高い場合には、画像データ検出部３２０は、その画素データを有効な画素データとして検出する。画像データ検出部３２０は、あるラインにおいて有効な画素データを検出すると、その検出タイミングから、フォーマットにより規定される水平ビデオデータ期間が経過するまでの画素データの全てを有効な画素データとして検出する。そして、画像データ検出部３２０は、水平ビデオデータ期間が経過してから、次のラインまでの画素データの全てを無効な画素データとする。画像データ検出部３２０は、最初に有効な画素データを検出したタイミングから、フォーマットにより規定される垂直ビデオデータ期間が経過するまで、各ラインにおいて同様の検出処理を実行する。そして、画像データ検出部３２０は、垂直ビデオデータ期間が経過してから、次の画像までの画素データの全てを無効な画素データとする。画像データ検出部３２０は、検出結果を画像データ処理部３３０に供給する。
画像データ処理部３３０は、画像データ検出部３２０により検出された有効な画素データからなる画像に対して、所定の画像処理を実行するものである。画像データ処理部３３０は、画像処理後の画像データと同期信号とを画像データ送信部３４０に供給する。
画像データ送信部３４０は、画像データおよび同期信号を含むデジタル信号を表示装置４００との外部インターフェースを介して表示装置４００に送信するものである。例えば、画像データ送信部３４０は、ＬＶＤＳ（Low Voltage Differential Signaling）やＶ−ｂｙ−Ｏｎｅの外部インターフェースにおける信号に変換して表示装置４００へ出力する。
図１３は、第１の実施の形態における同期信号および画像信号の一例を示す図である。図１３は、アナログ信号の信号品質が十分に高い場合の同期信号および画像信号の一例を示すものである。図１３では、アナログ信号の信号品質が高いために、垂直同期信号Ｖｓｙｎｃ'から得られる垂直ビデオデータ期間Ｖｖｄｐは、有効な画素データが入力される期間と一致するものとする。このため、垂直ビデオデータ期間を拡張する必要はなく、フォーマットにより規定される値Ｖｖｄｐ_０が設定される。この期間において、データイネーブル信号ＤＥが、ライン数に応じた回数、アクティブに設定される。水平ビデオデータ期間についても同様に、フォーマットにより規定される値Ｈｖｄｐ_０が設定される。この期間において、データイネーブル信号ＤＥはアクティブに設定される。データイネーブル信号ＤＥに従って、有効な画像データの全てが画像処理回路３００に供給され、画像データの全てにおいて画像処理が実行される。
図１４は、第１の実施の形態における画像信号と補正前の同期信号との一例を示す図である。図１４では、アナログ信号の信号品質が低いために、垂直同期信号Ｖｓｙｎｃ'から得られる垂直ビデオデータ期間Ｖｖｄｐは、有効な画素データが入力される期間と一致しないものとする。このため、仮に、垂直ビデオデータ期間を拡張せずに、フォーマットにより規定される値Ｖｖｄｐ_０が設定されると、データイネーブル信号ＤＥがインアクティブのときに、有効な画素データが入力されてしまう。水平ビデオデータ期間についても同様に、フォーマットにより規定される値Ｈｖｄｐ_０が設定されると、データイネーブル信号ＤＥがインアクティブのときに、有効な画素データが入力されてしまう。この結果、画像データの一部が有効なデータとして画像処理回路３００に供給されず、画像データの一部について画像処理が実行されない。この結果、画像処理後の画像の一部が欠けてしまう。
図１５は、第１の実施の形態における画像信号と補正後の同期信号との一例を示す図である。図１５でも、図１４と同様に、アナログ信号の信号品質が低いために、垂直同期信号Ｖｓｙｎｃ'から得られる垂直ビデオデータ期間Ｖｖｄｐは、有効な画素データが入力される期間と一致しないものとする。この場合、垂直ビデオデータ期間を拡張することにより、フォーマットにより規定される値Ｖｖｄｐ_０より長いＶｖｄｐ_２が設定される。これにより、データイネーブル信号ＤＥがインアクティブのときに有効な画素データが入力されることが防止される。水平ビデオデータ期間についても同様に、フォーマットにより規定される値Ｈｖｄｐ_０より長いＨｖｄｐ_２を設定することにより、データイネーブル信号ＤＥがインアクティブのときに、有効な画素データが入力されることが防止される。この結果、画像データの全てが有効なデータとして画像処理回路３００に供給され、画像処理後の画像の一部が欠けることがなくなる。
ビデオデータ期間を規定値より長くしたことにより、ビデオデータ期間内において、黒レベルの無効な画素データが含まれるようになる。しかし、このビデオデータ期間内の黒レベルのデータは、画像供給装置１００から画像処理回路３００までの伝送路におけるノイズの影響により、一定の値とならないのが一般的である。このため、この黒レベルが現れる位置まで、表示装置４００においてポジション調整を行っても、映像として不自然な一定の黒レベルでなく、ノイズ感を持った黒レベルが表示される。
なお、ビデオデータ期間を規格値よりも長くすると、消費電力が上昇したり、画像データ検出部３２０や画像データ処理部３３０の演算終了までにかかる時間（遅延時間）が増加したりするおそれがある。しかし、Ａ／Ｄ変換回路２００は、前述したように解像度や信号品質に応じて動的にビデオデータ期間を拡張することにより、必要でない場合にはビデオデータ期間の拡張を抑制している。このため、ビデオデータ期間の拡張により、消費電力の増大等のデメリットが生じるケースを最小限に抑えることができる。
[画像処理装置の動作例]
図１６は、第１の実施の形態におけるＡ／Ｄ変換処理の一例を示すフローチャートである。このＡ／Ｄ変換処理は、例えば、Ａ／Ｄ変換回路２００にアナログ信号が入力されたときに開始する。
Ａ／Ｄ変換回路２００は、アナログ信号に対してＡ／Ｄ変換を行う（ステップＳ９１１）。Ａ／Ｄ変換回路２００は、同期信号から解像度のフォーマットを検出して、ビデオデータ期間の開始および終了のタイミングを取得する（ステップＳ９１２）。また、Ａ／Ｄ変換回路２００は、同期信号の信号品質を検出する（ステップＳ９１３）。Ａ／Ｄ変換回路２００は、フォーマットと信号品質とに基づいて補正量Ｃｔを決定する（ステップＳ９１４）。そして、Ａ／Ｄ変換回路２００は、補正量Ｃｔに応じて拡張した表示期間を示すタイミング信号を生成する（ステップＳ９１５）。Ａ／Ｄ変換回路２００は、画像データおよびタイミング信号を画像処理回路３００に送信する（ステップＳ９１６）。
図１７は、第１の実施の形態における画像処理の一例を示すフローチャートである。この画像処理は、例えば、画像処理回路３００が、画像データおよびタイミング信号をＡ／Ｄ変換回路２００から受信したときに開始する。
画像処理回路３００は、ビデオデータ期間において、画像供給装置１００により供給された画像データを検出する（ステップＳ９２１）。そして、画像処理回路３００は、検出された画像データに対して所定の画像処理を実行する（ステップＳ９２２）。画像処理回路３００は、画像処理後の画像データを表示装置４００に出力する（ステップＳ９２３）。
このように、本技術の第１の実施の形態によれば、規定のタイミングと異なるタイミングを設定してビデオデータ期間を拡張するため、全ての画素データをビデオデータ期間内に有効なデータとして出力することができる。これにより、全ての画素データに画像処理が実行されて、画像処理後の画像の一部が欠けてしまうことを防止することができる。
＜２．第２の実施の形態＞
［Ａ／Ｄ変換回路の構成例］
第１の実施の形態では、信号品質の測定値は、ビデオデータ期間の補正量を求めるために使用していたが、画像処理回路３００を制御するために使用することもできる。第２の実施の形態のＡ／Ｄ変換回路２００は、信号品質の測定値を、画像処理回路３００を制御するために使用する点において第１の実施の形態と異なる。
図１８は、第２の実施の形態のＡ／Ｄ変換回路２００の一構成例を示すブロック図である。第２の実施の形態のＡ／Ｄ変換回路２００は、再生停止信号生成部２７０をさらに備える点において第１の実施の形態と異なる。
再生停止信号生成部２７０は、信号品質の測定値に基づいて再生停止信号を生成するものである。再生停止信号は、画像処理回路３００に対して画像処理したデータの出力の停止を指示するものである。画像処理回路３００が出力を停止することにより、表示装置４００において、画像データの再生が停止する。再生停止信号生成部２７０は、信号品質の測定値が所定の閾値未満であるときに再生停止信号を生成する。例えば、ＨＤＭＩの規格におけるＳｅｔ_ＡＶＭｕｔｅ情報を含む信号が再生停止信号として生成される。再生停止信号生成部２７０は、生成した再生停止信号をＨＤＭＩ送信部２６０に供給する。
第２の実施の形態のＨＤＭＩ送信部２６０は、ブランキング期間内において、再生停止信号を含むデータアイランドパケットをさらに送信する。第２の実施の形態の画像処理回路３００は、再生停止信号に従って、画像データの出力を停止する。
図１９は、第２の実施の形態におけるデータアイランドパケットのデータ構成の一例を示す図である。データアイランドパケットのペイロードには、ＳＢ０乃至ＳＢ６の１バイトのデータが格納される。ＳＢ０の０ビット目において、「１」の値のＳｅｔ_ＡＶＭｕｔｅ情報が格納される。Ｓｅｔ_ＡＶＭｕｔｅ情報が格納されない場合には、この０ビット目に「０」の値が設定され、４ビット目に「１」の値が設定される。
このように、第２の実施の形態によれば、信号品質が閾値より低い場合にＡ／Ｄ変換回路２００が再生停止信号を生成するため、信号品質が低下したときに遅滞なく、画像の出力を停止させることができる。再生停止信号は、通常、画像処理回路３００が信号品質を監視して生成する。画像処理回路３００の前段のＡ／Ｄ変換回路２００が信号品質の低下を検出して画像の出力を停止させることにより、画像処理回路３００で検出する構成と比較して、信号品質の低下から、出力の停止までの遅延時間を低減することができる。
また、新たに再生停止信号を既存のＨＤＭＩインターフェースを介して送信するため、新たに、再生停止信号を送信するための信号線等を設ける必要がなく、低コストで実装することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disk）、メモリカード、ブルーレイディスク（Blu-ray Disc（登録商標））等を用いることができる。
なお、本技術は以下のような構成もとることができる。
（１）複数のアナログ画素信号の各々をデジタル画素データに変換する変換部と、
同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得部と、
前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定部と、
前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成部と、
前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力部と
を具備する変換回路。
（２）前記同期信号の信号品質を測定する信号品質測定部をさらに具備し、
前記タイミング設定部は、前記信号品質が低いほど長い前記表示期間を示す前記タイミングを設定する
前記（１）記載の変換回路。
（３）前記信号品質が所定値より低い場合には前記デジタル画素データの再生停止を指示する再生停止信号を生成する再生停止信号生成部をさらに具備し、
前記出力部は、前記再生停止信号をさらに出力する
前記（２）記載の変換回路
（４）前記タイミング設定部は、前記複数のアナログ画素信号からなる画像の解像度を取得して当該解像度が低いほど長い前記拡張期間を示す前記タイミングを設定する
前記（１）乃至（３）のいずれかに記載の変換回路。
（５）前記タイミング取得部は、前記同期信号のパルス幅として規定された規定パルス幅に基づいて前記規定タイミングを取得し、
前記タイミング設定部は、前記規定パルス幅とは異なるパルス幅に基づいて前記拡張期間を示すタイミングを設定する
前記（１）乃至（４）のいずれか記載の変換回路。
（６）前記タイミング取得部は、前記同期信号が変化する時点から前記表示期間の開始タイミングまでの期間として規定された規定バックポーチに基づいて前記規定タイミングを取得し、
前記タイミング設定部は、前記規定バックポーチとは異なる期間に基づいて前記拡張期間を示すタイミングを設定する
前記（１）乃至（５）のいずれかに記載の変換回路。
（７）前記タイミング取得部は、前記表示期間の終了タイミングから前記同期信号が変化する時点までの期間として規定された規定フロントポーチに基づいて前記規定タイミングを取得し、
前記タイミング設定部は、前記規定フロントポーチとは異なる期間に基づいて前記拡張期間を示すタイミングを設定する
前記（１）乃至（６）のいずれか記載の変換回路。
（８）複数のアナログ画素信号の各々をデジタル画素データに変換する変換部と、
同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得部と、
前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定部と、
前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成部と、
前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力部と、
前記出力されたデジタル画素データに対して所定の画像処理を実行する画像処理部と
を具備する画像処理装置。
（９）変換部が、複数のアナログ画素信号の各々をデジタル画素データに変換する変換手順と、
タイミング取得部が、同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得手順と、
タイミング設定部が、前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定手順と、
イネーブル信号生成部が、前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成手順と、
出力部が、前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力手順と
を具備する変換回路の制御方法。
１００ 画像供給装置
１５０ 画像処理装置
２００ Ａ／Ｄ変換回路
２１０ Ａ／Ｄ変換部
２２０ 信号品質測定部
２３０ フォーマット検出部
２３１ 水平同期周波数測定部
２３２ 垂直同期周波数測定部
２３３ フォーマット取得部
２３５ フォーマット判定テーブル
２４０ タイミング設定部
２４１ 信号品質基準補正量テーブル
２４２、２４３ 補正量取得部
２４４ フォーマット基準補正量テーブル
２４５ 補正量演算部
２４６ タイミング制御部
２４７ タイミングパラメータテーブル
２５０ タイミング信号生成部
２５１ 垂直同期信号再生成部
２５２ 水平同期信号再生成部
２５３ データイネーブル信号生成部
２６０ ＨＤＭＩ送信部
２７０ 再生停止信号生成部
３００ 画像処理回路
３１０ ＨＤＭＩ受信部
３２０ 画像データ検出部
３３０ 画像データ処理部
３４０ 画像データ送信部
４００ 表示装置

Claims (9)

  1. 複数のアナログ画素信号の各々をデジタル画素データに変換する変換部と、
    同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得部と、
    前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定部と、
    前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成部と、
    前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力部と
    を具備する変換回路。
  2. 前記同期信号の信号品質を測定する信号品質測定部をさらに具備し、
    前記タイミング設定部は、前記信号品質が低いほど長い前記表示期間を示す前記タイミングを設定する
    請求項１記載の変換回路。
  3. 前記信号品質が所定値より低い場合には前記デジタル画素データの再生停止を指示する再生停止信号を生成する再生停止信号生成部をさらに具備し、
    前記出力部は、前記再生停止信号をさらに出力する
    請求項２記載の変換回路
  4. 前記タイミング設定部は、前記複数のアナログ画素信号からなる画像の解像度を取得して当該解像度が低いほど長い前記拡張期間を示す前記タイミングを設定する
    請求項１記載の変換回路。
  5. 前記タイミング取得部は、前記同期信号のパルス幅として規定された規定パルス幅に基づいて前記規定タイミングを取得し、
    前記タイミング設定部は、前記規定パルス幅とは異なるパルス幅に基づいて前記拡張期間を示すタイミングを設定する
    請求項１記載の変換回路。
  6. 前記タイミング取得部は、前記同期信号が変化する時点から前記表示期間の開始タイミングまでの期間として規定された規定バックポーチに基づいて前記規定タイミングを取得し、
    前記タイミング設定部は、前記規定バックポーチとは異なる期間に基づいて前記拡張期間を示すタイミングを設定する
    請求項１記載の変換回路。
  7. 前記タイミング取得部は、前記表示期間の終了タイミングから前記同期信号が変化する時点までの期間として規定された規定フロントポーチに基づいて前記規定タイミングを取得し、
    前記タイミング設定部は、前記規定フロントポーチとは異なる期間に基づいて前記拡張期間を示すタイミングを設定する
    請求項１記載の変換回路。
  8. 複数のアナログ画素信号の各々をデジタル画素データに変換する変換部と、
    同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得部と、
    前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定部と、
    前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成部と、
    前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力部と、
    前記出力されたデジタル画素データに対して所定の画像処理を実行する画像処理部と
    を具備する画像処理装置。
  9. 変換部が、複数のアナログ画素信号の各々をデジタル画素データに変換する変換手順と、
    タイミング取得部が、同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得手順と、
    タイミング設定部が、前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定手順と、
    イネーブル信号生成部が、前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成手順と、
    出力部が、前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力手順と
    を具備する変換回路の制御方法。
JP2013008256A 2013-01-21 2013-01-21 変換回路、画像処理装置および変換方法 Expired - Fee Related JP6034703B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013008256A JP6034703B2 (ja) 2013-01-21 2013-01-21 変換回路、画像処理装置および変換方法
US14/153,285 US9307121B2 (en) 2013-01-21 2014-01-13 Conversion circuit, image processing device, and conversion method that perform A/D conversion of an image signal
CN201410014486.4A CN103945157A (zh) 2013-01-21 2014-01-13 转换电路、图像处理装置和转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013008256A JP6034703B2 (ja) 2013-01-21 2013-01-21 変換回路、画像処理装置および変換方法

Publications (2)

Publication Number Publication Date
JP2014140110A JP2014140110A (ja) 2014-07-31
JP6034703B2 true JP6034703B2 (ja) 2016-11-30

Family

ID=51192609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013008256A Expired - Fee Related JP6034703B2 (ja) 2013-01-21 2013-01-21 変換回路、画像処理装置および変換方法

Country Status (3)

Country Link
US (1) US9307121B2 (ja)
JP (1) JP6034703B2 (ja)
CN (1) CN103945157A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7087877B2 (ja) 2017-09-29 2022-06-21 三菱ケミカル株式会社 分離方法及び（メタ）アクリル酸エステルの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6189273B2 (ja) * 2014-09-26 2017-08-30 株式会社東芝 映像処理装置
CN105741801A (zh) * 2016-01-29 2016-07-06 深圳市美好幸福生活安全***有限公司 基于fpga的lcd显示时序获取方法和***
CN113141481B (zh) 2020-01-17 2022-12-06 京东方科技集团股份有限公司 视频时序转换方法和装置、计算机可读介质
TWI788947B (zh) * 2020-09-24 2023-01-01 瑞昱半導體股份有限公司 訊號傳輸裝置與相關方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07219486A (ja) * 1994-02-07 1995-08-18 Toshiba Corp 液晶表示装置
JPH08254970A (ja) * 1995-03-16 1996-10-01 Hitachi Ltd ディスプレイ装置
US5917461A (en) * 1996-04-26 1999-06-29 Matsushita Electric Industrial Co., Ltd. Video adapter and digital image display apparatus
US6118486A (en) * 1997-09-26 2000-09-12 Sarnoff Corporation Synchronized multiple format video processing method and apparatus
KR100265702B1 (ko) * 1998-04-11 2000-09-15 윤종용 고해상도 평판 디스플레이 장치
WO2001001386A1 (en) * 1999-06-30 2001-01-04 Aurora Systems Multistandard liquid crystal display with automatic adjustment of timing signals
US6522365B1 (en) * 2000-01-27 2003-02-18 Oak Technology, Inc. Method and system for pixel clock recovery
TWI232679B (en) * 2003-12-29 2005-05-11 Tatung Co Ltd Method for intelligently adjusting display screen
KR100609056B1 (ko) * 2004-12-01 2006-08-09 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP4584725B2 (ja) * 2005-01-25 2010-11-24 シャープ株式会社 映像処理装置
JP2006311051A (ja) * 2005-04-27 2006-11-09 Matsushita Electric Ind Co Ltd 固体撮像素子用の信号処理回路および固体撮像装置
US7733424B2 (en) * 2005-06-03 2010-06-08 Texas Instruments Incorporated Method and apparatus for analog graphics sample clock frequency verification
US7825990B2 (en) * 2005-06-03 2010-11-02 Texas Instruments Incorporated Method and apparatus for analog graphics sample clock frequency offset detection and verification
JP4612517B2 (ja) * 2005-09-29 2011-01-12 Ｎｅｃディスプレイソリューションズ株式会社 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法
KR100747668B1 (ko) * 2005-10-31 2007-08-08 삼성전자주식회사 디스플레이 동기 신호 생성 장치를 포함하는 영상 신호수신장치 및 그 제어방법
JP4679406B2 (ja) * 2006-03-27 2011-04-27 富士通株式会社 映像信号変換装置
JP5119655B2 (ja) * 2006-12-13 2013-01-16 株式会社日立製作所 マルチスクリーン表示装置
JP4363464B2 (ja) 2007-06-22 2009-11-11 ソニー株式会社 映像信号処理装置および映像信号処理方法
TWI355854B (en) * 2007-12-21 2012-01-01 Ite Tech Inc Digital image converting apparatus and method with
JP2010141538A (ja) * 2008-12-10 2010-06-24 Toshiba Corp 電子機器、及び表示制御方法
CN102549642A (zh) * 2009-09-30 2012-07-04 Nec显示器解决方案株式会社 视频显示设备和视频显示方法
JP2012208342A (ja) * 2011-03-30 2012-10-25 Sony Corp 信号処理回路と信号処理方法および表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7087877B2 (ja) 2017-09-29 2022-06-21 三菱ケミカル株式会社 分離方法及び（メタ）アクリル酸エステルの製造方法

Also Published As

Publication number Publication date
JP2014140110A (ja) 2014-07-31
CN103945157A (zh) 2014-07-23
US9307121B2 (en) 2016-04-05
US20140204269A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
JP6034703B2 (ja) 変換回路、画像処理装置および変換方法
JP5050807B2 (ja) 再生装置、表示装置、再生方法および表示方法
JP4625863B2 (ja) 送信装置および送受信装置
KR102344545B1 (ko) 영상처리장치 및 그 제어방법
JP5857588B2 (ja) 送信装置、送信方法、受信装置、受信方法および送受信システム
JP2009130606A (ja) インターフェース回路
US9288418B2 (en) Video signal transmitter apparatus and receiver apparatus using uncompressed transmission system of video signal
JP5170264B2 (ja) 映像処理装置及び映像処理プログラム
JP2009047698A (ja) シリアル・データ・コミュニケーションのチャネル間スキュー測定方法及び装置
US20140362923A1 (en) Video signal processing device, video signal output device, and video signal processing method
JP5147860B2 (ja) 同期信号変換回路およびそれを備える信号処理システム、並びに同期信号変換方法
JP4596087B2 (ja) インターフェース回路
KR102482393B1 (ko) 표시장치
JP4973169B2 (ja) 映像機器及びジッタ／ワンダの測定方法
JPWO2011132246A1 (ja) 映像処理装置
JP2007110215A (ja) 受信装置、受信方法および受信装置を用いた電子機器
JP4675992B2 (ja) 映像信号用同期信号生成装置
US9661192B2 (en) Video signal transmission apparatus
TWI428018B (zh) 影像轉換的裝置及方法
JP4967922B2 (ja) 垂直表示タイミング調整回路
JP2017011686A (ja) ビデオ信号伝送装置
JP2006217502A (ja) 画像伝送システム
JP4906199B2 (ja) 画像フォーマット変換前処理装置及び画像表示装置
US20140064340A1 (en) Differential signal transmission circuit
JP4596085B2 (ja) インターフェース回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160506

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161028

R150 Certificate of patent or registration of utility model

Ref document number: 6034703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees