JP6034703B2 - 変換回路、画像処理装置および変換方法 - Google Patents
変換回路、画像処理装置および変換方法 Download PDFInfo
- Publication number
- JP6034703B2 JP6034703B2 JP2013008256A JP2013008256A JP6034703B2 JP 6034703 B2 JP6034703 B2 JP 6034703B2 JP 2013008256 A JP2013008256 A JP 2013008256A JP 2013008256 A JP2013008256 A JP 2013008256A JP 6034703 B2 JP6034703 B2 JP 6034703B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- period
- signal
- unit
- specified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Description
1.第1の実施の形態(ビデオデータ期間を拡張して画素信号を出力する例)
2.第2の実施の形態(ビデオデータ期間を拡張して画素信号および再生停止信号を出力する例)
[画像処理システムの構成例]
図1は、実施の形態における画像処理システムの一構成例を示す全体図である。この画像処理システムは、画像供給装置100、画像処理装置150および表示装置400を備える。
図2は、第1の実施の形態におけるA/D変換回路200の一構成例を示すブロック図である。このA/D変換回路200は、A/D変換部210、信号品質測定部220、フォーマット検出部230、タイミング設定部240、タイミング信号生成部250およびHDMI送信部260を備える。
図3は、第1の実施の形態におけるフォーマット検出部230の一構成例を示すブロック図である。このフォーマット検出部230は、水平同期周波数測定部231、垂直同期周波数測定部232、フォーマット取得部233およびフォーマット判定テーブル234を備える。
図4は、第1の実施の形態におけるフォーマット判定テーブル234の一例を示す図である。このフォーマット判定テーブル234には、CEA−861−Eなどの規格に従って、水平同期周波数Hsfおよび垂直同期周波数Vsfの組合せごとに、フォーマットコードが対応付けて記載される。フォーマットコードにより、例えば、画像データの水平解像度、垂直解像度および走査方式などが特定される。ここで、走査方式は、インターレース方式またはプログレッシブ方式である。なお、図4では、説明の便宜上、フォーマット判定テーブル234内に、水平解像度、垂直解像度および走査方式を記載しているが、これらのデータは、フォーマット判定テーブル234内に記載しなくてもよい。
図5は、第1の実施の形態におけるタイミング設定部240の一構成例を示すブロック図である。このタイミング設定部240は、信号品質基準補正量テーブル241と、補正量取得部242および243と、フォーマット基準補正量テーブル244と、補正量演算部245とを備える。また、タイミング設定部240は、タイミング制御部246と、タイミングパラメータテーブル247とを備える。
Ct=w1×C1+w2×C2 ・・・式1
式1において、w1およびw2は、補正量C1およびC2についての重み係数であり、所定の実数が設定される。
図6は、第1の実施の形態における信号品質基準補正量テーブル241の一例を示す図である。信号品質の高さは、例えば、「高」、「中」および「低」の3段階に分類され、それぞれの信号品質に対応付けて補正量C2が記憶される。例えば、信号品質が低いほど、補正量C2に大きな値が設定されてビデオデータ期間が長くなる。具体的には、信号品質が「高」である場合には、「0」の補正量C2が設定される。また、信号品質が「中」である場合には、「+2」の補正量C2が設定され、信号品質が「低」である場合には、「+4」の補正量C2が設定される。
図7は、第1の実施の形態におけるフォーマット基準補正量テーブル244の一例を示す図である。フォーマット基準補正量テーブル244には、解像度のフォーマットコードごとに、補正量C1が記載される。補正量C1には、例えば、解像度が低いほど、大きな値が設定されてビデオデータ期間が長くなる。具体的には、フォーマットコードが、比較的解像度の低いフォーマットを示す「1」である場合には、「+4」の補正量C1が設定される。一方、比較的解像度の高いフォーマットを示す「20」である場合には、「0」の補正量C1が設定される。
図8は、第1の実施の形態におけるタイミングパラメータテーブル247の一例を示す図である。このタイミングパラメータテーブル247には、フォーマットコードおよび補正量Ctの組合せごとに、タイミングパラメータが対応付けて記憶される。タイミングパラメータは、例えば、水平フロントポーチ、水平パルス幅、水平バックポーチ、垂直フロントポーチ、垂直パルス幅および垂直バックポーチを含む。
図9は、第1の実施の形態におけるタイミング信号生成部250の一構成例を示すブロック図である。このタイミング信号生成部250は、垂直同期信号再生成部251、水平同期信号再生成部252およびデータイネーブル信号生成部253を備える。
図12は、第1の実施の形態における画像処理回路300の一構成例を示すブロック図である。この画像処理回路300は、HDMI受信部310、画像データ検出部320、画像データ処理部330および画像データ送信部340を備える。
図16は、第1の実施の形態におけるA/D変換処理の一例を示すフローチャートである。このA/D変換処理は、例えば、A/D変換回路200にアナログ信号が入力されたときに開始する。
[A/D変換回路の構成例]
第1の実施の形態では、信号品質の測定値は、ビデオデータ期間の補正量を求めるために使用していたが、画像処理回路300を制御するために使用することもできる。第2の実施の形態のA/D変換回路200は、信号品質の測定値を、画像処理回路300を制御するために使用する点において第1の実施の形態と異なる。
(1)複数のアナログ画素信号の各々をデジタル画素データに変換する変換部と、
同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得部と、
前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定部と、
前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成部と、
前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力部と
を具備する変換回路。
(2)前記同期信号の信号品質を測定する信号品質測定部をさらに具備し、
前記タイミング設定部は、前記信号品質が低いほど長い前記表示期間を示す前記タイミングを設定する
前記(1)記載の変換回路。
(3)前記信号品質が所定値より低い場合には前記デジタル画素データの再生停止を指示する再生停止信号を生成する再生停止信号生成部をさらに具備し、
前記出力部は、前記再生停止信号をさらに出力する
前記(2)記載の変換回路
(4)前記タイミング設定部は、前記複数のアナログ画素信号からなる画像の解像度を取得して当該解像度が低いほど長い前記拡張期間を示す前記タイミングを設定する
前記(1)乃至(3)のいずれかに記載の変換回路。
(5)前記タイミング取得部は、前記同期信号のパルス幅として規定された規定パルス幅に基づいて前記規定タイミングを取得し、
前記タイミング設定部は、前記規定パルス幅とは異なるパルス幅に基づいて前記拡張期間を示すタイミングを設定する
前記(1)乃至(4)のいずれか記載の変換回路。
(6)前記タイミング取得部は、前記同期信号が変化する時点から前記表示期間の開始タイミングまでの期間として規定された規定バックポーチに基づいて前記規定タイミングを取得し、
前記タイミング設定部は、前記規定バックポーチとは異なる期間に基づいて前記拡張期間を示すタイミングを設定する
前記(1)乃至(5)のいずれかに記載の変換回路。
(7)前記タイミング取得部は、前記表示期間の終了タイミングから前記同期信号が変化する時点までの期間として規定された規定フロントポーチに基づいて前記規定タイミングを取得し、
前記タイミング設定部は、前記規定フロントポーチとは異なる期間に基づいて前記拡張期間を示すタイミングを設定する
前記(1)乃至(6)のいずれか記載の変換回路。
(8)複数のアナログ画素信号の各々をデジタル画素データに変換する変換部と、
同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得部と、
前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定部と、
前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成部と、
前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力部と、
前記出力されたデジタル画素データに対して所定の画像処理を実行する画像処理部と
を具備する画像処理装置。
(9)変換部が、複数のアナログ画素信号の各々をデジタル画素データに変換する変換手順と、
タイミング取得部が、同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得手順と、
タイミング設定部が、前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定手順と、
イネーブル信号生成部が、前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成手順と、
出力部が、前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力手順と
を具備する変換回路の制御方法。
150 画像処理装置
200 A/D変換回路
210 A/D変換部
220 信号品質測定部
230 フォーマット検出部
231 水平同期周波数測定部
232 垂直同期周波数測定部
233 フォーマット取得部
235 フォーマット判定テーブル
240 タイミング設定部
241 信号品質基準補正量テーブル
242、243 補正量取得部
244 フォーマット基準補正量テーブル
245 補正量演算部
246 タイミング制御部
247 タイミングパラメータテーブル
250 タイミング信号生成部
251 垂直同期信号再生成部
252 水平同期信号再生成部
253 データイネーブル信号生成部
260 HDMI送信部
270 再生停止信号生成部
300 画像処理回路
310 HDMI受信部
320 画像データ検出部
330 画像データ処理部
340 画像データ送信部
400 表示装置
Claims (9)
- 複数のアナログ画素信号の各々をデジタル画素データに変換する変換部と、
同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得部と、
前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定部と、
前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成部と、
前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力部と
を具備する変換回路。 - 前記同期信号の信号品質を測定する信号品質測定部をさらに具備し、
前記タイミング設定部は、前記信号品質が低いほど長い前記表示期間を示す前記タイミングを設定する
請求項1記載の変換回路。 - 前記信号品質が所定値より低い場合には前記デジタル画素データの再生停止を指示する再生停止信号を生成する再生停止信号生成部をさらに具備し、
前記出力部は、前記再生停止信号をさらに出力する
請求項2記載の変換回路 - 前記タイミング設定部は、前記複数のアナログ画素信号からなる画像の解像度を取得して当該解像度が低いほど長い前記拡張期間を示す前記タイミングを設定する
請求項1記載の変換回路。 - 前記タイミング取得部は、前記同期信号のパルス幅として規定された規定パルス幅に基づいて前記規定タイミングを取得し、
前記タイミング設定部は、前記規定パルス幅とは異なるパルス幅に基づいて前記拡張期間を示すタイミングを設定する
請求項1記載の変換回路。 - 前記タイミング取得部は、前記同期信号が変化する時点から前記表示期間の開始タイミングまでの期間として規定された規定バックポーチに基づいて前記規定タイミングを取得し、
前記タイミング設定部は、前記規定バックポーチとは異なる期間に基づいて前記拡張期間を示すタイミングを設定する
請求項1記載の変換回路。 - 前記タイミング取得部は、前記表示期間の終了タイミングから前記同期信号が変化する時点までの期間として規定された規定フロントポーチに基づいて前記規定タイミングを取得し、
前記タイミング設定部は、前記規定フロントポーチとは異なる期間に基づいて前記拡張期間を示すタイミングを設定する
請求項1記載の変換回路。 - 複数のアナログ画素信号の各々をデジタル画素データに変換する変換部と、
同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得部と、
前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定部と、
前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成部と、
前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力部と、
前記出力されたデジタル画素データに対して所定の画像処理を実行する画像処理部と
を具備する画像処理装置。 - 変換部が、複数のアナログ画素信号の各々をデジタル画素データに変換する変換手順と、
タイミング取得部が、同期信号の周期内において前記複数のアナログ画素信号の各々を表示する表示期間を示す規定タイミングを取得するタイミング取得手順と、
タイミング設定部が、前記規定タイミング以外のタイミングを前記表示期間より長い拡張期間を示すタイミングとして設定するタイミング設定手順と、
イネーブル信号生成部が、前記拡張期間を前記デジタル画素データが有効である期間として示すイネーブル信号を生成するイネーブル信号生成手順と、
出力部が、前記イネーブル信号に従って有効な前記デジタル画素データを出力する出力手順と
を具備する変換回路の制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013008256A JP6034703B2 (ja) | 2013-01-21 | 2013-01-21 | 変換回路、画像処理装置および変換方法 |
US14/153,285 US9307121B2 (en) | 2013-01-21 | 2014-01-13 | Conversion circuit, image processing device, and conversion method that perform A/D conversion of an image signal |
CN201410014486.4A CN103945157A (zh) | 2013-01-21 | 2014-01-13 | 转换电路、图像处理装置和转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013008256A JP6034703B2 (ja) | 2013-01-21 | 2013-01-21 | 変換回路、画像処理装置および変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014140110A JP2014140110A (ja) | 2014-07-31 |
JP6034703B2 true JP6034703B2 (ja) | 2016-11-30 |
Family
ID=51192609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013008256A Expired - Fee Related JP6034703B2 (ja) | 2013-01-21 | 2013-01-21 | 変換回路、画像処理装置および変換方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9307121B2 (ja) |
JP (1) | JP6034703B2 (ja) |
CN (1) | CN103945157A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7087877B2 (ja) | 2017-09-29 | 2022-06-21 | 三菱ケミカル株式会社 | 分離方法及び(メタ)アクリル酸エステルの製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6189273B2 (ja) * | 2014-09-26 | 2017-08-30 | 株式会社東芝 | 映像処理装置 |
CN105741801A (zh) * | 2016-01-29 | 2016-07-06 | 深圳市美好幸福生活安全***有限公司 | 基于fpga的lcd显示时序获取方法和*** |
CN113141481B (zh) | 2020-01-17 | 2022-12-06 | 京东方科技集团股份有限公司 | 视频时序转换方法和装置、计算机可读介质 |
TWI788947B (zh) * | 2020-09-24 | 2023-01-01 | 瑞昱半導體股份有限公司 | 訊號傳輸裝置與相關方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07219486A (ja) * | 1994-02-07 | 1995-08-18 | Toshiba Corp | 液晶表示装置 |
JPH08254970A (ja) * | 1995-03-16 | 1996-10-01 | Hitachi Ltd | ディスプレイ装置 |
US5917461A (en) * | 1996-04-26 | 1999-06-29 | Matsushita Electric Industrial Co., Ltd. | Video adapter and digital image display apparatus |
US6118486A (en) * | 1997-09-26 | 2000-09-12 | Sarnoff Corporation | Synchronized multiple format video processing method and apparatus |
KR100265702B1 (ko) * | 1998-04-11 | 2000-09-15 | 윤종용 | 고해상도 평판 디스플레이 장치 |
WO2001001386A1 (en) * | 1999-06-30 | 2001-01-04 | Aurora Systems | Multistandard liquid crystal display with automatic adjustment of timing signals |
US6522365B1 (en) * | 2000-01-27 | 2003-02-18 | Oak Technology, Inc. | Method and system for pixel clock recovery |
TWI232679B (en) * | 2003-12-29 | 2005-05-11 | Tatung Co Ltd | Method for intelligently adjusting display screen |
KR100609056B1 (ko) * | 2004-12-01 | 2006-08-09 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
JP4584725B2 (ja) * | 2005-01-25 | 2010-11-24 | シャープ株式会社 | 映像処理装置 |
JP2006311051A (ja) * | 2005-04-27 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 固体撮像素子用の信号処理回路および固体撮像装置 |
US7733424B2 (en) * | 2005-06-03 | 2010-06-08 | Texas Instruments Incorporated | Method and apparatus for analog graphics sample clock frequency verification |
US7825990B2 (en) * | 2005-06-03 | 2010-11-02 | Texas Instruments Incorporated | Method and apparatus for analog graphics sample clock frequency offset detection and verification |
JP4612517B2 (ja) * | 2005-09-29 | 2011-01-12 | Necディスプレイソリューションズ株式会社 | 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法 |
KR100747668B1 (ko) * | 2005-10-31 | 2007-08-08 | 삼성전자주식회사 | 디스플레이 동기 신호 생성 장치를 포함하는 영상 신호수신장치 및 그 제어방법 |
JP4679406B2 (ja) * | 2006-03-27 | 2011-04-27 | 富士通株式会社 | 映像信号変換装置 |
JP5119655B2 (ja) * | 2006-12-13 | 2013-01-16 | 株式会社日立製作所 | マルチスクリーン表示装置 |
JP4363464B2 (ja) | 2007-06-22 | 2009-11-11 | ソニー株式会社 | 映像信号処理装置および映像信号処理方法 |
TWI355854B (en) * | 2007-12-21 | 2012-01-01 | Ite Tech Inc | Digital image converting apparatus and method with |
JP2010141538A (ja) * | 2008-12-10 | 2010-06-24 | Toshiba Corp | 電子機器、及び表示制御方法 |
CN102549642A (zh) * | 2009-09-30 | 2012-07-04 | Nec显示器解决方案株式会社 | 视频显示设备和视频显示方法 |
JP2012208342A (ja) * | 2011-03-30 | 2012-10-25 | Sony Corp | 信号処理回路と信号処理方法および表示装置 |
-
2013
- 2013-01-21 JP JP2013008256A patent/JP6034703B2/ja not_active Expired - Fee Related
-
2014
- 2014-01-13 CN CN201410014486.4A patent/CN103945157A/zh active Pending
- 2014-01-13 US US14/153,285 patent/US9307121B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7087877B2 (ja) | 2017-09-29 | 2022-06-21 | 三菱ケミカル株式会社 | 分離方法及び(メタ)アクリル酸エステルの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2014140110A (ja) | 2014-07-31 |
CN103945157A (zh) | 2014-07-23 |
US9307121B2 (en) | 2016-04-05 |
US20140204269A1 (en) | 2014-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6034703B2 (ja) | 変換回路、画像処理装置および変換方法 | |
JP5050807B2 (ja) | 再生装置、表示装置、再生方法および表示方法 | |
JP4625863B2 (ja) | 送信装置および送受信装置 | |
KR102344545B1 (ko) | 영상처리장치 및 그 제어방법 | |
JP5857588B2 (ja) | 送信装置、送信方法、受信装置、受信方法および送受信システム | |
JP2009130606A (ja) | インターフェース回路 | |
US9288418B2 (en) | Video signal transmitter apparatus and receiver apparatus using uncompressed transmission system of video signal | |
JP5170264B2 (ja) | 映像処理装置及び映像処理プログラム | |
JP2009047698A (ja) | シリアル・データ・コミュニケーションのチャネル間スキュー測定方法及び装置 | |
US20140362923A1 (en) | Video signal processing device, video signal output device, and video signal processing method | |
JP5147860B2 (ja) | 同期信号変換回路およびそれを備える信号処理システム、並びに同期信号変換方法 | |
JP4596087B2 (ja) | インターフェース回路 | |
KR102482393B1 (ko) | 표시장치 | |
JP4973169B2 (ja) | 映像機器及びジッタ/ワンダの測定方法 | |
JPWO2011132246A1 (ja) | 映像処理装置 | |
JP2007110215A (ja) | 受信装置、受信方法および受信装置を用いた電子機器 | |
JP4675992B2 (ja) | 映像信号用同期信号生成装置 | |
US9661192B2 (en) | Video signal transmission apparatus | |
TWI428018B (zh) | 影像轉換的裝置及方法 | |
JP4967922B2 (ja) | 垂直表示タイミング調整回路 | |
JP2017011686A (ja) | ビデオ信号伝送装置 | |
JP2006217502A (ja) | 画像伝送システム | |
JP4906199B2 (ja) | 画像フォーマット変換前処理装置及び画像表示装置 | |
US20140064340A1 (en) | Differential signal transmission circuit | |
JP4596085B2 (ja) | インターフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151217 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160506 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6034703 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |