JP6032024B2 - Computer system, computer system startup method, and program - Google Patents
Computer system, computer system startup method, and program Download PDFInfo
- Publication number
- JP6032024B2 JP6032024B2 JP2013008617A JP2013008617A JP6032024B2 JP 6032024 B2 JP6032024 B2 JP 6032024B2 JP 2013008617 A JP2013008617 A JP 2013008617A JP 2013008617 A JP2013008617 A JP 2013008617A JP 6032024 B2 JP6032024 B2 JP 6032024B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- side bridge
- computer system
- network
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
本発明はコンピュータシステム、コンピュータシステムの起動方法、及びプログラムに関し、特に、ネットワーク上に分散配置された複数のデバイスを接続することで構築されるコンピュータシステムに関する。 The present invention relates to a computer system, a computer system activation method, and a program, and more particularly, to a computer system constructed by connecting a plurality of devices distributed on a network.
特許文献1に記載されているように、ネットワーク上にCPU(Central Processing Unit)デバイス群とIO(Input/Output)デバイスを分散配置させ、それらの間をネットワークで接続して分散システムを構築する方法がある。ここで、CPUデバイス群は、CPU、メモリ、及びチップセットを備える。ネットワーク上にデバイスを分散配置させることにより、デバイス間を自由に接続できる。そのため、距離の制約、筺体の制約の開放によりコンピュータシステムの拡張性を向上させられる。更に、特許文献1は、IOデバイスのグループID(識別子)を所属させたいCPUデバイス群のグループIDと同じにすることにより、IOデバイスをCPUデバイス群によって実現されるコンピュータシステムに所属させることを開示している。 A method of constructing a distributed system by distributing a CPU (Central Processing Unit) device group and an IO (Input / Output) device on a network and connecting them via a network as described in Patent Document 1 There is. Here, the CPU device group includes a CPU, a memory, and a chip set. By distributing devices on the network, devices can be freely connected. Therefore, the extensibility of the computer system can be improved by releasing the distance restriction and the frame restriction. Furthermore, Patent Document 1 discloses that an IO device belongs to a computer system realized by the CPU device group by making the group ID (identifier) of the IO device the same as the group ID of the CPU device group to which the IO device group ID is to belong. doing.
ところで、特許文献2は、POS(Point−of−Sale)端末の起動処理を開示している。特許文献3は、マルチプロセッサのシステムにおける縮退機能を開示している。縮退機能は、ハードエラーが発生したプロセッサをシステムから切り離し、正常なプロセッサのみでシステムの運転を行う。
By the way, Patent Document 2 discloses a POS (Point-of-Sale) terminal activation process.
ネットワーク上に分散配置された複数のデバイスを接続することで構築されるコンピュータシステムにおいては、コンピュータシステムに組み込まれるべきリモート側のデバイスとCPUデバイス群との間のネットワークの状態、リモート側の電源状態、リモート側のデバイスの故障等の様々な原因により、リモート側のデバイスが組み込まれずにコンピュータシステムが起動してしまうおそれがある。 In a computer system constructed by connecting a plurality of devices distributed on a network, the network state between the remote device and the CPU device group to be incorporated in the computer system, the remote power state There is a possibility that the computer system may start up without incorporating the remote device due to various causes such as failure of the remote device.
本発明は、このような問題点を解決するためになされたものであり、ネットワーク上に分散配置された複数のデバイスを接続することで構築されるコンピュータシステムが使用者の意図しないシステム構成で起動してしまうことを防止することができるコンピュータシステム、コンピュータシステムの起動方法、及びプログラムを提供することを目的とする。 The present invention has been made to solve such problems, and a computer system constructed by connecting a plurality of devices distributed on a network is started with a system configuration not intended by the user. It is an object of the present invention to provide a computer system, a computer system activation method, and a program that can prevent the occurrence of the problem.
本発明によるコンピュータシステムは、CPU側ブリッジと、前記CPU側ブリッジを介してネットワークに接続されるCPUとを具備する。前記ネットワークにIO側ブリッジを介してIOデバイスが接続される。前記CPUは、BIOSに基づく起動動作を開始し、前記CPU側ブリッジと前記IO側ブリッジの接続状態に基づいて前記起動動作を停止する。 A computer system according to the present invention includes a CPU side bridge and a CPU connected to a network via the CPU side bridge. An IO device is connected to the network via an IO side bridge. The CPU starts a startup operation based on the BIOS, and stops the startup operation based on a connection state between the CPU side bridge and the IO side bridge.
本発明によるコンピュータシステムの起動方法において、CPUがBIOSに基づく起動動作を開始し、前記CPUをネットワークに接続するCPU側ブリッジとIOデバイスを前記ネットワークに接続するIO側ブリッジとの接続状態に基づいて、前記CPUが前記起動動作を停止する。 In the computer system activation method according to the present invention, the CPU starts the activation operation based on the BIOS, and based on the connection state between the CPU side bridge connecting the CPU to the network and the IO side bridge connecting the IO device to the network. The CPU stops the starting operation.
本発明によるプログラムは、起動方法をコンピュータシステムに実行させる。その起動方法において、CPUがBIOSに基づく起動動作を開始し、前記CPUをネットワークに接続するCPU側ブリッジとIOデバイスを前記ネットワークに接続するIO側ブリッジとの接続状態に基づいて、前記CPUが前記起動動作を停止する。 The program according to the present invention causes a computer system to execute a startup method. In the booting method, the CPU starts a booting operation based on the BIOS, and based on the connection state between the CPU side bridge connecting the CPU to the network and the IO side bridge connecting the IO device to the network, the CPU Stop the startup operation.
本発明により、ネットワーク上に分散配置された複数のデバイスを接続することで構築されるコンピュータシステムが使用者の意図しないシステム構成で起動してしまうことを防止することができるコンピュータシステム、コンピュータシステムの起動方法、及びプログラムを提供することができる。 According to the present invention, a computer system that can prevent a computer system constructed by connecting a plurality of devices distributed on a network from starting up with a system configuration that is not intended by the user can be prevented. An activation method and a program can be provided.
以下、図面を参照して本発明の実施の形態について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(実施の形態1)
図1を参照して、実施の形態1にかかるコンピュータシステムは、CPU(Central Processing Unit)111と、CPU側ブリッジ114を備える。CPU111は、CPU側ブリッジ114を介してネットワーク3に接続される。ネットワーク3は、例えば、インターネットである。実施の形態1に係るコンピュータシステムに組み込まれるべきIO(Input/Output)デバイス212は、IO側ブリッジ211を介してネットワーク3に接続される。
(Embodiment 1)
Referring to FIG. 1, the computer system according to the first embodiment includes a CPU (Central Processing Unit) 111 and a
図2を参照して、実施の形態1にかかるコンピュータシステムの起動方法は、ステップS10及びS20を備える。ステップS10において、CPU111は、BIOS(Basic Input/Output System)に基づく起動動作を開始する。ステップS20において、CPU111は、CPU側ブリッジ114とIO側ブリッジ211の接続状態に基づいて起動動作を停止する。CPU111は、コンピュータプログラムとしてのBIOSに基づいて実施の形態1にかかるコンピュータシステムの起動方法を実行する。
Referring to FIG. 2, the computer system activation method according to the first embodiment includes steps S10 and S20. In step S10, the
本実施の形態によれば、CPU側ブリッジ114とIO側ブリッジ211とが接続されない状態でコンピュータシステムが起動してしまうことが防がれる。したがって、ネットワーク3上に分散配置された複数のデバイスとしてのCPU111及びIOデバイス212を接続することで構築されるコンピュータシステムが使用者の意図しないシステム構成で起動してしまうことが防がれる。
According to this embodiment, it is possible to prevent the computer system from starting up in a state where the
仮に、CPU111に対してリモート側に配置されるIOデバイス212が組み込まれずにコンピュータシステムが起動してしまった場合、起動後に不要な再起動を行わなければならない。この場合、更に、コンピュータシステムで用いられるアプリケーション又はOS(Operating System)の構成情報設定ファイルが意図しないシステム構成に基づいて記録又は改変されるため、コンピュータシステムに障害が発生するおそれがある。本実施形態によれば、不要な再起動及びシステム障害が防がれる。
If the computer system is activated without the
(実施の形態2)
次に、実施の形態2にかかるコンピュータシステム及びその起動方法を説明する。以下において、実施の形態1と共通する事項の説明を省略する場合がある。
(Embodiment 2)
Next, a computer system and its startup method according to the second embodiment will be described. In the following, description of matters common to the first embodiment may be omitted.
図3に示すように、CPUデバイス群11〜19がネットワーク3に接続され、IOデバイス群21〜29がネットワーク3に接続される。IOデバイス群21〜29はネットワーク3を介してCPUデバイス群11に接続される。実施の形態2にかかるコンピュータシステムは、CPUデバイス群11と、ネットワーク3と、IOデバイス群21〜29から選択される一つ又は複数のIOデバイス群とから構成される。
As shown in FIG. 3, the
図4を参照して、CPUデバイス群11の構成を説明する。CPUデバイス群11は、CPU111と、メモリ112と、チップセット113と、CPU側ブリッジ114と、記録デバイス115とを備える。メモリ112は、例えば、RAM(Random Access Memory)である。記録デバイス115は、例えば、ROM(Read Only Memory)やフラッシュメモリである。記録デバイス115は、BIOS151と、OS152と、アプリケーション153とを格納する。BIOS151、OS152、及びアプリケーション153は、コンピュータプログラムである。入力装置131は、USB(Universal Serial Bus)カード133を介してチップセット113に接続される。表示装置132は、グラフィックカード134を介してチップセット113に接続される。入力装置131は、例えば、キーボードである。CPU111、メモリ112、チップセット113、CPU側ブリッジ114、記録デバイス115、USBカード133、及びグラフィックカード134は、例えば、共通の筐体(不図示)に収容され、共通の電源(不図示)から駆動電力を供給される。尚、入力装置131及び表示装置132は、一体化されてタッチパネルを形成してもよい。
The configuration of the
CPU111とメモリ112は、メモリバス121を介して互いに接続される。CPU111とチップセット113は、PCIe(Peripheral Component Interconect Express(登録商標))バスのようなコンピュータ内部バス122を介して互いに接続される。チップセット113とCPU側ブリッジ114は、PCIeバスのようなコンピュータ内部バス123を介して互いに接続される。チップセット113と記録デバイス115は、記録デバイス115に適合したバス124を介して互いに接続される。CPU側ブリッジ114とネットワーク3は、イーサネット(登録商標)のようなL2ネットワーク(Layer 2 Network)125を介して互いに接続される。CPU111は、CPU側ブリッジ114を介してネットワーク3に接続される。
The
尚、CPUデバイス群11は、複数のCPU111、複数のメモリ112、複数のチップセット113、複数のCPU側ブリッジ114、及び複数の記録デバイス115を備えてもよい。コンピュータ内部バス122は、CPUバスであってもよい。CPU111とCPU側ブリッジ114は、チップセット113を介さずに、PCIeバスのようなコンピュータ内部バスを介して互いに接続されてもよい。CPU111と記録デバイス115は、チップセット113を介さずに、記録デバイス115に適合したバスを介して互いに接続されてもよい。CPUデバイス群11以外のCPUデバイス群の構成も、CPUデバイス群11の構成と同様である。
The
図5を参照して、IOデバイス群21の構成を説明する。IOデバイス群21は、IOデバイス212と、IO側ブリッジ211を備える。IOデバイス212とIO側ブリッジ211は、PCIeバスのようなコンピュータ内部バス213を介して互いに接続される。IO側ブリッジ211とネットワーク3は、イーサネットのようなL2ネットワーク214を介して互いに接続される。尚、IOデバイス群21は、複数のIO側ブリッジ211及び複数のIOデバイス212を備えてもよい。IOデバイス212は、IO側ブリッジ211を介してネットワーク3に接続される。IOデバイス群21以外のIOデバイス群の構成も、IOデバイス群21の構成と同様である。
The configuration of the
図6を参照して、CPU側ブリッジ114の構成を説明する。CPU側ブリッジ114は、ブリッジ部141と、接続管理部142を備える。ブリッジ部141は、コンピュータ内部バス123とL2ネットワーク125の間をブリッジする。ブリッジ部141は、PCIeデバイスとして動作するために、PCI(Peripheral Component Interconect(登録商標))コンフィグレーションレジスタのようなコンフィグレーションレジスタ160を備える。接続管理部142は、接続相手をあらかじめ登録するための接続管理テーブル170を備える。
The configuration of the
図7を参照して、ブリッジ部141の動作を説明する。CPU111側からネットワーク3側、つまりコンピュータ内部バス123側からL2ネットワーク125側にデータを転送する場合、ブリッジ部141は、コンピュータ内部バス123を介して受信したパケット81に宛先に対応したヘッダ82を付加し、これらをカプセル化してL2ネットワーク125を介して送信する。ネットワーク3側からCPU111側、つまりL2ネットワーク125側からコンピュータ内部バス123側にデータを転送する場合、ブリッジ部141は、L2ネットワーク125を介して受信したパケット91に付加されたヘッダ92を取り外した後、コンピュータ内部バス123を介してパケット91を送信する。ここで、パケット81及び91は、例えばPCIeパケットである。ヘッダ82及び92は、例えばイーサネットフレームヘッダである。
The operation of the
図8を参照して、接続管理部142が備える接続管理テーブル170を説明する。ここで、CPUデバイス群11のCPU側ブリッジ114とIOデバイス群21〜25のIO側ブリッジ211〜251には、それぞれ同一のグルーピング用ID(識別子)が設定されている。そのため、CPU側ブリッジ114は、IO側ブリッジ211〜251の各々と相互に接続することが可能である。接続管理テーブル170には、IOデバイス群21〜25のIO側ブリッジ211〜251が登録されている。例えば、CPUデバイス群11がOS152に基づいて動作しているときに、ユーザは入力装置131を用いてIO側ブリッジ211〜251のMAC(Media Access Control)アドレスを特定してIO側ブリッジ211〜251を登録する。或いは、CPU111がアプリケーション153に基づいて自動的にIO側ブリッジ211〜251を登録する。接続管理部142は、接続管理テーブル170に登録されたIO側ブリッジ211〜251とCPU側ブリッジ114との接続を管理する。
The connection management table 170 provided in the
更に、接続管理テーブル170には、IO側ブリッジ211〜251の各々について、ユーザ指定の有無が設定されている。IO側ブリッジ211〜241については、ユーザ指定が「有」となっている。IO側ブリッジ251については、ユーザ指定が「無」となっている。例えば、ユーザは入力装置131を用いてユーザ指定の有無を設定する。
Further, in the connection management table 170, whether or not a user is designated is set for each of the IO-
更に、接続管理テーブル170には、IO側ブリッジ211〜251とCPU側ブリッジ114との相互接続を判定するための判定条件が登録されている。例えば、ユーザが入力装置131を用いて条件1〜3から一つを選択すると、選択された条件が判定条件として接続管理テーブル170に設定される。条件1が設定されている場合、接続管理部142は、登録されたIO側ブリッジ211〜251の少なくとも一つとCPU側ブリッジ114が接続されていれば、「接続済み」と判定する。条件2が設定されている場合、接続管理部142は、登録されたIO側ブリッジ211〜251の全てとCPU側ブリッジ114が接続されていれば、「接続済み」と判定する。条件3が設定されている場合、接続管理部142は、ユーザ指定が「有」となっているIO側ブリッジ211〜241の全てとCPU側ブリッジ114が接続されていれば、「接続済み」と判定する。尚、「接続済み」と判定することは、BIOS151に基づく起動動作を停止しないと判定することと等価である。
In the connection management table 170, determination conditions for determining the interconnection between the IO side bridges 211 to 251 and the
図9を参照して、IO側ブリッジ211の構成を説明する。IO側ブリッジ211は、ブリッジ部215と、接続管理部216を備える。ブリッジ部215は、コンピュータ内部バス213とL2ネットワーク214の間をブリッジする。ブリッジ部215は、PCIeデバイスとして動作するために、PCIコンフィグレーションレジスタのようなコンフィグレーションレジスタ217を備える。接続管理部216は、接続相手をあらかじめ登録するための接続管理テーブル218を備える。
The configuration of the
ブリッジ部215の動作は、ブリッジ部141の動作と同様である。具体的には、IOデバイス212側からネットワーク3側、つまりコンピュータ内部バス213側からL2ネットワーク214側にデータを転送する場合、ブリッジ部215は、コンピュータ内部バス213を介して受信したパケットに宛先に対応したヘッダを付加し、これらをカプセル化してL2ネットワーク214を介して送信する。ネットワーク3側からIOデバイス側212側、つまりL2ネットワーク214側からコンピュータ内部バス213側にデータを転送する場合、ブリッジ部215は、L2ネットワーク214を介して受信したパケットに付加されたヘッダを取り外した後、コンピュータ内部バス213を介してパケットを送信する。ここで、パケットは、例えばPCIeパケットである。ヘッダは、例えばイーサネットフレームヘッダである。更に、接続管理部216の動作は、接続管理部142の動作と同様である。
The operation of the
図10を参照して、CPU側ブリッジ114とIO側ブリッジ211が互いに接続されると、CPU側ブリッジ114及びIO側ブリッジ211は、仮想的なコンピュータ内部バススイッチ500(例えば、仮想的なPCIeスイッチ)を形成する。このとき、CPU側ブリッジ114は、コンピュータ内部バススイッチ500のアップ・ストリーム・ポートに相当する動作を行い、IO側ブリッジ211は、コンピュータ内部バススイッチ500のダウン・ストリーム・ポートに相当する動作を行う。これにより、CPU側ブリッジ114及びIO側ブリッジ211は、仮想的なコンピュータ内部バススイッチ500として動作する。IO側ブリッジ211以外のIO側ブリッジとCPU側ブリッジ114が互いに接続された場合も、同様に仮想的なコンピュータ内部バススイッチが形成される。
Referring to FIG. 10, when the
次に、実施の形態2にかかるコンピュータシステムの起動方法を説明する。ここでは、例として、接続管理テーブル170において条件3が設定されている場合を説明する。この場合、実施の形態2にかかるコンピュータシステムに組み込まれるべきデバイス群は、CPUデバイス群11、及びIOデバイス群21〜24である。コンピュータシステムの動作は、CPU側ブリッジ114とIO側ブリッジ211〜241との相互接続状態に依存する。この相互接続状態は、IOデバイス群21〜24の電源状態、IOデバイス群21〜24の障害の有無、ネットワーク3の稼働状態、及び、ネットワーク3の障害の有無に依存する。IOデバイス群21〜24の電源オフ状態、IOデバイス群21〜24の障害発生、ネットワーク3の非稼働、又は、ネットワーク3の障害発生により、CPU側ブリッジ114とIO側ブリッジ211〜241の相互接続が不可能になる場合がある。尚、ユーザはCPUデバイス群11の近くにいて入力装置131及び表示装置132を利用できる。
Next, a computer system activation method according to the second embodiment will be described. Here, as an example, a case where
図11に示すように、実施の形態2にかかるコンピュータシステムの起動方法は、ステップS30〜S80を含む。ユーザが電源ボタン(不図示)を操作してCPUデバイス群11に電源を投入すると(S30)、CPU111、メモリ112、チップセット113、CPU側ブリッジ114、及び記録デバイス115が起動する。電源投入に応答してBIOS151がメモリ112にロードされ、CPU111はBIOS151に基づく起動動作を開始する(S40)。CPU側ブリッジ114の接続管理部142は、ユーザ指定が「有」となっているIO側ブリッジ211〜241の接続管理部(例えば、接続管理部216)との相互接続を試行する(S70)。接続管理部142は、ステップS70の結果を現在の相互接続状態としてコンフィグレーションレジスタ160の相互接続状態を記録する部分に記録する(S80)。ユーザ指定が「有」となっているIO側ブリッジ211〜241の全てと接続できた場合、接続管理部142は、コンフィグレーションレジスタ160に「接続済み」と記録する。IO側ブリッジ211〜241の少なくとも一つと接続できなかった場合、接続管理部142は、コンフィグレーションレジスタ160に「非接続」と記録する。
As illustrated in FIG. 11, the computer system activation method according to the second embodiment includes steps S <b> 30 to S <b> 80. When the user operates the power button (not shown) to power on the CPU device group 11 (S30), the
CPU111は、BIOS151に基づく起動動作の中で、メモリ112、チップセット113、CPU側ブリッジ114、及び記録デバイス115を順次チェックする。例えば、CPU111は、PCIのコンフィグレーションアクセスを用いてCPU側ブリッジ114にアクセスする。より具体的には、CPU111は、BIOS151に基づいてコンフィグレーションレジスタ160に設定を書き込み、コンフィグレーションレジスタ160の相互接続状態を記録する部分に記録された現在の相互接続状態にアクセスして現在の相互接続状態を取得する(S50)。CPU111は、現在の相互接続状態に基づく処理を実行する(S60)。
The
CPU111は、コンピュータプログラムとしてのBIOS151に基づいてステップS40、S50、及びS60を実行する。一方、CPU側ブリッジ114は、BIOS151に依存しないでステップS70及びS80を実行する。
CPU111 performs step S40, S50, and S60 based on BIOS151 as a computer program. On the other hand, the CPU-
図12に示すように、ステップS60は、ステップS61〜S68を含む。コンフィグレーションレジスタ160から取得した現在の相互接続状態によって後の処理が異なる(S61)。コンフィグレーションレジスタ160から取得した現在の相互接続状態が「接続済み」の場合、CPU111は、BIOS151に基づく起動動作を継続し(S62)、OS152を起動する(S63)。ステップS50において現在の相互接続状態として「接続済み」を取得できなかった場合、例えばコンフィグレーションレジスタ160から取得した現在の相互接続状態が「非接続」である場合、CPU111は、起動動作を一時的に停止し(S64)、ユーザに接続不具合を通知する(S65)。ステップS64において、CPU111は起動動作を中断する。ステップS65において、例えば、CPU111は、接続管理テーブル170に設定された接続がされていないことを表示装置132に表示させる。このとき、CPU111は、Beep音を使用してもよい。このように、CPU111は、接続管理テーブル170に登録された判定条件に基づいて、起動動作を停止するかしないかを決定する。
As shown in FIG. 12, step S60 includes steps S61 to S68. The subsequent processing differs depending on the current interconnection state acquired from the configuration register 160 (S61). When the current interconnection state acquired from the
ステップS66において、CPU111は、ユーザからのキー入力を待つ。ユーザは、入力装置131を用いてキー入力を実行することができ、電源ボタンを操作してCPUデバイス群11の電源オフを実行することができる。ユーザから「起動継続」のキー入力があった場合、CPU111は、起動動作を再開し(S67)、ステップS62に進む。ユーザからその他のキー入力があった場合、CPU111は起動動作を中止し、キー入力に対応した処理を実行する(S68)。例えば、CPU111は、システムセットアップメニューを表示装置132に表示させ、又は、リブートを実行する。ユーザが電源ボタンを操作してCPUデバイス群11の電源オフを実行した場合、CPU111を含むCPUデバイス群11は動作を停止する。
In step S66, the
以上、ユーザがCPUデバイス群11の近くにいる場合を説明したが、ユーザはIOデバイス群21〜24のいずれかの近くにいてもよい。例えば、ユーザがIOデバイス群21の近くにいる場合、ユーザが使用する入力装置131はUSBカードとしての一のIOデバイス212に接続され、ユーザが使用する表示装置132はグラフィックカードとしての他のIOデバイス212に接続される。この場合、CPUデバイス群11がOS152に基づいて動作しているときに、ユーザが入力装置131を用いて再起動を選択すると、CPUデバイス群11に電源が投入される(S30)。
The case where the user is near the
上述の例において、プログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non−transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、CD−ROM(Read Only Memory)、CD−R、CD−R/W、半導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(Random Access Memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。 In the above example, the program can be stored and provided to a computer using various types of non-transitory computer readable media. Non-transitory computer readable media include various types of tangible storage media. Examples of non-transitory computer-readable media include magnetic recording media (for example, flexible disks, magnetic tapes, hard disk drives), magneto-optical recording media (for example, magneto-optical disks), CD-ROMs (Read Only Memory), CD-Rs, CD-R / W, semiconductor memory (for example, mask ROM, PROM (Programmable ROM), EPROM (Erasable PROM), flash ROM, RAM (Random Access Memory)). The program may also be supplied to the computer by various types of transitory computer readable media. Examples of transitory computer readable media include electrical signals, optical signals, and electromagnetic waves. The temporary computer-readable medium can supply the program to the computer via a wired communication path such as an electric wire and an optical fiber, or a wireless communication path.
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。 Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention.
3 ネットワーク
11〜19 CPUデバイス群
111 CPU
114 CPU側ブリッジ
122、123 コンピュータ内部バス
131 入力装置
211〜241 IO側ブリッジ
212 IOデバイス
213 コンピュータ内部バス
151 BIOS
160 コンフィグレーションレジスタ
170 接続管理テーブル
500 仮想的なコンピュータ内部バススイッチ
3 Network 11-19
114
160 Configuration register 170 Connection management table 500 Virtual computer internal bus switch
Claims (8)
前記CPU側ブリッジを介してネットワークに接続されるCPUと
を具備し、
前記ネットワークにIO側ブリッジを介してIOデバイスが接続され、
前記CPUは、BIOSに基づく起動動作を開始し、前記CPU側ブリッジと前記IO側ブリッジの接続状態に基づいて前記起動動作を停止する
コンピュータシステム。 CPU side bridge,
A CPU connected to the network via the CPU side bridge,
An IO device is connected to the network via an IO side bridge,
The CPU starts a startup operation based on a BIOS, and stops the startup operation based on a connection state between the CPU side bridge and the IO side bridge.
前記CPUは第1コンピュータ内部バスを介して前記CPU側ブリッジに接続され、
前記IOデバイスは第2コンピュータ内部バスを介して前記IO側ブリッジに接続され、
前記CPU側ブリッジ及び前記IO側ブリッジは、仮想的なコンピュータ内部バススイッチを形成する
コンピュータシステム。 The computer system according to claim 1,
The CPU is connected to the CPU-side bridge via a first computer internal bus,
The IO device is connected to the IO-side bridge via a second computer internal bus,
The CPU side bridge and the IO side bridge form a virtual computer internal bus switch.
前記CPU側ブリッジは、前記IO側ブリッジを含む複数のIO側ブリッジを登録した接続管理テーブルを備え、
前記CPUは、前記CPU側ブリッジと前記複数のIO側ブリッジとの接続状態に基づいて前記起動動作を停止し、
前記接続管理テーブルは、前記起動動作を停止する又は停止しない場合の条件を登録し、
前記条件を設定する入力装置を更に具備する
コンピュータシステム。 The computer system according to claim 1 or 2,
The CPU side bridge includes a connection management table in which a plurality of IO side bridges including the IO side bridge are registered,
The CPU stops the activation operation based on a connection state between the CPU side bridge and the plurality of IO side bridges,
The connection management table registers conditions for stopping or not stopping the startup operation,
A computer system further comprising an input device for setting the condition.
前記入力装置は、前記条件として、前記CPU側ブリッジが前記複数のIO側ブリッジのいずれかに接続されている場合に前記起動動作を停止しないこと、又は、前記CPU側ブリッジが前記複数のIO側ブリッジの全てに接続されている場合に前記起動動作を停止しないこと、を選択する
コンピュータシステム。 A computer system according to claim 3,
The input device, as the condition, does not stop the startup operation when the CPU side bridge is connected to any of the plurality of IO side bridges, or the CPU side bridge does not stop the plurality of IO sides. A computer system that selects not to stop the startup operation when connected to all of the bridges.
前記CPU側ブリッジは、レジスタと、前記IO側ブリッジを登録した接続管理テーブルとを備え、
前記CPU側ブリッジは、前記CPU及び前記CPU側ブリッジを含むCPUデバイス群への電源投入に応じて前記IO側ブリッジとの相互接続を試行し、前記相互接続を試行した結果を前記レジスタに記録し、
前記CPUは、前記電源投入に応じて前記起動動作を開始し、前記起動動作の中で前記レジスタに記録された前記結果にアクセスし、前記結果に基づいて前記起動動作を停止する
コンピュータシステム。 The computer system according to claim 1 or 2,
The CPU side bridge includes a register and a connection management table in which the IO side bridge is registered,
The CPU side bridge attempts to interconnect with the IO side bridge in response to power-on to the CPU and a CPU device group including the CPU side bridge, and records the result of the interconnection attempt in the register. ,
The CPU starts the start-up operation in response to the power-on, accesses the result recorded in the register during the start-up operation, and stops the start-up operation based on the result.
前記CPU側ブリッジは、レジスタを備え、
前記CPU側ブリッジは、前記CPU及び前記CPU側ブリッジを含むCPUデバイス群への電源投入に応じて前記複数のIO側ブリッジとの相互接続を試行し、前記相互接続を試行した結果を前記レジスタに記録し、
前記CPUは、前記電源投入に応じて前記起動動作を開始し、前記起動動作の中で前記レジスタに記録された前記結果にアクセスし、前記結果に基づいて前記起動動作を停止する
コンピュータシステム。 A computer system according to claim 3 or 4,
The CPU side bridge includes a register,
The CPU-side bridge attempts to interconnect with the plurality of IO-side bridges in response to power-on to the CPU and a CPU device group including the CPU-side bridge, and the result of the interconnection attempt is stored in the register. Record,
The CPU starts the start-up operation in response to the power-on, accesses the result recorded in the register during the start-up operation, and stops the start-up operation based on the result.
前記CPUをネットワークに接続するCPU側ブリッジとIOデバイスを前記ネットワークに接続するIO側ブリッジとの接続状態に基づいて、前記CPUが前記起動動作を停止する
コンピュータシステムの起動方法。 CPU starts booting operation based on BIOS,
A computer system activation method in which the CPU stops the activation operation based on a connection state between a CPU side bridge that connects the CPU to a network and an IO side bridge that connects an IO device to the network.
前記CPUをネットワークに接続するCPU側ブリッジとIOデバイスを前記ネットワークに接続するIO側ブリッジとの接続状態に基づいて、前記CPUが前記起動動作を停止する
起動方法をコンピュータシステムに実行させるプログラム。 CPU starts booting operation based on BIOS,
A program that causes a computer system to execute a startup method in which the CPU stops the startup operation based on a connection state between a CPU side bridge that connects the CPU to a network and an IO side bridge that connects an IO device to the network.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013008617A JP6032024B2 (en) | 2013-01-21 | 2013-01-21 | Computer system, computer system startup method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013008617A JP6032024B2 (en) | 2013-01-21 | 2013-01-21 | Computer system, computer system startup method, and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014139748A JP2014139748A (en) | 2014-07-31 |
JP6032024B2 true JP6032024B2 (en) | 2016-11-24 |
Family
ID=51416433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013008617A Active JP6032024B2 (en) | 2013-01-21 | 2013-01-21 | Computer system, computer system startup method, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6032024B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4964911B2 (en) * | 2009-03-26 | 2012-07-04 | 東芝テック株式会社 | Electronics |
JP5664250B2 (en) * | 2011-01-11 | 2015-02-04 | 日本電気株式会社 | Communication control system, apparatus, method and program |
JP6036683B2 (en) * | 2011-03-09 | 2016-11-30 | 日本電気株式会社 | Network system |
-
2013
- 2013-01-21 JP JP2013008617A patent/JP6032024B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014139748A (en) | 2014-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI659301B (en) | Dynamically adjust maximum fan duty in a server system | |
US10592232B2 (en) | Preserving firmware setting during firmware update | |
TWI620072B (en) | Scalable pooled-non-volatile memory express storage boxes, computer-implemented methods and non-transitory computer-readable storage medium | |
CN107479721B (en) | Storage device, system and method for remote multicomputer switching technology | |
WO2019095655A1 (en) | Data interaction method and computer device | |
US9912535B2 (en) | System and method of performing high availability configuration and validation of virtual desktop infrastructure (VDI) | |
JP6034990B2 (en) | Server control method and server control apparatus | |
US9026687B1 (en) | Host based enumeration and configuration for computer expansion bus controllers | |
TW200813837A (en) | A chipset-independent method for locally and remotely updating and configuring system BIOS | |
US9866443B1 (en) | Server data port learning at data switch | |
US11036543B1 (en) | Integrated reliability, availability, and serviceability state machine for central processing units | |
CN114817105B (en) | Device enumeration method, device, computer device and storage medium | |
TW201216162A (en) | Out-of-band access to storage devices through port-sharing hardware | |
JP6868087B2 (en) | Communication channel method and system to the management controller | |
US9319313B2 (en) | System and method of forwarding IPMI message packets based on logical unit number (LUN) | |
TWI634434B (en) | Computer-implemented method for automatically composing data center resources in data center | |
TWI557551B (en) | Electronic apparatus and wake-up method thereof | |
JP6032024B2 (en) | Computer system, computer system startup method, and program | |
CN107704399B (en) | Method and device for storing data | |
EP3441868B1 (en) | High availability storage pool compose mechanism | |
JP6402619B2 (en) | Information processing apparatus, information processing system, and monitoring method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6032024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |