JP6031650B2 - 表示装置およびその製造方法、並びに電子機器 - Google Patents

表示装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP6031650B2
JP6031650B2 JP2013073053A JP2013073053A JP6031650B2 JP 6031650 B2 JP6031650 B2 JP 6031650B2 JP 2013073053 A JP2013073053 A JP 2013073053A JP 2013073053 A JP2013073053 A JP 2013073053A JP 6031650 B2 JP6031650 B2 JP 6031650B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
layer
display device
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013073053A
Other languages
English (en)
Other versions
JP2014197142A (ja
JP2014197142A5 (ja
Inventor
耕一 永澤
耕一 永澤
友明 本多
友明 本多
藤岡 弘文
弘文 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2013073053A priority Critical patent/JP6031650B2/ja
Priority to CN201410108560.9A priority patent/CN104078487B/zh
Publication of JP2014197142A publication Critical patent/JP2014197142A/ja
Publication of JP2014197142A5 publication Critical patent/JP2014197142A5/ja
Application granted granted Critical
Publication of JP6031650B2 publication Critical patent/JP6031650B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は、基板に配線層が有機絶縁層と共に積層された構造を有する表示装置、およびその製造方法、並びにこれを備えた電子機器に関する。
表示装置、例えば有機EL(Electro Luminescence)表示装置は有機発光ダイオードに流れる電流によって輝度を制御する表示デバイスである。このためスイッチング素子として一般的に使用されている低温ポリシリコン薄膜トランジスタ(Thin Film Transistor:TFT)の特性ムラが表示ムラとして発現しやすいという問題がある。
この問題を解決するために、有機EL表示装置では、駆動回路の工夫によってTFTの特性ムラを解消し、表示性能を改善する方法が報告されている。その一方で、有機EL表示装置は、液晶表示装置よりも用いられるTFTの数や配線回路の本数が増加したり、容量素子を大面積化すること等により回路が複雑になっている。
近年では有機EL表示装置は、表示領域のさらなる大型化および高精細化が求められている。表示領域を大型化した場合には、配線抵抗および寄生容量による負荷によって信号の遅延が起こる。また、高精細化した場合には、画素数の増加に伴い駆動用の配線や信号線を形成する配線層の高密度化が進み、短絡不良が増加して製造歩留まりが低下するという問題があった。
この問題を解決するために、例えば、特許文献1では、表示装置にとって重大な欠陥となる線欠陥や輝点を生じさせている欠陥部分を、レーザ光を用いて配線から切り離して正常化あるいは黒点化して製造歩留まりを向上させる方法が開示されている。また、例えば、特許文献2では、各種配線を形成する配線層を多層化すると共に、多層化による信号の遅延を回避するために、配線層の間に誘電率の低い有機樹脂等からなる絶縁層を形成して配線層の高密度化を解消している。更に、特許文献2では、有機樹脂に対して透過性を有するレーザ光を用いて有機樹脂層を破壊せずに下層の配線を切断することで多層化された配線の短絡部分を切断・修復する方法が開示されている。
特開2004−342457号公報 特開2012−54510号公報
しかしながら、特許文献2に記載された方法では、有機樹脂の上層(有機樹脂上)に設けられた配線については良好な絶縁性が得られるものの、有機樹脂の下層に設けられた配線については所望の絶縁性が得ることは困難であった。
本技術はかかる問題点に鑑みてなされたもので、その目的は、表示品質および製造歩留まりを両立することが可能な表示装置およびその製造方法、並びに電子機器を提供することにある。
本技術の表示装置は、隣り合う2つの第1配線上に有機材料からなる第1絶縁層を有すると共に、2つの第1配線間を第1絶縁層から第1配線まで積層方向に貫通した凹部を有する積層構造と、凹部内および積層構造上に設けられた第2絶縁層とを備えたものである。第1絶縁層と第2絶縁層との間に第2配線を有し、第1絶縁層は第2配線下とそれ以外の領域との間に段差を有する。
本技術の表示装置の製造方法は、以下の(A)〜(C)の工程を含むものである。
(A)隣り合う2つの第1配線、および有機材料からなる第1絶縁層をこの順に有する積層構造を形成したのち、第1絶縁層側から2つの第1配線間の短絡部にレーザ光を照射し、第1絶縁層から第1配線まで積層方向に貫通する凹部を形成する工程
(B)レーザ光の照射面を含む周辺領域をハーフアッシングする工程
(C)ハーフアッシング工程ののち、凹部内および積層構造上に第2絶縁層を形成する工程
本技術の電子機器は、上記本技術の表示装置を備えたものである。
本技術の表示装置およびその製造方法、並びに電子機器では、隣り合う2つの第1配線上に有機材料からなる第1絶縁層(有機絶縁層)が形成された積層構造の所定の位置にレーザ光が照射される。これにより、第1絶縁層から第1配線にかけて貫通する凹部が形成される。次いで、レーザ光の照射領域およびその周辺領域がハーフアッシングされたのち、凹部が第2絶縁層(例えば、平坦化層)によって埋め込まれる。これにより、有機絶縁層によって覆われた2つの配線の任意の位置(例えば、短絡部)の電気的切断が可能となる。
本技術の表示装置およびその製造方法、並びに電子機器によれば、隣り合う2つの配線上に有機絶縁層を有する積層構造の所定の位置にレーザ光を照射したのち、その照射面を含む周辺領域にハーフアッシングを施すようにした。これにより、2つの配線間を有機絶縁層から配線にかけて貫通し、電気的にも切断された凹部が形成される。よって、表示品質および製造歩留まりを両立した表示装置およびこれを備えた電子機器を提供することが可能となる。
本開示の一実施の形態に係る表示装置の構成を表す断面図である。 図1に示した表示装置の全体構成を表す図である。 図2に示した画素駆動回路の一例を表す図である。 配線層の短絡部の平面図(A)および断面図(B)を表す模式図である。 図4に示した短絡部を切断した際の平面図(A)および断面図(B)を表す模式図である。 図1に示した表示装置の製造方法の一部の工程順を表す流れ図である。 印加電圧と端子間電流との関係を表す特性図である。 本開示の実施例および比較例の切断部における絶縁破壊発生率の関係を表す特性図である。 ハーフアッシング時間と平均リーク電流との関係を表す特性図である。 本開示の表示装置の配線レイアウトの一例を表す図である。 本開示の表示装置の配線レイアウトの他の例を表す図である。 本開示の表示装置におけるコンタクト部の断面図である。 図12に示したコンタクト部の切断工程を説明する断面図である。 図12に示したコンタクト部を画素電極材料で埋めた断面図である。 本開示の変形例に係る表示装置の構成を表す断面図である。 本開示の変形例に係る表示装置の製造方法の一部の工程順を表す流れ図である。 図15に示した第1レーザ照射の工程を表す模式図である。 図15に示した第2レーザ照射の工程を表す模式図である。 本開示の実施の形態および変形例におけるハーフアッシング時間と平均リーク電流との関係を表す特性図である。 上記実施の形態等の表示装置の適用例1の表側から見た外観を表す斜視図である。 上記実施の形態等の表示装置の適用例1の裏側から見た外観を表す斜視図である。 適用例2の外観を表す斜視図である。 適用例の表側から見た外観を表す斜視図である。 適用例の裏側から見た外観を表す斜視図である。 適用例の外観を表す斜視図である。 適用例の外観を表す斜視図である。 適用例の閉じた状態の正面図、左側面図、右側面図、上面図および下面図である。 適用例の開いた状態の正面図および側面図である。
以下、本開示における実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1。実施の形態(短絡部をレーザ照射とハーフアッシングによって切断する例)
1−1.表示装置の全体構成
1−2.製造方法
1−3.作用・効果
2.変形例(レーザ照射を複数繰り返す例)
3.適用例(表示装置および電子機器の例)
<1.実施の形態>
(1−1.全体構成)
図1は、本開示の一実施の形態に係る表示装置(表示装置1)の断面構成を表したものである。この表示装置1は、例えば有機ELテレビジョン装置等として用いられるものであり、図2に示したように、基板11の上に表示領域110Aが設けられている。この表示領域110A内には、複数の画素(赤色画素2R,緑色画素2G,青色画素2B)がマトリクス状に配置されている。また、表示領域110Aの周辺(外縁側,外周側)に位置する周辺領域110Bには、映像表示用のドライバ(後述する周辺回路12B)である信号線駆動回路120および走査線駆動回路130が設けられている。
表示領域110A内には、画素駆動回路140が設けられている。図3は、この画素駆動回路140の一例(赤色画素2R,緑色画素2G,青色画素2Bの画素回路の一例)を表したものである。画素駆動回路140は、後述する画素電極31の下層に形成されたアクティブ型の駆動回路である。この画素駆動回路140は、駆動トランジスタTr1および書き込みトランジスタTr2と、これらトランジスタTr1,Tr2の間のキャパシタ(保持容量)Csとを有している。画素駆動回路140はまた、第1の電源ライン(Vcc)および第2の電源ライン(GND)の間において、駆動トランジスタTr1に直列に接続された発光素子10を有している。即ち、赤色画素2R,緑色画素2G,青色画素2B内にはそれぞれ、対応する発光素子10(赤色発光素子10R,緑色発光素子10G,青色発光素子10Bのいずれか、あるいは白色発光素子10W)が設けられている。駆動トランジスタTr1および書き込みトランジスタTr2は、一般的な薄膜トランジスタ(TFT)により構成され、その構成は例えば逆スタガ構造(いわゆるボトムゲート型)でもよいしスタガ構造(トップゲート型)でもよく、特に限定されない。
画素駆動回路140において、列方向には信号線120Aが複数配設され、行方向には走査線130Aが複数配設されている。各信号線120Aと各走査線130Aとの交差点が、赤色画素2R,緑色画素2G,青色画素2Bのいずれか1つに対応している。各信号線120Aは、信号線駆動回路120に接続され、この信号線駆動回路120から信号線120Aを介して書き込みトランジスタTr2のソース電極に画像信号が供給されるようになっている。各走査線130Aは走査線駆動回路130に接続され、この走査線駆動回路130から走査線130Aを介して書き込みトランジスタTr2のゲート電極に走査信号が順次供給されるようになっている。
本実施の形態における表示装置1の表示領域110Aには、図1に示したように、基板11上に半導体層20および表示層30がこの順に積層されている。半導体層20は、配線層として、ゲート電極21Aを含む配線層21,チャネル層23および一対のソース・ドレイン電極(ソース電極25A,ドレイン電極25B,配線25C)を含む配線層25等の他に、配線層25上に有機材料から構成された層間絶縁層26を間に配線層27が積層された多層配線構造を有している。
本実施の形態では、この多層配線構造のうち、例えば層間絶縁層26(第1絶縁層)によって覆われた、配線層25の配線25C(第1配線)に、層間絶縁層26と共に配線25Cを連続して切断することにより凹部、即ち切断部Aが形成されている。この切断部Aは後述するようにレーザ照射およびハーフアッシングにより形成されたものである。
図4(A),(B)は、この切断部Aを形成する前の平面構成(A)および図4(A)のI−I線における断面構成(B)をそれぞれ表したものである。配線25Cは、例えば隣り合う2本の直線状の配線25C1および配線25C2により構成されており、これら配線25C1,25C2の間には短絡部25Xが生じている。図1は、この短絡部25Xによって配線25C1,25C2が接合された位置に切断部Aが形成された構造を表している。
図5(A),(B)は、図4(A),(B)の状態からレーザ照射およびハーフアッシングにより切断部Aが形成されたのちの状態を表したものである。図5(A)は平面構成、図5(B)は図5(A)のII−II線における断面構成をそれぞれ表したものである。切断部Aは、上記のように上層の層間絶縁層26および配線層25Cが連続して切断されたものであり、更に図1,図5(B)に示したように、下の層、具体的には層間絶縁層24およびゲート絶縁層22を介して基板11まで届く凹部として形成されている。なお、レーザ照射およびハーフアッシングの工程により凹部を形成した結果、図4(B)と図5(B)とを比較して明らかなように、層間絶縁層26の表面の一部が削られて、上層の配線層27の直下との間で段差26Aが生じている。
以下に、半導体層20および表示装置30について説明する。
(半導体層の構成)
基板11上の半導体層20には、上述した駆動用または書き込み用のトランジスタTr1,Tr2や各種配線が形成されており、これらトランジスタTr1およびTr2や配線上には、平坦化絶縁層28が設けられている。トランジスタTr1,Tr2(以下、薄膜トランジスタ20Aとする)はトップゲート型およびボトムゲート型のいずれでもよいが、ここではボトムゲート型の薄膜トランジスタ20Aを例に説明する。薄膜トランジスタ20Aでは、基板11側から順に、ゲート電極21A,ゲート絶縁層22,チャネル領域を形成する有機半導体膜(チャネル層23),層間絶縁層24,一対のソース・ドレイン電極(ソース電極25A,ドレイン電極25B)がこの順に形成され、更に、多層配線層として層間絶縁層26および配線層27が設けられている。
基板11は、ガラス基板の他、ポリエーテルサルフォン,ポリカーボネート,ポリイミド類,ポリアミド類,ポリアセタール類,ポリエチレンテレフタラート,ポリエチレンナフタレート,ポリエチルエーテルケトン,ポリオレフィンルイ等のプレスチック基板、表面に絶縁処理がされたアルミニウム(Al),ニッケル(Ni),銅(Cu),ステンレス等の金属箔基板または紙等を用いることができる。また、これらの基板上には密着性や平坦性を改善するためのバッファ層やガスバリア性を向上するためのバリア膜等の機能性膜を形成してもよい。更に、スパッタリング法等により、基板11を加熱することなくチャネル層23を成膜することが可能であれば、基板11に安価なプラスチックフィルムを用いることも可能である。
ゲート電極21Aは、薄膜トランジスタ10にゲート電圧を印加し、このゲート電圧によりチャネル層23中のキャリア密度を制御する役割を有する。ゲート電極21Aは基板11上の選択的な領域に設けられ、例えば白金(Pt),チタン(Ti),ルテニウム(Ru),モリブデン(Mo),Cu,タングステン(W),ニッケル(Ni),Alおよびタンタル(Ta)等の金属単体または合金により構成されている。また、これらのうちの2種以上を積層させて用いるようにしてもよい。
ゲート絶縁層22は、ゲート電極21Aとチャネル層23との間に、例えば、厚み50nm〜1μmの範囲で設けられている。ゲート絶縁層22は、例えばシリコン酸化膜(SiO),シリコン窒化膜(SiN),シリコン酸窒化膜(SiON),ハフニウム酸化膜(HfO),アルミニウム酸化膜(AlO),窒化アルミニウム膜(AlN),タンタル酸化膜(TaO),ジルコニウム酸化膜(ZrO),ハフニウム酸窒化膜,ハフニウムシリコン酸窒化膜,アルミニウム酸窒化膜,タンタル酸窒化膜およびジルコニウム酸窒化膜のうちの少なくとも1つを含む絶縁膜により形成される。このゲート絶縁層22は単層構造としてもよく、または例えばSiNとSiO等2種類以上の材料を用いた積層構造としてしてもよい。ゲート絶縁層22を積層構造とした場合、チャネル層23との界面特性を改善したり、外気からチャネル層23への不純物(例えば、水分)の混入を効果的に抑制することが可能である。ゲート絶縁層22は、塗布形成後にエッチングによって所定の形状にパターニングされるが、材料によっては、インクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成してもよい。
チャネル層23はゲート絶縁層22上に島状に設けられ、ソース電極25Aおよびドレイン電極25Bの間のゲート電極21Aに対向する位置にチャネル領域24Cを有している。チャネル層23の厚みは例えば、5nm〜100nmである。チャネル層23は、例えばperi-Xanthenoxanthene(PXX)誘導体等の有機半導体材料により構成されている。有機半導体材料としては、例えば、ポリチオフェン、ポリチオフェンにヘキシル基を導入したポリ−3−ヘキシルチオフェン[P3HT]、ペンタセン[2,3,6,7−ジベンゾアントラセン]、ポリアントラセン、ナフタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセン、ベンゾピレン、ジベンゾピレン、トリフェニレン、ポリピロール、ポリアニリン、ポリアセチレン、ポリジアセチレン、ポリフェニレン、ポリフラン、ポリインドール、ポリビニルカルバゾール、ポリセレノフェン、ポリテルロフェン、ポリイソチアナフテン、ポリカルバゾール、ポリフェニレンスルフィド、ポリフェニレンビニレン、ポリフェニレンスルフィド、ポリビニレンスルフィド、ポリチエニレンビニレン、ポリナフタレン、ポリピレン、ポリアズレン、銅フタロシアニンで代表されるフタロシアニン、メロシアニン、ヘミシアニン、ポリエチレンジオキシチオフェン、ピリダジン、ナフタレンテトラカルボン酸ジイミド、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]、4,4’−ビフェニルジチオール(BPDT)、4,4’−ジイソシアノビフェニル、4,4’−ジイソシアノ−p−テルフェニル、2,5−ビス(5’−チオアセチル−2’−チオフェニル)チオフェン、2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン、4,4’−ジイソシアノフェニル、ベンジジン(ビフェニル−4,4’−ジアミン)、TCNQ(テトラシアノキノジメタン)、テトラチアフルバレン(TTF)−TCNQ錯体、ビスエチレンテトラチアフルバレン(BEDTTTF)−過塩素酸錯体、BEDTTTF−ヨウ素錯体、TCNQ−ヨウ素錯体に代表される電荷移動錯体、ビフェニル−4,4’−ジカルボン酸、24−ジ(4−チオフェニルアセチリニル)−2−エチルベンゼン、24−ジ(4−イソシアノフェニルアセチリニル)−2−エチルベンゼン、デンドリマー、C60、C70、C76、C78、C84等のフラーレン、24−ジ(4−チオフェニルエチニル)−2−エチルベンゼン、2,2”−ジヒドロキシ−1,1’:4’,1”−テルフェニル、4,4’−ビフェニルジエタナール、4,4’−ビフェニルジオール、4,4’−ビフェニルジイソシアネート、24−ジアセチニルベンゼン、ジエチルビフェニル−4,4’−ジカルボキシレート、ベンゾ[22−c;3,4−c’;5,6−c”]トリス[22]ジチオール−24,7−トリチオン、アルファ−セキシチオフェン、テトラチオテトラセン、テトラセレノテトラセン、テトラテルルテトラセン、ポリ(3−アルキルチオフェン)、ポリ(3−チオフェン−β−エタンスルホン酸)、ポリ(N−アルキルピロール)ポリ(3−アルキルピロール)、ポリ(3,4−ジアルキルピロール)、ポリ(2,2’−チエニルピロール)、ポリ(ジベンゾチオフェンスルフィド)、キナクリドンが挙げられる。また、この他、縮合多環芳香族化合物、ポルフィリン系誘導体、フェニルビニリデン系の共役系オリゴマーおよびチオフェン系の共役系オリゴマーから成る群から選択された化合物を用いてもよい。更に、有機半導体材料と絶縁性の高分子材料を混合して用いても構わない。
チャネル層23は、真空蒸着法を用いて形成してもよいが、例えば上記材料を、例えば有機溶媒に溶解してインク溶液とし、塗布・印刷プロセスを用いて形成することが好ましい。塗布・印刷プロセスは真空蒸着法よりもコストを削減できると共に、スループットの向上に効果的なためである。塗布・印刷プロセスの具体的な例としては、キャストコーティング、スピンコーティング、スプレイコーティング、インクジェット印刷、凸版印刷、フレキソ印刷、スクリーン印刷、グラビア印刷、グラビアオフセット印刷等の方法が挙げられる。
層間絶縁層24,26は、層の異なる配線、例えば、チャネル層23とソース電極25Aおよびドレイン電極25Bとの間、あるいはソース電極25Aおよびドレイン電極25Bと配線27Aとの間等の配線間の短絡を防ぐためのものである。層間絶縁層24,26の材料としては絶縁性を有する材料、例えば上記ゲート絶縁層22において挙げた無機絶縁材料が挙げられる。但し、本実施の形態のように配線層を多層化する場合には、信号の遅延を回避するために、誘電率の低い絶縁材料を用いることが好ましい。具体的には、感光性の樹脂材料、例えば、ポリイミド系,ポリアクリレート系,エポキシ系,クレゾールノボラック系あるいはポリスチレン系,ポリアミド系,フッ素系等の有機材料を用いることが好ましい。
ソース電極25Aおよびドレイン電極25Bは、互いに離間してチャネル層23上に設けられ、チャネル層23と電気的に接続されている。ソース電極25Aおよびドレイン電極25Bを構成する材料としては、金属材料や半金属,無機半導体材料を用いる。具体的には、上記ゲート電極21Aにおいて列挙した導電膜材料の他、例えばアルミニウム(Al),金(Au),銀(Ag),酸化インジウムスズ(ITO)あるいは酸化モリブデン(MoO)あるいはこれら金属の合金等が挙げられる。ソース電極25Aおよびドレイン電極25Bはこれら金属単体または合金によって構成されており、単層あるいは2種以上を積層させて用いるようにしてもよい。積層構造として、例えばTi/Al/Ti,Mo/Al等の積層構造が挙げられる。また、配線27Aもソース電極25Aおよびドレイン電極25Bと同様の構成を用いることができる。
平坦化絶縁層28は、薄膜トランジスタ20Aが形成された基板11の表面を平坦化するためのものである。平坦化絶縁層13の構成材料としては、例えば、ポリイミド等の上記有機材料、あるいは酸化ケイ素(SiO2)等の無機材料が挙げられる。
以上、薄膜トランジスタ20Aの構成要素を挙げて半導体層20の構成を説明したが、薄膜トランジスタ20Aを構成する各種配線21A,25A,25B,27Aと同じ層に形成されている配線はその位置に関係なく同一材料および同一工程によって形成されている。
(表示層の構成)
表示層30は発光素子10を含み、半導体層20、具体的には平坦化絶縁層28上に設けられている。発光素子10は半導体層20側から陽極としての画素電極31、電極間絶縁膜32(隔壁)、発光層を含む有機層33、および陰極としての対向電極34がこの順に積層された発光素子である。対向電極34上には、封止層35を介して封止用基板36が貼り合わされている。薄膜トランジスタ20Aと発光素子10は、平坦化絶縁層28に設けられた接続孔28Aを介して画素電極31に電気的に接続されている。
画素電極31は、反射層としての機能も兼ねており、できるだけ高い反射率を有するようにすることが発光効率を高める上で望ましい。特に、画素電極31が陽極として使われる場合には、画素電極31は正孔注入性の高い材料により構成されていることが望ましい。このような画素電極31としては、例えば、アルミニウム(Al),クロム(Cr),金(Au),白金(Pt),ニッケル(Ni),銅(Cu),タングステン(W)あるいは銀(Ag)等の金属元素の単体または合金が挙げられる。画素電極31の表面には、仕事関数の大きな透明電極を積層することが好ましい。本開示では、画素電極31が上記Al等の反射機能を有する材料によって形成された層(反射電極膜31A)とインジウムとスズの酸化物(ITO)等の透明導電材料によって形成された層(透明電極膜31B)との積層構造を有する場合を例に挙げて説明する。
電極間絶縁膜32は、画素電極31と対向電極34との絶縁性を確保すると共に発光領域を所望の形状にするためのものであり、例えば感光性樹脂により構成されている。電極間絶縁膜32は画素電極31の周囲のみに設けられており、画素電極31のうち電極間絶縁膜32から露出した領域が発光領域となっている。なお、有機層33および対向電極34は電極間絶縁膜32の上にも設けられているが、発光が生じるのは発光領域だけである。
有機層33は、例えば、画素電極31側から順に、正孔注入層,正孔輸送層,発光層,電子輸送層および電子注入層を積層した構成を有する。これらの層は必要に応じて設ければよい。有機層33を構成する層は、例えば発光素子10R,10G,10Bの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。電子注入層は、電子注入効率を高めるためのものである。
対向電極34は、例えばアルミニウム(Al),マグネシウム(Mg),カルシウム(Ca)またはナトリウム(Na)の合金により構成されている。中でも、マグネシウムと銀との合金(Mg−Ag合金)は、薄膜での導電性と吸収の小ささとを兼ね備えているので好ましい。Mg−Ag合金におけるマグネシウムと銀との比率は特に限定されないが、膜厚比でMg:Ag=20:1〜1:1の範囲であることが望ましい。また、対向電極34の材料は、アルミニウム(Al)とリチウム(Li)との合金(Al−Li合金)でもよい。
封止層35は、例えば、窒化ケイ素(SiNx),酸化ケイ素(SiOx)または金属酸化物等からなる層と、熱硬化型樹脂または紫外線硬化型樹脂等からなる層との積層構造を有する。封止層35上には、例えば、遮光膜およびカラーフィルタが設けられた封止用基板36が貼り合わされている。
(1−2.製造方法)
半導体層20および表示層30は以下に説明する一般的な方法を用いて形成することができる。まず、基板11の全面に例えばスパッタリング法や真空蒸着法を用いて、ゲート電極21Aとなる金属膜を形成する。次いで、この金属膜を例えばフォトリソグラフィおよびエッチングを用いてパターニングすることにより、配線層21を形成する。続いて、基板11およびゲート電極21Aの全面に、ゲート絶縁層22およびチャネル層23を順に成膜する。具体的には、基板11上の全面にわたって、例えばスピンコート法により、上述したゲート絶縁膜材料、例えばPVP(Polyvinylpyrrolidone)溶液を塗布し、乾燥させる。これにより、ゲート絶縁層22が形成される。次いで、このゲート絶縁層22上に有機半導体材料、例えばPXX化合物溶液を塗布する。その後、塗布した有機半導体材料を加熱することにより、ゲート絶縁層22上にチャネル層23が形成される。
続いて、チャネル層23上に層間絶縁層24を形成したのち、チャネル層23,層間絶縁層24に金属膜を形成する。具体的には、例えばスパッタリング法を用いて、例えばMo/Al/Moの積層膜を成膜する。次に、例えばフォトリソグラフィ法を用いたエッチングによりソース電極25A,ドレイン電極25Bおよび配線25Cを含む配線層25を形成する。
次いで、層間絶縁層24および配線層25上に層間絶縁層26を形成したのち、配線層25および層間絶縁層26上に上記同様の方法を用いて配線27Aを含む配線層27を形成する。続いて、層間絶縁層26および配線層27上に、例えばポリイミド等の感光性樹脂を塗布し、露光および現像によって平坦化絶縁層28を所定の形状にパターニングすると共に、接続孔28Aを形成し、焼成する。次に、平坦化絶縁層28上に、例えばスパッタ法により、例えばAl/ITOからなる金属膜を形成したのち、例えば、ウェットエッチングにより所定の位置の金属膜を選択的に除去して発光素子10R,10G,10Bごとに分離した画素電極31を形成する。
次いで、発光層を含む有機層33および対向電極34を、例えば蒸着法を用いて成膜したのち、封止層35を介して封止用基板36を貼り合わせる。最後に、外部回路と接続するためのFPCを実装することにより、表示装置1が完成する。
図1に示したように1つの層に複数の配線が設けられた高密度化された配線層では、配線層の成膜工程の不良により、図4に示したように配線間(例えば、配線25C1,25C2の間)において短絡部X(短絡部25X)が生じることがある。このような場合には、配線25C1と配線25C2との間は電気的に短絡しているため、回路異常を引き起こす原因となる。このため、光学検査等により短絡部25Xを検出し、検出した短絡部25Xを切断・除去することで回路を正常状態に修復する必要がある。
短絡部Xは、前述したように、レーザ光を用いて切断・除去することができる。但し、短絡部Xを検出するためには薄膜トランジスタ20Aを含む回路が完成している方が好ましい。このため、半導体層内に形成される配線層が全て配設された状態(本実施の形態では、配線層27まで配設された状態)で短絡部Xの有無を検査し、配線層が絶縁層によって覆われた状態で短絡部Xをレーザ加工することが望ましい。そこで前述した特許文献2のように、配線層を有機絶縁層(有機樹脂)で覆い、この有機樹脂に対して透過性を有するレーザ光を用いて有機樹脂を破壊せずに下層の配線層のみを切断する方法が考えられるが、所望の絶縁性を得ることは難しかった。これは、切断箇所が有機絶縁層に覆われているため、レーザの照射によって溶解した金属が除去されないためと考えられる。
一方、有機樹脂の吸収が大きい波長のレーザ光を用いて有機絶縁層ごと下層の配線層を切断した場合には、図7に示したように、一定の出力以上のレーザ光を用いることによって短絡部Xは切断される。しかしながら、その切断部では微小なリーク電流が発生し、薄い線欠陥等の表示不具合や、ひどい場合には耐圧不足等により駆動中に絶縁破壊が起こることが確認される。これは、レーザ照射時に有機絶縁層を構成する有機樹脂から生じる煤が切断部Aの底面および側面に付着することによって起こると考えられる。
そこで、本実施の形態では、図6の流れ図に示したように、配線層と有機絶縁層との積層構造を形成(ステップS101)したのち、光学検査等を行って短絡部Xの有無を検査する。ここで配線層に短絡部Xが検出された場合には、まず、レーザ照射によって短絡部Xを有機絶縁層と共に切断(ステップS102−1)したのち、切断部Aの底面および側面を、例えば酸素プラズマに曝してハーフアッシングを行う(ステップS102−2)。ハーフアッシング条件としては、例えば、RFソース:1000W,RFバイアス:0W,圧力:1Pa,ガス:酸素400sccm,処理時間:300秒である。このハーフアッシング工程によって切断部Aの底面あるいは側面に付着した煤等のリーク源が除去され、高い絶縁性を有する切断部Aが得られる(ステップS102)。最後に、上記のように、層間絶縁層26上に配線層27を形成したのちに配設する平坦化絶縁層28によって、切断部Aを埋め込む(ステップS103)。なお、光学検査は配線層を形成した後に行ってもよい。
上記のように、レーザ照射後にハーフアッシングを行った(実施例)結果を図8に示す。レーザ照射のみによって切断部を形成した場合(比較例)と比べて、レーザ照射後にハーフアッシングを行うことによってリーク電流が低減されると共に、絶縁破壊の発生率が低減されることが確認された。
上記切断部Aの形成工程で用いるレーザ光Lは、層間絶縁層を構成する有機材料に高い吸収を有する波長、例えば、10nm以上400nm以下のレーザ光Lを用いることが好ましい。また、レーザ光Lはパルス幅が100ns未満のパルスレーザ光を用いることが好ましい。その理由は、レーザ加工における熱影響の度合いがパルス幅の平方根に比例するため、パルス幅が長くなり過ぎるとレーザ光の照射領域S1の近傍において過度の溶融等の熱的な悪影響を起こすことにより短絡部Xの修復が行えないからである。レーザ光Lは、単一ショットで照射(ショット数:1パルス)してもよいし、または繰り返し周波数を1MHz未満として繰り返し照射(ショット数:複数パルス)するようにしてもよい。繰り返し周波数を1MHz未満とすることにより、パルス間の熱蓄積効果を避けることが可能となる。
レーザ光の照射領域S1の幅D1,D2は、例えば短絡部25Xの一部または全部に対してレーザ光Lが照射されるように調整する。その際、レーザ光の照射領域S1の幅D1(短絡部25Xの延長方向における長さD1)は、短絡部25Xの幅D25よりも短くすることが好ましい。但し、極端に幅D1を狭くすると、回折限界のため正しく集光されなくなるため、幅D1は用いているレーザ光Lの波長程度を下限とするのが好ましい。これはレーザ光の照射領域S1の幅D2(短絡部25Xの幅方向における長さD2)についても同じことが言える。また、レーザ光Lの照射領域S1の幅D2は、短絡部25Xの幅D25と同じ、または短絡部25Xの幅D25よりも大きくすることが好ましい。短絡部25Xの幅D25よりもレーザ光の照射領域S1の幅D2を狭くすると加工残りが生じてしまい短絡部25Xを修復できないからである。
なお、本実施の形態では切断部Aを直線状に形成したが、切断部Aの形状はこれに限らない。例えば、短絡部25Xをジグザグ状に切断してもよい。また、レーザ照射によって切断される配線層(例えば、配線層25)よりも下層の配線層(例えば、配線層21)は、それぞれ同じ材料を用いて形成されていてもよいし、互いに異なる材料を用いて形成されていてもよい。
ハーフアッシングには、例えば酸素プラズマを用いることが好ましい。切断部Aに付着する煤(例えばアモルファスカーボン)を酸化して、例えば二酸化炭素(CO2)として効率よく除去することができるためである。また、酸素プラズマの他、フッ素プラズマあるいは塩素系のプラズマを用いても構わない。
図9は、配線25C1,25C2の短絡部25Xの切断・修復においてレーザ照射のみによって切断した場合(比較例)およびレーザ照射後にハーフアッシングを行った場合(実施例)におけるそれぞれの平均リーク電流を表したものである。図9からも、ハーフアッシングによって切断部Aの絶縁性が向上することがわかる。また、ハーフアッシング時間は、例えば配線層25が設けられた層間絶縁層26の表面が一定の範囲において削り取られるまで行うことが好ましい。また、図9では、ハーフアッシング時間ごとの樹脂(例えば、層間絶縁層26)の削れ量も示している。実施例ではハーフアッシング時間を60秒,120秒,180秒,240秒,300秒とし、それぞれ平均リーク電流を測定しており、ハーフアッシング時間の長さに比例して切断部A周辺の樹脂表面の削れ量は増加する。具体的には、それぞれ56nm,107nm,156nm,204nm,253nmとなる。樹脂の削れ量が多くなる、即ち図5における段差26Aの深さHが大きくなるごとに切断部Aにおける平均リーク電流が小さくなることがわかる。この結果から、ハーフアッシング時間は切断部Aに付着した煤を十分に除去できる時間以上行うことが好ましいことがわかる。なお、ハーフアッシング時間の上限は、配線層を覆う絶縁層(ここでは層間絶縁層26)が絶縁性能を維持できる膜厚あるいは表面性を保つことができる膜厚に留意して決定される。
なお、本実施の形態では層間絶縁層24上に設けられたソース電極25Aおよびドレイン電極25Bと同層の配線25Cに生じた短絡部25Xの切断・修復を例に説明したが、短絡部25Xの発生場所は特に限定されない。例えば、ソース電極25Aあるいはドレイン電極25Bに短絡部25Xが生じた場合も同様に切断・修復が可能である。また、ゲート電極21Aの層や配線層27の層に短絡部21X,27Xが生じた場合についても同様に切断・修復することができる。更に、上記配線層21,25,27の他に、チャネル層23にも適用することができる。
また、上述した短絡部の切断・修復方法を用いることによって、表示装置の製造歩留まりが向上するが、表示装置の配線レイアウトを工夫することによって、より製造歩留まりを向上させることができる。
具体的には、上記短絡部25Xの切断・修復のように同層に配設された配線間における切断・修復ではプラズマ処理や切断レイアウトを工夫することによって高い絶縁性を得ることができるが、層間絶縁層を間に配線が積層された箇所を切断する場合には、層間リークが発生する虞がある。このため、同層に配設される配線(同層配線;例えばソース電極25A,ドレイン電極25Bおよび配線25C)は互いに平行なレイアウトすることが好ましい。また、異なる層に配設される配線(異層配線;例えば配線層21と配線層25、配線層25と配線層27)は互いに直交するようなレイアウト(例えば図10,図11)とすることが好ましい。
図10は、表示装置1における各トランジスタTr1,Tr2,信号線120A,走査線130Aおよび電源ライン(Vcc,GND)が配線層21,25およびチャネル層の3層によって構成された配線レイアウトの一例である。図11は表示装置1における各トランジスタTr1,Tr2,信号線120A,走査線130Aおよび電源ライン(Vcc,GND)が配線層21,25,27およびチャネル層23の4層によって構成された配線レイアウトの一例である。
前述のように、線欠陥や輝点は表示装置の見栄えを大きく損なう重大な不良であり、例えば信号線120Aと電源ライン(GND)とが短絡した場合には線欠陥不良が発生する。この不良を救済するためには、例えば信号線120AとGNDとの短絡部Xを切断(切断箇所A)するか、短絡部X前後のGNDを切断(切断箇所B)して短絡部Xと共に信号線120Aの一部とし、対応する発光素子10Wを電気的にフローティングな状態として黒点化する方法が考えられる。これら切断箇所A,Bは、それぞれ図3,11におけるO−O線(切断箇所A)、P−P線,Q−Q線(切断箇所B)である。
なお、黒点化する際には、GND等の共通電位線が接続されているコンタクトホールおよび陽極または陰極として画素駆動回路140と発光素子10Wとを接続するコンタクトホール(図10,11中の■)を各接続先から切り離す必要がある。コンタクトホールを切り離す方法としては、図13A,図13Bに示したように、コンタクト領域にレーザ光を照射して開口Pを形成(図13A)したのち、この開口P内に有機樹脂等の絶縁材料を埋設(図13B)すればよい。図13Aようにレーザ光によって開口Pを形成する際にコンタクトホールの下層に配線層21,25,27やチャネル層23があると層間短絡が発生するため駆動側のコンタクトホールについては層間短絡が生じた配線を走査線120Aから切り離す。また、走査線120Aの切り離し部分と共通電位線のコンタクトホール下については層間短絡を回避するために配線層21,25,27またはチャネル層23の少なくとも一方が切断箇所に存在しないようなレイアウトとする。これにより、発光素子10Wは電気的にフローティング状態となって黒点化する。
このように、同層配線は互いに平行に、異層配線は互いに直交するようにレイアウトすることによって、各層における配線に生じた短絡部Xの切断・修復可能な領域が広がる。また、共通電位線の下に配線層(配線層21や配線層25)およびチャネル層23の少なくとも一方が配設されないようにレイアウトすることによって、上記O−O線,P−P線,Q−Q線の他に、R−R線およびS−S線等を切断することが可能となる。即ち、表示領域110A(および周辺領域110B)のほぼ全域において各層の配線に生じた短絡部Xの切断・修復可能な領域が広がり、製造歩留まりをより向上させることができる。
(1−3.作用・効果)
このように本実施の形態の表示装置1およびその製造方法では、例えば配線25Cおよび層間絶縁層26のように有機絶縁層が積層された配線層の所定の位置にレーザ光Lを照射したのち、レーザ光Lの照射領域S1を含む周辺領域をハーフアッシングする。即ち、例えば隣り合う2つの配線25C1,25C2に発生した短絡部25Xに、レーザ光Lの照射およびハーフアッシングを行うことにより、短絡部25Xが電気的に切断され、層間絶縁層26から配線25C1,25C2にかけて貫通する切断部Aが形成される。これにより、有機絶縁層によって覆われた配線層の任意の位置を電気的に切断することが可能となる。
以上のように本実施の形態では、配線層の所定の位置にレーザ光Lを照射したのち、レーザ光Lの照射領域S1を含む周辺領域にハーフアッシングを施すようにしたので、有機絶縁層が積層された状態の配線層を電気的に切断することが可能となる。よって、表示品質および製造歩留まりを両立した表示装置1を提供することが可能となる。
以下、上記実施の形態の変形例について説明する。なお、上記実施の形態と同一の構成要素については同一符号を付してその説明は省略する。
<2.変形例>
図14は、上記実施の形態の変形例に係る表示装置(表示装置1A)の断面構成を表したものである。図15は、本変形例における配線層の切断工程の流れを表したものである。本変形例では、表示装置1Aの配線層の所定の位置、例えば配線25C(配線25C1,25C2)の短絡部25Xを切断・修理する際のレーザ照射工程を2回(第1レーザ照射および第2レーザ照射)行う点が、上記実施の形態とは異なる。
本変形例では、上記のように短絡部25Xにレーザ光L1およびレーザ光L2を連続して照射したのちハーフアッシングを行う。具体的には、図16Aに示したように短絡部25Xにレーザ光L1を照射(ステップS202−1)して切断部B1を形成したのち、レーザ光L1よりも照射幅を絞ったレーザ光L2を切断部B1の底面およびレーザ照射開始点Isおよび終点Ieに照射する(ステップS202−2)。こののち、切断部B1の底面および側面を、例えば酸素プラズマに曝してハーフアッシングを行う(ステップS202−3)ことにより高い絶縁性を有する切断部Bが形成される。
図17は、上記実施の形態における切断部A(実施例1)および上記2回のレーザ照射工程を行った本変形例における切断部B(実施例2)におけるハーフアッシング時間と平均リーク電流との関係を表した特性図である。図17からわかるように、本変形例における切断部Bは、ハーフアッシング時間を半分に短縮しても平均リーク電流が低減、即ち耐圧性能が確保されている。これは、1回目のレーザ照射によって切断部B1の底部に残存あるいはレーザ照射開始点Isおよび終点Ieに飛散した短絡部25Xを構成する金属粉が2回目のレーザ照射によって除去されたためと考えられる。なお、レーザ光L2の照射領域S2の幅D3は、照射領域S1の幅D1よりも短くすることが好ましい。
このように、表示装置1Aの配線層の所定の位置(例えば配線25Cの短絡部25X)にレーザ照射工程を2回(第1レーザ照射および第2レーザ照射)行うことにより、ハーフアッシング時間を短縮することが可能となる。また、配線層が配設された絶縁層(例えば層間絶縁層26)の削れ量を抑えることができる。これにより、絶縁層の材料の利用効率が向上すると共に、絶縁層の表面性が保たれた外観品位の良い表示装置を提供することが可能となる。
<3.適用例>
上記実施の形態および変形例において説明した表示装置1、1Aは、例えば、下記電子機器として好適に用いることができる。
(適用例1)
図18Aは、スマートフォンの外観を表側から、図18Bは裏側から表したものである。このスマートフォンは、例えば、表示部610(表示装置1)および非表示部(筐体)620と、操作部630とを備えている。操作部630は、図18Aに示したように非表示部620の前面に設けられていてもよいし、図18Bに示したように上面に設けられていてもよい。
(適用例2)
図19は、適用例に係るテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル210およびフィルターガラス220を含む映像表示画面部200を有しており、映像表示画面200が、上記表示装置に相当する。
(適用例3)
図20Aは、適用例に係るデジタルカメラの外観を表側から、図20Bは裏側から表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部310、上記表示装置としての表示部320、メニュースイッチ330およびシャッターボタン340を有している。
(適用例4)
図21は、適用例に係るノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体410,文字等の入力操作のためのキーボード420および上記表示装置としての表示部430を有している。
(適用例
図22は、適用例に係るビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部510,この本体部510の前方側面に設けられた被写体撮影用のレンズ520,撮影時のスタート/ストップスイッチ530および上記表示装置としての表示部540を有している。
(適用例
図23Aは、適用例に係る携帯電話機の閉じた状態における正面図、左側面図、右側面図、上面図および下面図を表したものである。図23Bは、携帯電話機の開いた状態における正面図および側面図を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。ディスプレイ740またはサブディスプレイ750が、上記表示装置に相当する。



以上、実施の形態、変形例および適用例を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件等は限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
なお、本技術は以下のような構成をとることも可能である。
(1)隣り合う2つの第1配線上に有機材料からなる第1絶縁層を有すると共に、前記2つの第1配線間を前記第1絶縁層から前記第1配線まで積層方向に貫通した凹部を有する積層構造と、前記凹部内および前記積層構造上に設けられた第2絶縁層とを備えた表示装置。
(2)前記第1絶縁層と第2絶縁層との間に第2配線を有し、前記第1絶縁層は前記第2配線下とそれ以外の領域との間に段差を有する、前記(1)に記載の表示装置。
(3)前記第1配線は、ゲート電極、一対のソース・ドレイン電極および多層配線層を構成する複数の金属層のうちのいずれかである、前記(1)または(2)に記載の表示装置。
(4)前記多層配線層は有機材料からなる層間絶縁層を有し、前記複数の金属層はそれぞれ、前記層間絶縁層を間に直交するように配設されている、前記(3)に記載の表示装置。
(5)前記凹部は前記隣り合う2つの第1配線の短絡部に形成されている、前記(1)乃至(4)のいずれかに記載の表示装置。
(6)前記第2絶縁層は有機材料によって構成されている、前記(1)乃至(5)のいずれかに記載の表示装置。
(7)隣り合う2つの第1配線、および有機材料からなる第1絶縁層をこの順に有する積層構造を形成したのち、前記第1絶縁層側から前記2つの第1配線間の短絡部にレーザ光を照射し、前記第1絶縁層から前記第1配線まで積層方向に貫通する凹部を形成する工程と、前記レーザ光の照射面を含む周辺領域をハーフアッシングする工程と、前記ハーフアッシング工程ののち、前記凹部内および前記積層構造上に第2絶縁層を形成する工程とを含む表示装置の製造方法。
(8)前記凹部を形成したのち、前記凹部の底面、レーザ照射開始点および終点に前記レーザ光よりも照射幅を絞ったレーザ光を照射する、前記(7)に記載の表示装置。
(9)前記ハーフアッシング工程ではプラズマ処理を行う、前記(7)または(8)に記載の表示装置。
(10)前記プラズマ処理において酸素を用いる、前記(9)に記載の表示装置。
(11)前記レーザ光の波長は10nm以上400nm以下である、前記(7)乃至(10)のいずれかに記載の表示装置。
(12)表示装置を備え、前記表示装置は、隣り合う2つの第1配線上に有機材料からなる第1絶縁層を有すると共に、前記2つの第1配線間を前記第1絶縁層から前記第1配線まで積層方向に貫通した凹部を有する積層構造と、前記凹部内および前記積層構造上に設けられた第2絶縁層とを有する電子機器。
1,1A…表示装置、2…画素、10…発光素子、11…基板、20A…薄膜トランジスタ、21,25,27…配線層、21A…ゲート電極、22…ゲート絶縁膜、23…チャネル層、24,26…層間絶縁層、25A…ソース電極、25B…ドレイン電極層、25C,27A…配線、27…配線層、短絡部…X,25X、切断部…A,B。

Claims (10)

  1. 隣り合う2つの第1配線上に有機材料からなる第1絶縁層を有すると共に、前記2つの第1配線間を前記第1絶縁層から前記第1配線まで積層方向に貫通した凹部を有する積層構造と、
    前記凹部内および前記積層構造上に設けられた第2絶縁層と
    を備え
    前記第1絶縁層と第2絶縁層との間に第2配線を有し、前記第1絶縁層は前記第2配線下とそれ以外の領域との間に段差を有する
    表示装置。
  2. 前記第1配線は、ゲート電極、一対のソース・ドレイン電極および多層配線層を構成する複数の金属層のうちのいずれかである、請求項1に記載の表示装置。
  3. 前記第1配線は、前記多層配線層を構成する複数の金属層のうちのいずれかであり、
    前記多層配線層は層間絶縁層を有し、前記複数の金属層はそれぞれ、前記層間絶縁層を間に直交するように配設されている、請求項に記載の表示装置。
  4. 前記第2絶縁層は有機材料によって構成されている、請求項1に記載の表示装置。
  5. 隣り合う2つの第1配線、および有機材料からなる第1絶縁層をこの順に有する積層構造を形成したのち、前記第1絶縁層側から前記2つの第1配線間の短絡部にレーザ光を照射し、前記第1絶縁層から前記第1配線まで積層方向に貫通する凹部を形成する工程と、
    前記レーザ光の照射面を含む周辺領域をハーフアッシングする工程と、
    前記ハーフアッシング工程ののち、前記凹部内および前記積層構造上に第2絶縁層を形成する工程と
    を含む表示装置の製造方法。
  6. 前記凹部を形成したのち、前記凹部の底面、レーザ照射開始点および終点に前記レーザ光よりも照射幅を絞ったレーザ光を照射する、請求項に記載の表示装置の製造方法。
  7. 前記ハーフアッシング工程ではプラズマ処理を行う、請求項に記載の表示装置の製造方法。
  8. 前記プラズマ処理において酸素を用いる、請求項に記載の表示装置の製造方法。
  9. 前記レーザ光の波長は10nm以上400nm以下である、請求項に記載の表示装置の製造方法。
  10. 表示装置を備え、
    前記表示装置は、
    隣り合う2つの第1配線上に有機材料からなる第1絶縁層を有すると共に、前記2つの第1配線間を前記第1絶縁層から前記第1配線まで積層方向に貫通した凹部を有する積層構造と、
    前記凹部内および前記積層構造上に設けられた第2絶縁層と
    を有し、
    前記第1絶縁層と第2絶縁層との間に第2配線を有し、前記第1絶縁層は前記第2配線下とそれ以外の領域との間に段差を有する
    電子機器。
JP2013073053A 2013-03-29 2013-03-29 表示装置およびその製造方法、並びに電子機器 Active JP6031650B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013073053A JP6031650B2 (ja) 2013-03-29 2013-03-29 表示装置およびその製造方法、並びに電子機器
CN201410108560.9A CN104078487B (zh) 2013-03-29 2014-03-21 显示单元、该显示单元的制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013073053A JP6031650B2 (ja) 2013-03-29 2013-03-29 表示装置およびその製造方法、並びに電子機器

Publications (3)

Publication Number Publication Date
JP2014197142A JP2014197142A (ja) 2014-10-16
JP2014197142A5 JP2014197142A5 (ja) 2015-08-06
JP6031650B2 true JP6031650B2 (ja) 2016-11-24

Family

ID=51599653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013073053A Active JP6031650B2 (ja) 2013-03-29 2013-03-29 表示装置およびその製造方法、並びに電子機器

Country Status (2)

Country Link
JP (1) JP6031650B2 (ja)
CN (1) CN104078487B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102460937B1 (ko) 2015-12-31 2022-10-31 엘지디스플레이 주식회사 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치
KR20180010370A (ko) * 2016-07-20 2018-01-31 삼성디스플레이 주식회사 디스플레이 장치
US10839752B2 (en) * 2016-09-21 2020-11-17 Sony Semiconductor Solutions Corporation Display device and electronic apparatus
CN112585665B (zh) * 2018-08-28 2023-04-18 夏普株式会社 显示装置
CN109524576B (zh) * 2018-12-13 2020-12-29 合肥鑫晟光电科技有限公司 一种oled显示基板及其制备方法、显示装置
KR20200076148A (ko) * 2018-12-19 2020-06-29 엘지디스플레이 주식회사 베젤이 감소된 표시장치 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109413A (ja) * 1997-10-01 1999-04-23 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3406222B2 (ja) * 1998-03-27 2003-05-12 シャープ株式会社 アクティブマトリクス基板の製造方法
JP2004342457A (ja) * 2003-05-15 2004-12-02 Sanyo Electric Co Ltd 表示パネルの製造方法および表示パネル
JP2007279616A (ja) * 2006-04-12 2007-10-25 Sony Corp 駆動基板の製造方法および駆動基板
WO2008023630A1 (en) * 2006-08-24 2008-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5605097B2 (ja) * 2010-09-03 2014-10-15 ソニー株式会社 電子素子の製造方法
KR101746617B1 (ko) * 2010-09-24 2017-06-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101910113B1 (ko) * 2012-03-16 2018-10-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101976066B1 (ko) * 2012-06-08 2019-08-29 삼성디스플레이 주식회사 쇼트 불량 리페어 방법, 상기 리페어 방법에 의해 제조된 표시 장치 및 유기 발광 표시 장치

Also Published As

Publication number Publication date
JP2014197142A (ja) 2014-10-16
CN104078487A (zh) 2014-10-01
CN104078487B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
US10341475B2 (en) Display unit, method of manufacturing the same, and electronic apparatus
US10482798B2 (en) Display unit and electronic apparatus
JP6031650B2 (ja) 表示装置およびその製造方法、並びに電子機器
WO2016052151A1 (ja) 有機el表示装置およびその製造方法、並びに電子機器
US8030696B2 (en) Thin film transistor substrate, defect repairing method therefor, and display device
KR101441159B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법, 및 화상 표시 패널 및 그의 제조 방법
US11374082B2 (en) Electronic device and method of manufacturing electronic device, and electronic apparatus
JP2007164183A (ja) 平板表示装置及び平板表示装置の製造方法
KR20070003250A (ko) 표시 장치 및 이의 제조 방법
US10741786B2 (en) Display device having an auxiliary electrode
US20140291687A1 (en) Display unit, manufacturing method thereof, and electronic apparatus
US20120032154A1 (en) Semiconductor device, display device and electronic equipment
TW201411853A (zh) 薄膜電晶體及其製造方法,以及顯示單位及電子裝置
JP2014041874A (ja) 半導体装置およびその製造方法、並びに電子機器
KR20150002119A (ko) 유기전계 발광소자 및 이의 제조 방법
JP2006164737A (ja) 表示素子、若しくはそれを備えた表示パネル及び表示装置
US12022704B2 (en) Display apparatus having an oxide semiconductor pattern
JP5427253B2 (ja) 有機el素子、若しくはそれを備えた表示パネル及び表示装置
US20230189591A1 (en) Display apparatus having an oxide semiconductor pattern
JP2013165078A (ja) 有機el素子、若しくはそれを備えた表示パネル及び表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160909

R150 Certificate of patent or registration of utility model

Ref document number: 6031650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113