JP6030923B2 - 半導体装置、及びその製造方法 - Google Patents

半導体装置、及びその製造方法 Download PDF

Info

Publication number
JP6030923B2
JP6030923B2 JP2012247117A JP2012247117A JP6030923B2 JP 6030923 B2 JP6030923 B2 JP 6030923B2 JP 2012247117 A JP2012247117 A JP 2012247117A JP 2012247117 A JP2012247117 A JP 2012247117A JP 6030923 B2 JP6030923 B2 JP 6030923B2
Authority
JP
Japan
Prior art keywords
region
plate
drain
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012247117A
Other languages
English (en)
Other versions
JP2014096470A (ja
Inventor
尚生 一條
尚生 一條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012247117A priority Critical patent/JP6030923B2/ja
Publication of JP2014096470A publication Critical patent/JP2014096470A/ja
Application granted granted Critical
Publication of JP6030923B2 publication Critical patent/JP6030923B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に高耐圧ＬＤＭＯＳトランジスタ（ラテラル二重拡散ＭＯＳトランジスタ）及びその製造方法に関する。
一般に、ＬＤＭＯＳトランジスタの性能は、そのオフ時の耐圧（降伏耐圧）とオン抵抗とで示される。しかしながら、これらは通常トレードオフの関係にあり、高い耐圧と低いオン抵抗を両立させることは難しい。このため、この両立をいかにして実現するかという点において、長年開発が行われている。
５００Ｖ以上の耐圧を有する高耐圧ＭＯＳトランジスタにおいては、高いドレイン−ソース間耐圧が必要であるため、ドレイン領域とソース領域の間には、一定間隔（数十μｍ）のドリフト領域が設けられるとともに、様々な電界緩和方法が検討されている。
以下に、図１９を参照しながら、非特許文献１に記載の従来のＬＤＭＯＳトランジスタについて説明する。
図１９に示す半導体装置は、Ｎ型の半導体基板１０１上に形成された高耐圧ＰチャネルＬＤＭＯＳトランジスタであり、半導体基板１０１内に、Ｎ型のボディ領域１０３と、ボディ領域１０３とは平面的に離間した位置に形成されたＰ型のドリフト領域１０４を備えてなる。
ボディ領域１０３内には、Ｐ型のソース領域１０５と、Ｎ型のボディコンタクト領域１０６が形成され、ドリフト領域１０４内には、Ｐ型のドレイン領域１０７が形成されている。また、ボディ領域１０３の上に、ゲート絶縁膜を介してゲート電極１１０が形成されている。ソース領域１０５とボディコンタクト領域１０６上には、ソース電極１１２が形成され、ソース電極１１２によって、ソース領域１０５とボディコンタクト領域１０６は、電気的に同電位に接続される。また、ドレイン領域１０７上にドレイン電極１１１が形成されている。なお、図１９のＬＤＭＯＳトランジスタは、ドレイン領域１０７の中心を通り、紙面に垂直な面Ｓ１に対して左右対称である。
一般的に、ＬＤＭＯＳトランジスタのドレイン−ソース間に逆バイアス電圧が印加されると、ある電圧において空乏層内の電界が臨界電界に達し、なだれ降伏が生じて急激にドレイン−ソース間に電流が流れ始める。このときの印加電圧がトランジスタの耐圧値である。
特に高耐圧ＬＤＭＯＳトランジスタにおいては、ドレイン−ソース間に逆バイアスが印加されると、フィールド絶縁膜１０８のボディ領域１０３側境界周辺（図１９中、領域Ａ）、又は、ドレイン領域１０７周辺（図１９中、領域Ｂ）に電界が集中し、耐圧が低下する要因となる。
図１９に示す高耐圧ＬＤＭＯＳトランジスタでは、その耐圧はＰ型のドリフト領域１０４の濃度に大きく依存する。ドリフト領域１０４の濃度が高いと、空乏層の伸びが抑制されるため、領域Ａに電界が集中する一方、ドリフト領域１０４の濃度が低いと、空乏層の伸びが促進されるため、リーチスルーにより領域Ｂに電界が集中する。そこで、高い耐圧を確保するために、できるだけ均等に電界が分散されるように、ドリフト領域１０４の濃度が調整される。
この時、ドリフト領域１０４の濃度以外に、上記、領域Ａ、Ｂの電界集中を分散させるのに有効な手段として、フローティングフィールドプレート構造が挙げられる。
図１９に示す高耐圧ＬＤＭＯＳトランジスタは、ゲート電極１１０と同じ材質（例えば、ポリシリコン）で形成されたフローティングフィールドプレートＦＰ０１、ＦＰ０２、ＦＰ０３をフィールド絶縁膜１０８上に有し、さらに、フローティングフィールドプレートＦＰ１１、ＦＰ１２、ＦＰ１３を、層間絶縁膜上に有している。
ＦＰ０１〜０３、ＦＰ１１〜１３は，電位的にフローティングであるため、ドレイン−ソース間に逆バイアスが印加されると、その電位は、各フローティングフィールドプレートとソース電極１１２、及びドレイン電極１１１との容量結合によって決定される。
フローティングフィールドプレートを備えることにより、例えば、ドリフト領域１０４の濃度が高い場合であっても、領域Ａの電界集中を緩和でき、逆にドリフト領域１０４の濃度が低い場合であっても、リーチスルーによる領域Ｂの電界集中を緩和できる。つまり、フローティングフィールドプレートを設けることにより、領域Ａ及びＢに集中していた電界を分散できるため、高耐圧化が実現できるとともに、前述したドリフト領域１０４の濃度依存性が小さくなり、耐圧の安定性も向上できる。
その他、フローティングフィールドプレートの役割としては、高温バイアス時の信頼性向上が挙げられる。これは、高耐圧素子特有の問題であり、高温バイアス時において、チップの最上層にモールドされる樹脂が、その高い印加電圧により分極し、その結果、ポテンシャル分布を変動させ、耐圧劣化に至る。しかしながら、フローティングフィールドプレートを設けることにより、そのメタルシールド効果によって、上層の樹脂分極の影響を抑制することができ、結果的に耐圧劣化を防止することができる。
従って、電界集中の分散による高耐圧化、耐圧の安定性、及び、高温バイアス時の信頼性向上という観点から、フローティングプレート構造は非常に有効な技術である。
図２０に、特許文献１に記載されている、図１９とは別の高耐圧ＬＤＭＯＳトランジスタの構造を示す。図２０に示す半導体装置は、Ｐ型の半導体基板２０１上に形成された高耐圧ＮチャネルＬＤＭＯＳトランジスタであり、半導体基板２０１上に設けられたＮ型層２０２と、Ｎ型層２０２内にＰ型のボディ領域２０３と、ボディ領域２０３とは離間した位置に形成されたＮ型拡散領域２０４を備えてなる。
Ｐ型のボディ領域２０３内には、Ｎ型のソース領域２０５と、Ｐ型のボディコンタクト領域２０６が形成され、Ｎ型拡散領域２０４内には、Ｎ型のドレイン領域２０７が形成されている。また、ボディ領域２０３の上に、ゲート絶縁膜を介して、ゲート電極２１０が形成されている。ソース領域２０５とボディコンタクト領域２０６上には、ソース電極２１２が形成され、ソース電極２１２によって、ソース領域２０５とボディコンタクト領域２０６は、電気的に同電位に接続される。また、ドレイン領域２０７上には、ドレイン電極２１１が形成されている。
さらに、非特許文献１に記載のＬＤＭＯＳトランジスタと同様に、フローティングフィールドプレートＦＰ１１〜ＦＰ１８が、層間絶縁膜上に設けられ、さらに、フローティングフィールドプレートＦＰ２１〜ＦＰ２６が、その上方に設けられている。
図２０に示す高耐圧ＬＤＭＯＳトランジスタでは、その耐圧はＮ型層２０２の濃度に大きく依存する。Ｎ型層２０２の濃度が高いと、空乏層の伸びが抑制されるため、領域Ａに電界が集中する一方、Ｎ型層２０２の濃度が低いと、空乏層の伸びが促進されるため、リーチスルーにより領域Ｂに電界が集中する。そこで、高い耐圧を確保するために、できるだけ均等に電界が分散されるように、Ｎ型層２０２の濃度が調整される。
さらに、フローティングフィールドプレートを設けることにより、図１９に示すＬＤＭＯＳトランジスタと同様、電界の分散による高耐圧化、耐圧の安定性向上、及び、高温バイアス時の信頼性向上を期待できる。
以上、非特許文献１及び特許文献１に示すように、電界の分散による高耐圧化、耐圧の安定性向上、及び、高温バイアス時の信頼性向上という観点から、フローティングプレート構造は非常に有効な技術であるといえる。
一方で、平面パターンのデザイン最適化も非常に重要であり、特に円弧形状の部分の耐圧向上に関して、長年開発が行われてきた。
図１は一般的な高耐圧ＬＤＭＯＳトランジスタの平面パターンの一例を示したものである。図１に示すように、ドレイン領域とソース領域が細長く形成され、その長手方向（第１方向）に垂直な方向（第２方向）に、ドレイン領域とソース領域が一定距離を離間して繰り返し配置される。そして、ドレイン領域、及びソース領域が各々、その第１方向の端部に円弧形状のフィンガー領域を有する。かかるフィンガー領域周辺において、ドレイン領域、及びソース領域は電界集中を避けるためその輪郭線がＵ字形状に形成される。
図１に示す高耐圧ＬＤＭＯＳトランジスタの耐圧は、空乏層の伸び方の違いに起因して、ドレインフィンガー領域（以下、適宜「ＤＦ領域」と称する）、ソースフィンガー領域（以下、適宜「ＳＦ領域」と称する）、ドレイン−ソース平行領域（以下、適宜「２Ｄ領域」と称する）の各３領域の耐圧の最小値で決定される。
図２は、ＳＦ領域、２Ｄ領域、及び、ＤＦ領域の夫々において、空乏層が伸びる様子を模式的に示す概略図である。例えば図１９又は図２０に示すＬＤＭＯＳトランジスタのドレイン−ソース間に逆バイアスを印加した場合、上述したように、ソース領域（ボディ領域）の周辺からドレイン領域に向かって空乏層が伸びる。このとき、ＳＦ領域では、空乏層が内側から外側に向かって広がる方向に伸びるため、２Ｄ領域と比較して空乏層の伸びは抑制される。したがって、ＳＦ領域及び２Ｄ領域の空乏層の長さを、夫々Ｗ１、Ｗ２として、Ｗ１＜Ｗ２となる。
これに対し、ＤＦ領域では、空乏層が外側から内側に向かって伸びるため、２Ｄ領域とは逆に空乏層の伸びが促進されることとなる。したがって、ＤＦ領域の空乏層の長さをＷ３として、Ｗ２＜Ｗ３となる。この結果、リーチスルーにより電界が集中し、耐圧低下の要因となる。
つまり、ＳＦ領域では、２Ｄ領域と比較して、図１９、図２０に示す領域Ａに電界が集中する。一方、ＤＦ領域では、領域Ｂに電界が集中するため、ＳＦ領域、及びＤＦ領域の耐圧は、通常、２Ｄ領域の耐圧よりも低くなる。
かかる問題への解決方法の一例が、特許文献２に示されている。図２１に、特許文献２に記載のＬＤＭＯＳトランジスタの平面レイアウト図を示す。図２２は、図２１のＡ−Ａ’方向（第１方向）の断面構造図、図２３は、図２１のＢ−Ｂ’方向（第２方向）の断面構造図である。
図２１〜図２３に示す半導体装置は、Ｐ型の半導体基板３０１上に形成され、かかる半導体基板３０１上に設けられたＮ型のドリフト領域３０２を備えた高耐圧ＮチャネルＬＤＭＯＳトランジスタであり、ドリフト領域３０２と離間して、Ｐ型のボディ領域３０３を、及び、ボディ領域３０３内に、Ｎ型のソース領域３０５とＰ型のボディコンタクト領域３０６を、及び、ドリフト領域３０２内に、Ｎ型のドレイン領域３０７を、夫々、形成してなる。さらに、ドレイン領域３０７とボディ領域３０３の間には、フィールド絶縁膜３０８が形成され、フィールド絶縁膜３０８の下部には、電界緩和のためのＰ型拡散領域３０９が形成されている。
また、ボディ領域３０３の上に、ゲート絶縁膜を介して、ゲート電極３１０が形成され、ソース領域３０５とボディコンタクト領域３０６上に、ソース電極３１２が形成され、ソース電極３１２によって、ソース領域３０５とボディコンタクト領域３０６は、電気的に同電位に接続される。また、ドレイン領域３０７上には、ドレイン電極３１１が形成される。
図２１に示すように、高耐圧ＮチャネルＬＤＭＯＳトランジスタは、ドレイン領域が細長状に形成され、ＤＦ領域を有している。この場合であっても、ドレイン電極３１１が層間絶縁膜上をドレイン領域を超えて延伸するドレインプレート部分の延伸範囲を、第２方向（Ｌ２）よりも第１方向（Ｌ１）を長く設定する（Ｌ１＞Ｌ２）ことにより、リーチスルーによる電界集中を緩和し、高耐圧化を実現可能としている。
以上、平面パターンの最適化、特に円弧形状のフィンガー領域の平面パターンの最適化は非常に重要であり、特許文献２に記載のＬＤＭＯＳトランジスタでは、ＤＦ領域の平面パターンを最適化することにより、電界を適切に分散し、高耐圧化を実現している。
藤井勝正、他３名、「１０００Ｖの高耐圧ＭＯＳＩＣ」、シャープ技報、昭和５８年６月、通巻第２６号、ｐ．３７‐４２
特開２０１１−４０７７３号公報 特許第３１３７８４０号明細書
しかしながら、特許文献２に記載のＬＤＭＯＳトランジスタは、フローティングフィールドプレートを有していないため、電界集中の分散による高耐圧化、耐圧の安定性向上、及び、高温バイアス時の信頼性向上の点で課題がある。
一方、非特許文献１又は特許文献１に記載のＬＤＭＯＳトランジスタでは、フローティングフィールドプレートを有しているものの、そのフローティングフィールドプレートの平面構造については規定されておらず、その耐圧が平面パターンに大きく依存することから、平面パターンによっては、効果的に電解集中の分散がなされず、高耐圧化が実現できない場合がある。以下、詳細に説明する。
上述の通り、一般的な高耐圧ＬＤＭＯＳトランジスタでは、ＳＦ領域又はＤＦ領域の耐圧の低下を抑えるため、図２１〜図２３に示す高耐圧ＬＤＭＯＳトランジスタのように、ＤＦ領域のフィールド酸化膜３０８の長さ（図２２のＺ１）が、２Ｄ領域のそれ（図２３のＺ２）よりも長く設定される。同様に、ＳＦ領域のフィールド酸化膜３０８の長さについても、２Ｄ領域のそれより長く設定される。
このため、非特許文献１又は特許文献１に記載のＬＤＭＯＳトランジスタのように、フローティングフィールドプレートを配置するとした場合、フローティングフィールドプレートを配置するスペースの幅が２Ｄ領域とＤＦ領域、及びＳＦ領域で異なる（図２２、図２３において、Ｌ３＞Ｌ４）ことになる。この結果、フローティングフィールドプレートの平面パターンの選択肢は数多く存在する。
一方、発明者らの鋭意研究によって、高耐圧ＬＤＭＯＳトランジスタの耐圧が、フローティングフィールドプレートの平面パターンに大きく依存し、平面パターンによっては、効果的に電解を分散できず、高耐圧化が実現できないことが分かっている。
高耐圧ＬＤＭＯＳトランジスタのドレイン電極と電気的に接続するドレインプレート、ゲート電極と電気的に接続するゲートプレート、及び、ソース電極と電気的に接続するソースプレートのＤＦ領域周辺の平面の配置パターンの一例を図３に、ＳＦ領域周辺の配置パターンの一例を図４に、夫々示す。ＤＦ領域周辺では、図３に示すように、ドレインプレートＤＰ１を囲むように、ゲートプレートＧＰ１とソースプレートＳＰ１が配置され、ＳＦ領域周辺では、図４に示すように、ゲートプレートＧＰ１とソースプレートＳＰ１を囲むように、ドレインプレートＤＰ１が配置される。
図３、図４に示す平面パターンに基づき、フローティングフィールドプレートを配置する場合、逆バイアス印加時にＨｉｇｈ電位が印加されるドレインプレートＤＰ１（ドレイン電極）と、Ｌｏｗ電位が印加されるゲートプレートＧＰ１（ゲート電極）の間のスペースに、フローティングフィールドプレートが配置される。ＳＦ領域あるいはＤＦ領域におけるドレインプレートＤＰ１とゲートプレートＧＰ１の間のスペースの幅（長手方向である第１方向の幅）Ｌ３’が、２Ｄ領域におけるドレインフィールドプレートＤＰ１とゲートフィールドプレートＧＰ１の間のスペースの幅（第２方向の幅）Ｌ４’と等しければ、２Ｄ領域のフローティングフィールドプレートの平面パターンが決定されれば、ＤＦ領域、ＳＦ領域の平面パターンも一意的に決定できる。
ところが、上述の通り、耐圧向上のため、第１方向のフィールド酸化膜の長さＺ１は、第２方向のフィールド酸化膜の長さＺ２よりも長く設定され、通常、Ｌ３’＞Ｌ４’となる。その場合、２Ｄ領域のフローティングフィールドプレートの平面配置パターンが決定されても、ＤＦ領域、ＳＦ領域の平面配置パターンを一意的に決定できず、その平面配置パターンに数多くの配置例を想定できる。
図５、図６は、フローティングフィールドプレートの配置の一例であり、図５はＤＦ領域周辺の配置の一例、図６はＳＦ領域周辺の配置の一例である。ドレインプレートＤＰ１とゲートフィールドレートＧＰ１の間のスペースに、ゲートプレートＧＰ１に近い側から順に、フローティングフィールドプレートＦＰ１１、ＦＰ１２、ＦＰ１３が、夫々配置されている。
図５では、図３のＬ３’−Ｌ４’に相当する長さだけ、外周のゲートプレートＧＰ１に向かって、ドレインプレートＤＰ１を第１方向に伸ばしている。換言すると、Ｌ３＝Ｌ４となるように、図２２のＬ１を伸ばしたものである。一方、図６では、図４のＬ３’−Ｌ４’に相当する長さだけ、外周のドレインプレートＤＰ１に向かって、ゲートプレートＧＰ１及びソースプレートＳＰ１を第１方向に伸ばしている。これは、ＤＦ領域では、前述のように２Ｄ領域と比較して空乏層の伸びが促進され、電界集中を起こす領域Ｂの電界を緩和するためであり、逆にＳＦ領域では２Ｄ領域と比較して空乏層の伸びが抑制され、電界集中を起こす領域Ｂの電界を緩和するためである。
しかし、鋭意研究の結果、図５、図６に示すフローティングフィールドプレートを有する高耐圧ＬＤＭＯＳトランジスタの耐圧は、図３、図４に示すフローティングフィールドプレートを備えない高耐圧ＬＤＭＯＳトランジスタの耐圧と比較して、耐圧の増加は僅かであった。
図７は、図５、図６に示す高耐圧ＬＤＭＯＳトランジスタ（フローティングフィールドプレート有り）について、その耐圧のＰ型の半導体領域１９（図２２のＰ型拡散領域３０９に相当）の不純物濃度に対する依存性を▲印で示したもので、図３、図４に示すフローティングフィールドプレートが無い場合（○印）と比較して耐圧はほとんど変化せず、フローティングフィールドプレートによって、電界を効果的に分散できていない。
これは、ドレイン‐ソース間に逆バイアスを印加した場合、Ｈｉｇｈ電位のドレイン電極とＬｏｗ電位のゲート電極の間にポテンシャルが分布することを考慮すると説明できる。つまり、図５では、ＤＦ領域においてドレインプレートＤＰ１を第１方向に外側に伸ばし、図６では、ＳＦ領域においてソースプレートＳＰ１とゲートプレートＧＰ１を第１方向に外側に伸ばしているため、フィンガー領域の任意の方向について、Ｈｉｇｈ電位のドレインフィールドプレートＤＰとＬｏｗ電位のゲートフィールドプレートＧＰの間にポテンシャルが集中し、第１方向に伸ばしたフィールド酸化膜の長さを十分に活用できていないためと考えられる。
従って、図５、図６の平面配置パターン例のように、フローティングフィールドプレートの平面配置パターンによっては、効果的に電解の分散がなされず、高耐圧化を実現できない。
本発明は、上記課題を解決するもので、高耐圧ＬＤＭＯＳトランジスタにおいて、電界を効果的に分散することにより高耐圧化を実現するとともに、耐圧の安定性の向上、及び、高温バイアス時の信頼性の向上を実現することができる半導体装置、及びその製造方法を提供することを目的とする。
上記目的を達成するための本発明に係る半導体装置は、
半導体基板上に形成された第１導電型の第１半導体領域と、
前記第１半導体領域内の所定の領域に形成された前記第１導電型と逆導電型の第２導電型のボディ領域と、
前記ボディ領域内の前記半導体基板の表層に形成された高濃度の前記第１導電型のソース領域、及び、高濃度の前記第２導電型のボディコンタクト領域と、
前記第１半導体領域内の前記半導体基板の表層に形成され、前記ボディ領域と離間する位置に形成された高濃度の前記第１導電型のドレイン領域と、
前記半導体基板上に、前記ボディ領域と前記ドレイン領域との間に形成されたフィールド絶縁膜と、
前記フィールド絶縁膜の下方の、前記第１半導体領域内の前記半導体基板の表層に形成された前記第２導電型の第２半導体領域と、
前記ボディ領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上の、前記ドレイン領域と前記ソース領域の間に挟まれる位置に形成されたゲート電極と、
前記ドレイン領域上に形成されたドレイン電極と、
前記ソース領域上、及び、前記ボディコンタクト領域上に形成されたソース電極と、を備え、
前記ドレイン領域と前記ソース領域の少なくとも何れか一方が、第１方向に延伸する細長部を有しているとともに、前記半導体基板に垂直な方向から見た前記細長部の端部の輪郭形状が円弧形状のフィンガー領域を有し、
前記ソース電極と電気的に接続し、前記ソース電極の形成領域を超えて前記ドレイン電極側に延伸する第１ソースプレート、及び、前記ドレイン電極と電気的に接続し、前記ドレイン電極の形成領域を越えて前記ソース電極側に延伸する第１ドレインプレート、及び、前記ゲート電極と電気的に接続し、前記第１ソースプレートと前記第１ドレインプレートに挟まれた領域に配置された第１ゲートプレートが、夫々、同一層の層間絶縁膜上に形成され、
前記第１ソースプレート、前記第１ドレインプレート、及び、前記第１ゲートプレートと同一層であって、前記第１ゲートプレートと前記第１ドレインプレートの間に挟まれた領域に、前記ソース電極、前記ドレイン電極、及び、前記ゲート電極の何れとも電気的に接続しない一又は複数の第１フローティングフィールドプレートが、前記第１ゲートプレートから前記第１ドレインプレートに向かう方向に並べて配置され、
前記第１方向における前記第１ゲートプレートと前記第１ドレインプレート間の離間距離が、前記第１方向に垂直な第２方向における前記第１ゲートプレートと前記第１ドレインプレート間の離間距離よりも長く、
前記フィンガー領域において、前記第１フローティングフィールドプレートの幅の前記第１ゲートプレートと前記第１ドレインプレートとの間の離間距離に対する割合、及び、前記第１フローティングフィールドプレートの離間距離の前記第１ゲートプレートと前記第１ドレインプレートとの間の離間距離に対する割合が、夫々、前記円弧の任意の半径方向について一定であることを第１の特徴とする。
上記第１の特徴の本発明に係る半導体装置は、更に、
前記ソース領域が前記細長部を有する場合、
前記フィンガー領域の前記円弧の中心と前記第１ドレインプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第１ゲートプレートの外周輪郭線との交点から当該直線と前記第１フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第１ゲートプレートの前記外周輪郭線との交点から前記第１ドレインプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定であり、
前記ドレイン領域が前記細長部を有する場合、
前記フィンガー領域の前記円弧の中心と前記第１ゲートプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第１ドレインプレートの外周輪郭線との交点から当該直線と前記第１フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第１ドレインプレートの前記外周輪郭線との交点から前記第１ゲートプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定であることを第２の特徴とする。
上記第１又は第２の特徴の本発明に係る半導体装置は、更に、
前記第２半導体領域が、前記フィールド絶縁膜の前記ソース領域側の端部を超えて前記ボディ領域に向かって延伸していることを第３の特徴とする。
上記第３の特徴の本発明に係る半導体装置は、更に、
前記第２半導体領域が、前記フィールド絶縁膜の前記ソース領域側の端部を０．５μｍ以上超えて前記ボディ領域に向かって延伸していることが好ましい。
上記第１乃至第３の何れかの特徴の本発明に係る半導体装置は、更に、
前記第２半導体領域と前記ボディ領域の離間距離が３．５μｍ以上であることが好ましい。
上記第１乃至第３の何れかの特徴の本発明に係る半導体装置は、更に、
前記第２半導体領域と前記ボディ領域の離間距離が６．０μｍ以下であることが好ましい。
上記第１乃至第３の何れかの特徴の本発明に係る半導体装置は、更に、
前記ソース領域と前記ドレイン領域の両方が前記細長部を有し、
前記ドレイン領域と前記ソース領域が、前記第２方向に、一定距離を離間して繰り返し配置された構成とできる。
上記第１乃至第３の何れかの特徴の本発明に係る半導体装置は、更に、
前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングフィールドプレートが、前記フィンガー領域の周辺において、夫々、Ｕ字形状の輪郭線を有していることが好ましい。
上記第１乃至第３の何れかの特徴の本発明に係る半導体装置は、更に、
前記第１ソースプレートと電気的に接続する第２ソースプレート、前記第１ドレインプレートと電気的に接続する第２ドレインプレート、前記第１ゲートプレートと電気的に接続し、前記第２ソースプレートと前記第２ドレインプレートに挟まれた領域に配置された第２ゲートプレートが、夫々、同一層の第２層間絶縁膜上に形成され、
前記第２ソースプレート、前記第２ドレインプレート、及び、前記第２ゲートプレートと同一層であって、前記第２ゲートプレートと前記第２ドレインプレートの間に挟まれた領域に、前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングフィールドプレートの何れとも電気的に接続しない一又は複数の第２フローティングフィールドプレートが、前記第２ゲートプレートから前記第２ドレインプレートに向かう方向に並べて配置され、
前記ソース領域が前記細長部を有する場合、
前記フィンガー領域の前記円弧の中心と前記第２ドレインプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第２ゲートプレートの外周輪郭線との交点から当該直線と前記第２フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第２ゲートプレートの前記外周輪郭線との交点から前記第２ドレインプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定であり、
前記ドレイン領域が前記細長部を有する場合、
前記フィンガー領域の前記円弧の中心と前記第２ゲートプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第２ドレインプレートの外周輪郭線との交点から当該直線と前記第２フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第２ドレインプレートの前記外周輪郭線との交点から前記第２ゲートプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定であることを第４の特徴とする。
上記目的を達成するための本発明に係る半導体装置の製造方法は、
半導体基板上に、ソース領域とドレイン領域の少なくとも何れか一方が第１方向に延伸する細長部を有して形成され、前記細長部の端部側に、前記半導体基板に垂直な方向から見た当該端部の輪郭形状が円弧形状のフィンガー領域を有してなる半導体装置の製造方法であって、
半導体基板上の所定の領域に、第１導電型の第１半導体領域を形成する第１工程と、
ボディ領域の形成予定領域および前記ドレイン領域の形成予定領域を除く前記第１半導体領域の形成領域の一部の前記半導体基板の表層に、フィールド絶縁膜を形成する第２工程と、
前記第１半導体領域の形成領域内で前記フィールド絶縁膜が形成されていない所定の領域に、前記第１導電型と逆導電型の第２導電型のボディ領域を形成する第３工程と、
前記フィールド絶縁膜の形成領域の一部に、前記第２導電型の第２半導体領域を、前記フィールド絶縁膜の下方に形成する第４工程と、
前記ボディ領域上に、ゲート絶縁膜を介してゲート電極を、前記フィールド絶縁膜の一部に跨るようにパターニングし形成する第５工程と、
前記ボディ領域内に、高濃度の前記第１導電型の前記ソース領域、及び、前記ドレイン領域の前記形成予定領域に、高濃度の第１導電型の前記ドレイン領域を、前記ソース領域と前記ドレイン領域が前記ゲート電極を挟んで対向するように、前記半導体基板の表層に形成する第６工程と、
高濃度の前記第２導電型のボディコンタクト領域を、前記ボディ領域内の前記半導体基板の表層に形成する第７工程と、
層間絶縁膜を全面に堆積後、前記ソース領域、前記ボディコンタクト領域、前記ドレイン領域、及び、前記ゲート電極を開口する開口部を、夫々、前記層間絶縁膜上に形成する第８工程と、
前記第８工程後、金属材料を全面に堆積するとともに、前記金属材料をパターニングし、前記ソース領域および前記ボディコンタクト領域と電気的に接続するソース電極と第１ソースプレート、前記ドレイン領域と電気的に接続するドレイン電極と第１ドレインプレート、前記ゲート電極と電気的に接続する第１ゲートプレート、並びに、前記ソース電極、前記ドレイン電極、及び、前記ゲート電極の何れとも電気的に接続しない第１フローティングフィールドプレートを形成する第９工程と、を有し、
前記第９工程において、
一又は複数の前記第１フローティングフィールドプレートを、前記第１ゲートプレートから前記第１ドレインプレートに向かう方向に並べて配置し、
前記第１方向における前記第１ゲートプレートと前記第１ドレインプレート間の離間距離が、前記第１方向に垂直な第２方向における前記第１ゲートプレートと前記第１ドレインプレート間の離間距離よりも長く、且つ
前記フィンガー領域において、前記第１フローティングフィールドプレートの幅の前記第１ゲートプレートと前記第１ドレインプレートとの間の離間距離に対する割合、及び、前記第１フローティングフィールドプレートの離間距離の前記第１ゲートプレートと前記第１ドレインプレートとの間の離間距離に対する割合が、夫々、前記円弧の任意の半径方向について一定となるように、前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングフィールドプレートをパターニングすることを第１の特徴とする。
上記第１の特徴の本発明に係る半導体装置の製造方法は、更に、
前記ソース領域が前記細長部を有する場合、
前記フィンガー領域の前記円弧の中心と前記第１ドレインプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第１ゲートプレートの外周輪郭線との交点から当該直線と前記第１フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第１ゲートプレートの前記外周輪郭線との交点から前記第１ドレインプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定となるように、又は、
前記ドレイン領域が前記細長部を有する場合、
前記フィンガー領域の前記円弧の中心と前記第１ゲートプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第１ドレインプレートの外周輪郭線との交点から当該直線と前記第１フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第１ドレインプレートの前記外周輪郭線との交点から前記第１ゲートプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定となるように、前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングフィールドプレートをパターニングすることを第２の特徴とする。
上記第１又は第２の特徴の本発明に係る半導体装置の製造方法は、更に、
前記第４工程において、前記第２半導体領域を、前記フィールド絶縁膜の形成領域を超えて前記ボディ領域側に延伸するように形成することを第３の特徴とする。
上記第３の特徴の本発明に係る半導体装置の製造方法は、更に、
前記第４工程において、前記第２半導体領域を、前記フィールド絶縁膜の形成領域を０．５μｍ以上超えて前記ボディ領域側に延伸するように形成することが好ましい。
上記第１乃至第３の何れかの特徴の本発明に係る半導体装置の製造方法は、更に、
前記第３及び第４工程において、前記第２半導体領域と前記ボディ領域の離間距離が３．５μｍ以上となるように、前記第２半導体領域と前記ボディ領域を位置決めすることが好ましい。
上記第１乃至第３の何れかの特徴の本発明に係る半導体装置の製造方法は、更に、
前記第３及び第４工程において、前記第２半導体領域と前記ボディ領域の離間距離が６．０μｍ以下となるように、前記第２半導体領域と前記ボディ領域を位置決めすることが好ましい。
上記第１乃至第３の何れかの特徴の本発明に係る半導体装置の製造方法は、更に、
前記第６工程において、
前記ソース領域と前記ドレイン領域の両方が前記細長部を有するように、前記ソース領域と前記ドレイン領域の両方を、細長く、前記第１方向に延伸して形成し、
前記ドレイン領域と前記ソース領域を、前記第２方向に、一定距離を離間して繰り返し配置する構成とできる。
上記第１乃至第３の何れかの特徴の本発明に係る半導体装置の製造方法は、更に、
前記第９工程後、第２層間絶縁膜を全面に堆積し、前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングゲートプレートを開口する第２開口部を、夫々、前記第２層間絶縁膜上に形成する第１０工程と、
前記第１０工程後、第２金属材料を堆積するとともに、前記第２金属材料をパターニングし、前記第１ソースプレートと電気的に接続する第２ソースプレート、前記第１ドレインプレートと電気的に接続する第２ドレインプレート、前記第１ゲートプレートと電気的に接続する第２ゲートプレート、並びに、前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングフィールドプレートの何れとも電気的に接続しない第２フローティングフィールドプレートを分離形成する第１１工程と、を有し、
前記第１１工程において、
一又は複数の前記第２フローティングフィールドプレートを、前記第２ゲートプレートと前記第２ドレインプレートの間の領域に、前記第２ゲートプレートから前記第２ドレインプレートに向かう方向に並べて配置し、
前記ソース領域が前記細長部を有する場合、
前記フィンガー領域の前記円弧の中心と前記第２ドレインプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第２ゲートプレートの外周輪郭線との交点から当該直線と前記第２フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第２ゲートプレートの前記外周輪郭線との交点から前記第２ドレインプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定となるように、又は、
前記ドレイン領域が前記細長部を有する場合、
前記フィンガー領域の前記円弧の中心と前記第２ゲートプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第２ドレインプレートの外周輪郭線との交点から当該直線と前記第２フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第２ドレインプレートの前記外周輪郭線との交点から前記第２ゲートプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定となるように、前記第２フローティングフィールドプレートをパターニングすることを第４の特徴とする。
本発明によれば、高耐圧ＬＤＭＯＳトランジスタにおいて、ゲートプレート（ゲート電極）とドレインプレート（ドレイン電極）の間に配置するフローティングフィールドプレートの平面レイアウトを、ＤＦ領域又はＳＦ領域において、フィンガー領域の円弧の任意の半径方向について、フローティングフィールドプレートの幅および離間距離のゲートプレート‐ドレインプレート間距離に対する割合が一定になるように設定する。これにより、ＤＦ領域及びＳＦ領域においても、電界が効果的に分散され、高耐圧化を実現できるとともに、耐圧の安定性が向上され、さらに、高温バイアス時の信頼性が向上された半導体装置、及びその製造方法を提供することができる。
高耐圧ＬＤＭＯＳトランジスタの平面パターンの一例 ＳＦ領域、２Ｄ領域、及び、ＤＦ領域の夫々につき、空乏層が伸びる様子を模式的に示す図 ＤＦ領域周辺のドレインプレート、ソースプレート、及びゲートプレートの平面配置パターンの一例 ＳＦ領域周辺のドレインプレート、ソースプレート、及びゲートプレートの平面配置パターンの一例 ＤＦ領域周辺のフローティングフィールドプレートの平面配置パターンの一例 ＳＦ領域周辺のフローティングフィールドプレートの平面配置パターンの一例 フローティングフィールドプレートがある場合とない場合の夫々におけるＬＤＭＯＳトランジスタの耐圧を示すグラフ 本発明の一実施形態に係る半導体装置の断面構造の一例を示す図 本発明の一実施形態に係る半導体装置における、ＤＦ領域周辺のフローティングフィールドプレートの平面配置パターンを示す図 本発明の一実施形態に係る半導体装置における、ＤＦ領域周辺のフローティングフィールドプレートの平面配置パターンを示す図 本発明の一実施形態に係る半導体装置（ＬＤＭＯＳトランジスタ）の耐圧を示すグラフ 本発明の一実施形態に係る半導体装置の断面構造の他の例を示す図 本発明の第２実施形態に係る半導体装置の一例を示す断面構造図 本発明の第２実施形態に係る半導体装置（ＬＤＭＯＳトランジスタ）において、その耐圧のＰ型半導体領域（第２半導体領域）１９の延伸距離に対する依存性を示すグラフ 本発明の第２実施形態に係る半導体装置（ＬＤＭＯＳトランジスタ）において、その耐圧およびオン抵抗のＰ型半導体領域（第２半導体領域）１９とボディ領域間の離間距離に対する依存性を示すグラフ 本発明の一実施形態に係る半導体装置の製造方法を示す工程断面図 本発明の一実施形態に係る半導体装置の製造方法を示す工程断面図 本発明の一実施形態に係る半導体装置の製造方法を示す工程断面図 従来構成のＬＤＭＯＳトランジスタの一例を示す断面構造図 従来構成のＬＤＭＯＳトランジスタの一例を示す断面構造図 従来構成のＬＤＭＯＳトランジスタの平面レイアウトの一例を示す図 図２１に示す従来構成のＬＤＭＯＳトランジスタにおいて、ＤＦ領域周辺の断面構造を示す図 図２１に示す従来構成のＬＤＭＯＳトランジスタにおいて、ＤＦ領域周辺の断面構造を示す図
〈第１実施形態〉
以下において、本発明の一実施形態に係る半導体装置（以降、適宜「本発明装置１」と称す）につき、図面を参照して説明する。尚、以下に示される構造断面図は、適宜、要部が強調して示されており、図面上の各構成要素の寸法の縮尺と実際の寸法の縮尺とは必ずしも一致するものではない。これは以降の各実施形態においても同様とする。
図８に、本発明装置１の断面構造の一例を示す。なお、図８は後述する図９のＡ−Ａ’方向（第２方向に相当）の断面構造図である。図８は、ドレイン領域１７の延伸方向（第１方向に相当）に垂直な方向の２Ｄ領域の断面構造を示している。したがって、かかる断面構造は、ドレイン領域１７に対して対称となる。
図８に示すように、本発明装置１は、高耐圧ＮチャネルＬＤＭＯＳトランジスタであり、Ｐ型の半導体基板１１上にＮ型（第１導電型）のドリフト領域（第１半導体領域）１２を備える。ドリフト領域１２内には、Ｐ型（第２導電型）のボディ領域１３が形成され、ボディ領域１３と離間する位置に、高濃度Ｎ型のドレイン領域１７が、半導体基板１１の表層に形成されている。また、ボディ領域１３とドレイン領域１７との間の領域にはフィールド絶縁膜１８が形成され、フィールド絶縁膜１８の下方には、電界緩和のためのＰ型の半導体領域（第２半導体領域）１９を形成してなる。
さらに、ボディ領域１３内に、高濃度Ｎ型のソース領域１５と高濃度Ｐ型のボディコンタクト領域１６が、半導体基板１１の表層に形成され、ボディ領域１３上の所定の領域には、ゲート絶縁膜２０を介してゲート電極２１が、ソース領域１５とドレイン領域１７の間に挟まれた位置に、フィールド絶縁膜１８のボディ領域１３側の端部境界を跨ぐように形成される。一方、ドレイン領域１７上にドレイン電極２２が形成され、ソース領域１５及びボディコンタクト領域１６上にソース電極２３が形成される。したがって、ソース電極２３により、ボディ領域１３とソース領域１５は同電位に接続される。
さらに、ドレイン電極２２上にドレインプレートＤＰ１が形成され、ドレイン電極２２と電気的に接続するとともに、ドレイン電極２２の形成領域を超えて、ソース電極２３に向かって層間絶縁膜３１上を延伸している。同様に、ソース電極２３上にソースプレートＳＰ１が形成され、ソース電極２３と電気的に接続するとともに、ソース電極２３の形成領域を超えて、ドレイン電極２２に向かって層間絶縁膜３１上を延伸している。一方、層間絶縁膜３１上のドレインプレートＤＰ１とソースプレートＳＰ１の間に挟まれた領域には、ゲートプレートＧＰ１が配置され、ゲートプレートＧＰ１は、層間絶縁膜３１を開口する開口部を介して、ゲート電極２１と電気的に接続する。
さらに、ゲートプレートＧＰ１とドレインプレートＤＰ１の間に挟まれた領域には、フローティングフィールドプレートＦＰ１１〜ＦＰ１３が、複数（図７では、３つ）、層間絶縁膜３１上に形成されている。フローティングフィールドプレートＦＰ１１〜ＦＰ１３は、ゲート電極２１、ドレイン電極２２、及び、ソース電極２３の何れとも電気的に接続せず、また、互いに電気的に接続しない分離された配線である。
図９、図１０に、本発明装置１における層間絶縁膜３１上のフローティングフィールドプレートＦＰ１１〜ＦＰ１３の配置の一例を示す。図９はＤＦ領域周辺の配置の一例、図１０はＳＦ領域周辺の配置の一例である。
図９、図１０に示すように、ソースプレートＳＰ１、ドレインプレートＤＰ１、及び、ゲートプレートＧＰ１は、２Ｄ領域を含むＳＦ領域またはＤＦ領域の周辺において、夫々、半円からなる円弧の両端が２本の平行な直線と接続するＵ字形状の輪郭線を有している。これは、電界が尖部に集中しないように分散させるためである。さらに、フローティングフィールドプレートＦＰ１１〜ＦＰ１３が、ゲートプレートＧＰ１とドレインプレートＤＰ１の間の領域に、同様にＵ字形状の輪郭線を有して、ゲートプレートＧＰ１からドレインプレートＤＰ１に向かう方向に並べて配置されている。
さらに、図９、図１０に示すように、ゲートプレートＧＰ１とドレインプレートＤＰ１との離間距離は、細長く延伸するドレイン領域又はソース領域の長手方向（第１方向）側を、短手方向（第１方向に垂直な第２方向）よりも長くしている。これは、上述の通り、ＤＦ領域およびＳＦ領域における耐圧低下を抑制するためである。
本発明装置１では、２Ｄ領域、及び、ＳＦ領域周辺またはＤＦ周辺におけるフローティングフィールドプレートＦＰ１１〜ＦＰ１３の平面レイアウトを、以下のように決定する。
《１．２Ｄ領域の場合》
２Ｄ領域では、ゲートプレートＧＰ１及びドレインプレートＤＰ１ともに、第１方向に平行に延伸しているため、フローティングフィールドプレートＦＰ１１〜ＦＰ１３を、所定の離間距離、所定の幅に設定し、夫々第１方向に延伸させて平行に配置すればよい。
《２．ＤＦ領域の周辺の場合》
ＤＦ領域の円弧の中心をＯＤとし、ＯＤとゲートプレートＧＰ１の内周輪郭線上の一点ＸＧとを結ぶ、円弧の半径方向に平行な任意の直線を考える。かかる直線とドレインプレートＤＰ１の外周輪郭線との交点をＸＤとする。かかる直線とフローティングフィールドプレートＦＰ１１〜ＦＰ１３の輪郭線との交点の夫々について、ＸＤからかかる交点までの距離の、ＸＤからＸＧまでの距離に対する割合が、円弧の任意の半径方向において等しくなるように、フローティングフィールドプレートＦＰ１１〜ＦＰ１３の形状を決定する。
図９に、ＤＦ領域の円弧の中心ＯＤを通り第２方向に平行な直線α、ＯＤを通り第１方向に平行な直線β、及び、ＯＤを通りゲートプレートＧＰ１の内周輪郭線上のある一点ＸＧとを結ぶ直線γが示されている。直線α上において、ＯＤからＸＤまでの距離をａ１、ＯＤからフローティングフィールドプレートＦＰ１１〜ＦＰ１３の各輪郭線との交点までの距離を夫々ａ２〜ａ７、ＯＤからＸＧまでの距離をａ８とする。同様に、直線β上において、ＯＤからＸＤまでの距離をｂ１、ＯＤからフローティングフィールドプレートＦＰ１１〜ＦＰ１３の各輪郭線との交点までの距離を夫々ｂ２〜ｂ７、ＯＤからＸＧまでの距離をｂ８とする。同様に、直線γ上において、ＯＤからＸＤまでの距離をｃ１、ＯＤからフローティングフィールドプレートＦＰ１１〜ＦＰ１３の各輪郭線との交点までの距離を夫々ｃ２〜ｃ７、ＯＤからＸＧまでの距離をｃ８とする。なお、ａ８＜ｂ８である。このとき、フローティングフィールドプレートＦＰ１１〜ＦＰ１３の形状は、ａ２〜ａ７、ｂ２〜ｂ７、ｃ２〜ｃ７が下記の数１を満たすように設定することで、一意に決定できる。
［数１］
（ａｉ−ａ１）／（ａ８−ａ１）＝（ｂｉ−ｂ１）／（ｂ８−ｂ１）
＝（ｃｉ−ｃ１）／（ｃ８−ｃ１）
（但し、ｉ＝２〜７）
したがって、図９において、ＤＦ領域周辺におけるフローティングフィールドプレートＦＰ１１〜ＦＰ１３の輪郭は、夫々、曲率の相対的に大きな弧形の両端に曲率の相対的に小さな弧形を連接したＵ字形状となり、２Ｄ領域とＤＦ領域の境界において、曲率の小さい方の弧形が２Ｄ領域の第１方向に平行な直線と接続する。
《３．ＳＦ領域の周辺の場合》
ＳＦ領域の円弧の中心をＯＳとし、ＯＳとドレインプレートＤＰ１の内周輪郭線上の一点ＸＤとを結ぶ、円弧の半径方向に平行な任意の直線を考える。かかる直線とゲートプレートＧＰ１の外周輪郭線との交点をＸＧとする。かかる直線とフローティングフィールドプレートＦＰ１１〜ＦＰ１３の輪郭線との交点の夫々について、ＸＧからかかる交点までの距離の、ＸＧからＸＤまでの距離に対する割合が、円弧の任意の半径方向において等しくなるように、フローティングフィールドプレートＦＰ１１〜ＦＰ１３の形状を決定する。
図１０に、ＳＦ領域の円弧の中心ＯＳを通り第２方向に平行な直線α’、ＯＳを通り第１方向に平行な直線δ、及び、ＯＳを通りドレインプレートＤＰ１の内周輪郭線上のある一点ＸＤを結ぶ直線εが示されている。直線α’上において、ＯＳからＸＧまでの距離をａ１’、ＯＳからフローティングフィールドプレートＦＰ１１〜ＦＰ１３の各輪郭線との交点までの距離を夫々ａ２’〜ａ７’、ＯＳからＸＤまでの距離をａ８’とする。同様に、直線δ上において、ＯＳからＸＧまでの距離をｄ１、ＯＳからフローティングフィールドプレートＦＰ１１〜ＦＰ１３の各輪郭線との交点までの距離を夫々ｄ２〜ｄ７、ＯＳからＸＤまでの距離をｄ８とする。同様に、直線ε上において、ＯＳからＸＧまでの距離をｅ１、ＯＳからフローティングフィールドプレートＦＰ１１〜ＦＰ１３の各輪郭線との交点までの距離を夫々ｅ２〜ｅ７、ＯＳからＸＤまでの距離をｅ８とする。なお、ａ８’＜ｄ８である。このとき、フローティングフィールドプレートＦＰ１１〜ＦＰ１３の形状は、ａ２’〜ａ７’、ｄ２〜ｄ７、ｄ２〜ｄ７が下記の数２を満たすように設定することで、一意に決定できる。
［数２］
（ａｉ’−ａ１’）／（ａ８’−ａ１’）＝（ｄｉ−ｄ１）／（ｄ８−ｄ１）
＝（ｅｉ−ｅ１）／（ｅ８−ｅ１）
（但し、ｉ＝２〜７）
したがって、図１０において、ＳＦ領域周辺におけるフローティングフィールドプレートＦＰ１１〜ＦＰ１３の輪郭は、夫々、曲率の相対的に大きな弧形の両端に曲率の相対的に小さな弧形を連接したＵ字形状となり、２Ｄ領域とＳＦ領域の境界において、曲率の小さい方の弧形が２Ｄ領域の第１方向に平行な直線と接続する。
図１１は、上記のレイアウトでフローティングフィールドプレートＦＰ１１〜ＦＰ１３を配置したＮチャネルＬＤＭＯＳトランジスタについて、その耐圧のＰ型半導体領域１９の不純物濃度に対する依存性（●印）を示すグラフである。図１１に示すように、フローティングフィールドプレートがない場合（○印）と比較して、耐圧が大幅に向上していることが分かる。
本発明装置１では、ドレイン−ソース間に逆バイアスが印加された場合、各フローティングフィールドプレートＦＰ１１〜ＦＰ１３とゲートプレートＧＰ１、及びドレインプレートＤＰ１の容量結合により、各フローティングフィールドプレートＦＰ１１〜ＦＰ１３の電位が設定されるが、第１、第２方向を含め、各フィンガー領域の円弧の任意の半径方向について、プレートの幅および離間距離のゲートプレート‐ドレインプレート間距離に対する割合が一定になるように配置されているため、そのフローティングフィールドプレートの電位も、各フィンガー領域の任意の半径方向について均等に配分され、第１方向に長く設定したフィールド酸化膜長さを有効に利用することができる。
図８に戻って、本発明装置１は、層間絶縁膜３２上に、ドレインプレートＤＰ２、ソースプレートＳＰ２、ゲートプレートＧＰ２、フローティングフィールドプレートＦＰ２１、ＦＰ２２が形成されている。ドレインプレートＤＰ２は、層間絶縁膜３２を開口する開口部を介して層間絶縁膜３１上のドレインプレートＤＰ１と電気的に接続し、結果、ドレイン電極２２と同電位に接続される。ソースプレートＳＰ２は、同様に層間絶縁膜３２を開口する開口部を介して層間絶縁膜３１上のソースプレートＳＰ１と電気的に接続し、結果、ソース電極２３と同電位に接続される。ゲートプレートＧＰ２は、ソースプレートＳＰ２とドレインプレートＤＰ２に挟まれた領域に配置され、層間絶縁膜３２を開口する開口部を介して層間絶縁膜３１上のゲートプレートＧＰ１と電気的に接続し、結果、ゲート電極２１と同電位に接続される。一方、フローティングフィールドプレートＦＰ２１、ＦＰ２２が、ゲートプレートＧＰ２とドレインプレートＤＰ２の間に挟まれた領域に、層間絶縁膜３２上に配置されている。フローティングフィールドプレートＦＰ２１、ＦＰ２２は、ゲートプレートＧＰ２、ドレインプレートＤＰ２、及び、ソースプレートＳＰ２の何れとも電気的に接続せず、また、互いとも電気的に接続しない分離された配線であり、ゲートプレートＧＰ１からドレインプレートＤＰ１に向かう方向に並べて配置されている。
ここで、フローティングフィールドプレートＦＰ２１、ＦＰ２２のＤＦ領域及びＳＦ領域周辺の配置形状についても、ドレインプレートＤＰ２、ソースプレートＳＰ２、ゲートプレートＧＰ２の輪郭形状に基づき、上記数１及び数２を満足するように配置することで、さらなる耐圧の向上を期待できる。
さらに、層間絶縁膜３３上に、ドレインプレートＤＰ３、ソースプレートＳＰ３、フローティングフィールドプレートＦＰ３１が形成されている。ドレインプレートＤＰ３は、層間絶縁膜３３を開口する開口部を介して層間絶縁膜３２上のドレインプレートＤＰ２と電気的に接続する。ソースプレートＳＰ３は、同様に層間絶縁膜３３を開口する開口部を介して層間絶縁膜３１上のソースプレートＳＰ２と電気的に接続する。一方、フローティングフィールドプレートＦＰ３１が、ソースプレートＳＰ３とドレインプレートＤＰ３の間に挟まれた領域に、層間絶縁膜３３上に配置されている。フローティングフィールドプレートＦＰ３１は、ゲートプレートＧＰ３、ドレインプレートＤＰ３、及び、ソースプレートＳＰ３の何れとも電気的に接続しない分離された配線である。
この場合、フローティングフィールドプレートＦＰ３１のＤＦ領域及びＳＦ領域周辺の配置形状については、ドレインプレートＤＰ３、及びソースプレートＳＰ３の輪郭形状に基づき、ソースプレートＳＰ３をゲートプレートとみなして上記数１及び数２を満足するように配置することで、さらなる耐圧の向上を期待できる。
つまり、ＤＦ領域又はＳＦ領域の円弧の半径方向に平行な任意の直線に対し、かかる直線とソースプレートＳＰ３の内周輪郭線（ＤＦ領域の場合）或いは外周輪郭線（ＳＦ領域の場合）との交点をＸＳとし、かかる直線とドレインプレートＤＰ３の外周輪郭線（ＤＦ領域の場合）或いは内周輪郭線（ＳＦ領域の場合）との交点をＸＤとしたとき、かかる直線とフローティングフィールドプレートＦＰ３１の輪郭線との交点の夫々について、ＸＤ（ＸＳ）からかかる交点までの距離の、ＸＳからＸＤまでの距離に対する割合が、円弧の任意の半径方向において一定となるように、フローティングフィールドプレートＦＰ３１の形状を決定すればよい。
さらに、図１２の断面構造図に示すように、フィールド絶縁膜１８上にフローティングフィールドプレートＦＰ０１〜ＦＰ０４を配置してもよい。この場合、ゲート電極２１、ドレイン電極２２、及び、ソース電極の平面レイアウトに基づき、フローティングフィールドプレートＦＰ０１〜ＦＰ０４の配置形状を決定できる。ゲート電極２１をゲートプレート、ドレイン電極２２をドレインプレート、ソース電極２３をソースプレートとみなして、上記数１及び数２を満足するようにフローティングフィールドプレートＦＰ０１〜ＦＰ０４を配置することで、耐圧の向上を期待できる。
〈第２実施形態〉
次に、本発明の一実施形態に係る半導体装置（以降、適宜「本発明装置２」と称す）につき、図面を参照して説明する。
図１３に、本発明装置２の断面構造の一例を示す。図１３に示すように、本発明装置２は、高耐圧ＮチャネルＬＤＭＯＳトランジスタであり、本発明装置１と比較して、半導体領域１９が、フィールド絶縁膜１８のソース領域１５側の端部を超えてボディ領域１３に向かって延伸していることが特徴である。
半導体領域１９の、フィールド絶縁膜１８のソース領域１５側の端部を超えてボディ領域１３に向かって延伸する長さをＸとする。半導体領域１９とボディ領域１３との間の離間距離をＹとする。したがって、フィールド絶縁膜１８とボディ領域１３との間の離間距離は、Ｘ＋Ｙとなる。この場合において、上記Ｘに対する本発明装置２のＬＤＭＯＳトランジスタの耐圧の依存性の実験結果を図１４に示す。なお、図１４ではＹ＝３．５μｍで一定にしてＸを変化させており、図１４中、Ｘが負のときは、Ｐ型半導体領域１９がフィールド絶縁膜１８より内側にとどまっていることを意味する。図１４は、ＳＦ領域、ＤＦ領域、２Ｄ領域の別を問わず、等方的にＸを変化させたものである。
図１４に示すように、Ｘ＞０、つまり、Ｐ型半導体領域１９が、フィールド絶縁膜１８のソース領域側の端部を超えて延伸することにより、耐圧が大幅に増大していることが分かる。これは、フィールド絶縁膜１８のボディ領域１３側境界周辺（図１３中の領域Ａ）における電界緩和が非常に重要であり、Ｐ型半導体領域１９がフィールド絶縁膜１８のソース領域側の端部を超えて延伸することにより、領域Ａの電界が緩和され、耐圧が増大することを示すものである。
図１４から、５００Ｖ以上の耐圧を確保する場合、製造ばらつきを考慮してＸ≧０．５μｍとすることが望ましい。
一方、図１５に、上記Ｙに対する本発明装置２のＬＤＭＯＳトランジスタの耐圧の実験結果を実線で、オン抵抗の実験結果を点線で、夫々示している。なお、図１５ではＸ＝１．５μｍで一定にしてＹを変化させている。
図１５に示すように、Ｙが３．５μｍより小さい領域ではオン抵抗が大幅に増大することが分かる。これは、Ｙが小さくなると、ゲート電極下方を流れる電流の通り道が狭くなるためである。図１３に、ゲートオン時の電子の流れが矢印で示されている。一方、Ｙ≧３．５μｍに設定することにより、オン抵抗を低減できる。
一方で、図１５より、Ｙがある一定値よりも大きくなると耐圧が低下することが分かる。これは、Ｙが大きくなると、領域Ａに電界が集中するためである。５００Ｖ以上の耐圧を確保するためには、製造ばらつきを考慮してＹ≦６μｍとすることが望ましい。
したがって、３．５μｍ≦Ｙ≦６μｍとなるように、半導体領域１９とボディ領域１３を配置することにより、低オン抵抗と、高耐圧を両立したＬＤＭＯＳトランジスタを実現できる。
なお、本発明装置２は、図１３では省略しているが、本発明装置１と同様、ソース領域１５及びボディコンタクト領域１６上に形成されるソース電極２３、ドレイン領域１７上に形成されるドレイン電極２２、層間絶縁膜３１〜３３上に、ゲート電極と電気的に接続するゲートプレートＧＰ１、ＧＰ２、ドレイン電極と電気的に接続するドレインプレートＤＰ１〜ＤＰ３、ソース電極と電気的に接続するソースプレートＳＰ１〜ＳＰ３、及び、フローティングフィールドプレートＦＰ１１〜ＦＰ１３、ＦＰ２１、ＦＰ２２、ＦＰ３１を備えている。これらの構成、特に、各プレートＧＰ１、ＧＰ２、ＤＰ１〜ＤＰ３、ＳＰ１〜ＳＰ３、ＦＰ１１〜ＦＰ１３、ＦＰ２１、ＦＰ２２、ＦＰ３１の平面レイアウトについても、本発明装置１と同様であるので、詳細な説明を割愛する。
〈第３実施形態〉
以下に、本発明装置１及び２の製造方法について、図面を参照して詳細に説明する。図１６〜図１８は、本発明装置１及び２の製造方法を説明するための製造工程の断面図である。図１６〜図１８は、製造後の断面構造を図８、平面レイアウトを図９、図１０として、図９のＡ−Ａ’方向の製造時における断面構造を示す図である。
先ず、Ｐ型の半導体基板１１上の所定の領域に、Ｎ型の不純物を注入し、高温ドライブインによる熱拡散によりＮ型のドリフト領域１２を所望の深さに形成する。Ｎ型不純物としては、例えばリンを使用し、注入エネルギーは例えば２ＭｅＶ以上、ドーズ量は、１．０×１０１３ｃｍ−２以下とする。また、不純物注入を行う領域は、例えば、高エネルギー注入に対応した厚膜のレジストを用い、フォトエッチング技術等によって注入を行う領域を開口するようにパターニングすることにより規定する。その後、ドリフト領域１２の形成領域の一部の領域であって、ボディ領域の形成予定領域およびドレイン領域の形成予定領域を除く領域の基板表層に、フィールド絶縁膜１８を形成する。このときの断面構造図を、図１６に示す。
次に、ドリフト領域１２の形成領域内にあって、フィールド絶縁膜１８が形成されていない所定の領域に、Ｐ型不純物（例えば、ボロン）の注入により、Ｐ型のボディ領域１３を形成する。さらに、例えばボロンの注入を４００ｋｅＶ以上の高エネルギー注入で実施することにより、Ｐ型の半導体領域１９を、フィールド絶縁膜１８の下方に形成する。なお、上記Ｐ型のボディ領域１３の形成工程と上記Ｐ型の半導体領域１９の形成工程は、どちらを先に行っても構わない。このときの断面構造図を図１７に示す。
このとき、本発明装置２を製造する場合にあっては、フィールド絶縁膜１８の形成領域を超えてボディ領域１３側に延伸する開口部を有するようにレジストマスクを規定し、Ｐ型の半導体領域１９形成のためのイオン注入を行う。かかる開口部のボディ領域１３側に延伸する距離Ｘは、０．５μｍ以上であることが好ましい。また、ボディ領域１３とＰ型の半導体領域１９との離間距離が、少なくとも３．５μｍ以上、又は、少なくとも６．０μｍ以下となるように、ボディ領域１３及びＰ型の半導体領域１９を位置決めすることが好ましい。
このため、本発明装置２を製造する場合にあっては、フィールド絶縁膜１８が形成されている領域と形成されていない領域とで、Ｐ型の半導体領域１９の形成位置（深さ）が異なることになる。しかしながら、例えばボロンを５００ｋｅＶで注入する場合、Ｓｉ酸化膜中とＳｉ中の注入飛程の差は０．１μｍ程度であり、その後２μｍ程度の深さになるまで熱拡散処理を行ってＰ型の半導体領域１９を形成するため、耐圧等の影響は殆どない。
次に、ドリフト領域１２の表面にゲート絶縁膜２０を形成し、ボディ領域１３の一部上から、フィールド絶縁膜の一部に跨るようにゲート電極２１をパターニングし形成する。これは、例えば、リンがドープされたポリシリコン膜をＣＶＤ法により堆積し、その上にフォトエッチング技術によってレジストをパターンニングした後、ドライエッチング技術等によって堆積されたポリシリコン膜を加工することにより形成できる。
その後、ボディ領域１３内に、Ｎ型のソース領域１５、及び、ドリフト領域１２の形成領域内の所定の領域に、Ｎ型のドレイン領域１７を、ソース領域１５とドレイン領域１７がゲート電極２１を挟んで対向するように、夫々、基板表層に形成する。このとき、ソース領域１５とドレイン領域１７は、例えばリン又は砒素の注入により、ドリフト領域１２よりも高濃度で形成される。
さらに、ボディ領域１３内の所定の領域に、Ｐ型のボディコンタクト領域１６を、基板表層に形成する。このとき、ボディコンタクト領域１６は、例えばボロン等の注入により、ボディ領域１３よりも高濃度で形成される。なお、上記ソース及びドレイン領域１５、１７の形成工程と上記ボディコンタクト領域１６の形成工程は、どちらを先に行っても構わない。このときの断面構造図を図１８に示す。
次に、例えば常圧ＣＶＤ法により層間絶縁膜３１としての酸化膜を堆積する。堆積後、リフローにより表面段差を軽減することが好ましい。その後、ソース領域１５、ボディコンタクト領域１６、ドレイン領域１７、及び、ゲート電極２１を開口する開口部を、夫々、層間絶縁膜３１上に形成する。
その後、例えば、スパッタによって金属材料（例えば、アルミニウム膜）を全面に成長させた後、かかるアルミニウム膜をフォトエッチング及びドライエッチングによってパターニングし、ゲート電極２１と電気的に接続するゲートプレートＧＰ１、ソース領域１５及びボディコンタクト領域１６と電気的に接続するソース電極２３とソースプレートＳＰ１、ドレイン領域１７と電気的に接続するドレイン電極２２とドレインプレートＤＰ１、及び、フローティングフィールドプレートＦＰ１１〜ＦＰ１３に分離形成する。ここで、ソースプレートＳＰ１は、ソース領域１５及びボディコンタクト領域１６上に形成された開口部内を充填するソース電極２３と一体形成され、ドレインプレートＤＰ１は、ドレイン領域１７上に形成された開口部内を充填するドレイン電極２２と一体形成される。フローティングフィールドプレートＦＰ１１〜ＦＰ１３は、ゲートプレートＧＰ１とドレインプレートＤＰ１の間に挟まれた領域内に、ゲートプレートＧＰ１からドレインプレートＤＰ１に向かう方向に並べて配置され、ゲート電極２１、ドレイン電極２２、ソース電極２３とは電気的に接続しない。
このとき、フローティングフィールドプレートＦＰ１１〜ＦＰ１３のパターニングを、ＤＦ領域、及びＳＦ領域において、上述の数１及び数２を満足するレイアウトで、各フィンガー領域の円弧の任意の半径方向について、フローティングフィールドプレートの幅および離間距離のゲートプレートＧＰ１‐ドレインプレートＤＰ１間の距離に対する割合が均等になるように行う。
さらに、層間絶縁膜３２を堆積し、ソースプレートＳＰ１、ドレインプレートＤＰ１、及び、ゲートプレートＧＰ１を開口する開口部を、夫々、層間絶縁膜３２上に形成する。その後、スパッタによって金属材料（例えば、アルミニウム膜）を全面に成長させた後、かかるアルミニウム膜をフォトエッチング及びドライエッチングによってパターニングし、ゲートプレートＧＰ１と電気的に接続するゲートプレートＧＰ２、ソースプレートＳＰ１と電気的に接続するソースプレートＳＰ２、ドレインプレートＤＰ１と電気的に接続するドレインプレートＤＰ２、及び、フローティングフィールドプレートＦＰ２１、ＦＰ２２に分離形成する。フローティングフィールドプレートＦＰ２１、ＦＰ２２は、ゲートプレートＧＰ２とドレインプレートＤＰ２の間に挟まれた領域内に、ゲートプレートＧＰ２からドレインプレートＤＰ２に向かう方向に並べて配置され、ゲートプレートＧＰ２、ドレインプレートＤＰ２、ソースプレートＳＰ２とは電気的に接続しない。
このとき、フローティングフィールドプレートＦＰ２１、ＦＰ２２のパターニングを、ＤＦ領域、及びＳＦ領域において、ドレインプレートＤＰ２、ソースプレートＳＰ２、ゲートプレートＧＰ２の輪郭形状に基づき、上述の数１及び数２を満足するレイアウトで、各フィンガー領域の円弧の任意の半径方向について、フローティングフィールドプレートの幅および離間距離の割合が一定になるように行う。
さらに、層間絶縁膜３３を堆積し、ソースプレートＳＰ２、及び、ドレインプレートＤＰ２を開口する開口部を、夫々、層間絶縁膜３２上に形成する。その後、スパッタによって金属材料（例えば、アルミニウム膜）を全面に成長させた後、かかるアルミニウム膜をフォトエッチング及びドライエッチングによってパターニングし、ソースプレートＳＰ２と電気的に接続するソースプレートＳＰ３、ドレインプレートＤＰ２と電気的に接続するドレインプレートＤＰ３、及び、フローティングフィールドプレートＦＰ３１に分離形成する。
このようにして、図８又は図１３に示す本発明装置１又は２が製造される。
以上、本発明装置１及び２、及びその製造方法によれば、ＳＦ領域またはＤＦ領域を有する高耐圧ＬＤＭＯＳトランジスタにおいて、電界集中箇所を効果的に分散することにより高耐圧化を実現できるとともに、耐圧の安定性の向上、及び、高温バイアス時の信頼性の向上を実現することができる。
〈別実施形態〉
以下に、別実施形態について説明する。
〈１〉上記実施形態では、第１導電型をＮ型であり、第２導電型をＰ型であるとして説明したが、本発明はこれに限られるものではない。Ｐ型のドリフト領域１２内に、Ｎ型のボディ領域１３、高濃度Ｐ型のソース領域１５及びドレイン領域、高濃度Ｎ型のボディコンタクト領域１６を夫々形成して、ＰチャネルＬＤＭＯＳトランジスタを構成することができる。
〈２〉上記実施形態では、Ｐ型の半導体基板上にＮ型のドリフト領域１２を形成しているが、半導体基板上に形成されたＰ型の深いウェル内に、Ｎ型のドリフト領域１２を形成しても同様である。また、Ｎ型の半導体基板の上層をＮ型のドリフト領域１２として用いても構わない。したがって、本発明は半導体基板の極性により限定されるものではない。
〈３〉上記実施形態において、各フィンガー領域の輪郭が円弧形状であるとして説明している。しかしながら、フィンガー領域の輪郭が必ずしも円弧、つまり円の一部を構成している必要はなく、例えば楕円の一部を構成していてもよい。この場合、かかる楕円弧の中心（即ち、２つの焦点間の中点）を円弧の中心として、数１及び数２を適用してフローティングフィールドプレートの平面配置形状を決定することができる。本発明では、このようなフィンガー領域の輪郭が楕円弧となっている場合も、「円弧」に含めるものとする。
〈４〉上記第３実施形態において、製造工程の説明で示したイオン注入における不純物、ドーズ量、注入エネルギー等の数値はあくまで例示であり、実施形態で例示した値に限定されるものではない。
本発明は、半導体装置に利用可能であり、特に耐圧の安定性が向上され、高温バイアス時の信頼性が向上されたＬＤＭＯＳトランジスタに利用可能である。
１、２： 本発明の一実施形態にかかる半導体装置（本発明装置）
１１、１０１、２０１、３０１： 半導体基板
１２、１０４、３０２： ドリフト領域
１３、１０３、２０３、３０３： ボディ領域
１５、１０５、２０５、３０５： ソース領域
１６、１０６、２０６、３０６： ボディコンタクト領域
１７、１０７、２０７、３０７： ドレイン領域
１８、１０８、３０８： フィールド絶縁膜
１９： Ｐ型半導体領域（第２半導体領域）
２０： ゲート絶縁膜
２１、１１０、２１０、３１０： ゲート電極
２２、１１１、２１１、３１１： ドレイン電極
２３、１１２、２１２、３１２： ソース電極
３１〜３３： 層間絶縁膜
２０２： Ｎ型層
２０４： Ｎ型拡散領域
３０９： Ｐ型拡散領域
ＤＰ１〜ＤＰ３： ドレインプレート
ＦＰ０１〜ＦＰ０４、ＦＰ１１〜ＦＰ１８、ＦＰ２１〜ＦＰ２６、ＦＰ３１： フローティングフィールドプレート
ＧＰ１、ＧＰ２： ゲートプレート
ＳＰ１〜ＳＰ３： ソースプレート

Claims (17)

  1. 半導体基板上に形成された第１導電型の第１半導体領域と、
    前記第１半導体領域内の所定の領域に形成された前記第１導電型と逆導電型の第２導電型のボディ領域と、
    前記ボディ領域内の前記半導体基板の表層に形成された高濃度の前記第１導電型のソース領域、及び、高濃度の前記第２導電型のボディコンタクト領域と、
    前記第１半導体領域内の前記半導体基板の表層に形成され、前記ボディ領域と離間する位置に形成された高濃度の前記第１導電型のドレイン領域と、
    前記半導体基板上に、前記ボディ領域と前記ドレイン領域との間に形成されたフィールド絶縁膜と、
    前記フィールド絶縁膜の下方の、前記第１半導体領域内の前記半導体基板の表層に形成された前記第２導電型の第２半導体領域と、
    前記ボディ領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上の、前記ドレイン領域と前記ソース領域の間に挟まれる位置に形成されたゲート電極と、
    前記ドレイン領域上に形成されたドレイン電極と、
    前記ソース領域上、及び、前記ボディコンタクト領域上に形成されたソース電極と、を備え、
    前記ドレイン領域と前記ソース領域の少なくとも何れか一方が、第１方向に延伸する細長部を有しているとともに、前記半導体基板に垂直な方向から見た前記細長部の端部の輪郭形状が円弧形状のフィンガー領域を有し、
    前記ソース電極と電気的に接続し、前記ソース電極の形成領域を超えて前記ドレイン電極側に延伸する第１ソースプレート、及び、前記ドレイン電極と電気的に接続し、前記ドレイン電極の形成領域を越えて前記ソース電極側に延伸する第１ドレインプレート、及び、前記ゲート電極と電気的に接続し、前記第１ソースプレートと前記第１ドレインプレートに挟まれた領域に配置された第１ゲートプレートが、夫々、同一層の層間絶縁膜上に形成され、
    前記第１ソースプレート、前記第１ドレインプレート、及び、前記第１ゲートプレートと同一層であって、前記第１ゲートプレートと前記第１ドレインプレートの間に挟まれた領域に、前記ソース電極、前記ドレイン電極、及び、前記ゲート電極の何れとも電気的に接続しない一又は複数の第１フローティングフィールドプレートが、前記第１ゲートプレートから前記第１ドレインプレートに向かう方向に並べて配置され、
    前記第１方向における前記第１ゲートプレートと前記第１ドレインプレート間の離間距離が、前記第１方向に垂直な第２方向における前記第１ゲートプレートと前記第１ドレインプレート間の離間距離よりも長く、
    前記フィンガー領域において、前記第１フローティングフィールドプレートの幅の前記第１ゲートプレートと前記第１ドレインプレートとの間の離間距離に対する割合、及び、前記第１フローティングフィールドプレートの離間距離の前記第１ゲートプレートと前記第１ドレインプレートとの間の離間距離に対する割合が、夫々、前記円弧の任意の半径方向について一定であることを特徴とする半導体装置。
  2. 前記ソース領域が前記細長部を有する場合、
    前記フィンガー領域の前記円弧の中心と前記第１ドレインプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第１ゲートプレートの外周輪郭線との交点から当該直線と前記第１フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第１ゲートプレートの前記外周輪郭線との交点から前記第１ドレインプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定であり、
    前記ドレイン領域が前記細長部を有する場合、
    前記フィンガー領域の前記円弧の中心と前記第１ゲートプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第１ドレインプレートの外周輪郭線との交点から当該直線と前記第１フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第１ドレインプレートの前記外周輪郭線との交点から前記第１ゲートプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２半導体領域が、前記フィールド絶縁膜の前記ソース領域側の端部を超えて前記ボディ領域に向かって延伸していることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第２半導体領域が、前記フィールド絶縁膜の前記ソース領域側の端部を０．５μｍ以上超えて前記ボディ領域に向かって延伸していることを特徴とする請求項３に記載の半導体装置。
  5. 前記第２半導体領域と前記ボディ領域の離間距離が３．５μｍ以上であることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
  6. 前記第２半導体領域と前記ボディ領域の離間距離が６．０μｍ以下であることを特徴とする請求項１〜５の何れか一項に記載の半導体装置。
  7. 前記ソース領域と前記ドレイン領域の両方が前記細長部を有し、
    前記ドレイン領域と前記ソース領域が、前記第２方向に、一定距離を離間して繰り返し配置されていることを特徴とする請求項１〜６の何れか一項に記載の半導体装置。
  8. 前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングフィールドプレートが、前記フィンガー領域の周辺において、夫々、Ｕ字形状の輪郭線を有していることを特徴とする請求項１〜７の何れか一項に記載の半導体装置。
  9. 前記第１ソースプレートと電気的に接続する第２ソースプレート、前記第１ドレインプレートと電気的に接続する第２ドレインプレート、前記第１ゲートプレートと電気的に接続し、前記第２ソースプレートと前記第２ドレインプレートに挟まれた領域に配置された第２ゲートプレートが、夫々、同一層の第２層間絶縁膜上に形成され、
    前記第２ソースプレート、前記第２ドレインプレート、及び、前記第２ゲートプレートと同一層であって、前記第２ゲートプレートと前記第２ドレインプレートの間に挟まれた領域に、前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングフィールドプレートの何れとも電気的に接続しない一又は複数の第２フローティングフィールドプレートが、前記第２ゲートプレートから前記第２ドレインプレートに向かう方向に並べて配置され、
    前記ソース領域が前記細長部を有する場合、
    前記フィンガー領域の前記円弧の中心と前記第２ドレインプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第２ゲートプレートの外周輪郭線との交点から当該直線と前記第２フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第２ゲートプレートの前記外周輪郭線との交点から前記第２ドレインプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定であり、
    前記ドレイン領域が前記細長部を有する場合、
    前記フィンガー領域の前記円弧の中心と前記第２ゲートプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第２ドレインプレートの外周輪郭線との交点から当該直線と前記第２フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第２ドレインプレートの前記外周輪郭線との交点から前記第２ゲートプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定であることを特徴とする請求項１〜８の何れか一項に記載の半導体装置。
  10. 半導体基板上に、ソース領域とドレイン領域の少なくとも何れか一方が第１方向に延伸する細長部を有して形成され、前記細長部の端部側に、前記半導体基板に垂直な方向から見た当該端部の輪郭形状が円弧形状のフィンガー領域を有してなる半導体装置の製造方法であって、
    半導体基板上の所定の領域に、第１導電型の第１半導体領域を形成する第１工程と、
    ボディ領域の形成予定領域および前記ドレイン領域の形成予定領域を除く前記第１半導体領域の形成領域の一部の前記半導体基板の表層に、フィールド絶縁膜を形成する第２工程と、
    前記第１半導体領域の形成領域内で前記フィールド絶縁膜が形成されていない所定の領域に、前記第１導電型と逆導電型の第２導電型のボディ領域を形成する第３工程と、
    前記フィールド絶縁膜の形成領域の一部に、前記第２導電型の第２半導体領域を、前記フィールド絶縁膜の下方に形成する第４工程と、
    前記ボディ領域上に、ゲート絶縁膜を介してゲート電極を、前記フィールド絶縁膜の一部に跨るようにパターニングし形成する第５工程と、
    前記ボディ領域内に、高濃度の前記第１導電型の前記ソース領域、及び、前記ドレイン領域の前記形成予定領域に、高濃度の第１導電型の前記ドレイン領域を、前記ソース領域と前記ドレイン領域が前記ゲート電極を挟んで対向するように、前記半導体基板の表層に形成する第６工程と、
    高濃度の前記第２導電型のボディコンタクト領域を、前記ボディ領域内の前記半導体基板の表層に形成する第７工程と、
    層間絶縁膜を全面に堆積後、前記ソース領域、前記ボディコンタクト領域、前記ドレイン領域、及び、前記ゲート電極を開口する開口部を、夫々、前記層間絶縁膜上に形成する第８工程と、
    前記第８工程後、金属材料を全面に堆積するとともに、前記金属材料をパターニングし、前記ソース領域および前記ボディコンタクト領域と電気的に接続するソース電極と第１ソースプレート、前記ドレイン領域と電気的に接続するドレイン電極と第１ドレインプレート、前記ゲート電極と電気的に接続する第１ゲートプレート、並びに、前記ソース電極、前記ドレイン電極、及び、前記ゲート電極の何れとも電気的に接続しない第１フローティングフィールドプレートを形成する第９工程と、を有し、
    前記第９工程において、
    一又は複数の前記第１フローティングフィールドプレートを、前記第１ゲートプレートから前記第１ドレインプレートに向かう方向に並べて配置し、
    前記第１方向における前記第１ゲートプレートと前記第１ドレインプレート間の離間距離が、前記第１方向に垂直な第２方向における前記第１ゲートプレートと前記第１ドレインプレート間の離間距離よりも長く、且つ
    前記フィンガー領域において、前記第１フローティングフィールドプレートの幅の前記第１ゲートプレートと前記第１ドレインプレートとの間の離間距離に対する割合、及び、前記第１フローティングフィールドプレートの離間距離の前記第１ゲートプレートと前記第１ドレインプレートとの間の離間距離に対する割合が、夫々、前記円弧の任意の半径方向について一定となるように、前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングフィールドプレートをパターニングすることを特徴とする半導体装置の製造方法。
  11. 前記ソース領域が前記細長部を有する場合、
    前記フィンガー領域の前記円弧の中心と前記第１ドレインプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第１ゲートプレートの外周輪郭線との交点から当該直線と前記第１フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第１ゲートプレートの前記外周輪郭線との交点から前記第１ドレインプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定となるように、又は、
    前記ドレイン領域が前記細長部を有する場合、
    前記フィンガー領域の前記円弧の中心と前記第１ゲートプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第１ドレインプレートの外周輪郭線との交点から当該直線と前記第１フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第１ドレインプレートの前記外周輪郭線との交点から前記第１ゲートプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定となるように、前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングフィールドプレートをパターニングすること特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第４工程において、前記第２半導体領域を、前記フィールド絶縁膜の形成領域を超えて前記ボディ領域側に延伸するように形成することを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
  13. 前記第４工程において、前記第２半導体領域を、前記フィールド絶縁膜の形成領域を０．５μｍ以上超えて前記ボディ領域側に延伸するように形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記第３及び第４工程において、前記第２半導体領域と前記ボディ領域の離間距離が３．５μｍ以上となるように、前記第２半導体領域と前記ボディ領域を位置決めすることを特徴とする請求項１０〜１３の何れか一項に記載の半導体装置の製造方法。
  15. 前記第３及び第４工程において、前記第２半導体領域と前記ボディ領域の離間距離が６．０μｍ以下となるように、前記第２半導体領域と前記ボディ領域を位置決めすることを特徴とする請求項１０〜１４の何れか一項に記載の半導体装置の製造方法。
  16. 前記第６工程において、
    前記ソース領域と前記ドレイン領域の両方が前記細長部を有するように、前記ソース領域と前記ドレイン領域の両方を、細長く、前記第１方向に延伸して形成し、
    前記ドレイン領域と前記ソース領域を、前記第２方向に、一定距離を離間して繰り返し配置することを特徴とする請求項１０〜１５の何れか一項に記載の半導体装置の製造方法。
  17. 前記第９工程後、第２層間絶縁膜を全面に堆積し、前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングゲートプレートを開口する第２開口部を、夫々、前記第２層間絶縁膜上に形成する第１０工程と、
    前記第１０工程後、第２金属材料を堆積するとともに、前記第２金属材料をパターニングし、前記第１ソースプレートと電気的に接続する第２ソースプレート、前記第１ドレインプレートと電気的に接続する第２ドレインプレート、前記第１ゲートプレートと電気的に接続する第２ゲートプレート、並びに、前記第１ソースプレート、前記第１ドレインプレート、前記第１ゲートプレート、及び、前記第１フローティングフィールドプレートの何れとも電気的に接続しない第２フローティングフィールドプレートを分離形成する第１１工程と、を有し、
    前記第１１工程において、
    一又は複数の前記第２フローティングフィールドプレートを、前記第２ゲートプレートと前記第２ドレインプレートの間の領域に、前記第２ゲートプレートから前記第２ドレインプレートに向かう方向に並べて配置し、
    前記ソース領域が前記細長部を有する場合、
    前記フィンガー領域の前記円弧の中心と前記第２ドレインプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第２ゲートプレートの外周輪郭線との交点から当該直線と前記第２フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第２ゲートプレートの前記外周輪郭線との交点から前記第２ドレインプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定となるように、又は、
    前記ドレイン領域が前記細長部を有する場合、
    前記フィンガー領域の前記円弧の中心と前記第２ゲートプレートの内周輪郭線上の一点とを結ぶ直線上において、当該直線と前記第２ドレインプレートの外周輪郭線との交点から当該直線と前記第２フローティングフィールドプレートの輪郭線との交点までの距離の、当該直線と前記第２ドレインプレートの前記外周輪郭線との交点から前記第２ゲートプレートの前記内周輪郭線上の前記一点までの距離に対する割合が、当該円弧の任意の半径方向について一定となるように、前記第２フローティングフィールドプレートをパターニングすることを特徴とする請求項１０〜１６の何れか一項に記載の半導体装置の製造方法。
JP2012247117A 2012-11-09 2012-11-09 半導体装置、及びその製造方法 Active JP6030923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012247117A JP6030923B2 (ja) 2012-11-09 2012-11-09 半導体装置、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012247117A JP6030923B2 (ja) 2012-11-09 2012-11-09 半導体装置、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014096470A JP2014096470A (ja) 2014-05-22
JP6030923B2 true JP6030923B2 (ja) 2016-11-24

Family

ID=50939325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012247117A Active JP6030923B2 (ja) 2012-11-09 2012-11-09 半導体装置、及びその製造方法

Country Status (1)

Country Link
JP (1) JP6030923B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6388509B2 (ja) * 2014-08-19 2018-09-12 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP6185440B2 (ja) * 2014-09-16 2017-08-23 株式会社東芝 半導体装置
CN107452794A (zh) * 2016-06-01 2017-12-08 北大方正集团有限公司 一种高压横向扩散金属氧化物半导体 ldmos
CN107452628A (zh) * 2016-06-01 2017-12-08 北大方正集团有限公司 一种超高压横向双扩散金属氧化物半导体及其制造方法
CN107546267A (zh) * 2016-06-29 2018-01-05 北大方正集团有限公司 一种超高压横向双扩散金属氧化物半导体结构及方法
CN110612598B (zh) * 2018-04-16 2023-02-14 新唐科技日本株式会社 半导体装置
CN111200006B (zh) * 2018-11-19 2021-12-21 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体场效应管及其制备方法
JP2020098883A (ja) * 2018-12-19 2020-06-25 株式会社日立製作所 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007339A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Works Ltd 横型半導体装置
JP2002270830A (ja) * 2001-03-12 2002-09-20 Fuji Electric Co Ltd 半導体装置
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
US7719076B2 (en) * 2007-08-10 2010-05-18 United Microelectronics Corp. High-voltage MOS transistor device
JP2010157582A (ja) * 2008-12-26 2010-07-15 Rohm Co Ltd 半導体装置
JP2011159903A (ja) * 2010-02-03 2011-08-18 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2014096470A (ja) 2014-05-22

Similar Documents

Publication Publication Date Title
JP6030923B2 (ja) 半導体装置、及びその製造方法
JP4772843B2 (ja) 半導体装置及びその製造方法
JP5655255B2 (ja) パワー集積回路デバイス
US8680615B2 (en) Customized shield plate for a field effect transistor
JP5718627B2 (ja) 半導体装置
JP2011100847A (ja) 半導体装置及びその製造方法
JP6109931B2 (ja) 高電圧接合型電界効果トランジスタ
US9385183B2 (en) Semiconductor device
US9601627B2 (en) Diode structure compatible with FinFET process
JP2014154596A (ja) 半導体装置およびその製造方法
JP2015523723A5 (ja)
US9391190B2 (en) Field effect transistor incorporating a Schottky diode
JP2015133385A (ja) 半導体装置
US9553187B2 (en) Semiconductor device and related fabrication methods
JP2010258355A (ja) 半導体装置及びその製造方法
KR100877674B1 (ko) Ｌｄｍｏｓ 소자
TW201801289A (zh) 半導體裝置以及半導體裝置的製造方法
CN103000533B (zh) 自对准超结功率晶体管的制作方法
JP6338134B2 (ja) 炭化ケイ素縦型ｍｏｓｆｅｔ及びその製造方法
JP2012204378A (ja) 半導体素子
JP2012212842A (ja) 半導体装置
US10236284B2 (en) Semiconductor device for preventing field inversion
CN103794477B (zh) 碳化硅mosfet单元结构和用于形成碳化硅mosfet单元结构的方法
US9035386B2 (en) Semiconductor structure and method for manufacturing the same
US9704985B2 (en) Semiconductor device including a channel region and method for manufacturing the semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150916

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161021

R150 Certificate of patent or registration of utility model

Ref document number: 6030923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250