JP6001197B2 - 低遅延dpd前のパワー検出に基づくパワー調整方法及び装置 - Google Patents

低遅延dpd前のパワー検出に基づくパワー調整方法及び装置 Download PDF

Info

Publication number
JP6001197B2
JP6001197B2 JP2015554019A JP2015554019A JP6001197B2 JP 6001197 B2 JP6001197 B2 JP 6001197B2 JP 2015554019 A JP2015554019 A JP 2015554019A JP 2015554019 A JP2015554019 A JP 2015554019A JP 6001197 B2 JP6001197 B2 JP 6001197B2
Authority
JP
Japan
Prior art keywords
power
carrier
sampling
digital
effective carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015554019A
Other languages
English (en)
Other versions
JP2016510551A (ja
Inventor
ジェン ツァオ
ジェン ツァオ
ハオ チウ
ハオ チウ
ウェイ チェン
ウェイ チェン
ツォン シャオ
ツォン シャオ
シュエロン ユェン
シュエロン ユェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Publication of JP2016510551A publication Critical patent/JP2016510551A/ja
Application granted granted Critical
Publication of JP6001197B2 publication Critical patent/JP6001197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/30TPC using constraints in the total amount of available transmission power
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/30Monitoring; Testing of propagation channels
    • H04B17/309Measuring or estimating channel quality parameters
    • H04B17/364Delay profiles
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2614Peak power aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/366Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/18TPC being performed according to specific parameters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/52TPC using AGC [Automatic Gain Control] circuits or amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Quality & Reliability (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は無線通信技術分野に関し、特に低遅延デジタルプリディストーション(DPD:Digital Pre−Distortion)前のパワー検出に基づくパワー調整方法及び装置に関する。
現在の無線通信システム、特に、第3、4世代モバイル通信システムにおいて、遠隔無線ユニットは、システムの重要な部分であり、デジタルプリディストーションモジュールは、遠隔無線ユニットの核心部分であり、その指標が遠隔無線ユニットの最大送信パワーに直接関連し、さらに、セルカバレッジ半径及び端末アクセス指標に影響を与える。
従来のデジタルプリディストーションモジュールは、一般的に、ルックアップテーブル構造に基づいているが、ルックアップテーブルの前に、テーブル項目内容を確定するために、モジュール入力データのパワーを計算しなければならず、このパワー検出モジュールは大きな遅延を引き起こすとともに、大量の計算量を消費し、遅延が遠隔無線ユニットの遅延指標に影響を与えることになり、遅延のためのシステムキャッシュが増加し、大きな計算量が遠隔無線ユニットの計算コストを増やすことになる。
これを鑑みて、本発明実施形態の主な目的は、システム遅延を効果的に低下させ、計算量を減らすために、低遅延DPD前のパワー検出に基づくパワー調整方法及び装置を提供することにある。
前記目的を実現するために、本発明実施形態の技術的解決手段は、次のように実現される。
本発明実施形態は低遅延DPD前のパワー検出に基づくパワー調整方法を提供し、前記方法は、
事前設定されたシステムキャリア情報に基づいて、各有効キャリアに対応する有効キャリアチャネルを含む有効キャリア情報を取得するステップと、
取得した有効キャリア情報に基づいて各有効キャリアチャネルのキャリアデータに対してサンプリングを行い、その後、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップと、
前記有効キャリアのコンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うステップとを含む。
好ましくは、前記サンプリングを行うことは、
実際使用したキャリアデータレートに対応するサンプリングデータのポイントを選択するステップと、
前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されていないキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うステップとを含む。
好ましくは、前記サンプリングを行うことは、
キャリアデータレートとデジタルアップコンバージョンの補間倍数に応じて、サンプリングデータのポイントを選択するステップと、
前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されたキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うステップとを含む。
好ましくは、前記デジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップは、
各有効キャリアチャネルでの全てのサンプリングポイントでサンプリングされたキャリアデータパワーを用いて、各有効キャリアチャネルの平均キャリアパワーを計算するステップと、
各有効キャリアチャネルの平均キャリアパワーの和を求めることによって、有効キャリアのコンバイナパワーPaを得るステップとを含む。
好ましくは、前記デジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップは、
各サンプリングポイントにおける全ての有効キャリアチャネルでのキャリアデータパワーの和を求めることによって、各サンプリングポイント有効キャリアのコンバイナパワーを得るステップと、
全てのサンプリングポイント有効キャリアのコンバイナパワーに対して累加平均を行い、前記有効キャリアのコンバイナパワーPaを得るステップとを含む。
好ましくは、前記コンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うステップは、
事前に作成されたパワー補償ルックアップテーブルから、前記有効キャリアのコンバイナパワーPaに対応する補償テーブル項目Gaを検索するステップと、
検索された補償テーブル項目Gaに基づいて、最後の調整後のパワー値を確定するステップと、
遠隔無線ユニットのクリッピングモジュールのピーク除去処理によるパワー損失を補償できるように、前記パワー値をデジタルプリディストーションモジュールに送信し、当該デジタルプリディストーションモジュールが当該パワー値に応じてパワー調整を行うステップとを含む。
好ましくは、前記最後の調整後のパワー値は、有効キャリアのコンバイナパワーPaと補償テーブル項目Gaの積に等しい。
本発明実施形態はさらに、低遅延DPD前のパワー検出に基づくパワー調整装置を提供し、前記装置は、
事前設定されたシステムキャリア情報に基づいて、各有効キャリアに対応する有効キャリアチャネルを含む有効キャリア情報を取得するように構成されているキャリア構成モジュールと、
取得した有効キャリア情報に基づいて各有効キャリアチャネルのキャリアデータに対してサンプリングを行い、その後、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるように構成されている有効キャリアデータコンバイナパワー計算モジュールと、
前記有効キャリアのコンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うように構成されているパワー調整モジュールとを含む。
好ましくは、前記有効キャリアデータコンバイナパワー計算モジュールは、
実際使用したキャリアデータレートに対応するサンプリングデータのポイントを選択して、前記サンプリングデータのポイントに応じて、
デジタルアップコンバージョン処理されていないキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うように構成されているサンプリングモジュールと、
前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるように構成されているコンバイナパワー計算モジュールとを含む。
好ましくは、前記有効キャリアデータコンバイナパワー計算モジュールは、
キャリアデータレートとデジタルアップコンバージョンの補間倍数に応じて、サンプリングデータのポイントを選択し、そして前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されたキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うように構成されているサンプリングモジュールと、
前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるように構成されているコンバイナパワー計算モジュールとを含む。
従来の技術と比べると、本発明実施形態により提供される技術的解決手段の有益な効果は、以下のとおりである。
1、パワー計算をアップコンバージョンモジュールの前に移動したため、デジタルアップコンバージョン及びクリッピングモジュールの固有遅延を充分に利用してパワー計算に必要な時間を相殺し、システム遅延を効果的に低下させ、理論的には遅延をL/fbまで低下させることができる。
2、パワー計算に必要な計算量も大幅に減少させ、本発明実施形態で必要な計算量がM*fbであるのに対して、既存の方法による必要な計算量がN*fbであり、ここで、Nはアップコンバージョンの補間倍数であり、一般的に、NがMよりはるかに大きい。
図1は本発明実施形態に係る低遅延デジタルプリディストーションの前のパワー検出に基づくパワー調整方法のフローチャートである。 図2は本発明実施形態に係る低遅延デジタルプリディストーションの前のパワー検出に基づくパワー調整装置を示す図である。 図3は本発明実施形態に係る低遅延DPD前のパワー検出方法の構造ブロック図である。 図4は本発明実施形態に係る低遅延DPD前のパワー検出方法の変形構造ブロック図である。
以下は、図面を合わせながら本発明の最適な実施形態に対して詳しい説明を行い、以下説明される最適の実施形態が本発明の説明と解釈だけに用いられ、本発明を限定するものでないのは、理解されるべきである。
本発明実施形態の主な目的は、デジタルプリディストーション技術におけるこのパワー検出モジュールの欠陥に対して、相応的な改善を行い、遅延減少、計算量低減の効果を達するためである。
図1は本発明実施形態が提供する低遅延デジタルプリディストーションの前のパワー検出に基づくパワー調整方法のフローチャートであり、図1に示されるように、前記方法は、次のステップを含む。
S101において、事前設定されたシステムキャリア情報に基づいて、各有効キャリアに対応する有効キャリアチャネルを含む有効キャリア情報を取得する。
S102において、取得した有効キャリア情報に基づいて各有効キャリアチャネルのキャリアデータに対してサンプリングを行い、その後、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求める。
S103において、前記有効キャリアのコンバイナパワーPaを用いてデジタルプリディストーションの前にパワー調整を行う。
前記サンプリングを行うことは、実際使用したキャリアデータレートに対応するサンプリングデータのポイントを選択するステップと、前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されていないキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うステップとを含む。
前記サンプリングを行うことは、キャリアデータレートとデジタルアップコンバージョンの補間倍数に応じて、サンプリングデータのポイントを選択するステップと、前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されたキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うステップとを含む。
前記デジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップは、各有効キャリアチャネルでの全てのサンプリングポイントでサンプリングされたキャリアデータパワーを用いて、各有効キャリアチャネルの平均キャリアパワーを計算するステップと、各有効キャリアチャネルの平均キャリアパワーの和を求めることによって、有効キャリアのコンバイナパワーPaを得るステップとを含む。
前記デジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップは、各サンプリングポイントにおける全ての有効キャリアチャネルでのキャリアデータパワーの和を求めることによって、各サンプリングポイント有効キャリアのコンバイナパワーを得るステップと、全てのサンプリングポイント有効キャリアのコンバイナパワーに対して累加平均を行い、前記有効キャリアのコンバイナパワーPaを得るステップとを含む。
前記コンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うステップは、事前に作成されたパワー補償ルックアップテーブルから、前記有効キャリアのコンバイナパワーPaに対応する補償テーブル項目Gaを検索するステップと、検索された補償テーブル項目Gaに基づいて、最後の調整後のパワー値を確定するステップと、遠隔無線ユニットのクリッピングモジュールがピーク除去処理によるパワー損失を補償できるように、前記パワー値をデジタルプリディストーションモジュールに送信し、当該デジタルプリディストーションモジュールが当該パワー値に応じてパワー調整を行うステップとを含む。
前記最後の調整後のパワー値は、有効キャリアのコンバイナパワーPaと補償テーブル項目Gaの積に等しい。
図2は本発明実施形態が提供する低遅延デジタルプリディストーションの前のパワー検出に基づくパワー調整装置を示す図であり、図2に示されるように、前記装置は、事前設定されたシステムキャリア情報に基づいて、各有効キャリアに対応する有効キャリアチャネルを含む有効キャリア情報を取得するように構成されているキャリア構成モジュール201と、取得した有効キャリア情報に基づいて各有効キャリアチャネルのキャリアデータに対してサンプリングを行い、その後、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるように構成されている有効キャリアデータコンバイナパワー計算モジュール202と、前記有効キャリアのコンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うように構成されているパワー調整モジュール203とを含む。
前記有効キャリアデータコンバイナパワー計算モジュール202は、実際使用したキャリアデータレートに対応するサンプリングデータのポイントを選択して、前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されていないキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うように構成されているサンプリングモジュールと、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるように構成されているコンバイナパワー計算モジュールとを含む。
前記有効キャリアデータコンバイナパワー計算モジュールは、キャリアデータレートとデジタルアップコンバージョンの補間倍数に応じて、サンプリングデータのポイントを選択し、そして前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されたキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うように構成されているサンプリングモジュールと、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるように構成されているコンバイナパワー計算モジュールとを含む。
実際応用において、前記低遅延デジタルプリディストーションの前のパワー検出に基づくパワー調整装置は、無線通信システムの遠隔無線ユニットに設けられてもよく、上記キャリア構成モジュール201、有効キャリアデータコンバイナ計算モジュール202、パワー調整モジュール203は、いずれも、遠隔無線ユニットのCPU、デジタル信号プロセッサー(DSP:Digital Signal Processor)またはフィールド・プログラマブル・ゲート・アレイ(FPGA:Field Programmable Gate Array)によって実現されることができる。
図3は本発明実施形態に係る低遅延DPD前のパワー検出方法の構造ブロック図であり、図3に示されるように、モジュールA:キャリア構成装置、モジュールB:有効キャリアデータ計算チャネル、およびモジュールC:ゲイン調整装置を備え、モジュールA:キャリア構成装置は、有効キャリアの情報、即ち、システムで情報をベアラする有効キャリアの数、及び対応する入力データチャネルを提供し、この部分の情報は、上層ソフトウェア構成によって得られることができる。モジュールB:有効キャリアデータ計算装置は、装置Aに提供された情報に基づいて、対応する有効キャリア平均パワーを求める。モジュールC:ゲイン調整装置は、ネクストレベルクリッピングモジュールのピーク除去によって導入されたパワー差を補償する。
前記モジュールAに有効キャリア情報を提供する具体的な内容は、次のステップを含む。
ステップA1において、システムで最大キャリアチャネル個数Mmaxを確定する。
ステップA2において、全てのキャリアチャネルに対応するチャネル番号が0,1,2,…,Mmax−1である。
ステップA3において、システムが実際に構成したチャネル番号の個数Mを確定し、M≦Mmaxである。
ステップA4において、実際有効キャリアチャネル番号が、0,1,2,…,M−1である。
前記モジュールBにおいて、前記モジュールAにより提供された情報に基づいて、対応する有効キャリヤ平均パワーの具体的な内容は次のステップを含む。
ステップB1において、入力キャリアデータレートfb、および装置の演算レートfmを選択し、ここで、fm=K*fbであり、ここで、K=Mであり、このようにして、演算効率を効果的に向上させると同時に、演算量の無駄を回避することができる。
ステップB2において、サンプリングデータ長さを選択し、Lと記録する。
ステップB3において、Aの実際に構成された有効キャリア情報に基づいて、それぞれサンプリング(Lポイント)して、対応する有効キャリヤチャネル番号0,1,2,…,M−1のキャリアパワーp0,p1,p2,…,pM−1を計算する。
ステップB4において、全ての有効キャリアのコンバイナパワーを計算する。
前記モジュールCにおいて、ネクストレベルクリッピングモジュールのピーク除去によって導入されたパワー差を補償することの具体的な内容は次のステップを含む。
ステップC1において、Aのキャリア構成情報及びシステムの最大許可のコンバイナパワーPmaxに基づいてパワー補償ルックアップテーブルを作成し、パワー補償ルックアップテーブルはアルゴリズムのシミュレーションで異なるキャリアパワー構成をトラバースすることによって得ることができる。
ステップC2において、Bで計算した最終結果Paに基づいて、C1での補償テーブル項目Gaを問い合わせる。
ステップC3において、GaとPaを乗算して、最後の調整後のパワー値Poを得て、デジタルプリディストーションモジュールに送信する。
以下、図3に記載された具体的な実施例について詳しく説明する。
ステップA1において、システムで最大キャリアチャネル個数を確定し、Mmax=12を例とする。
ステップA2において、全てのキャリアチャネルに対応するチャネル番号が0,1,2,…,11である。
ステップA3において、システムが実際に構成したチャネル番号の個数を確定し、M=6を例とする。
ステップA4において、実際有効キャリアチャネル番号が、0,1,2,3,4,5である。
ステップB1において、キャリアデータレートfb=1.28MHzを選択し、M=6だから、選択装置の演算レートは、fm=6*fb=7.68MHzである。
ステップB2において、サンプリングデータ長さを選択し、L=128(fbレート以下)である。
ステップB3において、Aの実際に構成された有効キャリア情報に基づいて、それぞれ128ポイントをサンプリングし、対応する有効キャリアチャネル番号0,1,2,…,5のキャリアパワーp0,p1,p2,…,p5を計算する。
ステップB4において、全ての有効キャリアのコンバイナパワーを計算し、Pa=−16dbfsを例として、ステップB3とB4は、まず各サンプリングポイントでの6個のキャリアデータに対して和を求め(fmのレートを充分に利用できる)、そして128個のサンプリングポイントを累加平均することもできる。
ステップC1において、Aのキャリア構成情報及びシステムの最大許可のコンバイナパワーPmaxに基づいてパワー補償ルックアップテーブルを作成する。M=6,Pmax=−15dbfsを例として、各二つのテーブル項目間の差が0.1dBであり、トータルで150個のテーブル項目がある(コンバイナパワーが−30dbfsより小さい場合、クリッピングせず、調整する必要もないと認められる)。
ステップC2において、Bで計算された最終結果Pa=−16dbfsに基づいて、C1における補償テーブル項目Ga=0.9968を問い合わせる。
ステップC3において、Ga=0.9968とPa=−16dbfsを乗算し、最後の調整後のパワー値Po=−16.028dbfsを得て、デジタルプリディストーションモジュールに送信する。
図4は本発明実施形態に係る低遅延DPD前のパワー検出方法の変形構造ブロック図であり、図4に示されるように、次のステップを含む。
ステップA1において、システムで最大キャリアチャネル個数を確定し、Mmax=12を例とする。
ステップA2において、全てのキャリアチャネルに対応するチャネル番号が0,1,2,…,11である。
ステップA3において、システムが実際に構成したチャネル番号の個数を確定し、M=12を例とする。
ステップA4において、実際有効キャリアチャネル番号が、0,1,2,3,4,5,6,7,8,9,10,11である。
ステップB1において、キャリアデータレートfb=1.28MHzを選択し、M=6であるから、選択装置の演算レートは、fm=6*fb=7.68MHzである。
ステップB2において、サンプリングデータ長さを選択し、L=8192(N=64倍でアップコンバージョン下で、元のベースバンド128ポイントを補間して8192ポイントになる)である。
ステップB3において、Aにおいて実際に構成された有効キャリア情報に基づいて、それぞれ128ポイントをサンプリングし、対応する有効キャリアチャネル番号0,1,2,…,5のキャリアパワーp0,p1,p2,…,p5を計算する。
ステップB4において、Lポイントキャリアのコンバイナパワーを計算し、Pa=−15dbfsを例とする。
ステップC1において、Aのキャリア構成情報及びシステムの最大許可のコンバイナパワーPmaxに基づいてパワー補償ルックアップテーブルを作成する。M=12,Pmax=−15dbfsを例として、各二つのテーブル項目間の差が0.1dBであり、トータルで150個のテーブル項目がある(コンバイナパワーが−30dbfsより小さい場合、クリッピングせず、調整する必要もないと認められる)。
ステップC2において、Bで計算された最終結果Pa=−15dbfsに基づいて、C1における補償テーブル項目Ga=0.995を問い合わせる。
ステップC3において、Ga=0.995とPa=−15dbfsを乗算し、最後の調整後のパワー値Po=−15.022dbfsを得て、デジタルプリディストーションモジュールに送信する。
要約すれば、本発明に係る技術的解決手段は以下の技術的効果を有する。
1、パワー計算をアップコンバージョンモジュールの前に移動したため、デジタルアップコンバージョン及びクリッピングモジュールの固有遅延を充分に利用してパワー計算に必要な時間を相殺し、システム遅延を効果的に低下させ、理論的には遅延をL/fbまで低下させることができる。
2、パワー計算に必要な計算量も大幅に減少させ、本発明実施形態に必要な計算量がM*fbであるのに対して、既存の方法による必要な計算量がN*fbがであり、ここで、Nはアップコンバージョンの補間倍数であり、一般的に、NがMよりはるかに大きい。
上述したように本発明を詳しく説明したが、本発明はこれに限らず、本分野の技術者が本発明の原理に基づいて様々な改修をすることができる。したがって、本発明の主旨精神と原則以内に、いかなる改修、同等入れ替わり、改良等が、本発明の保護範囲以内に含まれるべきである。
本発明実施形態において、事前設定されたシステムキャリア情報に基づいて、各有効キャリアに対応する有効キャリアチャネルを含む有効キャリア情報を取得し、取得した有効キャリア情報に基づいて各有効キャリアチャネルのキャリアデータに対してサンプリングを行い、その後、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求め、前記有効キャリアのコンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行う。このように、パワー計算をアップコンバージョンモジュールの前に移動し、デジタルアップコンバージョン及びクリッピングモジュールの固有遅延を充分に利用してパワー計算に必要な時間を相殺し、システム遅延を効果的に低下させる。

Claims (10)

  1. 低遅延デジタルプリディストーションの前のパワー検出に基づくパワー調整方法であって、
    事前設定されたシステムキャリア情報に基づいて、各有効キャリアに対応する有効キャリアチャネルを含む有効キャリア情報を取得するステップと、
    取得した有効キャリア情報に基づいて各有効キャリアチャネルのキャリアデータに対してサンプリングを行い、その後、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップと、
    前記有効キャリアのコンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うステップとを含む、調整方法。
  2. 前記サンプリングを行うことは、
    実際使用したキャリアデータレートに対応するサンプリングデータのポイントを選択するステップと、
    前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されていないキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うステップとを含むことを特徴とする
    請求項1に記載の調整方法。
  3. 前記サンプリングを行うことは、
    キャリアデータレートとデジタルアップコンバージョンの補間倍数に応じて、サンプリングデータのポイントを選択するステップと、
    前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されたキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うステップとを含むことを特徴とする
    請求項1に記載の調整方法。
  4. 前記デジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップは、
    各有効キャリアチャネルでの全てのサンプリングポイントでサンプリングされたキャリアデータパワーを用いて、各有効キャリアチャネルの平均キャリアパワーを計算するステップと、
    各有効キャリアチャネルの平均キャリアパワーの和を求めることによって、有効キャリアのコンバイナパワーPaを得るステップとを含むことを特徴とする
    請求項2または3に記載の調整方法。
  5. 前記デジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップは、
    各サンプリングポイントにおける全ての有効キャリアチャネルでのキャリアデータパワーの和を求めることによって、各サンプリングポイント有効キャリアのコンバイナパワーを得るステップと、
    全てのサンプリングポイント有効キャリアのコンバイナパワーに対して累加平均を行い、前記有効キャリアのコンバイナパワーPaを得るステップとを含むことを特徴とする
    請求項2または3に記載の調整方法。
  6. 前記コンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うステップは、
    事前に作成されたパワー補償ルックアップテーブルから、前記有効キャリアのコンバイナパワーPaに対応する補償テーブル項目Gaを検索するステップと、
    検索された補償テーブル項目Gaに基づいて、最後の調整後のパワー値を確定するステップと、
    遠隔無線ユニットのクリッピングモジュールのピーク除去処理によるパワー損失を補償できるように、前記パワー値をデジタルプリディストーションモジュールに送信し、当該デジタルプリディストーションモジュールが当該パワー値に応じてパワー調整を行うステップとを含むことを特徴とする
    請求項4または5に記載の調整方法。
  7. 前記最後の調整後のパワー値は、有効キャリアのコンバイナパワーPaと補償テーブル項目Gaの積に等しいことを特徴とする
    請求項6に記載の調整方法。
  8. 低遅延デジタルプリディストーションの前のパワー検出に基づくパワー調整装置であって、
    事前設定されたシステムキャリア情報に基づいて、各有効キャリアに対応する有効キャリアチャネルを含む有効キャリア情報を取得するように構成されているキャリア構成モジュールと、
    取得した有効キャリア情報に基づいて各有効キャリアチャネルのキャリアデータに対してサンプリングを行い、その後、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるように構成されている有効キャリアデータコンバイナパワー計算モジュールと、
    前記有効キャリアのコンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うように構成されているパワー調整モジュールとを備える、調整装置。
  9. 前記有効キャリアデータコンバイナパワー計算モジュールは、
    実際使用したキャリアデータレートに対応するサンプリングデータのポイントを選択して、前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されていないキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うように構成されているサンプリングモジュールと、
    前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるように構成されているコンバイナパワー計算モジュールとを含むことを特徴とする
    請求項8に記載の調整装置。
  10. 前記有効キャリアデータコンバイナパワー計算モジュールは、
    キャリアデータレートとデジタルアップコンバージョンの補間倍数に応じて、サンプリングデータのポイントを選択し、そして前記サンプリングデータのポイントに応じて、デジタルアップコンバージョン処理されたキャリアデータに対して、各有効キャリアチャネルで相応のポイントのキャリアデータサンプリングを行うように構成されているサンプリングモジュールと、
    前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるように構成されているコンバイナパワー計算モジュールとを含むことを特徴とする
    請求項8に記載の調整装置。
JP2015554019A 2013-01-29 2013-10-14 低遅延dpd前のパワー検出に基づくパワー調整方法及び装置 Active JP6001197B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310034381.0A CN103974395B (zh) 2013-01-29 2013-01-29 一种基于低延时数字预失真前功率检测的功率调整方法及装置
CN201310034381.0 2013-01-29
PCT/CN2013/085188 WO2014117540A1 (zh) 2013-01-29 2013-10-14 一种基于低延时dpd前功率检测的功率调整方法及装置

Publications (2)

Publication Number Publication Date
JP2016510551A JP2016510551A (ja) 2016-04-07
JP6001197B2 true JP6001197B2 (ja) 2016-10-05

Family

ID=51243308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015554019A Active JP6001197B2 (ja) 2013-01-29 2013-10-14 低遅延dpd前のパワー検出に基づくパワー調整方法及び装置

Country Status (5)

Country Link
US (1) US9467954B2 (ja)
EP (1) EP2938138B1 (ja)
JP (1) JP6001197B2 (ja)
CN (1) CN103974395B (ja)
WO (1) WO2014117540A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141961B1 (en) 2017-05-18 2018-11-27 Nanosemi, Inc. Passive intermodulation cancellation
JP2019009504A (ja) 2017-06-20 2019-01-17 富士通株式会社 歪み補償装置及び歪み補償方法
US11323188B2 (en) * 2017-07-12 2022-05-03 Nanosemi, Inc. Monitoring systems and methods for radios implemented with digital predistortion
US11863210B2 (en) 2018-05-25 2024-01-02 Nanosemi, Inc. Linearization with level tracking

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173961B2 (en) * 2000-08-31 2007-02-06 Nokia Corporation Frequency domain partial response signaling with high spectral efficiency and low peak to average power ratio
JP2003078359A (ja) 2001-08-31 2003-03-14 Hitachi Kokusai Electric Inc 増幅装置
US8811917B2 (en) * 2002-05-01 2014-08-19 Dali Systems Co. Ltd. Digital hybrid mode power amplifier system
US7336725B2 (en) * 2004-03-03 2008-02-26 Powerwave Technologies, Inc. Digital predistortion system and method for high efficiency transmitters
JP4469685B2 (ja) 2004-08-25 2010-05-26 富士通株式会社 出力電力誤差吸収回路及び同回路を有するマルチキャリア送信機
JP4019090B2 (ja) 2005-05-16 2007-12-05 松下電器産業株式会社 適応ピークリミッタ、ベースバンド信号処理用lsiおよび無線送信装置
JP2007194825A (ja) 2006-01-18 2007-08-02 Fujitsu Ltd マルチキャリア信号送信装置
JP4241765B2 (ja) 2006-03-01 2009-03-18 株式会社日立国際電気 送信機及びキャリアリーク検出方法
US7574181B2 (en) * 2006-08-31 2009-08-11 Texas Instruments Incorporated System and method for preprocessing a signal for transmission by a power amplifier
US9084201B2 (en) * 2008-01-25 2015-07-14 Qualcomm Incorporated Power headroom management in wireless communication systems
US8848824B2 (en) * 2008-03-07 2014-09-30 Andrew M. Teetzel High efficiency RF system linearizer using controlled complex nonlinear distortion generators
US8285770B1 (en) * 2008-08-29 2012-10-09 Xilinx, Inc. Method of and circuit for generating parameters for a predistortion circuit in an integrated circuit using a matrix
JP2010154321A (ja) 2008-12-25 2010-07-08 Hitachi Kokusai Electric Inc 送信機
CN101908861B (zh) * 2009-06-08 2012-11-07 瑞昱半导体股份有限公司 传送器、输出信号失真降低方法及预失真参数产生方法
US8306149B2 (en) * 2009-10-01 2012-11-06 Texas Instruments Incorporated Systems and methods of power amplifier digital pre-distortion
US8542768B2 (en) * 2009-12-21 2013-09-24 Dali Systems Co. Ltd. High efficiency, remotely reconfigurable remote radio head unit system and method for wireless communications
CN101789923B (zh) * 2009-12-30 2012-10-31 京信通信***(中国)有限公司 一种数字预失真功放***及其处理信号的方法
CN102082752B (zh) * 2010-02-25 2014-03-19 电信科学技术研究院 一种数字预失真处理方法及设备
US8446979B1 (en) * 2010-03-02 2013-05-21 Pmc-Sierra, Inc. Predistortion with integral crest-factor reduction and reduced observation bandwidth
US8385387B2 (en) * 2010-05-20 2013-02-26 Harris Corporation Time dependent equalization of frequency domain spread orthogonal frequency division multiplexing using decision feedback equalization
US8416893B2 (en) * 2010-11-30 2013-04-09 Texas Instruments Incorporated Systems and methods of improved power amplifier efficiency through adjustments in crest factor reduction
WO2013040465A1 (en) * 2011-09-15 2013-03-21 Powerwave Technologies, Inc. Digital pre- distortion filter system and method
US8982995B1 (en) * 2013-11-05 2015-03-17 Microelectronics Technology Inc. Communication device and method of multipath compensation for digital predistortion linearization
US9209841B2 (en) * 2014-01-28 2015-12-08 Scintera Networks Llc Adaptively controlled digital pre-distortion in an RF power amplifier using an integrated signal analyzer with enhanced analog-to-digital conversion
US9628119B2 (en) * 2014-06-27 2017-04-18 Nxp Usa, Inc. Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion

Also Published As

Publication number Publication date
US9467954B2 (en) 2016-10-11
CN103974395B (zh) 2018-04-10
EP2938138A4 (en) 2015-12-02
CN103974395A (zh) 2014-08-06
JP2016510551A (ja) 2016-04-07
US20150341868A1 (en) 2015-11-26
EP2938138A1 (en) 2015-10-28
WO2014117540A1 (zh) 2014-08-07
EP2938138B1 (en) 2019-07-24

Similar Documents

Publication Publication Date Title
US8369447B2 (en) Predistortion with sectioned basis functions
JP5071370B2 (ja) 歪補償装置及び方法
JP6001197B2 (ja) 低遅延dpd前のパワー検出に基づくパワー調整方法及び装置
KR20130043425A (ko) 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치
US20120275545A1 (en) Distortion compensation apparatus and distortion compensation method
US20120098596A1 (en) Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus
US9450544B2 (en) Pre-distortion method, associated apparatus and non-transitory machine readable medium
EP2837093A1 (en) Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series
US20210328555A1 (en) Low-power approximate dpd actuator for 5g-new radio
US8655289B2 (en) Distortion compensation device, transmitter, and distortion compensation method
JP2013197897A (ja) 送信装置及び送信方法
JP2010278505A (ja) 無線送信装置
US10476536B1 (en) Distortion compensation device and distortion compensation method
CN110581817B (zh) 一种业务数据的处理方法和装置
JP2004015769A (ja) 送信増幅器
JP2009232090A (ja) Ofdm歪補償増幅送信装置
US20150015328A1 (en) Pre-distortion method and associated apparatus and non-transitory machine readable medium
JP2004128867A (ja) 電力増幅器用歪補償装置
CN104009717B (zh) 一种自适应预失真处理方法及装置
CN206922797U (zh) 一种短波数字预失真装置
US20170310285A1 (en) Signal Amplification Processing Method and Apparatus
JP7394217B2 (ja) リンク予等化補償方法及び装置、記憶媒体、電子装置
US8324953B1 (en) Method and a system for signal processing
JP2017069649A (ja) 無線装置
KR101818834B1 (ko) 광 무선 통신 시스템의 등화기 및 상기 등화기 제어 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160831

R150 Certificate of patent or registration of utility model

Ref document number: 6001197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250