JP5983859B2 - 非可逆回路素子及びモジュール - Google Patents

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子、及び、該非可逆回路素子を備えたモジュールに関する。

従来、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。

ところで、近年では、１台の携帯電話で複数の周波数帯域での通信が可能となっている。これに対応するため、特許文献１では、二つの送信系の出力部をダイプレクサを介してアンテナに接続したデュアル・モード・ディジタル・システム用電力増幅モジュールを提案している。

しかしながら、前記モジュールでは、複数の周波数帯域に対応するためダイプレクサの他にダイプレクサとアンテナとの間にインピーダンス整合のためのチューナーが必要となり、部品点数やコストが増加してしまう。また、アンテナ側の負荷変動（インピーダンス変動）が送信回路に直接的に影響するという問題点も有している。

特表２００２−５１７９３０号公報

本発明の目的は、複数の周波数帯域で動作が可能であり、送信回路の部品点数やコストの低減を図り、アンテナ側の負荷変動を抑制できる非可逆回路素子及びモジュールを提供することにある。

本発明の第１の形態である非可逆回路素子は、
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設け、前記第１中心電極の一端を出力ポートとし他端を入力ポートとし、前記第２中心電極の一端を出力ポートとし他端をグランドポートとし、入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを直列に接続したハイパスタイプの第１及び第２アイソレータを備え、
第１アイソレータの通過周波数帯域は第２アイソレータの通過周波数帯域よりも高く、
前記第１アイソレータの入力部が第１入力端子とされ、
前記第２アイソレータの入力部が第２入力端子とされ、
第１及び第２アイソレータの互いの出力部が電気的に接続されて一つの出力端子とされ、
前記出力端子と第２アイソレータの出力ポートとの間にローパスフィルタが挿入されていること、
を特徴とする。

本発明の第２の形態であるモジュールは、前記非可逆回路素子の出力端子がアンテナ側に接続されることを特徴とする。

前記非可逆回路素子における第１及び第２アイソレータは、フェライトの作用により、入力ポートと出力ポートの間が同電位となり、入力ポートから高周波信号が入力されると、第２中心電極や抵抗素子にはほとんど電流が流れず、第１中心電極に電流が流れ、出力ポートに出力される。一方、出力ポートから高周波信号が入力されると、高周波信号は非可逆作用によって第１中心電極を通過することなく抵抗素子に流れて熱として消費される。即ち、電流が減衰（アイソレーション）される。

また、前記非可逆回路素子においては、第１及び第２アイソレータの互いの出力部が電気的に接続されて一つの出力端子とされ、一つの非可逆回路素子として機能する。しかも、前記出力端子と第２アイソレータの出力ポートとの間にローパスフィルタが挿入されているため、通過周波数帯域が低い第２アイソレータの高調波帯域が減衰され、通過周波数帯域が高い第１アイソレータとの混信が防止される。また、ローパスフィルタの挿入箇所は前記出力端子と第２アイソレータの出力ポートとの間の１箇所であり、挿入損失の増大や部品点数の増加が抑制される。

つまり、前記非可逆回路素子は送信回路において従来のダイプレクサに代わるものであり、かつ、アンテナ側にインピーダンス整合のためのチューナーを設ける必要がなくなる。また、前記非可逆回路素子は、そのアイソレーション作用によってアンテナ側の負荷変動（インピーダンス変動）を抑制できる。

また、第１アイソレータ及び／又は第２アイソレータにおいて、出力ポート又は入力ポートと抵抗素子との間に少なくとも一つのフィルタの入出力端子が接続され、かつ、該フィルタのグランド端子が入力ポート又は出力ポートに接続されていてもよい。そこで、本発明の第３の形態であるモジュールは、前記フィルタを有する非可逆回路素子を備え、前記フィルタは、送信帯域信号を通過させ、受信帯域信号を減衰させるものであり、前記フィルタを設けた第１及び／又は第２アイソレータの入力ポートに送信信号及び受信信号を分岐させる分岐回路素子を有することを特徴とする。

送信帯域信号を通過させ、受信帯域信号を減衰させるフィルタを備えることにより、順方向においては送信周波数帯信号を通過させ、逆方向においては送信周波数帯信号を内部の抵抗で吸収し減衰させるが、受信周波数帯信号は通過する。よって、アンテナで反射した送信波が受信側へ回り込むことが抑制され、送受信モジュールを構成することが可能となる。

本発明によれば、複数の周波数帯域で動作が可能であり、送信回路の部品点数やコストの低減を図り、アンテナ側の負荷変動を抑制できる。

第１実施例である非可逆回路素子を示す等価回路図である。 前記非可逆回路素子の外観を示す斜視図である。 前記非可逆回路素子のそれぞれのアイソレータを構成するフェライト・磁石素子を示す分解斜視図である。 前記アイソレータにおけるアイソレーション特性を示すグラフである。 前記アイソレータにおける通過特性を示すグラフである。 第１アイソレータから第２アイソレータへのアイソレーション特性を示すグラフである。 第２アイソレータから第１アイソレータへのアイソレーション特性を示すグラフである。 第２実施例である非可逆回路素子を示す等価回路図である。 第３実施例である非可逆回路素子を示す等価回路図である。 第４実施例である非可逆回路素子を示す等価回路図である。 第５実施例である非可逆回路素子を示す等価回路図である。 第６実施例である非可逆回路素子を示す等価回路図である。 図１２に示すアイソレータにおけるアイソレーション特性を示すグラフである。 図１２に示すアイソレータにおける通過特性を示すグラフである。 図１２に示す第１アイソレータから第２アイソレータへのアイソレーション特性を示すグラフである。 図１２に示す第２アイソレータから第１アイソレータへのアイソレーション特性を示すグラフである。 第７実施例である非可逆回路素子を示す等価回路図である。 第８実施例である非可逆回路素子を示す等価回路図である。 第９実施例である非可逆回路素子を示す等価回路図である。 第９実施例である非可逆回路素子における各アイソレータの挿入損失特性を示すグラフである。

以下、本発明に係る非可逆回路素子及びモジュールの実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。

（第１実施例、図１〜図７参照）
第１実施例である非可逆回路素子は、図１の等価回路に示すように、２ポート型の第１アイソレータ１及び２ポート型の第２アイソレータ２を一体的なモジュールとして構成（図２参照）したものである。第１及び第２アイソレータ１，２は、それぞれ、集中定数型アイソレータであり、マイクロ波磁性体（以下、フェライト３２と称する）に、インダクタＬ１Ｈ，Ｌ１Ｌを構成する第１中心電極３５とインダクタＬ２Ｈ，Ｌ２Ｌを構成する第２中心電極３６とが互いに絶縁状態で交差して配置されている。

アイソレータ１，２はともにハイパスタイプであり、第１アイソレータ１の通過周波数帯域は、第２アイソレータ２の通過周波数帯域よりも高く設定されている。第１及び第２アイソレータ１，２の互いの出力部が電気的に接続されて一つの出力端子ＯＵＴとされ、それぞれの入力部は入力端子ＩＮ１，ＩＮ２とされている。さらに、出力端子ＯＵＴと第２アイソレータ２の出力部（出力部とは出力ポートＰ１を意味する。但し、本実施例では出力ポートＰ１にコンデンサＣＳ１Ｌが挿入されている）との間にローパスフィルタＬＰＦ（インダクタＬ４ＬとコンデンサＣ４ＬとからなるＬ型の共振回路）が挿入されている。

以下に、第１及び第２アイソレータ１，２の回路構成を図１を参照して説明する。なお、各回路部品の符号の末尾に、第１アイソレータ１にあっては“Ｈ”を、第２アイソレータ２にあっては“Ｌ”を付し、以下の説明は第１アイソレータ１について行うが、第２アイソレータ２に関しても同様の構成である。

アイソレータ１は、フェライト３２の表面に第１及び第２中心電極３５，３６（インダクタＬ１Ｈ，Ｌ２Ｈ）を互いに絶縁状態で交差して配置し、交差部分に永久磁石４１（図２、図３参照）から直流磁界（Ｎ−Ｓ）を印加することにより第１及び第２中心電極３５，３６を磁気的に結合させ、第１中心電極３５の一端を出力ポートＰ１とし他端を入力ポートＰ２とし、第２中心電極３６の一端を出力ポートＰ１とし他端をグランドポートＰ３としている。出力ポートＰ１は整合用コンデンサＣＳ１Ｈを介して出力端子ＯＵＴに接続され、入力ポートＰ２は整合用コンデンサＣＳ２Ｈを介して入力端子ＩＮ１に接続されている。

出力ポートＰ１と入力ポートＰ２との間には第１中心電極３５と並列に整合用コンデンサＣ１Ｈが接続されるとともに、抵抗Ｒ１ＨとＬＣ直列共振回路（インダクタＬ３ＨとコンデンサＣ３Ｈとならなる）とが第１中心電極３５と並列に接続されている。出力ポートＰ１と入力端子ＩＮ１との間には、さらに、コンデンサＣＪＨが接続されている。コンデンサＣＪＨは挿入損失とアイソレーションを調整するためのものである。但し、第２アイソレータ２においてコンデンサＣＪＨは省略されている。

本非可逆回路素子は携帯電話の送信用回路に組み込まれる。即ち、出力端子ＯＵＴがアンテナＡＮＴに整合回路６０（インダクタＬ１３とコンデンサＣ１４とからなる）を介して接続される。また、入力端子ＩＮ１，ＩＮ２が送信側パワーアンプＰＡにバンドパスフィルタＢＰＦを介して接続される。

前記アイソレータ１，２においては、フェライト３２の作用により、ポートＰ１とポートＰ２の間が同電位となり、入力ポートＰ２から高周波信号が入力されると、第２中心電極３６や抵抗Ｒ１Ｈにはほとんど電流が流れず、第１中心電極３５に電流が流れ、出力ポートＰ１に出力される。一方、出力ポートＰ１から高周波信号が入力されると、高周波信号は非可逆作用によって第１中心電極３５を通過することなく抵抗Ｒ１Ｈに流れて熱として消費される。即ち、電流が減衰（アイソレーション）される。

入力ポートＰ２から出力ポートＰ１へ信号が伝達される動作時において、抵抗Ｒ１ＨやＬＣ直列共振回路（インダクタＬ３ＨとコンデンサＣ３Ｈ）にも高周波電流はほとんど流れないため、該ＬＣ直列共振回路による損失は無視でき、挿入損失が増大することはない。一方、出力ポートＰ１に高周波電流が入力されると、抵抗Ｒ１ＨとＬＣ直列共振回路のインピーダンス特性によって広帯域に整合され、アイソレーション特性が向上する。

ここで、前記アイソレータ１，２の特性について図４〜図７を参照して説明する。

図４にアイソレーション特性、即ち、出力端子ＯＵＴから入力端子ＩＮ１へのアイソレーション特性を曲線Ａで示し、出力端子ＯＵＴから入力端子ＩＮ２へのアイソレーション特性を曲線Ｂで示している。図５に通過特性、即ち、入力端子ＩＮ１から出力端子ＯＵＴへの通過特性を曲線Ａで示し、入力端子ＩＮ２から出力端子ＯＵＴへの通過特性を曲線Ｂで示している。

ローパスフィルタＬＰＦの作用により、図５に示すように、８２４〜９１５ＭＨｚで−０．８ｄＢ以下、１７１０〜１９８０ＭＨｚで−１．０ｄＢ以下の入力合成が実現できている。また、アイソレーション特性は、図４に示すように、８２４〜９１５ＭＨｚ及び１７１０〜１９８０ＭＨｚにおいて−１０ｄＢ以上のレベルを実現している。

図６に第１アイソレータ１から第２アイソレータへのアイソレーション特性を示し、図７に第２アイソレータから第１アイソレータへのアイソレーション特性を示している。図６及び図７から明らかなように、アイソレータ１，２はそれぞれ斜線を付して示すそれぞれの通過周波数帯域とを切り分けるダイプレクサとしての機能を有し、−２０ｄＢ以上の信号減衰効果を奏する。

以上のごとく、第１実施例においては、アイソレータ１，２の互いの出力部が電気的に接続されて一つの出力端子ＯＵＴとされ、一つの非可逆回路素子として機能する。しかも、出力端子ＯＵＴと第２アイソレータ２の出力ポートＰ１との間にローパスフィルタＬＰＦが挿入されているため、通過周波数帯域が低い第２アイソレータ２の高調波帯域が減衰され、通過周波数帯域が高い第１アイソレータ１との混信が防止される。また、ローパスフィルタＬＰＦの挿入箇所は出力端子ＯＵＴと第２アイソレータ２の出力ポートＰ１との間の１箇所であり、挿入損失の増大や部品点数の増加が抑制される。

つまり、一つのモジュールとして構成されたアイソレータ１，２は、送信回路において、従来のダイプレクサに代わるものであり、かつ、アンテナＡＮＴ側にインピーダンス整合用のチューナーを設ける必要がなくなる。またアイソレータ１，２は、そのアイソレーション作用によってアンテナＡＮＴ側の負荷変動（インピーダンス変動）を抑制できる。

次に、前記第１及び第２アイソレータ１，２の具体的な構成について、図２、図３を参照して説明する。図２に示すように、アイソレータ１，２は基板２０上に搭載されており、それぞれ、フェライト３２と一対の永久磁石４１とからなるフェライト・磁石素子３０と、チップタイプの各種素子で構成されている。

フェライト３２には、互いに電気的に絶縁された状態で第１中心電極３５及び第２中心電極３６が巻回されている。永久磁石４１はフェライト３２に対して直流磁界を厚み方向（図３の矢印Ｎ−Ｓ参照）に印加するように、例えば、エポキシ系の接着剤４２を介して接着されている。

図３に示すように、第１中心電極３５はフェライト３２に１ターン巻回されており、一端電極３５ａが出力ポートＰ１とされ、他端電極３５ｂが入力ポートＰ２とされている。第２中心電極３６はフェライト３２に第１中心電極３５と所定の角度で交差した状態で４ターン（なお、ターン数は任意である）巻回されており、一端電極３５ａ（第１中心電極３５と共用）が出力ポートＰ１とされ、他端電極３６ａがグランドポートＰ３とされている。なお、図３では煩雑さを避けるためフェライト３２の背面側の電極は図示を省略している。

回路基板２０は、樹脂基材と導体箔を積層した樹脂基板であり、その上面には、図示しない端子電極が形成されており、これらの端子電極は回路基板２０の下面に形成した外部接続用端子ＩＮ１，ＩＮ２，ＯＵＴ，ＧＮＤ（図１参照）にビアホール導体（図示せず）を介して接続され、図１に示した等価回路を形成している。

（第２実施例、図８参照）
第２実施例である非可逆回路素子は、図８に示すように、基本的には前記第１実施例と同様の回路構成を有しており、出力端子ＯＵＴと第２アイソレータ２の出力部との間に２段のローパスフィルタＬＰＦ１，ＬＰＦ２を挿入している。ローパスフィルタＬＰＦ１，ＬＰＦ２はそれぞれインダクタＬ４ＬとコンデンサＣ４ＬからなるＬ型の共振回路を構成している。その作用効果は前記ローパスフィルタＬＰＦと基本的には同様である。

（第３実施例、図９参照）
第３実施例である非可逆回路素子は、図９に示すように、基本的には前記第１実施例と同様の回路構成を有しており、出力端子ＯＵＴと第２アイソレータ２の出力部との間に挿入したローパスフィルタＬＰＦを、インダクタＬ４ＬとコンデンサＣ４Ｌ，Ｃ５Ｌとからなるπ型の共振回路で構成している。π型のローパスフィルタＬＰＦの作用効果もＬ型の前記ローパスフィルタＬＰＦと同様である。

（第４実施例、図１０参照）
第４実施例である非可逆回路素子は、図１０に示すように、基本的には前記第１実施例と同様の回路構成を有しており、出力端子ＯＵＴと第２アイソレータ２の出力部との間にストリップラインＳＬＬを挿入している。ストリップラインＳＬＬはローパスフィルタとして機能し、その作用効果は前記ローパスフィルタＬＰＦと同様である。

（第５実施例、図１１参照）
第５実施例である非可逆回路素子は、図１１に示すように、基本的には前記第１実施例と同様の回路構成を有しており、図１に示した等価回路からＬＣ直列共振回路（インダクタＬ３Ｈ，Ｌ３Ｌ、コンデンサＣ３Ｈ，Ｃ３Ｌ）を省略したものである。出力端子ＯＵＴと第２アイソレータ２の出力部との間にはＬ型の前記ローパスフィルタＬＰＦが挿入されており、その作用効果は前記第１実施例と同様である。

（第６実施例、図１２〜図１６参照）
第６実施例である非可逆回路素子は、図１２に示すように、第１アイソレータ１において、前記第１実施例などで示したコンデンサＣ３Ｈ及びインダクタＬ３Ｈに代えてフィルタ（バンドパスフィルタ）Ｆ１が設けられている。フィルタＦ１は入出力端子５１，５２、グランド端子５３を有し、入出力端子５１は抵抗Ｒ１Ｈに接続され、入出力端子５２は出力ポートＰ１に接続され、グランド端子５３は入力ポートＰ２に接続されている。さらに、入力端子ＩＮ１は、送受分岐回路素子（デュプレクサＤＰＸ、図示しないサーキュレータや表面弾性波素子など）を介して受信部及び送信部に接続されている。本第６実施例における他の構成は前記第１実施例と同様である。

以上の構成からなる第１アイソレータ１においては、入力端子ＩＮ１からポートＰ２に高周波電流が入力される（順方向）と、第２中心電極３６や抵抗Ｒ１Ｈにはほとんど電流が流れず、第１中心電極３５に電流が流れ、挿入損失が小さく、広帯域で動作する。この順方向動作時において、抵抗Ｒ１ＨやフィルタＦ１にも高周波電流はほとんど流れないため、これらでの損失は無視でき、挿入損失が増大することはない。

一方、出力端子ＯＵＴからポートＰ１に高周波電流が入力される（逆方向）と、該電流は抵抗Ｒ１Ｈで吸収減衰される。フィルタＦ１として、非可逆回路素子の通過帯域において、ポートＰ１及びポートＰ２と整合のとれた広帯域な特性のものを使用することにより、逆方向特性が広帯域化する。フィルタＦ１として、送信帯域信号を通過させ、受信帯域信号を減衰させる特性のものを使用することにより、順方向においては送信周波数帯信号を通過させ、逆方向においては送信周波数帯域信号を内部の抵抗Ｒ１Ｈで吸収し減衰させるが、受信周波数帯信号は通過する。

本第６実施例では、このような第１アイソレータ１をアンテナＡＮＴとデュプレクサＤＰＸなどの送受分岐回路素子との間に挿入しており、受信部は比較的高い周波数帯とされ、送信部は比較的低い周波数帯とされている。ここでは、アンテナＡＮＴで反射した送信波が受信部へ回り込むことが抑制される。これにて、従来のダイプレクサと同等以下のサイズでアンテナＡＮＴの負荷変動を抑制した広帯域な送信回路を構成でき、送信回路の小型化と低コスト化に寄与する。

ここで、第６実施例におけるアイソレータ１，２の特性について図１３〜図１６を参照して説明する。

図１３にアイソレータ１とアイソレータ２のアイソレーション特性、即ち、出力端子ＯＵＴから入力端子ＩＮ１へのアイソレーション特性を曲線Ａで示し、出力端子ＯＵＴから入力端子ＩＮ２へのアイソレーション特性を曲線Ｂで示している。図１４にアイソレータ１とアイソレータ２の通過特性、即ち、入力端子ＩＮ１から出力端子ＯＵＴへの通過特性を曲線Ａで示し、入力端子ＩＮ２から出力端子ＯＵＴへの通過特性を曲線Ｂで示している。

ローパスフィルタＬＰＦの作用により、図１４に示すように、８２４〜９１５ＭＨｚで−０．８ｄＢ以下、１７１０〜１９８０ＭＨｚで−１．０ｄＢ以下の入力合成が実現できている。また、アイソレーション特性は、図１３に示すように、８２４〜９１５ＭＨｚにおいて−１０ｄＢ以上のレベルを実現している。加えて、フィルタＦ１を第１アイソレータ１に設けているため、１９２０〜１９８０ＭＨｚにおいて−６ｄＢのアイソレーションを実現し、かつ、受信帯域２１１０〜２１７０ＮＨｚにおいて−１ｄＢの損失に抑えている。

図１５に第１アイソレータ１から第２アイソレータ２へのアイソレーション特性を示し、図１６に第２アイソレータ２から第１アイソレータ１へのアイソレーション特性を示している。図１５及び図１６から明らかなように、アイソレータ１，２はそれぞれ斜線を付して示すそれぞれの通過周波数帯域とを切り分けるダイプレクサとしての機能を有し、−１５〜−２０ｄＢ以上の信号減衰効果を奏する。

なお、前記第６実施例において、フィルタＦ１は入出力端子５１が抵抗Ｒ１Ｈに接続され、入出力端子５２が入力ポートＰ２に接続され、グランド端子５３が出力ポートＰ１に接続されていてもよい。

（第７実施例、図１７参照）
第７実施例である非可逆回路素子は、図１７に示すように、第１アイソレータ１のみならず、第２アイソレータ２においても、フィルタ（バンドパスフィルタ）Ｆ１を設け、入力端子ＩＮ２に送受分岐回路素子（デュプレクサＤＰＸ、図示しないサーキュレータや表面弾性波素子など）を介して受信部及び送信部に接続したものである。

本第７実施例における第２アイソレータ２の作用は、前記第６実施例での第１アイソレータ１と同様である。

（第８実施例、図１８参照）
第８実施例である非可逆回路素子は、図１８に示すように、第１及び第２アイソレータ１，２に、それぞれ、フィルタＦ１と抵抗Ｒ１Ｈに加えて、フィルタＦ２と抵抗Ｒ１Ｈを並列に接続したものである。フィルタＦ１，Ｆ２をそれぞれ所望の特性のものを選択することにより、非可逆回路素子として必要な特性を得ることができる。特に、送信で用いる所定の周波数帯域が複数あり、かつ、周波数軸上で近接し、一つのフィルタで全ての通過帯域に含めることができない場合に有用である。また、送信で用いる所定の周波数帯域が複数あり、周波数軸上で離れ、これらの複数の送信周波数帯のみを選択的に入力端子から出力端子へ通過させる場合に有用である。

（第９実施例、図１９及び図２０参照）
第９実施例である非可逆回路素子は、図１９に示すように、フィルタＦ１，Ｆ２をそれぞれ設けた第１アイソレータ１、第２アイソレータ２及び第３アイソレータ３を備えている。第１アイソレータ１の通過周波数帯域は第２アイソレータ２の周波数帯域よりも高く、かつ、第２アイソレータ２の周波数帯域は第３アイソレータ３の周波数帯域よりも高い。そして、各アイソレータ１，２，３のそれぞれの出力部が電気的に接続されて一つの出力端子ＯＵＴとされている。なお、図１９において、各回路部品の符号の末尾に、第１アイソレータ１にあっては“Ｈ”を付し、第２アイソレータ２にあっては“Ｍ”を付し、第３アイソレータ３にあっては“Ｌ”を付している。

また、出力端子ＯＵＴと第２アイソレータ２の出力部との間にローパスフィルタＬＰＦ１（バンドパスフィルタであってもよい）が挿入されており、出力端子ＯＵＴと第３アイソレータ３の出力部との間にローパスフィルタＬＰＦ２が接続されている。本第９実施例における各アイソレータ１，２，３の挿入損失特性は図２０に示すとおりであり、三つの周波数帯域を切り替えて送受信することができるように構成されている。

（他の実施例）
なお、本発明に係る非可逆回路素子及びモジュールは前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、フェライト・磁石素子３０の構成や第１及び第２中心電極３５，３６の形状は種々に変更することができる。さらに、容量素子や抵抗素子は回路基板上に外付けしたチップ部品ではなく積層体である回路基板に内蔵されたものであってもよい。

本発明に係るモジュールは、少なくとも二つのアイソレータを含み、必要に応じて出力側に接続される整合回路（６０）、入力側に接続されるバンドパスフィルタ（ＢＰＦ）、デュプレクサ（ＤＰＸ）やパワーアンプ（ＰＡ）が含まれてもよい。

以上のように、本発明は、非可逆回路素子及びモジュールに有用であり、特に、複数の周波数帯域で動作が可能であり、送信回路の部品点数やコストの低減を図り、アンテナ側の負荷変動を抑制できる点で優れている。

１，２，３…アイソレータ
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
Ｐ１…出力ポート
Ｐ２…入力ポート
Ｐ３…グランドポート
ＬＰＦ，ＬＰＦ１，ＬＰＦ２…ローパスフィルタ
Ｌ４Ｌ…インダクタ
Ｃ４Ｌ，Ｃ５Ｌ…コンデンサ
ＳＬＬ…ストリップライン
Ｃ１Ｈ，Ｃ１Ｌ…コンデンサ
Ｒ１Ｈ，Ｒ１Ｌ…抵抗
ＩＮ１，ＩＮ２…入力端子
ＯＵＴ…出力端子

Claims (9)

1. 永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設け、前記第１中心電極の一端を出力ポートとし他端を入力ポートとし、前記第２中心電極の一端を出力ポートとし他端をグランドポートとし、入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを直列に接続したハイパスタイプの第１及び第２アイソレータを備え、
   第１アイソレータの通過周波数帯域は第２アイソレータの通過周波数帯域よりも高く、
   前記第１アイソレータの入力部が第１入力端子とされ、
   前記第２アイソレータの入力部が第２入力端子とされ、
   第１及び第２アイソレータの互いの出力部が電気的に接続されて一つの出力端子とされ、
   前記出力端子と第２アイソレータの出力ポートとの間にローパスフィルタが挿入されていること、
   を特徴とする非可逆回路素子。
2. 第１アイソレータ及び／又は第２アイソレータにおいて、前記出力ポート又は前記入力ポートと前記抵抗素子との間に少なくとも一つのフィルタの入出力端子が接続され、かつ、該フィルタのグランド端子が前記入力ポート又は前記出力ポートに接続されていること、を特徴とする請求項１に記載の非可逆回路素子。
3. 前記ローパスフィルタはインダクタとコンデンサとからなるＬ型又はπ型であること、を特徴とする請求項１又は請求項２に記載の非可逆回路素子。
4. 前記ローパスフィルタが２段に接続されていること、を特徴とする請求項１又は請求項２に記載の非可逆回路素子。
5. 前記ローパスフィルタはストリップラインからなること、を特徴とする請求項１又は請求項２に記載の非可逆回路素子。
6. 請求項１〜５のいずれかに記載の非可逆回路素子を備え、前記非可逆回路素子の出力端子がアンテナ側に接続されることを特徴とするモジュール。
7. 請求項２に記載の非可逆回路素子を備え、
   前記フィルタは、送信帯域信号を通過させ、受信帯域信号を減衰させるものであり、
   前記フィルタを設けた第１及び／又は第２アイソレータの前記入力ポートに送信信号及び受信信号を分岐させる分岐回路素子を有すること、
   を特徴とするモジュール。
8. 永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設け、前記第１中心電極の一端を出力ポートとし他端を入力ポートとし、前記第２中心電極の一端を出力ポートとし他端をグランドポートとし、入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを直列に接続したハイパスタイプの第１〜第Ｎ（Ｎは２以上の整数）までのアイソレータを備え、
   第Ｎ−１アイソレータの通過周波数帯域は第Ｎアイソレータの通過周波数帯域よりも高く、
   第１〜第Ｎアイソレータの互いの出力部が電気的に接続されて一つの出力端子とされ、
   前記出力端子と第１アイソレータの出力ポートとの間にハイパスフィルタが挿入されており、前記出力端子と第２〜第Ｎ−１アイソレータの出力ポートとの間にバンドパスフィルタ又はローパスフィルタが挿入されており、前記出力端子と第Ｎアイソレータの出力ポートとの間にローパスフィルタが挿入されていること、
   を特徴とする非可逆回路素子。
9. 第１〜第Ｎアイソレータの少なくともいずれかにおいて、前記出力ポート又は前記入力ポートと前記抵抗素子との間に少なくとも一つのフィルタの入出力端子が接続され、かつ、該フィルタのグランド端子が前記入力ポート又は前記出力ポートに接続されていること、を特徴とする請求項８に記載の非可逆回路素子。

Images