JP5976074B2 - コンピュータシステム及びその動作方法 - Google Patents

コンピュータシステム及びその動作方法 Download PDF

Info

Publication number
JP5976074B2
JP5976074B2 JP2014226767A JP2014226767A JP5976074B2 JP 5976074 B2 JP5976074 B2 JP 5976074B2 JP 2014226767 A JP2014226767 A JP 2014226767A JP 2014226767 A JP2014226767 A JP 2014226767A JP 5976074 B2 JP5976074 B2 JP 5976074B2
Authority
JP
Japan
Prior art keywords
computer system
system board
supply voltage
power supply
supply unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014226767A
Other languages
English (en)
Other versions
JP2015185159A (ja
Inventor
シュタウト ライナー
シュタウト ライナー
ホイサーマン ルードルフ
ホイサーマン ルードルフ
Original Assignee
フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー
フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー, フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー filed Critical フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー
Publication of JP2015185159A publication Critical patent/JP2015185159A/ja
Application granted granted Critical
Publication of JP5976074B2 publication Critical patent/JP5976074B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1417Boot up procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Stored Programmes (AREA)

Description

本発明は、AC供給電圧に基づいて少なくとも1つのDC供給電圧を生成する電源ユニットと、該電源ユニットに電気的に接続されたシステムボードと、を有するコンピュータシステムに関する。さらに、本発明は、コンピュータシステムを動作させる方法に関する。
上述のタイプのコンピュータシステムは、情報テクノロジーシステムの分野で広く知られている。特に、電子的にオン・オフに切り換えられることができる大抵のコンピュータシステムは、所謂ソフトオフ状態又はスタンバイ状態において補助電圧を供給されるのが通常である。斯くして、例えばタイマー、キーボードのキー、又はリモート要求によって、コンピュータシステムの再活性化が可能にされる。従って、コンピュータシステムの少なくとも一部のコンポーネントは、常時、電力供給されたままである。
しかしながら、例えば停電又はAC供給線の意図せぬ途絶などの例外的な状況においては、補助電圧の供給が停止することになる。コンピュータシステムの自動的な再始動を可能にするため、動作電圧の途絶がチップセットによって検出され得る。また、例えばBIOSプログラムなどの数多くのファームウェアコンポーネントが、動作電圧の最初の供給を受けてコンピュータシステムの所定の動作モードに自動的に入ることを可能にしている。例えば、多くのコンピュータシステムは、電源投入時に入るべきACPI規格に従った動作状態を規定するファームウェア設定を提供している。
しかしながら、上述の機構にもかかわらず、従来の技術は幾つかの欠点を抱えている。特に、従来の技術は、AC障害がコンピュータシステムの全ての動作状態において検出されることを保証できない。例えば、比較的短い停電がコンピュータシステムの始動中に起こる場合、補助電圧が途絶されないことがある。しかしながら、この場合、例えばシステムボードのチップセットなどのコンピュータシステムの一部のコンポーネントが、AC障害の存在を検出しないことがある。また、動作電圧が一部のコンポーネントに対して途絶されるが、他のコンポーネントに対して途絶されない場合、コンピュータシステムが、規定さない状態で終了することがある。例えば、始動するためのコマンドを既に受け取っていた電源ユニットが、始動処理中に外部供給のAC供給電圧が途絶された場合に、始動処理を完了しないことがある。しかしながら、補助電圧を供給されるチップセットは、AC障害に気付かないことがある。この場合、接続されたシステムボードのチップセットは、不定量の時間、電源ユニットによるパワーグッド信号の提供を待つことになり得る。これは、コンピュータシステムの“ハンギング”、すなわち、デッドロック状況を生じさせることになり得る。
他の問題が、手動あるいは自動でトリガーされるシャットダウンから生じ得る。例えば、一部のメンテナンスソフトウェアは、メンテナンス下でのコンピュータシステムのシャットダウンを要求する。
これらの状況においては、コンピュータシステムを首尾良く再始動するために、例えばリセットボタンを押すこと、又はコンピュータシステムを長時間にわたってAC供給電圧から切断することなどによる、コンピュータシステムの手動での再始動が必要とされることがある。このような手動再始動処理は、特に、例えばATM、セルフサービス端末又は制御コンピュータなどの遠隔位置に設置される集積コンピュータシステムにおいて、比較的高いメンテナンスコストをもたらし得る。
少なくとも上述の理由により、コンピュータシステムのシャットダウン(停止)検出に関する改善されたシステム及び方法が望まれる。好ましくは、AC障害の存在下であっても、コンピュータシステムのリブート(再起動)の成功が監視されるべきである。
本発明の第1の態様に従って、AC供給電圧に基づいて少なくとも1つのDC供給電圧を生成する電源ユニットを有するコンピュータシステムが記載される。コンピュータシステムは更に、前記電源ユニットに電気的に接続されたシステムボードを有し、該システムボードは、該システムボードの更なるコンポーネントを選択的にアクティブにするシーケンシングマイクロコントローラを有し、前記更なるコンポーネントはチップセットを有する。シーケンシングマイクロコントローラは、前記システムボードのシャットダウンとリブートの成功とを検出するため、前記電源ユニット及び/又は前記システムボードの少なくとも1つの制御信号の状態を監視するよう構成され、且つ前記システムボードのシャットダウンが検出された場合に、前記システムボードのシャットダウンが検出された後に前記システムボードのリブートの成功が検出されるまで、所定のインターバルで、少なくとも前記チップセットにリブートコマンドを信号伝達するように構成される。
例えばオペレーティングシステム又はチップセットなどの、より高レベルのコンポーネントではなくシーケンシングマイクロコントローラによって少なくとも1つの制御信号の監視を実行することにより、例えばコンピュータシステムの起動といった始動フェーズを含め、コンピュータシステムの全ての動作状態において、システムボードのシャットダウンを検出することができる。また、記載のシステムは、電源ユニットの内部制御動作及びチップセットの特定の始動シーケンスに依存しない。システムボードのシャットダウンの検出後にリブートコマンドを送信することにより、例えばユーザがうっかりコンピュータシステムをシャットダウンした場合に、システムのリブートがトリガーされる。システムボードのリブートの成功が検出されるまで所定のインターバルでリブートコマンドを送信することは、システムボードがリブートする確率を増大し、すなわち、リブート中の障害のために最終的にリブートに失敗してしまう確率を低減する。
本発明の第2の態様に従って、コンピュータシステムを動作させる方法が記載される。コンピュータシステムは、電源ユニットと、該電源ユニットに電気的に接続されたシステムボードとを有し、該システムボードは、シーケンシングマイクロコントローラ及びチップセットを有する。この第2の態様によれば、前記シーケンシングマイクロコントローラは、
前記システムボードのシャットダウンを検出するステップと、
シャットダウンが検出された場合に、少なくとも前記チップセットにリブートコマンドを信号伝達し、且つ第1のタイマーを起動するステップと、
前記システムボードがリブートしているかを決定するために、前記チップセットによって提供される少なくとも1つの制御信号を監視して、監視された制御信号が前記システムボードのリブートを指し示す場合に、前記第1のタイマーを停止させるステップと、
起動された前記第1のタイマーが所定の値に到達した場合に、前記リブートコマンドを再送信するステップと
を実行する。
システムボードのシャットダウンを検出して、少なくともチップセットにリブートコマンドを信号伝達することにより、シーケンシングマイクロコントローラは、システムボードがシャットダウンされた後にシステムボードが自動的にリブートするように、コンピュータシステムを制御する。これは、所謂“ネバーオフ”機能を効果的に実装する。これは、常時動作することが必要な産業コンピュータシステムにおいて有利である。
本発明の一実施形態によれば、この方法は更に、
AC供給電圧への電源ユニットの接続を検出するステップと、
コンピュータシステムの所定の動作モードに入ることの要求に応答して、第2のタイマーを起動するステップと、
少なくとも所定期間にわたって、少なくとも1つのパワーグッド信号を監視するステップと、
コンピュータシステムの所定の動作モードに入ることの前記要求から前記所定期間内に前記少なくとも1つのパワーグッド信号が受信されない場合に、前記AC供給電圧の障害を少なくとも前記チップセットに信号伝達するステップと
を有する。
シーケンシングマイクロコントローラによって、コンピュータシステムの所定の動作モードに入ることの要求後、所定期間内、パワーグッド信号の提供を監視することにより、始動中のAC障害によって引き起こされる可能性があるデッドロック状況を検出して回避することができる。
本発明の一実施形態によれば、第2のタイマーを起動して少なくとも1つのパワーグッド信号を監視するステップは、コンピュータシステムの始動状態の間に実行される。
本発明の一実施形態によれば、AC供給電圧への電源ユニットの接続を検出するステップにおいて、シーケンシングマイクロコントローラは、AC供給電圧への電源ユニットの接続を指し示すものである、それまで不存在の電源ユニットからの補助電圧の供給、を検出する。
本発明の一実施形態によれば、シーケンシングマイクロコントローラは、電源ユニットの接続の検出後、チップセットに補助電圧を供給し、AC供給電圧の障害を信号伝達するステップは、所定量の時間にわたってシステムボードのチップセットへのDC供給電圧の供給を遮断することで、AC供給電圧の障害を信号伝達することを有する。
本発明の一実施形態によれば、AC供給電圧の障害を信号伝達するステップは、所定量の時間にわたって、シーケンシングマイクロコントローラからチップセットに、レジューム−リセット制御信号を提供することで、AC供給電圧の障害を信号伝達することを有する。
本発明の一実施形態によれば、コンピュータシステムは、システムボードのシャットダウンが検出された後に、格納したファームウェア設定に従って、コンピュータシステムの所定の動作モードをアクティブにする、ように構成されたファームウェアコンポーネントを有する。そのような設定を用いることで、コンピュータシステムが故意あるいは偶然にスイッチオフされた場合であっても、コンピュータシステムを特定の動作モードに戻させ得る。
本発明の更なる実施形態によれば、シーケンシングマイクロコントローラは、システムボードの更なるコンポーネントに前記少なくとも1つのDC供給電圧を選択的に供給し、所定量の時間にわたって、システムボードの更なるコンポーネント全てへの前記少なくとも1つのDC供給電圧の供給を遮断するように構成される。これにより、AC供給電圧の障害が信号伝達される。前記少なくとも1つのDC供給電圧の供給を遮断することにより、システムボードのコンポーネントを明確に規定された状態に至らせ、その後のコンピュータシステムの再始動を可能にすることができる。
本発明の他の一実施形態によれば、シーケンシングマイクロコントローラは、AC供給電圧の障害を信号伝達するため、所定量の時間にわたって、チップセットに提供されるリセット制御信号をアクティブにするよう構成される。リセット制御信号を提供することにより、コンピュータシステムのコンポーネントの始動シーケンスをアクティブにトリガーすることができる。
コンピュータシステムは更に、格納したファームウェア設定に従って電力障害後にコンピュータシステムの所定の動作モードをアクティブにするように構成されたファームウェアコンポーネントを有し得る。シーケンシングマイクロコントローラは更に、AC供給電圧の障害を信号伝達するため、ファームウェアコンポーネントに制御信号を提供するように構成される。シーケンシングマイクロコントローラからファームウェアコンポーネントに制御信号を提供することにより、例えばBIOSチップなどのファームウェアコンポーネントは、AC電力障害に気付かされ、その後に、例えばスタンバイモード又は通常動作モードなどの所定の動作モードを選択することになる。
シーケンシングマイクロコントローラによって監視される制御信号の中に、コンピュータシステムの所定の動作モードに入ることの要求のためにチップセットによって提供される1つ以上のモード制御信号があるとし得る。また、二次側の供給電圧が所定レベルに到達したことを指し示す、電源ユニット又はシステムボードの電圧比較器によって提供される、1つ以上のパワーグッド信号も含まれ得る。
更なる一実施形態によれば、シーケンシングマイクロコントローラは、コンピュータシステムの通常動作モードにおいて前記少なくとも1つのパワーグッド信号を継続的に監視し、コンピュータシステムの通常動作モードにおいて前記少なくとも1つのパワーグッド信号が非活性化された場合に、AC供給電圧の障害を少なくともチップセットに信号伝達してもよい。
本発明に係るシステム及び方法の更なる詳細及び利点を、以下、添付図面を参照して、本発明の例示的な実施形態に関して説明する。
本発明の一実施形態に係るコンピュータシステムを示す模式図である。 本発明の一実施形態に係るコンピュータシステムの動作状態を示す状態図である。
図1は、コンピュータシステム1を模式的に示している。コンピュータシステム1は、電源ユニット2と、電源ユニット2に電気的に接続されたシステムボード3とを有している。
電源ユニット2は、例えば主変換器及び補助変換器など、1つ以上のAC/DCコンバータ4を有している。AC/DCコンバータ4は、例えば、1つ以上のスイッチモード電源として実装され得る。電源ユニット2の効率的な制御のため、記載の実施形態において、マイクロコントローラ5が、各AC/DCコンバータ4の、選択的な活性化と非活性化、及び/又は設定を行って、1つ以上の二次側供給電圧Vcc及び1つ以上の補助電圧Vauxを提供し得る。
他の実施形態において、単一のDC供給電圧のみがコンピュータシステムに提供され得る。具体的には、AC供給電圧を単一のDC供給電圧へと変換する外付けACアダプタが使用され得る。この場合、補助電圧Vaux及び/又は二次側制御電圧Vccは、システムボード3上に配置された回路によって、単一のDC電圧に基づいて生成され得る。また、一部のコンピュータシステム1は、AC供給電圧から直接的に補助電圧Vaux及び/又は二次側制御電圧Vccを提供するための、システムボード3上に直接的に配置されたAC/DCコンバータ回路を有し得る。
図1に示された実施形態を再び参照するに、マイクロコントローラ5は、AC/DCコンバータ4の適正動作を監視して、対応する制御信号(しばしば、パワーグッド信号PGPSUと呼ばれる)を、対応する制御信号出力8を介して提供し得る。具体的には、マイクロコントローラ5は、供給電圧端子6における電圧が所定の電圧レベルを超えた後に、パワーグッド信号を提供し得る。また、電源ユニット2は、電源ユニット2をスタンバイモードから通常動作モードへ、またその逆へ、選択的に切り換えるための制御信号Sonを受信する制御信号入力9を有している。スタンバイモードにおいて、電源ユニット2は、補助電圧端子7を介して補助電圧Vauxを供給するのみとなる。通常動作モードでは、電源ユニット2は、1つ以上の供給電圧端子6にて二次側供給電圧Vccをも供給することになる。
図1に示した実施形態において、システムボード3は、CPU10、ファームウェアコンポーネント11、チップセット12、シーケンシング(シーケンス制御)マイクロコントローラ13、電圧比較器(VC)14、及び電圧レギュレータ(VR)15を有している。コンピュータシステム1の通常動作において、CPU10、及び図1に示されていないシステムボード3の更なるコンポーネントは、直接的あるいは間接的に二次側供給電圧Vccで動作される。CPU10の場合、例えば12V、5V、又は3.3Vである二次側供給電圧Vccが、電圧レギュレータ15によって、CPU10の入力要求に適合するように更に変換され得る。例えば、12Vの二次側供給電圧Vccが、DCコンバータによって、1.5V、1.25V、又は1.1VのCPUの入力電圧VCPUに変換され得る。
システムボード3のコンポーネントの少なくとも一部は、補助電圧Vauxに接続される。例えば、コンピュータシステム1をスタンバイ状態又は電子的スイッチオフ状態から再活性化するために必要なチップセット12の一定のコンポーネントは、電源ユニット2がAC供給電圧VACに接続されているとき常に、補助電圧Vauxを供給される。図1に示した実施形態において、チップセット12の部分に加えて、シーケンシングマイクロコントローラ13も補助電圧Vauxに接続されている。シーケンシングマイクロコントローラ13は、システムボード3の更なるコンポーネントの選択的な活性化及び非活性化を行うように構成される。例えば、シーケンシングマイクロコントローラ13は、二次側供給電圧Vcc又は補助電圧Vauxのコンポーネント10、11、12及び15への選択的な供給を直接的に遮断し得る。他の例では、これらのコンポーネントは、補助電圧Vaux及び二次側供給電圧Vccのそれぞれの供給線に直接的に接続されて、シーケンシングマイクロコントローラ13により、所定の制御信号によって活性化あるいは非活性化されてもよい。
なお、図1は単に、例示的なコンピュータシステム1を模式的に表したものである。図1は、本発明の理解に関連するコンポーネントのみを示している。実際には、コンピュータシステムは、如何なる数の、電源ユニット、システムボード、及びシステムボード上に配置されたコンポーネントを有していてもよい。例えば、サーバコンピュータシステムにおいては、多数の冗長な電源ユニットを用いて、複数のCPUを有する単一のシステムボードに給電し得る。また、図1に別個のエンティティとして示された幾つかのコンポーネントが互いに一体化されてもよい。例えば、ファームウェアコンポーネント11とチップセット12とが単一のコンポーネントへと集積されてもよい。逆に、特にチップセットは、多数の機能的及び物理的に別個のコンポーネントにて具現化されてもよい。また、電圧比較器14と電圧レギュレータ15とが集積されてもよい。しかしながら、少なくとも一部の実施形態において、電圧比較器14又は電圧レギュレータ15は全く存在しなくてもよい。例えば、電源ユニット2がパワーグッド信号PGPSUをシーケンシングマイクロコントローラ13に提供する場合、システムボード3上への更なる電圧比較器14の配設は必要でないことがある。また、CPU10に適切な二次側供給電圧Vccを電源ユニット2が提供する場合、電圧レギュレータ15の配設は必要ないことになる。
続いて、図1に従ったコンピュータシステム1の動作を、図2の状態図に関して説明する。
本発明の一態様によれば、“ネバーオフ(決してオフしない)”機能がコンピュータシステム1に実装される。ファームウェアコンポーネント11に格納されたBIOSプログラムのセットアップダイアログにて対応するファームウェア設定をアクティブにすることにより、“ネバーオフ”機能をアクティブにするように、ユーザがコンピュータシステム1を設定することができる。“ネバーオフ”機能をアクティブにすることは、システムボード3のシャットダウンの検出後にシステムボード3をリブートすることをもたらす。故に、コンピュータシステム1は、リブートするのに必要な時間より長い期間にわたってユーザ又はソフトウェアによってオフに切り換えられることができない。
コンピュータシステム1の“ネバーオフ”機能がアクティブとして設定される場合、ファームウェアコンポーネント11に格納されたBIOSプログラムは、シーケンシングマイクロコントローラ13の入力ピンにNEVER_OFF_H制御信号を送るようにチップセット12を設定する。そうでない場合には、この信号はアサートされない。
チップセット12がシーケンシングマイクロコントローラ13の入力ピンにNEVER_OFF_H制御信号を送信すると、シーケンシングマイクロコントローラ13は、システムボード3のシャットダウンを検出するために、Sonモード制御信号を監視する。他の実施形態において、シーケンシングマイクロコントローラ13は、システムボード3のシャットダウンを検出するための、Vcc二次側供給電圧のような別の信号を監視する。
シーケンシングマイクロコントローラ13がシステムボード3のシャットダウンを検出した場合、シーケンシングマイクロコントローラ13は、システムボード3をリブートし、ひいては、コンピュータシステム1を再始動して再活性化するために、チップセット12の電力ボタンピンBTN_PWR_PCH_Lに、BTN_PWR_DEEPS5_L信号を送る。
BTN_PWR_DEEPS5_L信号をチップセット12に送信した後、シーケンシングマイクロコントローラ13は、チップセット12の制御信号を監視する。チップセット12の制御信号をモニタすることにより、シーケンシングマイクロコントローラ13は、システムボード3のリブートにおける失敗を検出することができる。シーケンシングマイクロコントローラ13は、システムボード3のリブートが成功したことをチップセット12の制御信号が指し示すまで、3000ミリ秒の時間インターバル後に、BTN_PWR_DEEPS5_L信号をチップセット12に再送信する。当然ながら、この時間インターバルは他の値を有することができる。例えば、この時間インターバルはもっと長く選定されることができる。
さらに、コンピュータシステム1は、AC障害認識を備えることができる。AC供給電圧VACへのコンピュータシステム1の最初の接続時、コンピュータシステム1は一般に、シーケンシングマイクロコントローラ13は特に、所謂AC障害状態20に入る。AC障害状態20は、例えば、補助電圧Vauxの先立つ途絶の後のシーケンシングマイクロコントローラ13への補助電圧Vauxの供給によって検出され得る。
なお、この状況において、必ずしも一次側のAC供給電圧VACの全ての途絶が二次側の補助電圧Vauxの途絶をもたらすわけではない。具体的には、典型的に、電源ユニット2は、AC供給電圧VACの障害後に或る所定の期間にわたって補助電圧Vauxを供給し得るものである1つ以上のバッファキャパシタ又はその他のエネルギー貯蔵素子を有する。例えば、サーバシステムで典型的に使用される電源ユニット2では、一次側供給電圧VACが途絶した後におおよそ30秒の時間にわたって補助電圧Vauxを供給し得る。
AC障害の検出は、電源ユニット2がAC供給電圧VACに再接続された後に対応する制御信号の生成をもたらす。この目的のため、図1に示した実施形態において、シーケンシングマイクロコントローラ13は、障害信号Sfailをチップセット12及び/又はファームウェアコンポーネント11に提供する。
所定の待機期間後、シーケンシングマイクロコントローラ13は、補助電圧Vauxをチップセット12に提供し得る。補助電圧Vauxの提供に応答して、チップセット12が始動され、コンピュータシステム1は所定のスタンバイモード21に入ることになる。図2において、コンピュータシステム1はACPIスタンバイ状態S5に入る。他の例において、コンピュータシステム1はACPIサスペンド状態S3に入ってもよい。万一、補助電圧Vauxがスタンバイモード21において機能しないならば、コンピュータシステム1はAC障害状態20に戻る。
電力が途絶されない場合、必要に応じての待機時間後、チップセット12は、二次側供給電圧Vccの供給をアクティブにするため、制御信号Sonをマイクロコントローラ5に発し得る。他の例では、電源ユニット2の活性化も、シーケンシングマイクロコントローラ13によって要求されてもよい。結果として、コンピュータシステム1は始動状態22へと変化する。制御信号Sonに応答して、マイクロコントローラ5は、補助電圧Vauxに加えて二次側供給電圧Vccを供給するためにAC/DCコンバータ4を活性化あるいは再設定する。
始動状態22において、チップセット12は、電源ユニット2若しくは比較器14の何れか、又はこれら双方からの所謂パワーグッド信号の提供を待つことになる。しかしながら、この状態でAC供給電圧VACの更なる途絶が発生する場合、電源ユニット2が、要求された二次側供給電圧Vccを供給することができず、その結果、コンピュータシステム1がその始動手順を続けることができなくなり得る。
デッドロック状況の検出及び回避を行うため、シーケンシングマイクロコントローラ13は、電源ユニット5に提供されるモード制御信号Sonと、それぞれ電源ユニット2及び電圧比較器14によって提供されるパワーグッド信号PGPSU及びPGVCと、の双方をアクティブに監視する。具体的には、制御信号Sonを用いて電源ユニット2の活性化が要求された後、シーケンシングマイクロコントローラ13は、例えば500ミリ秒といった所定期間Tmax後にタイムアウトすることになるタイマーを始動させる。通常、これは、電源ユニット2が要求された二次側供給電圧Vccを供給するのに十分であるはずである。
しかしながら、更なるAC障害の場合、制御信号PGPSU又は制御信号PGVCの何れかが、この所定期間内に提供されないことになる。斯くして、シーケンシングマイクロコントローラ13は、電源ユニット2の始動中のAC障害の発生を検出することになる。これに応答して、シーケンシングマイクロコントローラ13は、障害の発生、特に、AC供給電圧VACの障害を、システムボード3の他のコンポーネントに信号伝達する。具体的には、シーケンシングマイクロコントローラ13は、障害信号Sfailを再びチップセット12に提供し、AC障害状態20に戻り得る。
AC供給電圧VACの障害は、様々な手法で信号伝達され得る。第1の実施形態によれば、シーケンシングマイクロコントローラ13は、シーケンシングマイクロコントローラ13に接続された全てのコンポーネントへの補助供給電圧Vauxを遮断する。具体的には、完全なシステムリセットをもたらす所定期間にわたって、チップセット12が補助電圧Vauxから切断される。このような補助電圧Vauxの遮断に応答して、チップセット12はその始動シーケンスを再び開始する。他の例では、チップセット12が直接的に補助電圧Vauxに接続されている場合、シーケンシングマイクロコントローラ13は、例えばレジューム−リセット信号といった適切な制御信号をチップセット12に提供し得る。この信号は、チップセット12及び場合によりシステムボード3の更なるコンポーネントの再始動をアクティブに要求するよう、アサートされ、且つ所定の時間の後にディアサートされることになる。
万一、続く再始動フェーズ中に電源ユニット2の更なる停電が発生するならば、シーケンシングマイクロコントローラ13は、デッドロック状況が起こらないよう、再びAC障害を信号伝達することになる。一次側のAC供給電圧VACがいつかは安定になると仮定して、チップセット12及びシステムボード3の他のコンポーネントは最終的に、通常の始動プロセスを進めることになる。具体的には、電源ユニット2及び電圧比較器14の双方が、モード制御信号Sonの提供から所定期間Tmax内に、それぞれのパワーグッド信号PGPSU及びPGVCを生成することになる。これに応答して、コンピュータシステムは、CPU10が動作可能になる通常の動作モード23、特に、ACPIのS0状態に入る。
従って、ファームウェアコンポーネント11がCPU10上で所謂BIOSコードを実行し始める。BIOSコードの実行中、シーケンシングマイクロコントローラ13又はチップセット12を介した適切な制御信号のアサートにより、BIOSコンポーネント11は先立つAC障害の発生に気付かされることになる。対応するBIOS設定に応じて、ファームウェアコンポーネント11のBIOSコードは、コンピュータシステム1に、動作状態23すなわちACPIのS0状態にとどまるか、あるいは、例えばACPIのS3状態又はS5状態の何れかといったスタンバイ状態21に戻るかを命令し得る。例えば、コンピュータシステム1が、AC障害の発生後にACPIのS5状態に入るように設定されている場合、それに対応した、スタンバイモード21に戻るモード変更が、モード制御信号Sonをディアサートすることによって要求され得る。
図2に指し示されるように、通常の動作モード23において、シーケンシングマイクロコントローラ13は、パワーグッド信号PGPSU及びPGVCの一方又は双方を監視し続ける。万一、パワーグッド信号の一方又は双方が欠乏する場合、システムはAC障害状態20に戻る。
事実上、電源ユニット2及びシステムボード3のコンポーネントによって提供される制御信号PGPSU、PGVC及び/又はSonをモニタすることにより、シーケンシングマイクロコントローラ13は、始動状態22を含むコンピュータシステム1の全ての動作状態において、AC電力障害の発生を検出することができる。AC障害の検出を特にはチップセット12であるシステムボード3の他のコンポーネントに信号伝達することにより、補助電圧Vauxの途絶をもたらさないことがある短時間のAC電力障害であっても、全てのコンポーネントによって検出されることができ、それにより、システムボード3のコンポーネントを明確に規定された状態に至らせることができることが確保される。これは、手動での再始動が不可能であるか非常に高コストであるかの何れかである遠隔設置されるコンピュータシステムにおいて特に重要である。
1 コンピュータシステム
2 電源ユニット
3 システムボード
4 AC/DCコンバータ
5 マイクロコントローラ
6 供給電圧端子
7 補助電圧端子
8 制御信号出力
9 制御信号入力
10 CPU
11 ファームウェアコンポーネント
12 チップセット
13 シーケンシングマイクロコントローラ
14 電圧比較器
15 電圧レギュレータ
20 AC障害状態
21 スタンバイモード
22 始動状態
23 通常動作モード
PGPSU (電源ユニットの)パワーグッド信号
PGVC (システムボードの)パワーグッド信号
fail 障害信号
on モード制御信号
max 所定期間
AC AC供給電圧
aux 補助電圧
cc 二次側供給電圧
NEVER_OFF_H ネバーオフ信号
BTN_PWR_DEEPS5_L 電力信号

Claims (8)

  1. AC供給電圧に基づいて少なくとも1つのDC供給電圧を生成する電源ユニットと、
    前記電源ユニットに電気的に接続されたシステムボードであり、当該システムボードは、当該システムボードの更なるコンポーネントを選択的にアクティブにするシーケンシングマイクロコントローラを有し、前記更なるコンポーネントはチップセットを有し、前記シーケンシングマイクロコントローラは、当該システムボードのシャットダウンとリブートの成功とを検出するため、前記電源ユニット及び/又は当該システムボードから受信される前記電源ユニットをスタンバイモードから通常動作モードに及びその逆に選択的に切り換えるための少なくとも1つのモード制御信号の状態を監視し、監視した前記モード制御信号に基づいて、ユーザにより手動で又はソフトウェアにより自動で引き起こされた当該システムボードのシャットダウンが検出された後に、当該システムボードのリブートの成功が検出されるまで、所定のインターバルで、少なくとも前記チップセットにリブートコマンドを信号伝達するように構成される、システムボードと、
    を有するコンピュータシステム。
  2. 前記更なるコンポーネントは、前記システムボードのシャットダウンが検出された後に、格納したファームウェア設定に従って当該コンピュータシステムの所定の動作モードをアクティブにする、ように構成されたファームウェアコンポーネントを有する、請求項1に記載のコンピュータシステム。
  3. 前記シーケンシングマイクロコントローラは更に、前記AC供給電圧の障害を検出して、少なくとも前記チップセットに前記AC供給電圧の前記障害を信号伝達するように構成される、請求項1に記載のコンピュータシステム。
  4. 前記シーケンシングマイクロコントローラは、前記システムボードの前記更なるコンポーネントに前記少なくとも1つのDC供給電圧を選択的に供給するように構成され、且つ前記シーケンシングマイクロコントローラは、前記AC供給電圧の前記障害を信号伝達するため、所定期間にわたって前記システムボードの前記更なるコンポーネントの全てへの前記少なくとも1つのDC供給電圧の供給を遮断するか、あるいは所定量の時間にわたって前記チップセットにレジューム−リセット信号を提供するか、を行うように構成される、請求項3に記載のコンピュータシステム。
  5. 前記更なるコンポーネントは、格納したファームウェア設定に従って電力障害後に当該コンピュータシステムの所定の動作モードをアクティブにするように構成されたファームウェアコンポーネントを有し、前記シーケンシングマイクロコントローラは更に、前記AC供給電圧の前記障害を信号伝達するため、前記ファームウェアコンポーネントに障害信号を提供するように構成される、請求項3に記載のコンピュータシステム。
  6. 前記電源ユニットは、少なくとも1つの二次側供給電圧と少なくとも1つの補助電圧とを生成するように構成され、
    前記シーケンシングマイクロコントローラは、少なくとも、当該コンピュータシステムの所定の動作モードに入ることの要求のために前記チップセットによって提供されるモード制御信号、を監視して、前記所定の動作モードに入ることの要求の検出に応答してタイマーを起動するように構成され、且つ
    前記シーケンシングマイクロコントローラは、前記電源ユニットから前記システムボードへの前記二次側供給電圧の供給を監視して、前記二次側供給電圧の供給が所定期間内に検出されない場合に、前記AC供給電圧の障害を信号伝達するように構成される、
    請求項1に記載のコンピュータシステム。
  7. 前記シーケンシングマイクロコントローラは、
    前記電源ユニットの出力端子における前記二次側供給電圧が第1の所定の電圧レベルに到達したことを指し示す、前記電源ユニットによって提供される第1のパワーグッド信号、及び
    前記システムボードの給電線における前記二次側供給電圧が第2の所定の電圧レベルに到達したことを指し示す、前記システムボードの電圧比較器によって提供される第2のパワーグッド信号、
    のうちの少なくとも一方を監視するように構成される、請求項6に記載のコンピュータシステム。
  8. 電源ユニットと、前記電源ユニットに電気的に接続された、シーケンシングマイクロコントローラ及びチップセットを有するシステムボードと、を有するコンピュータシステムを動作させる方法であって、前記シーケンシングマイクロコントローラが、
    監視した、前記電源ユニットをスタンバイモードから通常動作モードに及びその逆に選択的に切り換えるための少なくとも1つのモード制御信号に基づいて、前記システムボードのシャットダウンを検出するステップであり、前記モード制御信号は、前記電源ユニット及び/又は前記システムボードから受信される、ステップと、
    ユーザにより手動で又はソフトウェアにより自動で引き起こされたシャットダウンが検出された場合に、少なくとも前記チップセットにリブートコマンドを信号伝達し、且つ第1のタイマーを起動するステップと、
    前記システムボードのリブートが成功したかを決定するために、前記チップセットによって提供される少なくとも1つの制御信号を監視して、監視された前記制御信号が前記システムボードのリブートが成功したことを指し示す場合に、前記第1のタイマーを停止させるステップと、
    起動された前記第1のタイマーが所定の値に到達した場合に、前記リブートコマンドを再送信するステップと
    を実行する、方法。
JP2014226767A 2014-03-25 2014-11-07 コンピュータシステム及びその動作方法 Active JP5976074B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14161546.8 2014-03-25
EP14161546.8A EP2924538B1 (en) 2014-03-25 2014-03-25 Computer system and method for its operation

Publications (2)

Publication Number Publication Date
JP2015185159A JP2015185159A (ja) 2015-10-22
JP5976074B2 true JP5976074B2 (ja) 2016-08-23

Family

ID=50389832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014226767A Active JP5976074B2 (ja) 2014-03-25 2014-11-07 コンピュータシステム及びその動作方法

Country Status (3)

Country Link
US (1) US10025595B2 (ja)
EP (1) EP2924538B1 (ja)
JP (1) JP5976074B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824887B2 (ja) 2015-09-18 2021-02-03 シャープ株式会社 端末装置、および通信方法
US9958277B1 (en) * 2015-12-18 2018-05-01 EMC IP Holding Company LLC Waypoint-assisted navigation of an enterprise facility
DE102018103286B4 (de) 2018-02-14 2019-09-12 Fujitsu Technology Solutions Intellectual Property Gmbh Computersystem, Betriebsverfahren für einen Mikrocontroller sowie Computerprogrammprodukt
CN113865587A (zh) 2020-06-30 2021-12-31 伊姆西Ip控股有限责任公司 用于监控现场设备的方法、电子设备和计算机程序产品
CN113868102A (zh) 2020-06-30 2021-12-31 伊姆西Ip控股有限责任公司 用于信息显示的方法、电子设备和计算机程序产品

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3065683B2 (ja) 1991-03-20 2000-07-17 三菱レイヨン株式会社 プリプレグ
US5428252A (en) 1992-01-03 1995-06-27 Zilog, Inc. Power supply interruption detection and response system for a microcontroller
JP2962387B2 (ja) 1993-05-07 1999-10-12 三菱電機株式会社 プログラマブルコントローラおよびそれを用いた分散制御システムにおける特定他局のリセット方法、他局のリセット要因検出方法、異常局監視方法、同期起動方法および同期停止方法
US5511204A (en) 1994-09-07 1996-04-23 International Business Machines Corporation Performing system tasks at power-off using system management interrupt
TW387584U (en) * 1998-06-10 2000-04-11 Winbond Electronics Corp Controlling circuit used for computer power recovery and on off switch
US6274949B1 (en) * 1999-01-18 2001-08-14 Hewlett-Packard Company Back-up power accessory for a computer
JP2000267767A (ja) 1999-03-19 2000-09-29 Fujitsu General Ltd オンラインシステム
US6367022B1 (en) 1999-07-14 2002-04-02 Visteon Global Technologies, Inc. Power management fault strategy for automotive multimedia system
KR100603926B1 (ko) * 1999-10-25 2006-07-24 삼성전자주식회사 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법
US7003659B2 (en) * 2002-04-29 2006-02-21 Intel Corporation Method and/or apparatus for reliably booting a computer system
JP2005141623A (ja) 2003-11-10 2005-06-02 Matsushita Electric Works Ltd 瞬停対応型の端末制御装置及び端末制御システム
US20060136765A1 (en) 2004-12-03 2006-06-22 Poisner David L Prevention of data loss due to power failure
JP4531020B2 (ja) 2006-08-01 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2010079778A (ja) 2008-09-29 2010-04-08 Nec Personal Products Co Ltd 情報処理装置およびbios設定画面の表示方法
TWI375912B (en) * 2008-10-17 2012-11-01 Asrock Inc Method for reducing time of booting and computer system
US8627132B2 (en) * 2008-12-31 2014-01-07 Linear Technology Corporation Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments
CN102301301B (zh) * 2009-01-30 2014-07-02 惠普开发有限公司 计算机***关机状态的辅助电源轨控制
JP2011039963A (ja) 2009-08-18 2011-02-24 Toshiba Tec Corp 電子機器、商品販売データ登録装置、及び電子機器の制御プログラム
JP5353762B2 (ja) 2010-02-26 2013-11-27 ブラザー工業株式会社 メモリ制御装置
JP5455826B2 (ja) 2010-07-14 2014-03-26 萩原電気株式会社 電源投入制御回路
JP5174093B2 (ja) 2010-07-26 2013-04-03 東芝テック株式会社 電子機器およびその制御プログラム
TWI461893B (zh) * 2011-11-04 2014-11-21 Wistron Corp 處理系統以及其電源控制裝置

Also Published As

Publication number Publication date
EP2924538B1 (en) 2020-06-17
EP2924538A1 (en) 2015-09-30
US10025595B2 (en) 2018-07-17
JP2015185159A (ja) 2015-10-22
US20150277931A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
JP5976074B2 (ja) コンピュータシステム及びその動作方法
JP4105701B2 (ja) 待機電力制御装置
CN110244830B (zh) 一种用于硬盘上电的控制电路及其控制方法
US8578182B2 (en) Power lock-up setting method performed by baseboard management controller and electronic apparatus using the same
KR101739501B1 (ko) 컴퓨터 시스템의 대기전력 차단 및 에너지 절감 방법
CN111831488B (zh) 具有安全等级设计的tcms-mpu控制单元
JP2000116029A (ja) バックアップ電源装置
TW201321949A (zh) 電源開機控制方法及其系統
US9378441B2 (en) Information processing apparatus, method for controlling the same, and program
JP5182463B2 (ja) 投写装置および制御方法
US9411704B2 (en) Computer systems and methods of detecting AC failure
CN110389643B (zh) 服务器及其远端控制方法
US10921875B2 (en) Computer system, operational method for a microcontroller, and computer program product
JP5740454B2 (ja) Ac不具合検出のためのコンピュータシステム及びコンピュータシステムの動作方法
KR101746434B1 (ko) 다중 감지 기능을 갖는 대기 전력 차단 방법
CN115407861A (zh) 目标设备供电方法、***、装置及计算机可读存储介质
KR101351703B1 (ko) 단말 장치 및 전력 제어 장치
JP5422426B2 (ja) 情報処理装置
JP6446948B2 (ja) 電子機器、電源装置および電源監視方法
US11385904B2 (en) Methods and apparatus for selecting operating modes in a device
TWI459186B (zh) 電壓錯誤的處理裝置與方法
CN114647293A (zh) 掉电保护方法、装置、电源监控组件以及服务器
JP7198065B2 (ja) コンピュータシステム及び制御方法
JP2011186662A (ja) 情報処理装置
JP2003134693A (ja) 無停電電源装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160719

R150 Certificate of patent or registration of utility model

Ref document number: 5976074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350