JP5972808B2 - モニタ回路、半導体集積回路、半導体装置及びその電源電圧制御方法 - Google Patents

モニタ回路、半導体集積回路、半導体装置及びその電源電圧制御方法 Download PDF

Info

Publication number
JP5972808B2
JP5972808B2 JP2013015269A JP2013015269A JP5972808B2 JP 5972808 B2 JP5972808 B2 JP 5972808B2 JP 2013015269 A JP2013015269 A JP 2013015269A JP 2013015269 A JP2013015269 A JP 2013015269A JP 5972808 B2 JP5972808 B2 JP 5972808B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
supply voltage
reference voltage
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013015269A
Other languages
English (en)
Other versions
JP2014145704A (ja
Inventor
禎史 亀山
禎史 亀山
峰信 成瀬
峰信 成瀬
庸平 秋田
庸平 秋田
原　博隆
博隆 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013015269A priority Critical patent/JP5972808B2/ja
Priority to US14/165,624 priority patent/US9146598B2/en
Publication of JP2014145704A publication Critical patent/JP2014145704A/ja
Priority to US14/851,592 priority patent/US9647654B2/en
Application granted granted Critical
Publication of JP5972808B2 publication Critical patent/JP5972808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/32—Compensating for temperature change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、モニタ回路、半導体集積回路、半導体装置及びその電源電圧制御方法に関する。
半導体集積回路の微細化及び高集積化により、半導体集積回路に供給される電源電圧は低くなっている。それに伴って、半導体集積回路が動作可能な電源電圧範囲も狭くなっている。そのため、半導体集積回路に供給される電源電圧を確度良く測定し、その測定結果に基づいて当該半導体集積回路に安定した電源電圧を供給することが求められている。
ところで、特許文献１及び特許文献２には、チップ内部の特定箇所の電圧値を測定するモニタ回路が開示されている。
特開２０００−３４６９０９号公報 特開２００８−２２７１９２号公報
本願の発明者等は、例えばカーナビゲーション装置や無線通信端末等の電子装置に用いられる半導体集積回路の開発に際し、様々な課題を見出した。本願で開示される各実施の形態は、例えば、カーナビゲーション装置や無線通信端末等の動作信頼性が重視される電子装置に好適なモニタ回路を提供する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、モニタ回路は、第１及び第２基準電圧を生成する基準電圧生成部と、前記第１及び前記第２基準電圧の差電圧を増幅する第１増幅部と、半導体集積回路内に設けられた機能ブロックに供給される内部電源電圧と、前記第１基準電圧と、の差電圧を増幅する第２増幅部と、前記第１及び前記第２増幅部のそれぞれの増幅結果を比較して測定結果として出力する比較部と、を有する。
前記一実施の形態によれば、良質なモニタ回路、半導体集積回路、半導体装置及びその電源電圧制御方法を提供することができる。
実施の形態１にかかる電子装置１の構成例を示すブロック図である。 実施の形態１にかかる半導体装置１０の構成例を示す平面図である。 実施の形態１にかかる半導体装置１０の構成例を示す断面模式図である。 実施の形態１にかかる半導体装置１０の構成例を示す断面模式図である。 実施の形態１にかかる半導体装置１０の構成例を示すブロック図である。 基準電圧Ｖｔｈｓｅｎ，Ｖｔｈｒｅｆの温度依存性を示す図である。 増幅信号Ｖｔｈ１の温度依存性を示す図である。 内部電源電圧ＶＤＤ１ｉ及び基準電圧Ｖｔｈｓｅｎの温度依存性を示す図である。 増幅信号Ｖｔｈ２の温度依存性を示す図である。 実施の形態２にかかる半導体装置１０の構成例を示す平面図である。 実施の形態２にかかる半導体装置１０の構成例を示すブロック図である。 基準電圧Ｖｔｈｓｅｎ，Ｖｔｈｒｅｆの温度依存性を示す図である。 増幅信号Ｖｔｈ１の温度依存性を示す図である。 内部電源電圧ＶＤＤ１ｉ及び基準電圧Ｖｔｈｓｅｎの温度依存性を示す図である。 増幅信号Ｖｔｈ２の温度依存性を示す図である。 実施の形態３にかかる半導体装置１０の構成例を示すブロック図である。 実施の形態４にかかる比較部ＣＭＰ１の第１の具体的構成例を示す図である。 ノードａ１〜ａ５の電圧値の温度依存性を示す図である。 増幅信号Ｖｔｈ２の温度依存性を示す図である。 ノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。 ノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２との比較結果を示す図である。 実施の形態４にかかる比較部ＣＭＰ１の第２の具体的構成例を示す図である。 シフト前のノードａ１〜ａ５の電圧値の温度依存性を示す図である。 シフト前のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。 シフト後のノードａ１〜ａ５の電圧値の温度依存性を示す図である。 シフト後のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。 実施の形態４にかかる比較部ＣＭＰ１の第３の具体的構成例を示す図である。 刻み幅の大きいノードａ１〜ａ５の電圧値の温度依存性を示す図である。 刻み幅の大きいノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。 刻み幅の小さいノードａ１〜ａ５の電圧値の温度依存性を示す図である。 刻み幅の小さいノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。 実施の形態４にかかる比較部ＣＭＰ１の第４の具体的構成例を示す図である。 オフセット調整前のノードａ１〜ａ５の電圧値の温度依存性を示す図である。 オフセット調整前のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。 オフセット調整後のノードａ１〜ａ５の電圧値の温度依存性を示す図である。 オフセット調整後のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。 実施の形態４にかかる比較部ＣＭＰ１の第５の具体的構成例を示す図である。 ノイズフィルタ適用前のノードａ１〜ａ５の電圧値の温度依存性を示す図である。 ノイズフィルタ適用前のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。 ノイズフィルタ適用後のノードａ１〜ａ５の電圧値の温度依存性を示す図である。 ノイズフィルタ適用後のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
＜実施の形態１＞
（電子システムの構成）
まず、図１を参照して、本実施の形態にかかる半導体装置が適用される電子装置の構成について説明する。図１は、実施の形態１にかかる電子装置１の構成例を示すブロック図である。一例として、電子装置１が、自動車に搭載されるカーナビゲーション装置である場合について説明する。図１に示すように、電子装置１は、半導体装置１０、モニタ２０、メモリ３０、ＤＶＤ（Digital Versatile Disc）ドライブ４０、カメラ５０、記憶装置６０、及びＧＰＳ（Global Positioning System）モジュール７０を備えている。
半導体装置１０は、モニタ２０、メモリ３０、ＤＶＤドライブ４０、カメラ５０、記憶装置６０、及びＧＰＳモジュール７０を制御する。図１に示す半導体装置１０は、１チップにより構成してもよいが、複数のチップから構成してもよい。例えば、モニタ２０を複数のモニタから構成する場合、半導体装置１０も複数のチップから構成する。実施の形態１に係る半導体装置１０の内部構成の詳細については、後述する。
モニタ２０は、例えば液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）や有機ＥＬディスプレイ（ＯＬＥＤ：Organic Light-Emitting Diode）等の表示装置である。モニタ２０は、ナビゲーション用画像はもちろんのこと、例えばＤＶＤドライブ４０に挿入されたＤＶＤに記録された各種画像、カメラ５０により撮影された画像等を表示する。モニタ２０が表示する画像の切り換えは、半導体装置１０が制御する。モニタ２０が複数のモニタから構成される場合、例えば、運転席のモニタはナビゲーション用画像を表示し、助手席や後部座席のモニタはＤＶＤの画像（例えば映画）を表示することなどが可能となる。つまり、複数のモニタが異なる画像を表示することができる。
メモリ（外部メモリ）３０は、半導体装置１０が利用するプログラム及びデータを格納する。メモリ３０としては、電源遮断時に記憶データが消去される揮発性メモリであるＤＲＡＭ（Dynamic Random Access Memory）を用いる場合が多い。もちろん、メモリ３０として、電源遮断時に記憶データが保持される不揮発性メモリを用いてもよい。
ＤＶＤドライブ４０は、ＤＶＤに記録された画像を読み出す。ＤＶＤドライブ４０に挿入されたＤＶＤの画像は、モニタ２０から出力される。
カメラ５０は、例えば自動車の外部後方に搭載されたいわゆるリアビューカメラである。カメラ５０は、自動車が後退する際に運転席から死角となる自動車後方を撮影する。カメラ５０により撮影された画像は、モニタ２０から出力される。例えば、自動車が後退する間（ギアがリバースに入っている間）、カメラ５０により撮影された画像が運転席のモニタ２０に表示される。
記憶装置６０は、好適にはハードディスクなどの大容量記憶装置であって、ナビゲーション用画像（地図情報）を格納している。
ＧＰＳモジュール７０は、アンテナ、ＲＦ回路、ベースバンド回路を備え、人工衛星から受信した位置情報に基づいて、自動車の現在位置を半導体装置１０へ出力する。
なお、本実施の形態にかかる半導体装置１０は、図１に示す電子装置１に適用される場合に限られず、無線通信端末等の他の電子装置に適用されてもよい。無線通信端末には、例えば、スマートフォン、フィーチャーフォン（例えば、折り畳み式の携帯電話端末）、携帯ゲーム端末、タブレットＰＣ(Personal Computer)、ノートＰＣ等がある。
（実施の形態１にかかる半導体装置１０の概要）
図２は、実施の形態１にかかる半導体装置１０の構成例を示す平面図である。図３及び図４は、実施の形態１にかかる半導体装置１０の構成例を示す断面模式図である。図５は、実施の形態１にかかる半導体装置１０の構成例を示すブロック図である。
図２に示す半導体装置１０では、実装基板ＳＵＢ１上に半導体集積回路１００及び電源ＩＣ２００，３００が設けられている。半導体集積回路１００では、パッケージＰＫＧ１上に半導体チップＣＨＰ１が設けられている。半導体チップＣＨＰ１は、機能ブロックとしてのＣＰＵ１０１、ＧＰＵ１０２、モニタＭＮＴ１，ＭＮＴ２、制御部ＣＴＬ１，ＣＴＬ２、及び、複数のパッドＰＤＶ１，ＰＤＧ１，ＰＤＶ２，ＰＤＧ２，ＰＤＳを備えている。
電源ＩＣ２００は、ＣＰＵ１０１を駆動するための電源電圧ＶＤＤ１及び接地電圧ＧＮＤ１を生成する。電源ＩＣ２００によって生成された電源電圧ＶＤＤ１は、電源電圧配線を介して、内部電源電圧ＶＤＤ１ｉとしてＣＰＵ１０１の電源電圧端子（以下、電源電圧端子ＶＤＤ１ｉと称す）に供給される（図５も参照のこと）。電源ＩＣ２００によって生成された接地電圧ＧＮＤ１は、接地電圧配線を介して、内部接地電圧（第１内部接地電圧）ＧＮＤ１ｉとしてＣＰＵ１０１の接地電圧端子（以下、接地電圧端子ＧＮＤ１ｉと称す）に供給される（図５も参照のこと）。そして、ＣＰＵ１０１は、内部電源電圧ＶＤＤ１ｉ及び内部接地電圧ＧＮＤ１ｉが供給されることにより動作する。
図３及び図４に示すように、電源電圧ＶＤＤ１は、電源電圧配線（実装基板ＳＵＢ１、パッケージＰＫＧ１、半導体チップＣＨＰ１上に配設された電源電圧配線）の寄生抵抗及びＣＰＵ１０１の消費電流等により電圧降下して、内部電源電圧ＶＤＤ１ｉとなる（図５も参照のこと）。また、接地電圧ＧＮＤ１は、接地電圧配線（実装基板ＳＵＢ１、パッケージＰＫＧ１、半導体チップＣＨＰ１上に配設された接地電圧配線）の寄生抵抗及びＣＰＵ１０１の消費電流等により電圧上昇して、内部接地電圧ＧＮＤ１ｉとなる（図５も参照のこと）。したがって、電源ＩＣ２００によって生成される電源電圧ＶＤＤ１と、ＣＰＵ１０１に供給される内部電源電圧ＶＤＤ１ｉとは、異なる電圧値を示す。また、電源ＩＣ２００によって生成される接地電圧ＧＮＤ１と、ＣＰＵ１０１に供給される内部電源電圧ＧＮＤ１ｉとは、異なる電圧値を示す。
ここで、以下の式（１）及び式（２）が成り立つ。
ＶＤＤ１ｉ＝ＶＤＤ１−ΔＶＤＤ１ ・・・（１）
なお、ＶＤＤ１ｉは、内部電源電圧ＶＤＤ１ｉの値を示し、ＶＤＤ１は、電源電圧ＶＤＤ１の値を示し、ΔＶＤＤ１は、電源電圧配線の寄生抵抗及びＣＰＵ１０１の消費電流等による降下電圧を示す。
ＧＮＤ１ｉ＝ＧＮＤ１＋ΔＧＮＤ１ ・・・（２）
なお、ＧＮＤ１ｉは、内部接地電圧ＧＮＤ１ｉの値を示し、ＧＮＤ１は、接地電圧ＧＮＤ１の値を示し、ΔＧＮＤ１は、接地電圧配線の寄生抵抗及びＣＰＵ１０１の消費電流等による降下電圧を示す。
モニタＭＮＴ１は、ＣＰＵ１０１への供給電圧に相当する電圧Ｖａ（＝ＶＤＤ１ｉ−ＧＮＤ１ｉ）の値をモニタ（測定）する。なお、モニタＭＮＴ１は、確度良くモニタするため、ＣＰＵ１０１に近接して設けられている。制御部ＣＴＬ１は、モニタＭＮＴ１の測定結果に応じた制御信号（ディジタル値）Ｓ１を生成する。電源ＩＣ２００は、この制御信号Ｓ１に基づいて電源電圧ＶＤＤ１の値を調整する。それにより、ＣＰＵ１０１に対して動作許容範囲内の内部電源電圧ＶＤＤ１ｉを供給することが可能となる。
電源ＩＣ３００は、ＧＰＵ１０２を駆動するための電源電圧ＶＤＤ２及び接地電圧ＧＮＤ２を生成する。電源ＩＣ３００によって生成された電源電圧ＶＤＤ２は、電源電圧配線を介して、内部電源電圧ＶＤＤ２ｉとしてＧＰＵ１０２の電源電圧端子（以下、電源電圧端子ＶＤＤ２ｉと称す）に供給される。電源ＩＣ３００によって生成された接地電圧ＧＮＤ２は、接地電圧配線を介して、内部接地電圧ＧＮＤ２ｉとしてＧＰＵ１０２の接地電圧端子（以下、接地電圧端子ＧＮＤ２ｉと称す）に供給される。そして、ＧＰＵ１０２は、内部電源電圧ＶＤＤ２ｉ及び内部接地電圧ＧＮＤ２ｉが供給されることにより動作する。
モニタＭＮＴ２は、ＧＰＵ１０２への供給電圧に相当する電圧（＝ＶＤＤ２ｉ−ＧＮＤ２ｉ）の値をモニタ（測定）する。なお、モニタＭＮＴ２は、確度良くモニタするため、ＧＰＵ１０２に近接して設けられている。制御部ＣＴＬ２は、モニタＭＮＴ２の測定結果に応じた制御信号（ディジタル値）Ｓ２を生成する。電源ＩＣ３００は、この制御信号Ｓ２に基づいて電源電圧ＶＤＤ２の値を調整する。それにより、ＧＰＵ１０２に対して動作許容範囲内の内部電源電圧ＶＤＤ２ｉを供給することが可能となる。
（実施の形態１にかかる半導体装置１０の詳細）
図５は、実施の形態１にかかる半導体装置１０の構成例を示すブロック図である。図６Ａは、基準電圧Ｖｔｈｓｅｎ，Ｖｔｈｒｅｆの温度依存性を示す図である。図６Ｂは、増幅信号Ｖｔｈ１の温度依存性を示す図である。図６Ｃは、内部電源電圧ＶＤＤ１ｉ及び基準電圧Ｖｔｈｓｅｎの温度依存性を示す図である。図６Ｄは、増幅信号Ｖｔｈ２の温度依存性を示す図である。
なお、電源ＩＣ２００、ＣＰＵ１０１、モニタＭＮＴ１及び制御部ＣＴＬ１の関係と、電源ＩＣ３００、ＧＰＵ１０２、モニタＭＮＴ２及び制御部ＣＴＬ２の関係とは、基本的には同じであるため、以下では、電源ＩＣ２００、ＣＰＵ１０１、モニタＭＮＴ１及び制御部ＣＴＬ１についてのみ説明する。
（モニタＭＮＴ１）
図５に示すように、モニタＭＮＴ１は、基準電圧生成部ＲＦＧ１、増幅部（第１増幅部）ＯＰＡ１、増幅部（第２増幅部）ＯＰＡ２及び比較部ＣＭＰ１を有する。
（基準電圧生成部ＲＦＧ１）
基準電圧生成部ＲＦＧ１は、基準電圧（第１基準電圧）Ｖｔｈｓｅｎ及び基準電圧（第２基準電圧）Ｖｔｈｒｅｆを生成する。より具体的には、基準電圧生成部ＲＦＧ１は、基準電圧Ｖｔｈｓｅｎと、基準電圧Ｖｔｈｓｅｎと共通の接地電圧（内部接地電圧ＧＮＤ１ｉ）に基づき生成され、かつ、基準電圧Ｖｔｈｓｅｎと異なる値の基準電圧Ｖｔｈｒｅｆと、を生成する。
例えば、基準電圧生成部ＲＦＧ１は、温度依存性の大きな基準電圧Ｖｔｈｓｅｎと、基準電圧Ｖｔｈｓｅｎよりも温度依存性の小さな基準電圧Ｖｔｈｒｅｆ（より好ましくは、温度に依存しない基準電圧Ｖｔｈｒｅｆ）と、を生成するバンドギャップリファレンス型の温度センサである（図６Ａ参照）。本実施の形態では、基準電圧生成部ＲＦＧ１が上記した温度センサである場合を例に説明する。
ここで、基準電圧生成部ＲＦＧ１は、上記したように内部接地電圧ＧＮＤ１ｉに基づいて基準電圧Ｖｔｈｓｅｎ，Ｖｔｈｒｅｆを生成している。したがって、基準電圧Ｖｔｈｓｅｎ，Ｖｔｈｒｅｆには、いずれも降下電圧成分ΔＧＮＤ１が含まれている。しかしながら、基準電圧生成部ＲＦＧ１は、内部接地電圧ＧＮＤ１ｉに基づいて基準電圧Ｖｔｈｓｅｎ，Ｖｔｈｒｅｆを生成するという回路構造上、電源電圧ＶＤＤ１の電圧降下の影響を受けない。
（増幅部ＯＰＡ１）
増幅部ＯＰＡ１は、基準電圧Ｖｔｈｒｅｆ及び基準電圧Ｖｔｈｓｅｎの差電圧を増幅して増幅信号Ｖｔｈ１を出力する（図６Ａ，図６Ｂ参照）。なお、増幅部ＯＰＡ１は、基準電圧Ｖｔｈｒｅｆ，Ｖｔｈｓｅｎのそれぞれの降下電圧成分ΔＧＮＤ１を相殺するため、降下電圧成分ΔＧＮＤ１を含まない増幅信号Ｖｔｈ１を出力している。
（増幅部ＯＰＡ２）
増幅部ＯＰＡ２は、内部電源電圧ＶＤＤ１ｉ及び基準電圧Ｖｔｈｓｅｎの差電圧を増幅して増幅信号Ｖｔｈ２を出力する（図６Ｃ，図６Ｄ参照）。ここで、内部電源電圧ＶＤＤ１ｉには、降下電圧成分ΔＶＤＤ１が含まれている。また、基準電圧Ｖｔｈｓｅｎには、降下電圧成分ΔＧＮＤ１が含まれている。したがって、増幅部ＯＰＡ２は、降下電圧成分ΔＶＤＤ１，ΔＧＮＤ１を含む増幅信号Ｖｔｈ２を出力している。
（比較部ＣＭＰ１）
比較部ＣＭＰ１は、増幅信号Ｖｔｈ１及び増幅信号Ｖｔｈ２を比較して測定結果として出力する。より具体的には、比較部ＣＭＰ１は、降下電圧成分ΔＶＤＤ１，ΔＧＮＤ１を含まない増幅信号Ｖｔｈ１と、降下電圧成分ΔＶＤＤ１，ΔＧＮＤ１を含む増幅信号Ｖｔｈ２と、を比較することで、降下電圧成分ΔＶＤＤ１，ΔＧＮＤ１の何れの要素も含んだ測定結果を出力する。さらに、比較部ＣＭＰ１は、増幅信号Ｖｔｈ１，Ｖｔｈ２のそれぞれの温度依存成分を相殺するため、温度の影響を受けない測定結果を出力している。
それにより、モニタＭＮＴ１は、ＣＰＵ１０１への供給電圧に相当する電圧Ｖａ（＝ＶＤＤ１ｉ−ＧＮＤ１ｉ＝（ＶＤＤ１−ΔＶＤＤ１）−（ＧＮＤ１＋ΔＧＮＤ１））を測定することができる。
その後、制御部ＣＴＬ１は、比較部ＣＭＰ１の比較結果（即ち、モニタＭＮＴ１の測定結果）に応じた制御信号Ｓ１を生成する。電源ＩＣ２００は、制御信号Ｓ１に基づいて電源電圧ＶＤＤ１の値を調整する。
このように、本実施の形態にかかるモニタＭＮＴ１は、機能ブロックであるＣＰＵ１０１への供給電圧を確度良く測定することができる。それにより、本実施の形態にかかる半導体装置１０は、機能ブロックあるいは半導体集積回路１００に安定した電源電圧を供給することができる。
＜実施の形態２＞
（実施の形態２にかかる半導体装置１０の概要）
図７は、実施の形態２にかかる半導体装置１０の構成例を示す平面図である。図７に示す半導体装置１０では、図２に示す半導体装置１０と比較して、半導体チップＣＨＰ１がモニタＭＮＴ１，ＭＮＴ２専用の接地電圧を受け渡しするパッドＰＤＧ１ｏ，ＰＤＧ２ｏをさらに備える。
例えば、モニタＭＮＴ１，ＭＮＴ２には、それぞれパッドＰＤＧ１ｏ，ＰＤＧ２ｏを介して、半導体集積回路１００直下の接地電圧ＧＮＤ１が内部接地電圧（第２内部接地電圧）ＧＮＤ１ｏ，ＧＮＤ２ｏとして供給される。ここで、基準電圧生成部ＲＦＧ１の消費電流が微小なことから接地電圧配線の寄生抵抗による電圧降下は無視できる程度に小さいため、内部接地電圧ＧＮＤ１ｏ，ＧＮＤ２ｏは、接地電圧ＧＮＤ１，ＧＮＤ２と略同一の値を示すということができる。
モニタＭＮＴ１は、ＣＰＵ１０１への供給電圧に対応する電圧Ｖｂ（＝ＶＤＤ１ｉ−ＧＮＤ１）の値をモニタ（測定）する。なお、モニタＭＮＴ１は、確度良くモニタするため、ＣＰＵ１０１に近接して設けられている。制御部ＣＴＬ１は、モニタＭＮＴ１の測定結果に応じた制御信号（ディジタル値）Ｓ１を生成する。電源ＩＣ２００は、この制御信号Ｓ１に基づいて電源電圧ＶＤＤ１の値を調整する。それにより、ＣＰＵ１０１に対して動作許容範囲内の内部電源電圧ＶＤＤ１ｉを供給することが可能となる。
モニタＭＮＴ２は、ＧＰＵ１０２への供給電圧に対応する電圧（＝ＶＤＤ２ｉ−ＧＮＤ２）の値をモニタ（測定）する。なお、モニタＭＮＴ２は、確度良くモニタするため、ＧＰＵ１０２に近接して設けられている。制御部ＣＴＬ２は、モニタＭＮＴ２の測定結果に応じた制御信号（ディジタル値）Ｓ２を生成する。電源ＩＣ３００は、この制御信号Ｓ２に基づいて電源電圧ＶＤＤ２の値を調整する。それにより、ＧＰＵ１０２に対して動作許容範囲内の内部電源電圧ＶＤＤ２ｉを供給することが可能となる。
図７に示す半導体装置１０のその他の構成については、図２に示す半導体装置１０と同様であるため、その説明を省略する。
（実施の形態２にかかる半導体装置１０の詳細）
図８は、実施の形態２にかかる半導体装置１０の構成例を示すブロック図である。図９Ａは、基準電圧Ｖｔｈｓｅｎ，Ｖｔｈｒｅｆの温度依存性を示す図である。図９Ｂは、増幅信号Ｖｔｈ１の温度依存性を示す図である。図９Ｃは、内部電源電圧ＶＤＤ１ｉ及び基準電圧Ｖｔｈｓｅｎの温度依存性を示す図である。図９Ｄは、増幅信号Ｖｔｈ２の温度依存性を示す図である。
なお、電源ＩＣ２００、ＣＰＵ１０１、モニタＭＮＴ１及び制御部ＣＴＬ１の関係と、電源ＩＣ３００、ＧＰＵ１０２、モニタＭＮＴ２及び制御部ＣＴＬ２の関係とは、基本的には同じであるため、以下では、電源ＩＣ２００、ＣＰＵ１０１、モニタＭＮＴ１及び制御部ＣＴＬ１についてのみ説明する。
（モニタＭＮＴ１）
図８に示すように、モニタＭＮＴ１に設けられた基準電圧生成部ＲＦＧ１には、ＣＰＵ１０１に供給される内部接地電圧ＧＮＤ１ｉに代えて、接地電圧ＧＮＤ１と略同一の値を示す内部接地電圧ＧＮＤ１ｏが供給されている。図８に示すモニタＭＮＴ１のその他の構成については、図５に示すモニタＭＮＴ１と同様であるため、その説明を省略する。
（基準電圧生成部ＲＦＧ１）
基準電圧生成部ＲＦＧ１は、基準電圧（第１基準電圧）Ｖｔｈｓｅｎ及び基準電圧（第２基準電圧）Ｖｔｈｒｅｆを生成する。より具体的には、基準電圧生成部ＲＦＧ１は、基準電圧Ｖｔｈｓｅｎと、基準電圧Ｖｔｈｓｅｎと共通の接地電圧（内部接地電圧ＧＮＤ１ｏ）に基づき生成され、かつ、基準電圧Ｖｔｈｓｅｎと異なる値の基準電圧Ｖｔｈｒｅｆと、を生成する。
例えば、基準電圧生成部ＲＦＧ１は、温度依存性の大きな基準電圧Ｖｔｈｓｅｎと、基準電圧Ｖｔｈｓｅｎよりも温度依存性の小さな基準電圧Ｖｔｈｒｅｆ（より好ましくは、温度に依存しない基準電圧Ｖｔｈｒｅｆ）と、を生成するバンドギャップリファレンス型の温度センサである（図９Ａ参照）。本実施の形態では、基準電圧生成部ＲＦＧ１が上記した温度センサである場合を例に説明する。
ここで、基準電圧生成部ＲＦＧ１は、上記したように内部接地電圧ＧＮＤ１ｏに基づいて基準電圧Ｖｔｈｓｅｎ，Ｖｔｈｒｅｆを生成している。したがって、基準電圧Ｖｔｈｓｅｎ，Ｖｔｈｒｅｆには、いずれも降下電圧成分ΔＧＮＤ１が含まれていない。
（増幅部ＯＰＡ１）
増幅部ＯＰＡ１は、基準電圧Ｖｔｈｒｅｆ及び基準電圧Ｖｔｈｓｅｎの差電圧を増幅して増幅信号Ｖｔｈ１を出力する（図９Ａ，図９Ｂ参照）。なお、増幅信号Ｖｔｈ１には、降下電圧成分ΔＧＮＤ１が含まれていない。
（増幅部ＯＰＡ２）
増幅部ＯＰＡ２は、内部電源電圧ＶＤＤ１ｉ及び基準電圧Ｖｔｈｓｅｎの差電圧を増幅して増幅信号Ｖｔｈ２を出力する（図９Ｃ，図９Ｄ参照）。ここで、内部電源電圧ＶＤＤ１ｉには、降下電圧成分ΔＶＤＤ１が含まれている。したがって、増幅部ＯＰＡ２は、降下電圧成分ΔＶＤＤ１を含む増幅信号Ｖｔｈ２を出力している。
（比較部ＣＭＰ１）
比較部ＣＭＰ１は、増幅信号Ｖｔｈ１及び増幅信号Ｖｔｈ２を比較して測定結果として出力する。より具体的には、比較部ＣＭＰ１は、降下電圧成分ΔＶＤＤ１，ΔＧＮＤ１を含まない増幅信号Ｖｔｈ１と、降下電圧成分ΔＶＤＤ１を含む増幅信号Ｖｔｈ２と、を比較することで、降下電圧成分ΔＶＤＤ１の要素を含んだ測定結果を出力する。さらに、比較部ＣＭＰ１は、増幅信号Ｖｔｈ１，Ｖｔｈ２のそれぞれの温度依存成分を相殺するため、温度の影響を受けない測定結果を出力している。
それにより、モニタＭＮＴ１は、ＣＰＵ１０１への供給電圧に対応する電圧Ｖｂ（＝ＶＤＤ１ｉ−ＧＮＤ１＝（ＶＤＤ１−ΔＶＤＤ１）−ＧＮＤ１）を測定することができる。
その後、制御部ＣＴＬ１は、比較部ＣＭＰ１の比較結果（即ち、モニタＭＮＴ１の測定結果）に応じた制御信号Ｓ１を生成する。電源ＩＣ２００は、制御信号Ｓ１に基づいて電源電圧ＶＤＤ１の値を調整する。
このように、本実施の形態にかかるモニタＭＮＴ１は、機能ブロックであるＣＰＵ１０１への供給電圧を確度良く測定することができる。それにより、本実施の形態にかかる半導体装置１０は、機能ブロック（あるいは半導体集積回路１００）に安定した電源電圧を供給することができる。
さらに、本実施の形態にかかるモニタＭＮＴ１は、電源ＩＣ２００とモニタＭＮＴ１との接地電圧（基準）を同じにして降下電圧成分ΔＶＤＤ１のみを考慮した測定を行うため、電源ＩＣ２００の電圧制定時の接地電圧（基準）のフィードバックを同じにできることから、実施の形態１の場合よりも測定速度を向上させることができる。これは、電源電圧ＶＤＤ１が激しく交流変動している場合においてその交流変動にある程度追従させたい場合等、高速処理が求められる場合に特に有効である。一方、実施の形態１にかかるモニタＭＮＴ１は、降下電圧成分ΔＶＤＤ１，ΔＧＮＤ１を考慮した測定を行うため、本実施の形態の場合よりも測定速度が劣るが、より確度の高い測定を行うことができる。
さらに、半導体の完成品（パッケージ化された半導体チップ）を評価する際、電源ＩＣ又は電源電圧を供給する電源の電圧値と、半導体チップ内部の電圧値と、の差電圧（ΔＶＤＩＦ）を測定し、電源電圧を供給する電源の電流値（ΔＩＤＩＦ）から、抵抗値ＲＸ＝ΔＶＤＩＦ／ΔＩＤＩＦを得る。評価する際に使用する測定ボード上の配線抵抗（ＲＹ）を予め測定しておけば、ＲＺ＝ＲＸ−ＲＹを得ることができる。ＲＺは、半導体の完成品（パッケージ化された半導体チップ）の抵抗値となる。この値を、ソフトウェア又は半導体チップのメモリに記録しておくことにより内部電源電圧ＶＤＤ１ｉとＲＺを用いて消費電流ＩＤＤｉを得ることができる。電源ＩＣなどの電源装置は、一般的に電圧と電流の値を用いて制御する。消費電流を計測することを可能にすることで、電源ＩＣなどの電源装置を精細に制御可能にする。
＜実施の形態３＞
図１０は、実施の形態３にかかる半導体装置１０の構成例を示すブロック図である。図１０に示すように、モニタＭＮＴ１に設けられた基準電圧生成部ＲＦＧ１には、ＣＰＵ１０１に供給される内部接地電圧ＧＮＤ１ｉと、接地電圧ＧＮＤ１と略同一の値を示す内部接地電圧ＧＮＤ１ｏと、が選択的に供給可能となっている。図１０に示すモニタＭＮＴ１のその他の構成及び動作については、図５及び図８に示すモニタＭＮＴ１と同様であるため、その説明を省略する。
本実施の形態にかかるモニタＭＮＴ１は、実施の形態１の場合と同等の効果を奏することができるとともに、実施の形態２の場合と同等の効果を奏することができる。
＜実施の形態４＞
本実施の形態では、比較部ＣＭＰ１の具体的構成例を説明する。
（比較部ＣＭＰ１の第１の具体的構成例）
図１１は、比較部ＣＭＰ１の第１の具体的構成例を比較部ＣＭＰ１ａとして示す図である。図１２Ａは、ノードａ１〜ａ５の電圧値（比較電圧）の温度依存性を示す図である。図１２Ｂは、増幅信号Ｖｔｈ２の温度依存性を示す図である。図１２Ｃは、ノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。図１２Ｄは、ノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２との比較結果を示す図である。
図１１に示す比較部ＣＭＰ１ａは、抵抗素子Ｒ１〜Ｒ４と、コンパレータＣｐ１〜Ｃｐ５と、を有する。抵抗素子Ｒ１〜Ｒ４は、増幅信号Ｖｔｈ１が供給される高電圧端子（以下、高電圧端子Ｖｔｈ１と称す）と、内部接地電圧ＧＮＤ１ｉが供給される接地電圧端子ＧＮＤ１ｉと、の間に直列に設けられている。
より具体的には、抵抗素子Ｒ１の一端はノードａ１を介して高電圧端子Ｖｔｈ１に接続され、抵抗素子Ｒ１の他端はノードａ２に接続されている。抵抗素子Ｒ２の一端はノードａ２に接続され、抵抗素子Ｒ２の他端はノードａ３に接続されている。抵抗素子Ｒ３の一端はノードａ３に接続され、抵抗素子Ｒ３の他端はノードａ４に接続されている。抵抗素子Ｒ４の一端はノードａ４に接続され、抵抗素子Ｒ３の他端はノードａ５を介して接地電圧端子ＧＮＤ１ｉに接続されている。Ｖｔｈ１、Ｖｔｈ２は一点ＧＮＤとしてＧＮＤ１ｉに接地させることで、ＧＮＤ１ｉの変動をＣｐ１〜Ｃｐ５のコンパレートにより、相殺
することを期待した構造にしている。
コンパレータＣｐ１は、ノードａ１の電圧値と、増幅信号Ｖｔｈ２の電圧値と、を比較して比較結果を出力する。コンパレータＣｐ２は、ノードａ２の電圧値と、増幅信号Ｖｔｈ２の電圧値と、を比較して比較結果を出力する。コンパレータＣｐ３は、ノードａ３の電圧値と、増幅信号Ｖｔｈ２の電圧値と、を比較して比較結果を出力する。コンパレータＣｐ４は、ノードａ４の電圧値と、増幅信号Ｖｔｈ２の電圧値と、を比較して比較結果を出力する。コンパレータＣｐ５は、ノードａ５の電圧値と、増幅信号Ｖｔｈ２の電圧値と、を比較して比較結果を出力する。
例えば、ノードａ１〜ａ５の電圧値がそれぞれ０．４１０Ｖ、０．４０５Ｖ、０．４００Ｖ、０．３９５Ｖ、０．３９０Ｖを示し、増幅信号Ｖｔｈ２の電圧値が０．４０６Ｖを示す場合、コンパレータＣｐ１〜Ｃｐ５は、それぞれ比較結果０、１、１、１、１を出力する。コンパレータＣｐ１〜Ｃｐ５のそれぞれの比較結果が一つの測定結果（ディジタル値）として出力される。
図１１及び図１２Ａ〜図１２Ｄの例では、比較部ＣＭＰ１ａが５個のコンパレータＣｐ１〜Ｃｐ５を備えた場合を例に説明したが、これに限られない。比較部ＣＭＰ１ａは、Ｎ（Ｎは任意の自然数）個のコンパレータＣｐ１〜ＣｐＮを備えた構成に適宜変更可能である。それに伴い、比較部ＣＭＰ１ａは、（Ｎ−１）個の抵抗素子Ｒ１〜Ｒ（Ｎ−１）を備えた構成に変更する必要がある。
（比較部ＣＭＰ１の第２の具体的構成例）
図１３は、比較部ＣＭＰ１の第２の具体的構成例を比較部ＣＭＰ１ｂとして示す図である。図１４Ａは、シフト前のノードａ１〜ａ５の電圧値の温度依存性を示す図である。図１４Ｂは、シフト前のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。図１４Ｃは、シフト後のノードａ１〜ａ５の電圧値の温度依存性を示す図である。図１４Ｄは、シフト後のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。
図１３に示す比較部ＣＭＰ１ｂは、図１１に示す比較部ＣＭＰ１ａと比較して、高電圧端子Ｖｔｈ１とノードａ１との間にレベルシフタＬＳ１をさらに備える。図１３に示す比較部ＣＭＰ１ｂのその他の構成については、図１１に示す比較部ＣＭＰ１ａと同様であるため、その説明を省略する。
レベルシフタＬＳ１は、高電圧端子Ｖｔｈ１とノードａ１との間に並列に設けられた複数の抵抗素子Ｒｌｓ１〜ＲｌｓＸ（Ｘは２以上の整数）と、これら複数の抵抗素子Ｒｌｓ１〜ＲｌｓＸにそれぞれ直列接続された複数のスイッチ素子Ｓｌｓ１〜ＳｌｓＸと、を備える。スイッチ素子Ｓｌｓ１〜ＳｌｓＸのオンオフは、制御部ＣＴＬ１からの制御信号ｔｈｄｖａｒによって制御される。なお、制御信号ｔｈｄｖａｒの値は例えばクロック周期で切り替わる。
例えば、まず、スイッチ素子Ｓｌｓ１〜ＳｌｓＸは、制御信号ｔｈｄｖａｒにより順にオンする。それにより、高電圧端子Ｖｔｈ１とノードａ１との間の抵抗値は徐々に低くなる。スイッチ素子Ｓｌｓ１〜ＳｌｓＸがすべてオンすると、次に、スイッチ素子Ｓｌｓ１〜ＳｌｓＸは制御信号ｔｈｄｖａｒにより順にオフする。それにより、高電圧端子Ｖｔｈ１とノードａ１との間の抵抗値は徐々に高くなる。スイッチ素子Ｓｌｓ１〜ＳｌｓＸが何れか一つを残してすべてオフすると、再び、スイッチ素子Ｓｌｓ１〜ＳｌｓＸは制御信号ｔｈｄｖａｒにより順にオンする。このような動作が繰り返されることにより、ノードａ１〜ａ５の電圧値は連続して広範囲にシフトされる。設定した範囲のシフトをクロック周期で切り替わるようにしてトグルさせることにより、増幅信号Ｖｔｈ２をノードａ１〜ａ５の電圧値の範囲内に収めて比較することが可能となる。
図１３及び図１４Ａ〜図１４Ｄの例では、比較部ＣＭＰ１ｂが５個のコンパレータＣｐ１〜Ｃｐ５を備えた場合を例に説明したが、これに限られない。比較部ＣＭＰ１ｂは、Ｎ（Ｎは任意の自然数）個のコンパレータＣｐ１〜ＣｐＮを備えた構成に適宜変更可能である。それに伴い、比較部ＣＭＰ１ｂは、（Ｎ−１）個の抵抗素子Ｒ１〜Ｒ（Ｎ−１）を備えた構成に変更する必要がある。
（比較部ＣＭＰ１の第３の具体的構成例）
図１５は、比較部ＣＭＰ１の第３の具体的構成例を比較部ＣＭＰ１ｃとして示す図である。図１６Ａは、刻み幅の大きいノードａ１〜ａ５の電圧値の温度依存性を示す図である。図１６Ｂは、刻み幅の大きいノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。図１６Ｃは、刻み幅の小さいノードａ１〜ａ５の電圧値の温度依存性を示す図である。図１６Ｄは、刻み幅の小さいノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。刻み幅を変化させることにより、制御する必要がある電圧幅（分解能）の最適値に調整することを可能にする。
図１５に示す比較部ＣＭＰ１ｃは、図１１に示す比較部ＣＭＰ１ａと比較して、ノードａ５と接地電圧端子ＧＮＤ１ｉとの間に刻み幅調整部ＳＳ１をさらに備える。図１５に示す比較部ＣＭＰ１ｃのその他の構成については、図１１に示す比較部ＣＭＰ１ａと同様であるため、その説明を省略する。
刻み幅調整部ＳＳ１は、ノードａ５と接地電圧端子ＧＮＤ１ｉとの間に並列に設けられた複数の抵抗素子Ｒｓｓ１〜ＲｓｓＹ（Ｙは２以上の整数）と、これら複数の抵抗素子Ｒｓｓ１〜ＲｓｓＹにそれぞれ直列接続された複数のスイッチ素子Ｓｓｓ１〜ＳｓｓＹと、を備える。スイッチ素子Ｓｓｓ１〜ＳｓｓＹのオンオフは、制御部ＣＴＬ１からの制御信号ｔｈｓｈｉｆｔによって制御される。なお、制御信号ｔｈｓｈｉｆｔの値は例えば調整後に固定される。
例えば、スイッチ素子Ｓｓｓ１〜ＳｓｓＹのうちオンするスイッチ素子の数が多いほど、ノードａ５と接地電圧端子ＧＮＤ１ｉとの間の抵抗値は小さくなる。それにより、ノードａ１〜ａ５の電圧値の刻み幅は大きくなる（図１６Ａ、図１６Ｂ参照）。一方、スイッチ素子Ｓｓｓ１〜ＳｓｓＹのうちオンするスイッチ素子の数が少ないほど、ノードａ５と接地電圧端子ＧＮＤ１ｉとの間の抵抗値は大きくなる。それにより、ノードａ１〜ａ５の電圧値の刻み幅は小さくなる（図１６Ｃ、図１６Ｄ参照）。ノードａ１〜ａ５の電圧値の刻み幅を小さくすることにより、増幅信号Ｖｔｈ２の測定確度を向上させることが可能となる。
図１５及び図１６Ａ〜図１６Ｄの例では、比較部ＣＭＰ１ｃが５個のコンパレータＣｐ１〜Ｃｐ５を備えた場合を例に説明したが、これに限られない。比較部ＣＭＰ１ｃは、Ｎ（Ｎは任意の自然数）個のコンパレータＣｐ１〜ＣｐＮを備えた構成に適宜変更可能である。それに伴い、比較部ＣＭＰ１ｃは、（Ｎ−１）個のＲ１〜Ｒ（Ｎ−１）を備えた構成に変更する必要がある。
（比較部ＣＭＰ１の第４の具体的構成例）
図１７は、比較部ＣＭＰ１の第４の具体的構成例を比較部ＣＭＰ１ｄとして示す図である。図１８Ａは、オフセット調整前のノードａ１〜ａ５の電圧値の温度依存性を示す図である。図１８Ｂは、オフセット調整前のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。図１８Ｃは、オフセット調整後のノードａ１〜ａ５の電圧値の温度依存性を示す図である。図１８Ｄは、オフセット調整後のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。
図１７に示す比較部ＣＭＰ１ｄは、図１１に示す比較部ＣＭＰ１ａと比較して、高電圧端子Ｖｔｈ１とノードａ１との間にオフセット調整部ＯＳ１をさらに備える。図１７に示す比較部ＣＭＰ１ｄのその他の構成については、図１１に示す比較部ＣＭＰ１ａと同様であるため、その説明を省略する。
オフセット調整部ＯＳ１は、高電圧端子Ｖｔｈ１とノードａ１との間に並列に設けられた複数の抵抗素子Ｒｏｓ１〜ＲｏｓＺ（Ｚは２以上の整数）と、これら複数の抵抗素子Ｒｏｓ１〜ＲｏｓＺにそれぞれ直列接続された複数のスイッチ素子Ｓｏｓ１〜ＳｏｓＺと、を備える。スイッチ素子Ｓｏｓ１〜ＳｏｓＺのオンオフは、制御部ＣＴＬ１からの制御信号ｔｈｏｆｆによって制御される。なお、制御信号ｔｈｏｆｆの値は例えば調整後に固定される。
例えば、スイッチ素子Ｓｏｓ１〜ＳｏｓＺのうちオンするスイッチ素子の数が多いほど、高電圧端子Ｖｔｈ１とノードａ１との間の抵抗値は小さくなる。一方、スイッチ素子Ｓｏｓ１〜ＳｏｓＺのうちオンするスイッチ素子の数が少ないほど、高電圧端子Ｖｔｈ１とノードａ１との間の抵抗値は大きくなる。スイッチ素子Ｓｏｓ１〜ＳｏｓＺのオンオフを調整して高電圧端子Ｖｔｈ１とノードａ１との間の抵抗値を調整することにより、ノードａ１〜ａ５の電圧値を微調整することが可能である（図１８Ａ〜図１８Ｄ参照）。半導体は、チップ毎に特性が異なる。電圧の絶対値を確度良くコンパレート（比較）するには、半導体の特性のばらつき（オフセット）を製造時に調整する必要がある。オフセット調整部ＯＳ１は、半導体の生産時の特性確認（選別）時に得られた特性ばらつき（オフセット）の値を調整する。
図１７及び図１８Ａ〜図１８Ｄの例では、比較部ＣＭＰ１ｄが５個のコンパレータＣｐ１〜Ｃｐ５を備えた場合を例に説明したが、これに限られない。比較部ＣＭＰ１ｄは、Ｎ（Ｎは任意の自然数）個のコンパレータＣｐ１〜ＣｐＮを備えた構成に適宜変更可能である。それに伴い、比較部ＣＭＰ１ｄは、（Ｎ−１）個のＲ１〜Ｒ（Ｎ−１）を備えた構成に変更する必要がある。
（比較部ＣＭＰ１の第５の具体的構成例）
図１９は、比較部ＣＭＰ１の第５の具体的構成例を比較部ＣＭＰ１ｅとして示す図である。図２０Ａは、ノイズフィルタ適用前のノードａ１〜ａ５の電圧値の温度依存性を示す図である。図２０Ｂは、ノイズフィルタ適用前のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。図２０Ｃは、ノイズフィルタ適用後のノードａ１〜ａ５の電圧値の温度依存性を示す図である。図２０Ｄは、ノイズフィルタ適用後のノードａ１〜ａ５の電圧値と増幅信号Ｖｔｈ２とを比較した図である。
図１９に示す比較部ＣＭＰ１ｅは、図１１に示す比較部ＣＭＰ１ａと比較して、各コンパレータＣｐ１〜Ｃｐ５の増幅信号Ｖｔｈ２が供給される入力端子（非反転入力端子）側にノイズフィルタＮＦ１をさらに備える。図１９に示す比較部ＣＭＰ１ｅのその他の構成については、図１１に示す比較部ＣＭＰ１ａと同様であるため、その説明を省略する。
ノイズフィルタＮＦ１は、増幅信号Ｖｔｈ２が供給される高電圧端子（以下、高電圧端子Ｖｔｈ２と称す）と各コンパレータＣｐ１〜Ｃｐ５の非反転入力端子との間に並列に設けられた複数の抵抗素子Ｒｎｆ１〜ＲｎｆＭ（Ｍは２以上の整数）と、これら複数の抵抗素子Ｒｎｆ１〜ＲｎｆＭにそれぞれ直列接続された複数のスイッチ素子Ｓｎｆ１〜ＳｎｆＭと、各コンパレータＣｐ１〜Ｃｐ５の非反転入力端子と接地電圧端子ＧＮＤ１ｉとの間に設けられた容量素子Ｃ１と、を備える。スイッチ素子Ｓｎｆ１〜ＳｎｆＭのオンオフは、制御部ＣＴＬ１からの制御信号ｔｈｎｆによって制御される。なお、制御信号ｔｈｎｆの値は例えば調整後に固定される。
比較部ＣＭＰ１ｅは、ノイズフィルタＮＦ１で増幅信号Ｖｔｈ２のノイズを除去することにより、激しく変動する増幅信号Ｖｔｈ２の不要な変動をコンパレート時に抑制することができるため、安定したコンパレート結果（測定結果）を出力することができる。
図１９及び図２０Ａ〜図２０Ｄの例では、比較部ＣＭＰ１ｅが５個のコンパレータＣｐ１〜Ｃｐ５を備えた場合を例に説明したが、これに限られない。比較部ＣＭＰ１ｅは、Ｎ（Ｎは任意の自然数）個のコンパレータＣｐ１〜ＣｐＮを備えた構成に適宜変更可能である。それに伴い、比較部ＣＭＰ１ｅは、（Ｎ−１）個のＲ１〜Ｒ（Ｎ−１）を備えた構成に変更する必要がある。
なお、比較部ＣＭＰ１には、レベルシフタＬＳ１、刻み幅調整部ＳＳ１、オフセット調整部ＯＳ１、及び、ノイズフィルタＮＦ１のいくつか又はすべてが組み合わせて適用されてもよい。
以上のように、上記実施の形態１〜４にかかるモニタ回路（ＭＮＴ１，ＭＮＴ２）は、機能ブロック（ＣＰＵ１０１，ＧＰＵ１０２）への供給電圧を確度良く測定することができる。それにより、上記実施の形態１〜４にかかる半導体装置（１０）は、機能ブロックあるいは半導体集積回路１００に安定した電源電圧を供給することができる。
上記実施の形態では、一つの機能ブロックに対して一組のモニタ及び制御部が設けられた場合を例に説明したが、これに限られない。複数の機能ブロックによって一組のモニタ及び制御部が共用されてもよい。
また、上記実施の形態では、機能ブロックと制御部とが個別に設けられた場合を例に説明したが、これに限られない。機能ブロックが制御部としての機能を有していてもよい。例えば、機能ブロックとしてのＣＰＵ１０１が制御部ＣＴＬ１としての機能を有してもよい。
また、上記実施の形態では、接地電圧ＧＮＤ１と接地電圧ＧＮＤ２とが異なる場合を例に説明したが、これに限られない。当然ながら、接地電圧ＧＮＤ１と接地電圧ＧＮＤ２とが共通であってもよい。
また、上記実施の形態では、半導体チップＣＨＰ１上に２つの機能ブロックが設けられた場合を例に説明したが、これに限られない。当然ながら、半導体チップＣＨＰ１上には、１つ以上の任意の数の機能ブロック及びそれに対応するモニタ及び制御部が設けられていてもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
１ 電子装置
１０ 半導体装置
２０ モニタ
３０ メモリ
４０ ＤＶＤドライブ
５０ カメラ
６０ 記憶装置
７０ ＧＰＳモジュール
１００ 半導体集積回路
２００ 電源ＩＣ
３００ 電源ＩＣ
１０１ ＣＰＵ
１０２ ＧＰＵ
Ｃ１ 容量素子
ＣＨＰ１ チップ
ＣＭＰ１ 比較部
ＣＭＰ１ａ〜ＣＭＰ１ｅ 比較部
ＣＴＬ１，ＣＴＬ２ 制御部
Ｃｐ１〜Ｃｐ５ コンパレータ
ＬＳ１ レベルシフタ
ＭＮＴ１，ＭＮＴ２ モニタ
ＮＦ１ ノイズフィルタ
ＯＰＡ１，ＯＰＡ２ 増幅部
ＯＳ１ オフセット調整部
ＲＦＧ１ 基準電圧生成部
ＰＫＧ１ パッケージ
Ｒｌｓ１〜ＲｌｓＸ 抵抗素子
Ｒｎｆ１〜ＲｎｆＭ 抵抗素子
Ｒｏｓ１〜ＲｏｓＺ 抵抗素子
Ｒｓｓ１〜ＲｓｓＹ 抵抗素子
Ｓｌｓ１〜ＳｌｓＸ スイッチ素子
Ｓｎｆ１〜ＳｎｆＭ スイッチ素子
Ｓｏｓ１〜ＳｏｓＺ スイッチ素子
Ｓｓｓ１〜ＳｓｓＹ スイッチ素子
ＳＳ１ 刻み幅調整部
ＳＵＢ１ 実装基板

Claims (16)

  1. 以下を含むモニタ回路：
    （ａ）第１基準電圧と、前記第１基準電圧と共通の接地電圧に基づき生成され、かつ、前記第１基準電圧と異なる値の第２基準電圧と、を生成する基準電圧生成部；
    （ｂ）前記第１及び前記第２基準電圧の差電圧を増幅する第１増幅部；
    （ｃ）半導体集積回路内に設けられた機能ブロックに供給される内部電源電圧と、前記第１基準電圧と、の差電圧を増幅する第２増幅部；及び
    （ｄ）前記第１及び前記第２増幅部のそれぞれの増幅結果を比較して測定結果として出力する比較部。
  2. 前記機能ブロックは、前記半導体集積回路の外部にて生成された外部電源電圧が電源電圧配線を介して前記内部電源電圧として供給されるとともに、前記半導体集積回路の外部にて生成された外部接地電圧が接地電圧配線を介して第１内部接地電圧として供給されることにより動作し、
    前記基準電圧生成部は、前記第１内部接地電圧を前記共通の接地電圧として用い、前記第１及び前記第２基準電圧を生成する、請求項１に記載のモニタ回路。
  3. 前記基準電圧生成部は、前記第１内部接地電圧と、前記外部接地電圧と略同一の値を示す第２内部接地電圧と、のうち何れかを選択的に前記共通の接地電圧として用い、前記第１及び前記第２基準電圧を生成する、請求項２に記載のモニタ回路。
  4. 前記機能ブロックは、前記半導体集積回路の外部にて生成された外部電源電圧が電源電圧配線を介して前記内部電源電圧として供給されるとともに、前記半導体集積回路の外部にて生成された外部接地電圧が接地電圧配線を介して第１内部接地電圧として供給されることにより動作し、
    前記基準電圧生成部は、前記外部接地電圧と略同一の値を示す第２内部接地電圧を前記共通の接地電圧として用い、前記第１及び前記第２基準電圧を生成する、請求項１に記載のモニタ回路。
  5. 前記基準電圧生成部は、前記第１基準電圧と、前記第１基準電圧よりも温度依存性の小さい前記第２基準電圧と、を生成するバンドギャップリファレンス型の温度センサである、請求項１に記載のモニタ回路。
  6. 前記基準電圧生成部は、温度に依存する前記第１基準電圧と、温度に依存しない前記第２基準電圧と、を生成するバンドギャップリファレンス型の温度センサである、請求項１に記載のモニタ回路。
  7. 前記比較部は、
    前記第１増幅部の増幅結果と第１内部接地電圧とを抵抗分圧することにより異なる電圧値の複数の比較電圧を生成する複数の抵抗素子と、
    前記複数の比較電圧と前記第２増幅部の増幅結果とをそれぞれ比較する複数のコンパレータと、を有する、請求項１に記載のモニタ回路。
  8. 前記比較部は、
    前記第１増幅部の増幅結果が供給される高電圧端子と、前記複数の抵抗素子と、の間に設けられ、抵抗値が周期的に変化するレベルシフタをさらに有する、請求項７に記載のモニタ回路。
  9. 前記比較部は、
    前記第１内部接地電圧が供給される接地電圧端子と、前記複数の抵抗素子と、の間に設けられ、抵抗値を調整可能な刻み幅調整部をさらに有する、請求項７に記載のモニタ回路。
  10. 前記比較部は、
    前記第１増幅部の増幅結果が供給される高電圧端子と、前記複数の抵抗素子と、の間に設けられ、抵抗値を調整可能なオフセット調整部をさらに有する、請求項７に記載のモニタ回路。
  11. 前記比較部は、
    前記第２増幅部の増幅結果のノイズを除去するノイズフィルタをさらに有する、請求項７に記載のモニタ回路。
  12. 前記半導体集積回路の外部にて生成された外部電源電圧及び前記内部電源電圧の差電圧と当該外部電源電圧に対応する電流値とに応じて求められる抵抗値と、前記内部電源電圧と、に基づいて消費電流を算出する電流測定部をさらに備えた、請求項１に記載のモニタ回路。
  13. 半導体集積回路の外部にて生成された外部電源電圧が電源電圧配線を介して前記内部電源電圧として供給される前記機能ブロックと、
    請求項１〜１２の何れか一項に記載のモニタ回路と、
    前記モニタ回路の測定結果に基づいて前記外部電源電圧の値を制御する制御部と、を備えた、半導体集積回路。
  14. 外部電源電圧を生成する電源ＩＣと、
    半導体集積回路と、を備え、
    前記半導体集積回路は、
    前記外部電源電圧が電源電圧配線を介して前記内部電源電圧として供給される前記機能ブロックと、
    請求項１〜１２の何れか一項に記載のモニタ回路と、
    前記モニタ回路の測定結果に基づいて前記外部電源電圧の値を制御する制御部と、を有する、半導体装置。
  15. 以下を含む半導体装置：
    （ａ）外部電源電圧を生成する電源ＩＣ；及び
    （ｂ）半導体集積回路，
    ここで、前記半導体集積回路は以下を有する：
    （i）前記外部電源電圧が電源電圧配線を介して内部電源電圧として供給される機能ブロック；
    （ii）前記内部電源電圧の値を少なくとも測定するモニタ回路；及び
    （iii）前記モニタ回路の測定結果に基づいて前記外部電源電圧の値を制御する制御部，
    ここで、前記モニタ回路は以下を有する：
    （１）第１基準電圧と、前記第１基準電圧と共通の接地電圧に基づき生成され、かつ、前記第１基準電圧と異なる値の第２基準電圧と、を生成する基準電圧生成部；
    （２）前記第１及び前記第２基準電圧の差電圧を増幅する第１増幅部；
    （３）前記内部電源電圧及び前記第１基準電圧の差電圧を増幅する第２増幅部；及び
    （４）前記第１及び前記第２増幅部のそれぞれの増幅結果を比較して前記測定結果として出力する比較部。
  16. 以下の工程を含む、半導体装置の電源電圧制御方法：
    （ａ）半導体集積回路の外部にて生成された外部電源電圧が電源電圧配線を介して内部電源電圧として供給される機能ブロックの当該内部電源電圧の値を測定する工程；及び
    （ｂ）測定された結果に基づいて前記外部電源電圧の値を制御する工程，
    ここで、前記内部電源電圧の値を測定する工程は少なくとも以下を有する：
    （i）第１基準電圧と、前記第１基準電圧と共通の接地電圧に基づき生成され、かつ、前記第１基準電圧と異なる値の第２基準電圧と、を生成する工程；
    （ii）前記第１及び前記第２基準電圧の差電圧を増幅する工程；
    （iii）前記内部電源電圧及び前記第１基準電圧の差電圧を増幅する工程；及び
    （iv）前記第１及び前記第２基準電圧の差電圧を増幅した結果と、前記内部電源電圧及び前記第１基準電圧の差電圧を増幅した結果と、を比較して測定結果として出力する工程。
JP2013015269A 2013-01-30 2013-01-30 モニタ回路、半導体集積回路、半導体装置及びその電源電圧制御方法 Active JP5972808B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013015269A JP5972808B2 (ja) 2013-01-30 2013-01-30 モニタ回路、半導体集積回路、半導体装置及びその電源電圧制御方法
US14/165,624 US9146598B2 (en) 2013-01-30 2014-01-28 Monitor circuit, semiconductor integrated circuit, semiconductor device, and method of controlling power supply voltage of semiconductor device
US14/851,592 US9647654B2 (en) 2013-01-30 2015-09-11 Monitor circuit, semiconductor integrated circuit, semiconductor device, and method of controlling power supply voltage of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013015269A JP5972808B2 (ja) 2013-01-30 2013-01-30 モニタ回路、半導体集積回路、半導体装置及びその電源電圧制御方法

Publications (2)

Publication Number Publication Date
JP2014145704A JP2014145704A (ja) 2014-08-14
JP5972808B2 true JP5972808B2 (ja) 2016-08-17

Family

ID=51222249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013015269A Active JP5972808B2 (ja) 2013-01-30 2013-01-30 モニタ回路、半導体集積回路、半導体装置及びその電源電圧制御方法

Country Status (2)

Country Link
US (2) US9146598B2 (ja)
JP (1) JP5972808B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875963B2 (en) * 2014-12-19 2018-01-23 Toshiba Memory Corporation Semiconductor device
JP6598592B2 (ja) * 2015-08-28 2019-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路および電子制御ユニット
JP6637374B2 (ja) * 2016-04-27 2020-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び温度センサ
US10365304B2 (en) * 2017-10-06 2019-07-30 Ge Aviation Systems Llc Discrete input determining circuit and method
CN117110692B (zh) * 2023-10-24 2024-01-12 武汉市聚芯微电子有限责任公司 电流积分电路、光生电流读出电路以及芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04175622A (ja) * 1990-11-08 1992-06-23 Mitsubishi Electric Corp 温度検出回路
JPH09329628A (ja) * 1996-06-06 1997-12-22 Toyo Commun Equip Co Ltd ホール素子式電流検出器
JPH1146011A (ja) * 1997-07-28 1999-02-16 Sanyo Electric Co Ltd 受光位置検出回路
JP2000346909A (ja) 1999-06-07 2000-12-15 Matsushita Electric Ind Co Ltd 内部電圧モニタ回路
JP4008674B2 (ja) * 2001-05-25 2007-11-14 東光株式会社 半導体装置
KR100604264B1 (ko) * 2004-08-10 2006-07-28 이남훈 피드백라인의 개수를 줄인 정전압 제어장치
JP2007226348A (ja) * 2006-02-21 2007-09-06 Denso Corp 電圧監視システム、及び電子制御装置
JP2008175770A (ja) * 2007-01-22 2008-07-31 Matsushita Electric Ind Co Ltd 電位変動検出装置
JP2008227192A (ja) 2007-03-13 2008-09-25 Toshiba Microelectronics Corp チップ内電位モニター回路
KR100866967B1 (ko) * 2007-05-10 2008-11-05 삼성전자주식회사 밴드갭 기준 전압 발생 회로를 이용한 이상 전압 검출 및차단 회로
US8823418B2 (en) * 2009-09-17 2014-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Power on detection circuit

Also Published As

Publication number Publication date
JP2014145704A (ja) 2014-08-14
US20160006424A1 (en) 2016-01-07
US9647654B2 (en) 2017-05-09
US20140210544A1 (en) 2014-07-31
US9146598B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
JP5972808B2 (ja) モニタ回路、半導体集積回路、半導体装置及びその電源電圧制御方法
US10579086B2 (en) Current source calibration tracking temperature and bias current
JP6067792B2 (ja) 半導体プロセスセンサおよび半導体プロセスを特徴付ける方法
JP4953716B2 (ja) 半導体集積回路およびその関連技術
US8283609B2 (en) On die thermal sensor in semiconductor memory device
US9360381B2 (en) Semiconductor device and data generation method
JP3863508B2 (ja) 電源電圧検出回路及び半導体集積回路装置
CN104950139A (zh) 物理量检测传感器、电子设备、移动体以及电子电路
JP5255248B2 (ja) 電源安定化回路、電子デバイス、および、試験装置
US10296025B2 (en) Apparatus for electric current measurement or calibration and associated methods
KR20210064497A (ko) 밴드갭 기준 전압 생성 회로
US8886967B2 (en) Adaptive voltage positioning logic for voltage regulators
US8901992B1 (en) Temperature sensors
JP2007043153A (ja) ダイを急熱するためのオンダイ加熱回路及び制御ループ
JP6835573B2 (ja) 電圧調整回路、及び電圧調整方法
JP2017032303A (ja) バーンイン試験装置及び方法
JP2008008714A (ja) 半導体測定装置
WO2012147139A1 (ja) 半導体集積回路システムおよびそれを備えた電子機器、電気製品、移動体
US12040751B2 (en) Amplifier and electronic device including amplifier
US11637533B2 (en) Amplifier and electronic device including amplifier
US20180137929A1 (en) Wear sensor and method of operation for a memory device
WO2012029161A1 (ja) データ処理装置およびデータ処理システム
US8536874B1 (en) Integrated circuit voltage domain detection system and associated methodology
US11503239B2 (en) Electronic circuit for configuring amplifying circuit configured to output voltage including low noise
JP2004194304A (ja) パラメータ補正回路及びパラメータ補正方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160713

R150 Certificate of patent or registration of utility model

Ref document number: 5972808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150