JP5966921B2 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP5966921B2
JP5966921B2 JP2012287305A JP2012287305A JP5966921B2 JP 5966921 B2 JP5966921 B2 JP 5966921B2 JP 2012287305 A JP2012287305 A JP 2012287305A JP 2012287305 A JP2012287305 A JP 2012287305A JP 5966921 B2 JP5966921 B2 JP 5966921B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
semiconductor
control
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012287305A
Other languages
English (en)
Other versions
JP2014130894A (ja
Inventor
原田 務
務 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012287305A priority Critical patent/JP5966921B2/ja
Publication of JP2014130894A publication Critical patent/JP2014130894A/ja
Application granted granted Critical
Publication of JP5966921B2 publication Critical patent/JP5966921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、平板型の第1及び第2半導体チップが樹脂で封止されている半導体モジュールの製造方法に関する。半導体チップは、典型的には、縦型半導体素子のIGBTを含んでおり、そのような半導体モジュールは、典型的にはインバータの部品に用いられる。
ハイブリッド車を含む電気自動車の普及が拡大している。電気自動車は、バッテリの直流電力をモータ駆動に適した周波数の交流電力に変換するインバータを備える。電気自動車のインバータは大電流を扱うため、発熱が大きい。そこで、特に発熱の大きい半導体素子(典型的にはIGBT:Insulated Gate Bipolar Transistor)を内蔵する半導体チップを樹脂でモールドして平板型の半導体モジュールを構成し、複数の半導体モジュールと複数の冷却プレートを交互に積層した積層ユニットが提案されている。インバータの回路では、同種の2個のIGBTをセットで用いることが多いので、IGBTを内蔵した同種の半導体チップを2個、一つの半導体モジュールに収められることが少なくない。そのような半導体モジュールが例えば特許文献1乃至3に開示されている。
本明細書が開示する技術は、そのような同種の2個の半導体チップを樹脂でモールドして一つの筐体とした半導体モジュールに関する。ただし、本明細書が開示する技術は、3個以上の半導体チップを一つの半導体モジュールに収容したものを排除するものではないことに留意されたい。また、一つの半導体チップの中に複数の同種の半導体素子(複数の同種のIGBT)が並列に電気的に接続している場合もあることに留意されたい。即ち、本明細書において、「半導体チップ」は、物理的な一つの半導体片を意味し、「半導体素子」は、電気回路上の一つの素子を意味する。別言すれば、一つの半導体チップの中には複数の半導体素子(典型的にはIGBTとダイオード)が含まれ得る。
特開2009−177038号公報 特開2004−140068号公報 特開2002−026251号公報
半導体モジュールの小型化を図るには、縦型半導体素子を含む平板型の半導体チップを積層してパッケージ化する(モールドする)のがよい。縦型の半導体素子は平板の両面に電極が露出しているので、そのような縦半導体素子を含む半導体チップも、その両面に電極を備えることができる。そこで、3枚の平板状の電極と2個の平板型の半導体チップを交互に積層することで、電極と半導体チップとの電気的接続を確保できる。
他方、縦型半導体素子の典型であるIGBTは、コレクタ、エミッタ、ゲートの3つの電極を有しており、IGBTを含む半導体チップを2個、一つにパッケージ化する場合には、3枚の電極をモジュールの外へ引き出す必要がある。さらには、夫々のIGBTのゲートに通じる電極(制御電極)もモジュールから外へ引き出す必要がある。半導体チップを積層した上でいくつもの電極をモジュールの外へ引き出すのは製造工程が複雑になりがちである。本明細書は、2個の半導体チップを封止した(パッケージ化した)半導体モジュールについて、パッケージ外部に取り出す電極の製造性を高める技術を提供する。
本明細書は、半導体モジュールの製造方法を開示する。その製造方法が対象とする半導体モジュールは、平板型の第1及び第2半導体チップが樹脂で封止されているとともに、樹脂内部にて、いずれかの半導体チップと電気的に接続している第1電極と第2電極と出力電極と第1制御電極と第2制御電極が樹脂から露出しているデバイスである。なお、前述したように、半導体モジュールは3個以上の半導体チップを内蔵していてもよい。
夫々の半導体チップは、第1面に第1表面電極と制御パッドが露出しているとともに、第1面とは反対側の第2面に第2表面電極が露出している。別言すれば、平板型の半導体チップの対向する平面の夫々に表面電極(第1表面電極と第2表面電極)が露出しているとともに、いずれか一方の面に制御パッドが露出している。本明細書が開示する半導体モジュールは、また、樹脂内にて、第1電極、第1半導体チップ、出力電極、第2半導体チップ、及び、第2電極がこの順序で積層している。ここで、その積層体において、第1電極と第1半導体チップの第1表面電極が対向するとともに電気的に接続し、第1半導体チップの第2表面電極が出力電極と対向するとともに電気的に接続し、第2半導体チップの第1表面電極が出力電極と対向するとともに電気的に接続し、第2半導体チップの第2表面電極と第2電極が対向するとともに電気的に接続している。また、第1制御電極が第1半導体チップの制御パッドにボンディングワイヤを介して電気的に接続しており、第2制御電極が第2半導体チップの制御パッドにボンディングワイヤを介して電気的に接続している。そして、本明細書が開示する半導体モジュールは、第1及び第2電極、出力電極、第1及び第2制御電極のうち、制御パッドが向いている側に位置する電極が、積層方向から見て制御パッドと重ならないように配置されている。
第1表面電極と制御パッドが露出している面を便宜上「おもて面」と称し、第2表面電極が露出している面を「裏面」と称する。また、樹脂の外部に延出されている第1及び第2電極、第1及び第2制御電極、出力電極を「外部取出し電極」と総称することがある。
第1半導体チップと第2半導体チップの一例は、同種の半導体チップであってIGBTが含まれている半導体チップである。この場合、第1表面電極がIGBTのエミッタとコレクタの一方と電気的に接続し、第2表面電極がエミッタとコレクタの他方と電気的に接続する。そのような半導体モジュールでは、間に出力電極を挟んだ2つの半導体チップの積層体は、一方のIGBTのエミッタと他方のIGBTのコレクタが共に出力電極に電気的に接続する構成となる。すなわち、そのような半導体モジュールは2つのIGBTを内蔵しており、インバータ等の上アームと下アームを構成するのに適したデバイスとなる。そのような半導体モジュールが電気自動車用のインバータなど、大電流を扱う装置に用いられる場合、第1表面電極と第2表面電極の間に大電流が流れるため、第1及び第2表面電極は半導体チップの平坦面に広く露出している。そして、半導体チップの表面からも放熱を促進するため、第1あるいは第2表面電極に接続する導電体にも、いわゆるバスバと呼ばれる金属板状の導電部材が用いられることがある。他方、ゲートなどの制御パッドには大電流が流れないのでバスバを使う必要がなく、制御パッドと制御電極は、モジュールの小型化のためにボンディングワイヤで接続されることが多い。
一つの典型的な適用例として、上記の半導体モジュールはインバータに使われる。その場合、一つの半導体チップがIGBTとダイオードの並列回路を構成しており、2個の半導体チップが出力電極を挟んで積層しており、その積層体の両側に第1電極と第2電極が配置される。そして、第1電極と第2電極の一方(コレクタ側)には高電圧が印加され、他方(エミッタ側)は基準電位(典型的にはグランド)に接続される。一つの半導体チップがスイッチング回路を構成し、第1電極と出力電極とその間の半導体チップがいわゆる「下アーム」を構成する。また、第2電極と出力電極とその間の半導体チップがいわゆる「上アーム」を構成する。
上記の構造を有する半導体モジュールでは、第1電極、第1半導体チップ、出力電極、第2半導体チップ、及び、第2電極がこの順序で積層しているが、制御パッドが向いている側に位置する外部取出し電極及び半導体チップは、外部取出し電極と半導体チップの積層方向からみて制御パッドと重ならないように配置される。別言すれば、複数の電極と半導体チップの積層方向のいずれか一方から見ると、制御パッドの上には電極も半導体チップも重なっていない。それゆえ上記の構造を有する半導体モジュールは、2個の半導体チップと第1電極、第2電極、及び、出力電極を半田付けした後に、ボンディングワイヤを制御パッドに固着する作業がやり易い。上記の半導体モジュールは、ボンディングワイヤを固着させる作業の作業性が良い。
本明細書が開示する、上記の半導体モジュールを製造する方法を概説する。一つの製造方法は以下に記すプレ接合工程と積層工程と溶融工程を含む。積層工程では、第1電極、第1半導体チップ、出力電極、第2半導体チップ、及び、第2電極を、間に半田材を挟んで上からこの順序で鉛直方向に重ねて積層体を作る。溶融工程は、積層体を加熱して半田材を溶融させる。その後、積層体を冷却して半田材を固着させる。そして、プレ接合工程は、積層体を作る工程に先立って行われる工程であり、第1電極と出力電極の少なくとも一方の電極と、重ねたときにその少なくとも一方の電極の直下に位置することになる半田材を接合させる。即ち、積層体を作る工程を実施する前に、第1電極又は出力電極にはその下面に半田材が固定される。半導体チップと外部取出し電極を積層する際、一番下の外部取出し電極以外は治具で端部が支持される。その電極の下面に予め半田材を固定しておくことで、積層体を加熱して半田材を溶かす際に、電極と半田材との間にボイド(気泡)が生じ難くなる。
本明細書は、さらに、上記の半導体モジュールを製造するのに好適な別の方法も提供する。その方法は、以下に示す第1、第2半田工程を含む。第1半田工程は、高温溶融半田材を挟んで第1電極と第1半導体チップを半田付けするとともに、高温溶融半田材を挟んで出力電極と第2半導体チップを半田付けする。第2半田工程は、第2電極の上に低温溶融半田材を載せ、その上に出力電極と第2半導体チップのセットを載せ、その上に低温溶融半田材を載せ、その上に第1電極と第1半導体チップのセットを載せて加熱して低温溶融半田材を溶融させる。ここで、低温溶融半田材として、その融点が高温溶融半田材の融点よりも低いものが選ばれる。最後に、低温溶融半田材を冷却して固着させる。
上記工程では、第1電極と第1半導体チップを予め半田付けし、出力電力と第2半導体チップも予め半田付けする(第1半田工程)。そして、第2半田工程にて、それらと第2電極を半田付けする。第2半田工程で用いる半田材(低温溶融半田材)は、第1半田工程で用いる半田材(高温溶融半田材)よりも融点が低い。それゆえ、第2半田工程で半田材を溶融する際、第1半田工程で溶融させた半田(高温溶融半田材)が再び溶けることはない。この製造方法では、全ての外部取出し電極と半導体チップを同時に半田付けするのではなく、2回に分けて半田付けすることで、半田付けの品質が向上する。
本明細書が開示する技術は、半導体モジュールにモールドされる2個の半導体チップの少なくとも一方は、一方の面に制御パッドを有するIGBT等のスイッチング素子を含む半導体チップであることが好ましい。さらに、本明細書が開示する技術は、2個の半導体チップが同種の半導体チップであってIGBTが含まれている半導体チップであることも好適である。本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
本明細書が開示する半導体モジュールが使われるインバータの構造を示す斜視図である。 半導体モジュールの外観を示す斜視図である。 半導体モジュール内部の電極とトランジスタの積層構造を示す分解斜視図である。 半導体モジュールの等価回路図である。 図5(A)は、半導体モジュールの平面図である(樹脂の図示を省いた図)。図5(B)は、図5(A)のB−B矢視での断面図である。 トランジスタ素子へのワイヤボンディングの様子を示す図である。 半導体モジュールの製造工程(プレ接合工程)を説明する図である。 半導体モジュールの製造工程(積層工程)を説明する図である。 積層体の完成図を示す側面図である。 制御電極を固定する工程を説明する図である。 ボンディング工程を説明する図である。 樹脂充填工程を説明する図である。 別の製造方法における第1半田工程を説明する図である。 別の製造方法における第2半田工程を説明する図である。 第1変形例の半導体モジュールの断面図である。 図11(A)は、第2変形例の半導体モジュールの平面図である。図11(B)は、図11(A)のBB矢視における断面図である。 第3変形例の半導体モジュールの平面図である(樹脂の図示を省いた図)。 第4変形例の半導体モジュールの平面図である(樹脂の図示を省いた図)。 第4変形例の半導体モジュールの等価回路図である。 第5変形例の半導体モジュールの断面図である。 第5変形例の半導体モジュールの等価回路図である。 図17(A)は、第6変形例の半導体モジュールの平面図である。図17(B)は、図17(A)のBB矢視における断面図である。
実施例の半導体モジュールを説明する前に、半導体モジュールの適用例を説明する。図1に、複数の半導体モジュール10を利用した電気自動車用のパワーコントロールユニット100の分解斜視図を示す。以下、パワーコントロールユニット100を単純にPCU100と称する。PCU100は、バッテリの電圧を昇圧する電圧コンバータ回路と、昇圧した直流電力を交流電力に変換するインバータ回路を含む。回路の具体的な説明は省略するが、電圧コンバータ回路とインバータ回路は、多数のトランジスタ素子(典型的にはIGBT)をスイッチング素子として備えることは良く知られている。各々のスイッチング素子には逆流する電流をバイパスさせるダイオード(還流ダイオードと呼ばれる)が逆並列に接続されている。インバータの回路では、3相交流電流の各相を生成するのにスイッチング素子とダイオードの逆並列の回路が2個セットで用いられ、いわゆる上アームと下アームを構成する。
一つの半導体モジュール10には、2個の半導体チップがモールドされている。一つの半導体チップには、一つのスイッチング素子(IGBT)と一つのダイオードの逆並列回路が実装されている。ここで、モールドとは、樹脂で封止することを意味する。半導体チップは平板型であり、半導体モジュール10もまた平板型である。複数の半導体モジュール10は、平板型の複数の冷却プレート15と交互に積層されて積層ユニット12を構成する。冷却プレート15は内部を冷媒が流れる中空の平板型の流路であり、一つの半導体モジュール10の両面の夫々に接し、半導体モジュール10を両面から冷却する。
夫々の半導体モジュール10から第1電極13b、第2電極13c、出力電極13a、第1制御電極14a、及び、第2制御電極14bが延出している。半導体モジュール10から延出している電極群を、以下、外部取出し電極と総称することがある。外部取出し電極については後に詳しく説明する。図1では、出力電極13aにバスバ35の一端が接続しており、バスバ35の他端は端子台30の側面にて端子面35aとして露出している。積層ユニット12と端子台30がケース20に収容されると、バスバ35の端子面35aは、ケースの開口部20aから露出する。端子面35aには、モータに繋がるパワーケーブルが接続される。
端子台30には、夫々のバスバ35に対してバスバを流れる電流を計測する電流センサが内蔵されており、そのセンサの信号は信号線36を介して、積層ユニット12や端子台30の上方に位置する制御基板24に送られる。制御基板24は、種々のセンサデータに基づいて、インバータ回路に供給するゲート駆動信号を生成する。ゲート駆動信号は、半導体モジュール10の上方に延出している制御電極14a、14bを通じてスイッチング素子に供給される。
PCU10には、上記の部品のほかに、バッテリからモータまでの間で電流を平滑化するコンデンサ21、23と、電圧コンバータ回路で用いられるリアクトル22(インダクタ)が備えられている。
図2に半導体モジュール10の外観を表す斜視図を示し、図3に半導体モジュール10の内部における外部取出し電極と半導体チップ2a、2bの積層構造を示す分解斜視図を示す。半導体モジュール10からは、平板タイプの3個の電極(第1電極13b、第2電極13c、及び、出力電極13a)と、金属細線タイプの4本の制御電極14a、14bが伸びている。
図3に示すように、半導体モジュール10の内部には、2個の平板型の半導体チップ2a、2bと、それらを挟むように3個の外部取出し電極13a、13b、及び、13cが含まれる(制御電極14a、14bについては後述)。それらは樹脂で封止される。すなわち、モールドされる。なお、図3では、樹脂を除き、半導体チップと電極のみを示している。また、図を理解し易くするため、図2と図3では各部の相対的な大きさが異なることに留意されたい(即ち、図2と図3はノットスケールである)。
半導体モジュール10の内部では、上から第1電極13b、第1半導体チップ2a、出力電極13a、第2半導体チップ2b、及び、第2電極13cがこの順に積層しており、第1電極13bが積層体の最上位に位置し、第2電極13cが積層体の最下位に位置する。図2に示すように、第1電極13bは、半導体モジュール10の一方の平坦面に露出しており、第2電極13cは他方の平坦面に露出している。出力電極13aは、半導体モジュール10の積層方向の厚み方向のほぼ中間から延びている。
詳しくは後述するが、半導体チップ2a、2bは、平板型であり、表裏の平面に平板状の表面電極3と4が露出している。一方の面に露出している表面電極を第1表面電極3と称し、一方の面とは反対側の面に露出している表面電極を第2表面電極4と称する。以下、便宜上、一方の面を「おもて面」と称し、他方の面を「裏面」と称する。なお、「おもて面」、「裏面」とは、平板状の半導体チップの2つの平面を区別するための便宜上の呼称であることに留意されたい。
おもて面には、第1表面電極3とともに制御パッド5が露出している。おもて面に露出する第1表面電極3は、半導体チップ2a(2b)が内蔵する回路において低電位に接続する電極に相当し、裏面に露出する第2表面電極4は、高電位に接続する電極に相当する。詳しくは後述するが、半導体チップ2a、2bはそれぞれトランジスタ(IGBT)とダイオードの逆並列回路を含んでおり、図3の上側に位置する第1電極13b、第1半導体チップ2a、出力電極13aが下アーム62を構成し、図3の下側に位置する第2電極13c、第2半導体チップ2b、出力電力13aが上アーム61を構成する。ダイオードが逆並列に接続されたIGBTは、RC−IGBT(Reverse Conduction diode搭載のIGBT)と呼ばれることがある。
図4に、半導体モジュール10の等価回路95を示す。2個の半導体チップ2a、2bは同じ回路構成を有しており、トランジスタ91a(91b)とダイオード92a(92b)の逆並列回路を内蔵している。以下、特に半導体チップ2a、2bを区別なく扱うときには、半導体チップ2と称し、また、トランジスタ91a、91bを区別なく扱うときにはトランジスタ91と称し、ダイオード92a、92bを区別なく扱う場合にはダイオード92と称する。さらに、第1制御電極14aと第2制御電極14bを区別なく扱う場合には制御電極14と称する。後の図においても、第1制御電極14aと第2制御電極14bを区別なく扱う場合には制御電極に符号14を付してある。
トランジスタ91はIGBTである。トランジスタ91は、2個の表面電極を有するが、高電位に接続される第2表面電極4は、トランジスタ91のコレクタに電気的に接続している。また、第2表面電極4には、ダイオード92のカソードが電気的に接続している。低電位に接続される第1表面電極3は、トランジスタ91のエミッタに電気的に接続している。また、第1表面電極3には、ダイオード92のアノードが電気的に接続している。また、トランジスタ91は2個の制御パッド5を備えるが、一つはゲートに電気的に接続しており、他の一つはエミッタに電気的に接続している。なお、エミッタに繋がる制御パッド5は、制御基板24(図1参照)に繋がっており、ゲート電圧を決めるための基準電位として利用される。制御基板24では、制御パッド5の接続端が高抵抗(高インピーダンス)に維持されているので、制御パッド5には大電流が流れることはなく、そのため、制御パッド5はボンディングワイヤ9で制御電極14に接続される。
図3に示すように、第1半導体チップ2aと第2半導体チップ2bは、出力電極13aを挟んで積層している。より詳しくは、出力電極13aは、第1半導体チップ2aの裏面に露出している第2表面電極4と、第2半導体チップ2bのおもて面に露出している第1表面電極3で挟まれている。2個の半導体チップ2a、2bのうち、半導体チップ2aが低電位側に位置し、半導体チップ2bが高電位側に位置する。図3、図4に示されているように、2個の半導体チップ2a、2bは、間に出力電極13aを挟んでおり、第1半導体チップ2aの第1表面電極3に第1電極13bが電気的に接続しており、第2半導体チップ2bの第2表面電極4に第2電極13cが電気的に接続している。インバータ全体としては、第1電極13bが基準電位側に相当し、第2電極13cが高電位側に相当する。そして、出力電極13aから交流電力が出力される。図4において出力電極13aより上側が上アーム61に相当し、下側が下アーム62に相当する。図3の物理的な上アーム61と下アーム62の上下関係と、図4の回路図における上アーム61と下アーム62の上下関係が逆である点に注意されたい。
第1及び第2半導体チップ2a、2b、第1及び第2電極13b、13c、及び、出力電力13aの物理的な積層関係と電気的接続関係をまとめると次の通りである。第1電極13b、第1半導体チップ2a、出力電極13a、第2半導体チップ2b、及び、第2電極13cは、この順序で積層している。第1電極13bと第1半導体チップ2aの第1表面電極3が対向するとともに電気的に接続している。第1半導体チップ2aの第2表面電極4が出力電極13aと対向するとともに電気的に接続している。第2半導体チップ2bの第1表面電極3が出力電極13aと対向するとともに電気的に接続している。第2半導体チップ2bの第2表面電極4と第2電極13cが電気的に接続している。なお、外部取出し電極と半導体チップは、半田材7で接合される。
夫々の半導体チップ2のおもて面には2個の制御パッド5が露出している。第1半導体チップ2aの制御パッド5は、ボンディングワイヤ9を介して第1制御電極14aと電気的に接続している。第2半導体チップ2bの制御パッド5は、ボンディングワイヤ9を介して第2制御電極14bと電気的に接続している。
図5(A)に半導体モジュール10の平面図を示し、図5(B)に、図5(A)のBB矢視での断面図を示す。なお、図5(B)、及び、以後の断面図では、表面電極の図示は省略しているが、半導体チップの表面で半田材と接する領域に表面電極が存在することに留意されたい。また、半導体モジュール10は、半導体チップ2a、2bを樹脂で封止しているが、図5(A)は、内部構造を示すために、樹脂6は外枠だけを示している。また、図5(B)では、樹脂6には、断面を示すハッチングを省略している。また、図5(A)、図5(B)において、グレーのハッチングは、半田材を示している。以後の図でも、グレーのハッチングは半田材を示す。
図5(A)、(B)によく表されているように、ボンディングワイヤ9にて制御電極14と接続される制御パッド5が向いている側では、積層方向から見たときに、他の外部取出し電極(第1、第2電極13b、13c)と半導体チップ2aあるいは2bが制御パッド5と重ならないように配置されている。それゆえ、半導体モジュール10は、半導体チップと平板型の外部取出し電極(電極13a、13b、13c)を積層して接合した後に、制御パッド5にボンディングワイヤ9を取り付ける作業が容易である。
このことを、図6を参照して説明する。ボンディングワイヤ9を制御パッド5に接合する一つの方法は、ボンディングワイヤ9に金属製で先細りのボンディングツール41を押し当て、ツール41を超音波振動させることによって接合する。従って、ボンディングワイヤ9で接合する際、制御パッド5の上方からボンディングツール41を接近させる必要がある。半導体モジュール10では、平板型の外部取出し電極(出力電極13a、第1電極13b、及び、第2電極13c)と半導体チップ2a、2bを積層する際、制御パッド5が面している側では、積層方向から見て、外部取出し電極や半導体チップが制御パッド5と重ならないように配置される。それゆえ、ボンディングツール41を制御パッド5へ接近させるのが容易である。
上記した技術は、下記の構造を有する半導体モジュールの製造性を高める。その半導体モジュールは、おもて面に第1表面電極と制御パッド5が露出しており裏面に第2表面電極4が露出している2個の平板型の半導体チップ2a、2b(半導体素子)が間に出力電極13aを挟んで配置されているとともに樹脂6で封止されたデバイスである。積層される2個の半導体チップの少なくとも一方には、トランジスタ素子が内蔵され、その制御パッド(ゲートパッド)が露出している。さらに詳しくは、半導体モジュール10は、樹脂の内部で、2個の平板型の半導体チップ(2a、2b)と3個の平板型の外部取出し電極(13a、13b、13c)が、交互に積層しているとともに、半導体チップ2a、2bは、その一方の面にボンディングワイヤが接合する制御パッドを備えている。
次に、半導体モジュール10の製造方法を説明する。以後、2つの製造方法を説明するが、いずれの方法も、3個の外部取出し電極(出力電極13a、第1電極13b、第2電極13c)と2個の半導体チップ2a、2bを積層した後に、ボンディングワイヤ9を接合し、最後に全体を樹脂で封止する。外部取出し電極と半導体チップは、半田材で接合される。また、半田材で接合する前に、半田材がよく接合するように、各電極の半田材接合面を、ニッケルや金などのメッキやスパッタで表面処理を施しておく。
第1の製造方法を図7A−図7C、図8A−図8Cを参照して説明する。第1の製造方法は、3個の外部取出し電極(出力電極13a、第1電極13b、第2電極13c)と2個の半導体チップ2a、2bを積層する前に、全体を重ねたときに第1電極13bの直下に位置することになる半田材を第1電極13bに接合する。同様に、重ねたときに出力電極13aの直下に位置することになる半田材を出力電極13aに接合する。この工程を「プレ接合工程」と称する。図7Aに、プレ接合工程にて、半田材7aが接合された第1電極13bと、半田材7aが接合された出力電極13aを示す。電極と半導体チップを積層する際には半田材7aは第1電極13bあるいは出力電極13aの下方に位置することになるが、プレ接合工程では、第1電極13b、出力電極13aを裏返して、それらの電極の上で半田材7aを接合すればよい。
次に、上から、第1電極13b、第1半導体チップ2a、出力電極13a、第2半導体チップ2b、第2電極13cを、間に半田材7bを挟んでこの順に積層する(積層工程)。ここで、第1電極13bと第1半導体チップ2aの間、及び出力電極13aと第2半導体チップ2bの間にはプレ接合工程で半田材7aが接合されているので、積層工程で半田材7bを配置するのは、第1半導体チップ2aと出力電極13aの間、及び、第2半導体チップ2bと第2電極13cの間だけでよい。図7Bに、積層工程において電極と半導体チップを積層した様子を示す。符号80が示すブロックは、電極や半導体チップの位置を決めるための治具である。治具80は、半田付け時の温度で形状変化が小さいカーボンで作られている。図では、治具80を判別し易いように斜のハッチングを付してある。
次に、積層した電極と半導体チップを治具80とともに加熱炉に入れ、半田材の融点以上の温度に加熱し、半田材7a、7bが溶融したら加熱を停止し、冷却する(加熱工程)。そうすると、半田材7a、7bが溶融し、上下の電極と半導体チップが半田材を介して接合する。半田材7a、7bは同じ材料であるので、溶融し固着した後は両者を符号7で表す。ここで、図7Bに示されているように、電極と半導体チップを積層する際、治具80を幾層にも積み重ねる。出力電極13aは治具80によりその高さが規定される。別言すると、出力電極13aと第2半導体チップ2bの間の隙間は治具80により規定される。その隙間に半田材が配置されるが、半田材の厚みが電極と半導体チップの間の隙間よりも薄いと、半田材と出力電極13aとの間に隙間が生じ、半田を溶融した際にボイド(気泡)が発生する虞がある。しかし、上記の方法では、第1電極13bの下面、及び、出力電極13aの下面に半田材7aが予め接合されている。従って、加熱工程にて半田材が溶融した際に半田材が出力電極13aから剥がれ難い。結果、出力電極13aの下面と半田材との間に隙間が生じ難くなり、ボイド(気泡)の発生が抑制される。
なお、積層体を加熱する際、加熱炉内の雰囲気は水素などの還元雰囲気あるいは真空状態であることが望ましい。
図7Cに、加熱工程で出来上がった積層体50を示す。次に、積層体50に制御電極14を固定する(図8A)。ここでは、最終的に積層体を封止する樹脂と同じ成分の樹脂6aを用いて積層体50に制御電極14を固定する。具体的には、出力電極13aの端の上に樹脂6aを載せ、その上に制御電極14を固定する。同様に、第2電極13cの端の上に樹脂6aを載せ、その上に制御電極14を固定する。その状態で、図6で示したようにボンディングツール41を制御電極14あるいは、半導体チップ上の制御パッド5の上にボンディングワイヤ9とともに押し付ける。ボンディングツール41を超音波振動させると、ボンディングワイヤ9が制御電極14及び制御パッド5に接合し、制御電極14と制御パッド5が電気的に接続される(図8B)。最後に、積層体50とボンディングワイヤ9、及び、制御電極14の一部を樹脂6により封止する(図8C)。樹脂の表面から第1電極13b、第2電極13cが突出している場合には、樹脂の表面を研磨し、半導体モジュールの両面の平行度を調整する。こうして、半導体モジュール10が完成する。
次に、図9A、図9Bを参照して、半導体モジュール10の別の製造方法を説明する。第2の製造方法は、先のプレ接合工程と積層工程に代えて、第1半田工程と第2半田工程を有する。第1半田工程は、第1電極13bと第1半導体チップ2a、及び、出力電極13aと第2半導体チップ2bを、高温溶融半田材7cで接合する(図9A)。次に、第2半田工程では、第2電極13cの上に低温溶融半田材7dを載せ、その上に出力電極13aと第2半導体チップ2bのセットを載せ、その上に低温溶融半田材7dを載せ、その上に第1電極13bと第1半導体チップ2bのセットを載せ、高温溶融半田材7cの融点よりも低く、低温溶融半田材7dの融点よりも高い温度まで加熱する。加熱によって低温溶融半田材7dが溶融し、その後、加熱を停止し温度を下げることにより低温溶融半田材7dが接合する(図9B)。ここで、低温溶融半田材7dの融点は、高温溶融半田材7cの融点よりも低い。それゆえ、第2半田工程では、低温溶融半田材7dは溶けて上下の電極と半導体チップを接合するが、第1半田工程で溶融/固着した高温溶融半田材7cは溶融しない。
第2半田工程が終了すると、先に説明した第1製造方法における積層体50が完成する(図7C)。その後は、第1の製造方法と同様に、制御電極14を固定し、ボンディングワイヤ9を接合し、全体を樹脂6で封止して半導体モジュール10が完成する。
第2の製造方法では、3個の外部取出し電極(第1、第2電極13b、13c、及び、出力電極13a)と、2個の半導体チップ2a、2bを2つの組に分けて半田材により接合する。一度に5枚の部品を積層して半田付けするよりも、1回に半田付けする際に積層する枚数が少ないので、半田付けの接合精度が向上する。
以下、半導体モジュールの変形例を説明する。図10は、第1変形例の半導体モジュール10aの断面図である。半導体モジュール10aは、前記した半導体モジュール10の第1電極13b、第2電極13c、出力電極13a、第1、第2半導体チップ2a、2bの他に、スペーサ51を備える。スペーサ51は、第1電極13bと第1半導体チップ2aの間、及び、出力電極13aと第2半導体チップ2bの間に挟まれる。スペーサ51は、導電性の物質(例えば銅やアルミニウム)で作られており、半田材が濡れ易いように表面処理を施しておく。スペーサ51は、高さ調整や熱容量を増加させるために備えられる。
図11(A)に、第2変形例の半導体モジュール10bの平面図を示し、図11(B)に、図11(A)のBB矢視における断面図を示す。理解を助けるため、図11(A)では半導体チップ2a、2bを封止する樹脂6はその枠のみを示しており、図11(B)では樹脂6にはハッチングを省略している。
半導体モジュール10bでは、2個の半導体チップ2a、2bが、積層方向に伸びる軸線周りに相対的に90度回転して積層される。半導体モジュール10bは、そのように積層されているとともに、半導体モジュール10と同様に、いずれの半導体チップにおいても、制御パッド5が向いている側に位置する外部取出し電極が積層方向に見て制御パッド5と重ならないように配置されている。半導体チップ2a、2bは、RC−IGBTである。
図12に、第3変形例の半導体モジュール10cの平面図を示す。半導体モジュール10cは、半導体チップを4個内蔵している。第1半導体チップ2aと第2半導体チップ2bは出力電極13aを挟んで積層されており、接している面で互いに電気的に接続されている。第3半導体チップ2cと第4半導体チップ2dも出力電極13aを挟んで積層されており、接している面で互いに電気的に接続されている。半導体チップ2a、2b、2c、2dは同じ構成を有しており、内部でトランジスタとダイオードが逆並列に接続されている。
図13に、第4変形例の半導体モジュール10dの平面図を示す。半導体モジュール10dは、平板型の2個の半導体チップ102a、102bと、平板型の2個の半導体チップ103a、103bを封止している。半導体チップ10a、102bは、トランジスタを内蔵しており、半導体チップ103a、103bは、ダイオードを内蔵している。先に述べた半導体チップ2a、2bは、内部にトランジスタとダイオードの逆並列回路を有していたが、第4変形例の半導体モジュール10dではトランジスタとダイオードが個別のチップとなっている。図14に、半導体モジュール10dの等価回路96を示す。
半導体モジュール10dの内部では、第1半導体チップ102a(トランジスタ)と半導体チップ103a(ダイオード)が、第1電極13bと出力電極13aの間で逆並列に接続されており、第2半導体チップ102bと半導体チップ103bが出力電極13aと第2電極13cの間で逆並列に接続されている。第1半導体チップ素子102aの第1表面電極と第2半導体チップ素子102bの第2表面電極は、出力電極13aを挟んで電気的に接続されている。図13に示すように、積層方向からみたときに、制御パッド5が面している側では、他の外部取出し電極、あるいは半導体チップが制御パッド5と重ならないように外部取出し電極と半導体素子が積層されている。
図15に、第5変形例の半導体モジュール10eの断面図を示し、図16に半導体モジュール10eの等価回路97を示す。半導体モジュール10eの内部では、Pチャンネル型パワーMOS(Metal Oxide Surface トランジスタ)202aと、Nチャンネル型のパワーMOS202bが直列に接続されている。Pチャンネル型とNチャンネル型は極性が逆である。それゆえ、直列接続は、Nチャンネル型パワーMOS202aのエミッタと、Pチャンネル型パワーMOS202bのエミッタが接続する。
Nチャンネル型パワーMOS202aもPチャンネル型パワーMOS202bも、エミッタ電極と制御パッド(ゲート端子)が平板型のチップの一方の面に露出している。それゆえ、図15に示すように、それぞれの半導体チップの制御パッドは互いに逆方向を向いて配置される。そのような構成であっても、積層方向からみて制御パッド5が向いている側では、外部取出し電極や他方の半導体チップが積層方向に見て制御パッドと重ならないように配置されている。それゆえ、平板の外部取出し電極(第1電極13b、第2電極13c、及び、出力電極13a)と半導体チップ202a、202bを積層した後にボンディングワイヤ9の接合作業が可能となる。
図17(A)に第6実施例の半導体モジュール10fの平面図を示し、図17(B)に、図17(A)のBB矢視での断面図を示す。半導体モジュール10fでは、2個の半導体チップの組が3セット、第1電極13bと第2電極13cで挟まれている。また、2個の半導体チップは、間に出力電極13aを挟んで積層されている。半導体モジュール10fの場合、第1電極13bにおいて、制御パッド5と制御電極14(ボンディングワイヤ9が接合されるパッド部分)に対応するエリアに開口104が設けられている。開口104によって、制御パッド5が向いている側に位置する外部取出し電極(第1電極13b)が積層方向に見て制御パッド5と重ならないようにしている。図17の半導体モジュール10fも、ボンディングワイヤ9を接合する制御パッド5の上方が他の電極等で覆われていないので、平板状の外部取出し電極(13a、13b、13c)と半導体チップを積層した後にボンディングワイヤを制御パッドに接合可能となる。
実施例で説明した技術に関する留意点を述べる。実施例はいずれも、一つのトランジスタから2本の制御電極が引き出されていた。制御線は、ゲート用の1本でもよいし、複数でもよい。制御線が3本の場合は、例えば、ゲート用に並列に1本と、エミッタの電位の1本と、電流センスの1本の合計3本である。また、制御線は、さらに、2本の温度センスを加えた5本であってもよい。実施例の半導体モジュールは、トランジスタとダイオードの逆並列接続を収容した2個の半導体チップ、あるいは、2個のトランジスタチップを封止している。半導体モジュールが封止する2個の半導体チップは、少なくとも一方が制御パッドを有する半導体チップであればよい。
スイッチング素子と並列にダイオード素子を逆接続した回路を1セットとして、2セットを直列に接続し、かつその両端に電極を設け、かつ前記直列に接続した回路の中間接続点には出力電極を設け、さらにスイッチング素子の制御電極を設けて一つのパッケージにしたモジュールを「2in1構成のモジュール」と呼ぶことがある。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2a、2b、2c、2d:半導体チップ(半導体素子)
3:第1表面電極
4:第2表面電極
5:制御パッド
6:樹脂
7、7a、7b:半田材
7c:高温溶融半田材
7d:低温溶融半田材
9:ボンディングワイヤ
10、10a、10b、10c、10d、10e、10f:半導体モジュール
12:積層ユニット
13a:出力電極
13b:第1電極
13c:第2電極
14:制御電極
15:冷却プレート
41:ボンディングツール
80:カーボン治具

Claims (1)

  1. 平板型の第1及び第2半導体チップが樹脂で封止されているとともに、樹脂内部にて、いずれかの半導体チップと電気的に接続している第1電極と第2電極と出力電極と第1制御電極と第2制御電極が樹脂から露出している半導体モジュールの製造方法であって、
    夫々の半導体チップは、第1面に第1表面電極と制御パッドが露出しているとともに、第1面とは反対側の第2面に第2表面電極が露出しており、
    樹脂内にて、前記第1電極、前記第1半導体チップ、前記出力電極、前記第2半導体チップ、及び、前記第2電極がこの順序で積層しており、
    前記第1電極と前記第1半導体チップの前記第1表面電極が対向するとともに電気的に接続し、前記第1半導体チップの前記第2表面電極が前記出力電極と対向するとともに電気的に接続し、前記第2半導体チップの前記第1表面電極が前記出力電極と対向するとともに電気的に接続し、前記第2半導体チップの前記第2表面電極と前記第2電極が対向するとともに電気的に接続しており、
    前記第1制御電極が前記第1半導体チップの制御パッドにボンディングワイヤを介して電気的に接続しており、前記第2制御電極が前記第2半導体チップの制御パッドにボンディングワイヤを介して電気的に接続しており、
    前記第1及び第2電極、前記出力電極、前記第1及び第2制御電極のうち、前記第1半導体チップの制御パッドが向いている側に位置する電極が、積層方向から見て前記第1半導体チップの制御パッドと重ならないように配置されており、
    前記第1及び第2電極、前記出力電極、前記第1及び第2制御電極のうち、前記第2半導体チップの制御パッドが向いている側に位置する電極が、積層方向から見て前記第2半導体チップの制御パッドと重ならないように配置されており、
    当該製造方法は、
    前記第1電極、前記第1半導体チップ、前記出力電極、前記第2半導体チップ、前記第2電極を、間に半田材を挟んで上からこの順序で鉛直方向に重ねて積層体を作る工程と、
    前記積層体を加熱して前記半田材を溶融させる工程と、
    前記積層体を冷却して前記半田材を固着させる工程と、を備えるとともに、
    前記積層体を作る工程に先立って、前記第1電極と前記出力電極の少なくとも一方の電極と、重ねたときに前記少なくとも一方の電極の直下に位置する半田材を、当該少なくとも一方の電極を裏返した上から接合させるプレ接合工程と、
    を備えていることを特徴とする半導体モジュールの製造方法。
JP2012287305A 2012-12-28 2012-12-28 半導体モジュールの製造方法 Active JP5966921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012287305A JP5966921B2 (ja) 2012-12-28 2012-12-28 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012287305A JP5966921B2 (ja) 2012-12-28 2012-12-28 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2014130894A JP2014130894A (ja) 2014-07-10
JP5966921B2 true JP5966921B2 (ja) 2016-08-10

Family

ID=51409054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012287305A Active JP5966921B2 (ja) 2012-12-28 2012-12-28 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5966921B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6409733B2 (ja) * 2015-10-16 2018-10-24 トヨタ自動車株式会社 半導体装置
WO2017175686A1 (ja) * 2016-04-04 2017-10-12 ローム株式会社 パワーモジュールおよびその製造方法
CN110164858B (zh) * 2018-02-16 2023-05-05 株式会社电装 半导体器件
JP7139881B2 (ja) * 2018-02-16 2022-09-21 株式会社デンソー 半導体装置
JP7294403B2 (ja) * 2019-03-12 2023-06-20 住友電気工業株式会社 半導体装置
JP7172847B2 (ja) 2019-05-15 2022-11-16 株式会社デンソー 半導体装置
JP7518789B2 (ja) 2021-03-17 2024-07-18 株式会社東芝 半導体装置
WO2023090072A1 (ja) * 2021-11-16 2023-05-25 ローム株式会社 半導体装置
WO2023188016A1 (ja) * 2022-03-29 2023-10-05 三菱電機株式会社 半導体モジュールおよび電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4323299B2 (ja) * 2003-12-03 2009-09-02 三菱電機株式会社 半導体装置
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4438489B2 (ja) * 2004-04-13 2010-03-24 富士電機システムズ株式会社 半導体装置
JP4924920B2 (ja) * 2006-06-28 2012-04-25 三菱マテリアル株式会社 Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
JP4985009B2 (ja) * 2007-03-20 2012-07-25 トヨタ自動車株式会社 半導体装置とその半導体装置をパッケージする方法
JP5136343B2 (ja) * 2008-10-02 2013-02-06 三菱電機株式会社 半導体装置
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102593108B (zh) * 2011-01-18 2014-08-20 台达电子工业股份有限公司 功率半导体封装结构及其制造方法
US20120200281A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
JP5578326B2 (ja) * 2011-03-29 2014-08-27 日立金属株式会社 リード部品及びその製造方法、並びに半導体パッケージ
CN103534805B (zh) * 2011-05-16 2016-08-24 丰田自动车株式会社 功率模块

Also Published As

Publication number Publication date
JP2014130894A (ja) 2014-07-10

Similar Documents

Publication Publication Date Title
JP5966921B2 (ja) 半導体モジュールの製造方法
JP6750514B2 (ja) 半導体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5287359B2 (ja) 半導体モジュール
JP2011114176A (ja) パワー半導体装置
JPWO2019098368A1 (ja) 半導体装置
US20150028466A1 (en) Semiconductor device and manufacturing method thereof
JP6689708B2 (ja) 電子装置
US8710644B2 (en) Semiconductor unit having a power semiconductor and semiconductor apparatus using the same
JP2012074648A (ja) パワー半導体モジュール及びその製造方法
JP4885046B2 (ja) 電力用半導体モジュール
WO2005119896A1 (ja) インバータ装置
TW201921613A (zh) 電子裝置
JP5811072B2 (ja) パワーモジュール
US20230130647A1 (en) Semiconductor device
JP4942629B2 (ja) 電力用半導体モジュール
JP2012074730A (ja) 電力用半導体モジュール
JP5081951B2 (ja) インバータ装置
JP2019068110A (ja) パワーモジュール
JP2020150020A (ja) 半導体装置
WO2020184051A1 (ja) 半導体装置
US9698076B1 (en) Metal slugs for double-sided cooling of power module
KR20210076469A (ko) 파워 모듈 및 그 제조 방법
JP7074046B2 (ja) 半導体装置とその製造方法
JP6447914B2 (ja) パワーモジュールの直流側配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160620

R151 Written notification of patent or utility model registration

Ref document number: 5966921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151