JP5962017B2

JP5962017B2 - 発光素子駆動装置

Info

Publication number: JP5962017B2
Application number: JP2012002867A
Authority: JP
Inventors: 中村　浩章; 中村　　浩章; 昇平大坂
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2012-01-11
Filing date: 2012-01-11
Publication date: 2016-08-03
Anticipated expiration: 2032-01-11
Also published as: CN103209515B; US8963436B2; JP2013143468A; US20130175933A1; CN103209515A

Description

本発明は、発光素子であるＬＥＤ（発光ダイオード）を駆動する発光素子駆動装置に関する。

複数のＬＥＤが直列に接続された発光素子列を複数列並列に接続し、複数列の発光素子列を、それぞれの発光素子列にそれぞれ直列に接続された定電流ドライバによって駆動する発光素子駆動装置において、複数の定電流ドライバに掛かっている電圧の内の最も低い電圧を検出電圧として選択し、この検出電圧の値が基準電圧になるように、電源装置の出力電圧を自動的に制御する技術が提案されている（例えば、特許文献１参照）。

特開２００３−３３２６２４号公報

しかしながら、従来技術では、複数の定電流ドライバに掛かっている電圧の内の最も低い電圧を、発光するために必要な電流を発光素子系列に流すのに十分な電圧に設定する必要がある。従って、複数の定電流ドライバには、必要以上の電圧が印加されることになり、定電流ドライバで電力損失が発生してしまうという問題点があった。

本発明の目的は、上記問題点に鑑みて従来技術の上記問題を解決し、発光素子系列を点滅駆動するスイッチ素子における電力喪失を低減させることができる発光素子駆動装置を提供することにある。

本発明の発光素子駆動装置は、並列に接続された複数の発光素子列の全てを、複数の前記発光素子列にそれぞれ直列に接続されたスイッチ素子でそれぞれ点滅駆動する発光素子駆動装置であって、複数の前記発光素子列にそれぞれ流れる電流を発光素子列電流としてそれぞれ検出する電流検出手段と、該電流検出手段による検出結果の中で最も少ない前記発光素子列電流を選択する選択手段と、該選択手段によって選択された前記発光素子列電流が予め設定された基準電流値になるように複数の前記発光素子列に供給する出力電圧を制御する出力電圧制御手段と、前記電流検出手段によって検出された複数の前記発光素子列電流の平均値が同じ値になるように、複数の前記スイッチ素子をオン／オフ駆動するデューティ比をそれぞれ制御する平均電流制御手段とを具備し、前記出力電圧制御手段は、複数の前記スイッチ素子の少なくともいずれかがオン駆動されているスイッチ素子オン期間には、前記発光素子列電流に基づいて前記出力電圧を制御し、複数の前記スイッチ素子の全てがオフ駆動されているスイッチ素子オフ期間には、直前の前記スイッチ素子オン期間の前記発光素子列電流に基づいて前記出力電圧を制御することを特徴とする。
さらに、本発明の発光素子駆動装置において、前記出力電圧制御手段は、前記選択手段によって選択された前記発光素子列電流に相関する基準電圧を生成し、当該基準電圧に基づいて前記出力電圧をフィードバック制御するようにしても良い。

本発明によれば、複数の発光素子列にそれぞれ流れる電流の中で最も少ない発光素子列電流が予め設定された基準電流値になるように、複数の発光素子列に供給する出力電圧を制御するように構成されているため、発光素子系列を点滅駆動させるために定電流ドライバを用いる必要がなく、発光素子系列を点滅駆動するスイッチ素子における電力喪失を低減させることができるという効果を奏する。

本発明に係る発光素子駆動装置の実施の形態の回路構成を示す回路構成図である。図１に示す選択回路の回路構成を示す回路構成図である。図１に示す平均電流制御回路の回路構成を示す回路構成図である。図１に示す出力電圧制御回路の回路構成を示す回路構成図である。図１に示す出力電圧制御回路の他の回路構成を示す回路構成図である。

本実施の形態の発光素子駆動装置は、図１を参照すると、発光部１と、発光部１に出力電圧Ｖｏｕｔを供給する電源装置２と、発光部１に供給する出力電圧Ｖｏｕｔの制御と、発光部１の点灯制御とを行う制御装置３とを備えている。

発光部１は、４個のＬＥＤが直列に接続された発光素子列１１〜１３を備えている。なお、本実施の形態では、発光部１を３個の発光素子列１１〜１３で構成したが、発光素子列１１〜１３の数や、発光素子列１１〜１３を構成するＬＥＤの直列数については、制限がなく、必要な光量等に基づいて適宜設定される。また、発光素子列１１〜１３としては、同一のものが用いられるが、ある程度の特性のバラツキが想定されている。

本実施の形態の電源装置２は、昇圧チョッパ回路であり、チョークコイルＬ１と、ダイオードＤ１と、平滑コンデンサＣ１と、ＭＯＳＦＥＴＱ１とを備えている。直流電源Ｖｉｎの正極端子が接続される入力端子Ｔ１と、接地端子との間には、チョークコイルＬ１とスイッチング素子として動作するＭＯＳＦＥＴＱ１とからなる直列回路に接続されている。また、チョークコイルＬ１とＭＯＳＦＥＴＱ１との接続点と、接地端子との間には、出力整流素子としてのダイオードＤ１と、平滑コンデンサＣ１とからなる直列回路に接続されている。ダイオードＤ１と平滑コンデンサＣ１との接続点には、発光素子列１１〜１３のアノード側端子が接続され、ＭＯＳＦＥＴＱ１のオンオフ制御により昇圧された出力電圧Ｖｏｕｔが発光素子列１１〜１３に供給される。

制御装置３は、ＭＯＳＦＥＴＱ２〜Ｑ４と、抵抗Ｒ１〜Ｒ５と、選択回路４と、平均電流制御回路５と、出力電圧制御回路６とを備えている。発光素子列１１のカソード側端子と、接地端子との間には、発光素子列１１を点滅駆動するＭＯＳＦＥＴＱ２と抵抗Ｒ１とからなる直列回路が接続されている。同様に、発光素子列１２のカソード側端子と、接地端子との間には、発光素子列１２を点滅駆動するＭＯＳＦＥＴＱ３と抵抗Ｒ２とからなる直列回路が、発光素子列１３のカソード側端子と、接地端子との間には、発光素子列１３を点滅駆動するＭＯＳＦＥＴＱ４と抵抗Ｒ３とからなる直列回路がそれぞれ直列に接続されている。なお、ＭＯＳＦＥＴＱ２〜Ｑ４は、同一の特性を有し、抵抗Ｒ１〜Ｒ３は、同一の抵抗値を有している。

選択回路４は、ＭＯＳＦＥＴＱ２〜Ｑ４を流れる電流の内、最も少ない電流値を選択し、選択した電流値に対応する検出電圧Ｖｍｉｎを出力電圧制御回路６に出力する。図２を参照すると、制御電源Ｒｅｇと、接地端子との間には、定電流源ＣＣ１と、Ｐ型ＭＯＳＦＥＴＱ１０と、Ｎ型ＭＯＳＦＥＴＱ１１とからなる直列回路が接続されている。また、電源Ｒｅｇと、接地端子との間には、Ｐ型ＭＯＳＦＥＴＱ１２と、Ｎ型ＭＯＳＦＥＴＱ１３とからなる直列回路が接続されていると共に、Ｐ型ＭＯＳＦＥＴＱ１４と、Ｎ型ＭＯＳＦＥＴＱ１５とからなる直列回路が接続されている。さらに、Ｐ型ＭＯＳＦＥＴＱ１６〜Ｑ１８からなる並列回路が、定電流源ＣＣ１を介して電源Ｒｅｇに接続されていると共に、Ｎ型ＭＯＳＦＥＴＱ１９を介して接地端子に接続されている。

Ｎ型ＭＯＳＦＥＴＱ１９とＮ型ＭＯＳＦＥＴＱ１５とはカレントミラー回路を構成し、Ｎ型ＭＯＳＦＥＴＱ１９のゲート端子とＮ型ＭＯＳＦＥＴＱ１５のゲート端子とが互いに接続され、その接続点がＮ型ＭＯＳＦＥＴＱ１９のドレイン端子に接続されている。また、Ｎ型ＭＯＳＦＥＴＱ１１とＮ型ＭＯＳＦＥＴＱ１３とはカレントミラー回路を構成し、Ｎ型ＭＯＳＦＥＴＱ１１のゲート端子とＮ型ＭＯＳＦＥＴＱ１３のゲート端子とが互いに接続され、その接続点がＮ型ＭＯＳＦＥＴＱ１１のドレイン端子に接続されている。さらに、Ｐ型ＭＯＳＦＥＴＱ１２とＰ型ＭＯＳＦＥＴＱ１４とはカレントミラー回路を構成し、Ｐ型ＭＯＳＦＥＴＱ１２のゲート端子とＰ型ＭＯＳＦＥＴＱ１４のゲート端子とが互いに接続され、その接続点がＰ型ＭＯＳＦＥＴＱ１２のソース端子に接続されている。

Ｐ型ＭＯＳＦＥＴＱ１６のゲート端子に接続された端子Ｔ２は、発光素子列１１を点滅駆動するＭＯＳＦＥＴＱ２と抵抗Ｒ１との接続点に接続されている。抵抗Ｒ１は、ＭＯＳＦＥＴＱ２（発光素子列１１）に流れる電流を検出する電流検出用抵抗であり、ＭＯＳＦＥＴＱ２に流れる電流に相関する電圧がＰ型ＭＯＳＦＥＴＱ１６のゲート端子に印加される。また、Ｐ型ＭＯＳＦＥＴＱ１７のゲート端子に接続された端子Ｔ３は、発光素子列１２を点滅駆動するＭＯＳＦＥＴＱ３と抵抗Ｒ２との接続点に接続されている。抵抗Ｒ２は、ＭＯＳＦＥＴＱ３（発光素子列１２）に流れる電流を検出する電流検出用抵抗であり、ＭＯＳＦＥＴＱ３に流れる電流に相関する電圧がＰ型ＭＯＳＦＥＴＱ１７のゲート端子に印加される。さらに、Ｐ型ＭＯＳＦＥＴＱ１８のゲート端子に接続された端子Ｔ４は、発光素子列１３を点滅駆動するＭＯＳＦＥＴＱ４と抵抗Ｒ３との接続点に接続されている。抵抗Ｒ３は、ＭＯＳＦＥＴＱ４（発光素子列１３）に流れる電流を検出する電流検出用抵抗であり、ＭＯＳＦＥＴＱ４に流れる電流に相関する電圧がＰ型ＭＯＳＦＥＴＱ１８のゲート端子に印加される。また、Ｐ型ＭＯＳＦＥＴＱ１４と、Ｎ型ＭＯＳＦＥＴＱ１５との接続点は、Ｐ型ＭＯＳＦＥＴＱ１０のゲート端子と、出力端子Ｔ５に接続されている。

図２には、選択回路４において、Ｐ型ＭＯＳＦＥＴＱ１６、Ｑ１７、Ｑ１８に流れる合計された電流Ｉａが、Ｎ型ＭＯＳＦＥＴＱ１９とＮ型ＭＯＳＦＥＴＱ１５とに流れる状態が示されている。ここで、Ｐ型ＭＯＳＦＥＴＱ１０を流れる電流Ｉｂは、Ｎ型ＭＯＳＦＥＴＱ１１とＮ型ＭＯＳＦＥＴＱ１３とで構成されるカレントミラー回路を介し、Ｐ型ＭＯＳＦＥＴＱ１２とＰ型ＭＯＳＦＥＴＱ１４とで構成されるカレントミラー回路を流れる。従って、出力端子Ｔ５から出力される電圧信号は、電流Ｉａと電流Ｉｂとの差信号になるが、Ｐ型ＭＯＳＦＥＴＱ１０のゲート端子は、出力端子Ｔ５に接続されているため、電流Ｉａと電流Ｉｂとが等しくなるように動作する。これにより、図２に示す選択回路４においては、端子Ｔ２〜Ｔ４に印加された電圧（ＭＯＳＦＥＴＱ２〜Ｑ４に流れる電流に相関する電圧）の内、最も低い電圧を選択し、選択された電圧が、オペアンプを用いたボルテージフォロアを介し、端子Ｔ５から出力電圧制御回路６に検出電圧Ｖｍｉｎとして出力される。

平均電流制御回路５は、図３を参照すると、発振回路５１と、検出回路５２ａ〜５２ｃと、積算回路５３ａ〜５３ｃと、ＲＳ型のフリップフロップ回路５４ａ〜５４ｃと、ドライブ回路５５ａ〜５５ｃと、オア回路５６とを備えている。

発振回路５１の入力端子は、外部から調光信号が入力される端子Ｔ６に接続されていると共に、発振回路５１の出力端子は、フリップフロップ回路５４ａ〜５４ｃのセット端子Ｓにそれぞれ接続されている。端子Ｔ６から入力される調光信号は、デューティ比（時比率）により発光部１の明るさを制御する信号であり、発振回路５１は、調光信号がＯＮデューティ時に、発振動作を行い、所定の周期でフリップフロップ回路５４ａ〜５４ｃをセットするセット信号を出力する。

検出回路５２ａの入力端子は、ＭＯＳＦＥＴＱ２と抵抗Ｒ１との接続点に接続されていると共に、検出回路５２ａの出力端子は、積算回路５３ａの入力端子に接続され、積算回路５３ａの出力端子は、フリップフロップ回路５４ａのリセット端子Ｒに接続されている。検出回路５２ａは、ＭＯＳＦＥＴＱ２（発光素子列１１）に流れる電流を検出する。積算回路５３ａは、検出回路５２ａによって検出された電流を積算し、電流積算値が所定の基準積算値に到達すると、フリップフロップ回路５４ａをリセットするリセット信号を出力する。また、フリップフロップ回路５４ａの出力端子Ｑは、ドライブ回路５５ａの入力端子に接続されていると共に、ドライブ回路５５ａの出力端子は、ＭＯＳＦＥＴＱ２のゲート端子に接続されている。フリップフロップ回路５４ａの出力端子Ｑからは、発振回路５１からのセット信号によってオンされ、積算回路５３ａからのリセット信号によってオフされるオン／オフ信号が出力される。ドライブ回路５５ａは、フリップフロップ回路５４ａからのオン／オフ信号に基づいてＭＯＳＦＥＴＱ２をオン／オフ駆動させる。

検出回路５２ｂの入力端子は、ＭＯＳＦＥＴＱ３と抵抗Ｒ２との接続点に接続されていると共に、検出回路５２ｂの出力端子は、積算回路５３ｂの入力端子に接続され、積算回路５３ｂの出力端子は、フリップフロップ回路５４ｂのリセット端子Ｒに接続されている。検出回路５２ｂは、ＭＯＳＦＥＴＱ３（発光素子列１２）に流れる電流を検出する。積算回路５３ｂは、検出回路５２ｂによって検出された電流を積算し、電流積算値が所定の基準積算値に到達すると、フリップフロップ回路５４ｂをリセットするリセット信号を出力する。また、フリップフロップ回路５４ｂの出力端子Ｑは、ドライブ回路５５ｂの入力端子に接続されていると共に、ドライブ回路５５ｂの出力端子は、ＭＯＳＦＥＴＱ３のゲート端子に接続されている。フリップフロップ回路５４ｂの出力端子Ｑからは、発振回路５１からのセット信号によってオンされ、積算回路５３ｂからのリセット信号によってオフされるオン／オフ信号が出力される。ドライブ回路５５ｂは、フリップフロップ回路５４ｂからのオン／オフ信号に基づいてＭＯＳＦＥＴＱ３をオン／オフ駆動させる。

検出回路５２ｃの入力端子は、ＭＯＳＦＥＴＱ４と抵抗Ｒ３との接続点に接続されていると共に、検出回路５２ｃの出力端子は、積算回路５３ｃの入力端子に接続され、積算回路５３ｃの出力端子は、フリップフロップ回路５４ｃのリセット端子Ｒに接続されている。検出回路５２ｃは、ＭＯＳＦＥＴＱ４（発光素子列１３）に流れる電流を検出する。積算回路５３ｃは、検出回路５２ｃによって検出された電流を積算し、電流積算値が所定の基準積算値に到達すると、フリップフロップ回路５４ｃをリセットするリセット信号を出力する。また、フリップフロップ回路５４ｃの出力端子Ｑは、ドライブ回路５５ｃの入力端子に接続されていると共に、ドライブ回路５５ｃの出力端子は、ＭＯＳＦＥＴＱ４のゲート端子に接続されている。フリップフロップ回路５４ｃの出力端子Ｑからは、発振回路５１からのセット信号によってオンされ、積算回路５３ｃからのリセット信号によってオフされるオン／オフ信号が出力される。ドライブ回路５５ｃは、フリップフロップ回路５４ｃからのオン／オフ信号に基づいてＭＯＳＦＥＴＱ４をオン／オフ駆動させる。

端子Ｔ６から入力される調光信号がＯＮデューティ時には、フリップフロップ回路５４ａ〜５４ｃは、発振回路５１からのセット信号によって同時にセットされ、ＭＯＳＦＥＴＱ２〜Ｑ４は、同時にオン駆動される。ＭＯＳＦＥＴＱ２〜Ｑ４がオン駆動されると、発光素子列１１〜１３に電流が流れ、検出回路５２ａ〜５２ｃによってそれぞれ検出された電流が、積算回路５３ａ〜５３ｃによってそれぞれ積算される。積算回路５３ａ〜５３ｃにおいて電流積算値が所定の基準積算値（積算回路５３ａ〜５３ｃで共通）に到達すると、フリップフロップ回路５４ａ〜５４ｃがそれぞれリセットされ、ＭＯＳＦＥＴＱ２〜Ｑ４は、オフ駆動され、発光素子列１１〜１３に流れる電流が遮断される。すなわち、ＭＯＳＦＥＴＱ２〜Ｑ４がオフ駆動されるタイミングは、発光素子列１１〜１３を流れる電流によって、発光素子列１１〜１３で異なり、発光素子列１１〜１３を流れる電流の平均値が同じ値になるように、複数のＭＯＳＦＥＴＱ２〜Ｑ４をオン／オフ駆動するデューティ比が制御される。この制御により、発光素子列１１〜１３を流れる電流の平均値が同じ値になるため、発光素子列１１〜１３の特性のバラツキにより、発光素子列１１〜１３を実際に流れる電流の値が異なっている場合でも、発光素子列１１〜１３を同じ明るさで発光させることができる。

また、フリップフロップ回路５４ａ〜５４ｃのそれぞれの出力端子Ｑは、オア回路５６の入力端子にそれぞれ接続されている共に、オア回路５６の出力端子は、出力電圧制御回路６に接続され、オア回路５６から出力電圧制御回路６にＳＨ（サンプルホールド）信号が出力される。オア回路５６から出力されるＳＨ信号は、フリップフロップ回路５４ａ〜５４ｃのいずれかからオン信号が出力されている期間、すなわちＭＯＳＦＥＴＱ２〜Ｑ４のいずれかがオン駆動されているスイッチ素子オン期間がサンプル期間となり、フリップフロップ回路５４ａ〜５４ｃの全てからオフ信号が出力されている期間、すなわちＭＯＳＦＥＴＱ２〜Ｑ４の全てがオフ駆動されているスイッチ素子オフ期間がホールド期間になる。

出力電圧制御回路６は、図４を参照すると、ＯＴＡ（オペレーショナルトランスコンダクタンスアンプ）誤差増幅回路６１と、サンプルアンドホールド回路６２と、誤差増幅回路６３と、制御回路６４と、基準電圧Ｖｒｅｆとを備えている。

ＯＴＡ誤差増幅回路６１の非反転入力端子には、基準電圧Ｖｒｅｆが印加されると共に、ＯＴＡ誤差増幅回路６１の反転入力端子には、選択回路４からの検出電圧Ｖｍｉｎが入力される。ＯＴＡ誤差増幅回路６１は、基準電圧Ｖｒｅｆと検出電圧Ｖｍｉｎとを比較し、その誤差信号を出力する回路であり、ＯＴＡ誤差増幅回路６１の出力端子からは、基準電圧Ｖｒｅｆと検出電圧Ｖｍｉｎとの誤差電圧に応じた誤差電流が誤差信号として出力される。

サンプルアンドホールド回路６２の制御端子には、平均電流制御回路５からのＳＨ信号が入力される。サンプルアンドホールド回路６２は、ＳＨ信号のサンプル期間において、ＯＴＡ誤差増幅回路６１からの出力電流を検出し、検出結果に応じた可変基準電圧Ｖｒｅｆ２を出力し、ＳＨ信号のホールド期間において、検出結果を保持して、直前の可変基準電圧Ｖｒｅｆ２をそのまま出力する。

サンプルアンドホールド回路６２からの可変基準電圧Ｖｒｅｆ２は、誤差増幅回路６３の非反転入力端子に印可され、誤差増幅回路６３の反転入力端子には、出力電圧Ｖｏｕｔを抵抗Ｒ４と抵抗Ｒ５とで分圧した電圧Ｖｏが入力される。誤差増幅回路６３は、可変基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔに対応する電圧Ｖｏとを比較し、その誤差信号を出力する回路である。誤差増幅回路６３の出力端子からは、可変基準電圧Ｖｒｅｆ２と電圧Ｖｏとの誤差電圧が増幅されて誤差信号として出力され、制御回路６４は、誤差増幅回路６３からの誤差信号に基づきＭＯＳＦＥＴＱ１をオン／オフ駆動させる。

このように、出力電圧制御回路６は、選択回路４からの検出電圧Ｖｍｉｎが基準電圧Ｖｒｅｆになるように、出力電圧Ｖｏｕｔの制御が行われる。ここで、選択回路４からの検出電圧Ｖｍｉｎは、ＳＨ信号のサンプル期間（ＭＯＳＦＥＴＱ２〜Ｑ４のいずれかがオン駆動されているスイッチ素子オン期間で発光素子列１１〜１３の少なくともいずれかが点灯時）において、ＭＯＳＦＥＴＱ２〜Ｑ４に流れる電流に相関する電圧の内、最も低い電圧である。例えば、ＭＯＳＦＥＴＱ２〜Ｑ４の全てがオンしている時には、ＭＯＳＦＥＴＱ２〜Ｑ４に流れる最も少ない電流に相関する電圧が検出電圧Ｖｍｉｎとなる。また、ＭＯＳＦＥＴＱ２がオンで、ＭＯＳＦＥＴＱ３〜Ｑ４がオフしている時には、ＭＯＳＦＥＴＱ２に流れる電流に相関する電圧が検出電圧Ｖｍｉｎとなる。従って、出力電圧制御回路６は、ＳＨ信号のサンプル期間において、ＭＯＳＦＥＴＱ２〜Ｑ４に流れる電流の内、最も少ない電流が予め設定された基準電流値になるように、出力電圧Ｖｏｕｔの制御を行っていることになる。なお、基準電流値は、基準電圧Ｖｒｅｆによって決定される。ＭＯＳＦＥＴＱ２〜Ｑ４に実際に流れる電流は、基準電流値を挟んで大小するため、基準電圧Ｖｒｅｆは、基準電流値が発光素子列１１〜１３を発光させることができる下限の電流値よりも若干大きい値になるように設定されている。

なお、本実施の形態では、出力電圧制御回路６において、可変基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔに対応する電圧Ｖｏとを比較誤差増幅回路６３からの誤差信号に基づいて、出力電圧Ｖｏｕｔを制御するように構成したが、比較誤差増幅回路６３を用いることなく、可変基準電圧Ｖｒｅｆ２に基づいて、出力電圧Ｖｏｕｔを制御するようにしても良い。図５には、可変基準電圧Ｖｒｅｆ２に基づいて、出力電圧Ｖｏｕｔを制御する制御回路６５を有する出力電圧制御回路６ａが示されている。出力電圧制御回路６ａには、外部から調光信号が入力される端子Ｔ７を設け、デューティ比（時比率）により発光部１の明るさを制御する調光信号は、制御回路６５の制御端子に入力されるように構成されている。制御回路６５は、調光信号がＯＮデューティ時には、可変基準電圧Ｖｒｅｆ２に基づいて、ＭＯＳＦＥＴＱ１をオン／オフ駆動させ、調光信号がＯＦＦデューティ時には、ＭＯＳＦＥＴＱ１のオン／オフ駆動を停止させる。これにより、調光信号がＯＦＦデューティ時には、平滑コンデンサＣ１への電力の供給を停止される。これにより、平滑コンデンサＣ１への電力の供給量が増えすぎ、出力電圧Ｖｏｕｔが必要以上に高くなることを防止することができる。なお、本方式では、調光信号がＯＦＦデューティ時には、平滑コンデンサＣ１への電力の供給を完全に停止されるため、平滑コンデンサＣ１からの漏れ電流が無視できる値である場合に有効である。

以上のように、本実施の形態は、並列に接続された複数の発光素子列１１〜１３を、複数の発光素子列１１〜１３にそれぞれ直列に接続されたスイッチ素子（ＭＯＳＦＥＴＱ２〜Ｑ４）で点滅駆動する発光素子駆動装置であり、複数の発光素子列１１〜１３にそれぞれ流れる電流を発光素子列電流としてそれぞれ検出する電流検出用の抵抗Ｒ１〜Ｒ３と、最も少ない前記発光素子列電流を選択する選択回路４と、選択回路４によって選択された発光素子列電流が予め設定された基準電流値になるように複数の発光素子列１１〜１３に供給する出力電圧Ｖｏｕｔを制御する出力電圧制御回路６とを有している。これにより、発光素子系列１１〜１３を点滅駆動されるために定電流ドライバを用いる必要がなく、発光素子系列１１〜１３を点滅駆動するスイッチ素子（ＭＯＳＦＥＴＱ２〜Ｑ４）における電力喪失を低減させることができる。

さらに、本実施の形態によれば、複数の発光素子列電流の平均値が同じ値になるように、複数のスイッチ素子（ＭＯＳＦＥＴＱ２〜Ｑ４）をオン／オフ駆動するデューティ比をそれぞれ制御する平均電流制御回路５を有している。これにより、発光素子列１１〜１３の特性のバラツキにより、発光素子列１１〜１３を実際に流れる電流の値が異なっている場合でも、発光素子列１１〜１３を同じ明るさで発光させることができる。

さらに、本実施の形態によれば、出力電圧制御回路６は、複数のスイッチ素子（ＭＯＳＦＥＴＱ２〜Ｑ４）の少なくともいずれかがオン駆動されているスイッチ素子オン期間には、発光素子列電流に基づいて出力電圧Ｖｏｕｔを制御し、複数のスイッチ素子（ＭＯＳＦＥＴＱ２〜Ｑ４）の全てがオフ駆動されているスイッチ素子オフ期間には、直前のスイッチ素子オン期間の発光素子列電流に基づいて出力電圧Ｖｏｕｔを制御するように構成されている。これにより、複数のスイッチ素子（ＭＯＳＦＥＴＱ２〜Ｑ４）の全てがオフ駆動され、発光素子列電流が検出されない場合でも、直前のスイッチ素子オン期間の発光素子列電流に基づいて出力電圧Ｖｏｕｔの制御を行うことができ、安定したフィードバック制御を行うことができる。

さらに、本実施の形態によれば、出力電圧制御回路６は、選択回路４によって選択された発光素子列電流に基づいて可変基準電圧Ｖｒｅｆ２を生成し、可変基準電圧Ｖｒｅｆ２に基づいて出力電圧Ｖｏｕｔをフィードバック制御するように構成されている。これにより、複数のスイッチ素子（ＭＯＳＦＥＴＱ２〜Ｑ４）の全てがオフ駆動されている時でも、可変基準電圧Ｖｒｅｆ２と、出力電圧Ｖｏｕｔを分圧した電圧Ｖｏとが等しくなるように出力電圧Ｖｏｕｔが制御されるため、出力電圧Ｖｏｕｔが高くなり過ぎたり、低くなりすぎたりすることなく、安定したフィードバック制御を行うことができる。

以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。

１発光部
２電源装置
３制御装置
１１〜１３発光素子列
Ｌ１チョークコイル
４選択回路
５平均電流制御回路
６出力電圧制御回路
Ｃ１平滑コンデンサ
Ｄ１ダイオード
ＣＣ１定電流源
Ｒ１〜Ｒ５抵抗
Ｑ１〜Ｑ４ＭＯＳＦＥＴ
Ｑ１０、Ｑ１２、Ｑ１４、Ｑ１６〜Ｑ１８Ｐ型ＭＯＳＦＥＴ
Ｑ１１、Ｑ１３、Ｑ１５、Ｑ１９Ｎ型ＭＯＳＦＥＴ
５１発振回路
５２ａ〜５２ｃ検出回路
５３ａ〜５３ｃ積算回路
５４ａ〜５４ｃフリップフロップ回路
５５ａ〜５５ｃドライブ回路
５６オア回路
６１ＯＴＡ（オペレーショナルトランスコンダクタンスアンプ）誤差増幅回路
６２サンプルアンドホールド回路
６３誤差増幅回路
６４、６５制御回路

Claims

並列に接続された複数の発光素子列の全てを、複数の前記発光素子列にそれぞれ直列に接続されたスイッチ素子でそれぞれ点滅駆動する発光素子駆動装置であって、
複数の前記発光素子列にそれぞれ流れる電流を発光素子列電流としてそれぞれ検出する電流検出手段と、
該電流検出手段による検出結果の中で最も少ない前記発光素子列電流を選択する選択手段と、
該選択手段によって選択された前記発光素子列電流が予め設定された基準電流値になるように複数の前記発光素子列に供給する出力電圧を制御する出力電圧制御手段と、
前記電流検出手段によって検出された複数の前記発光素子列電流の平均値が同じ値になるように、複数の前記スイッチ素子をオン／オフ駆動するデューティ比をそれぞれ制御する平均電流制御手段とを具備し、
前記出力電圧制御手段は、複数の前記スイッチ素子の少なくともいずれかがオン駆動されているスイッチ素子オン期間には、前記発光素子列電流に基づいて前記出力電圧を制御し、複数の前記スイッチ素子の全てがオフ駆動されているスイッチ素子オフ期間には、直前の前記スイッチ素子オン期間の前記発光素子列電流に基づいて前記出力電圧を制御することを特徴とする発光素子駆動装置。
前記出力電圧制御手段は、前記選択手段によって選択された前記発光素子列電流に相関する基準電圧を生成し、当該基準電圧に基づいて前記出力電圧をフィードバック制御することを特徴とする請求項１記載の発光素子駆動装置。