JP5955045B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP5955045B2 JP5955045B2 JP2012057623A JP2012057623A JP5955045B2 JP 5955045 B2 JP5955045 B2 JP 5955045B2 JP 2012057623 A JP2012057623 A JP 2012057623A JP 2012057623 A JP2012057623 A JP 2012057623A JP 5955045 B2 JP5955045 B2 JP 5955045B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sion
- insulating film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
図4(a)〜(h)は、本発明の第1の実施形態に係る半導体装置の製造方法における主要なプロセスを概略的に示す断面図(その1)であり、図5(a)〜(c)は、第1の実施形態に係る半導体装置の製造方法における主要なプロセスを概略的に示す断面図(その2)である。
図6(a)〜(h)は、本発明の第2の実施形態に係る半導体装置の製造方法における主要なプロセスを概略的に示す断面図(その1)であり、図7(a)〜(c)は、第2の実施形態に係る半導体装置の製造方法における主要なプロセスを概略的に示す断面図(その2)である。図6(a)〜(h)において、図4(a)〜(h)における構造と同一又は対応する構造には、同じ符号を付す。また、図7(a)〜(c)において、図5(a)〜(c)における構造と同一又は対応する構造には、同じ符号を付す。
第1の実施形態では、絶縁膜404がSiN膜である場合を説明したが、SiN膜に代えて、他の高誘電材料の膜、例えば、酸化タンタル(TaO)膜を用いてもよい。
Claims (15)
- 半導体基板上に、窒素を主成分のひとつとして含有する下部電極を形成する工程と、
前記下部電極上に、SiONを堆積させてSiON膜を形成する工程と、
前記SiON膜の表面上に、前記SiON膜よりも誘電率が高い第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に、窒素を主成分のひとつとして含有する導電膜を形成する工程と、
第1のエッチングにより、前記導電膜及び前記第1の絶縁膜をパターニングして、該パターニング後の前記導電膜から上部電極を形成するとともに、前記SiON膜を露出させる工程と、
前記上部電極及び露出した前記SiON膜を覆うように、酸素を主成分のひとつとして含有する物質を堆積させて第2の絶縁膜を形成する工程と、
酸素を主成分のひとつとして含有する物質の除去を行うことができる第2のエッチングにより、前記第2の絶縁膜及び前記SiON膜の一部を除去して、前記下部電極を露出させる第1の開口部を形成する工程と、
前記第1の開口部に、前記下部電極と電気的に接続される導電部を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記第1の絶縁膜を形成する工程は、前記SiON膜の表面上に、窒素を主成分のひとつとして含有する絶縁膜を形成する工程を含み、
前記第1のエッチングは、窒素を主成分のひとつとして含有する物質の除去を行うことができるエッチング液による処理を含む
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記SiON膜を形成する工程は、第1のCVDプロセスによりSiONを堆積させる工程を含み、
前記窒素を主成分のひとつとして含有する絶縁膜を形成する工程は、第2のCVDプロセスによりSiNを堆積させる工程を含み、
前記第2の絶縁膜を形成する工程は、第3のCVDプロセスによりSiONを堆積させる工程を含む
ことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記第1の絶縁膜を形成する工程は、前記SiON膜の表面に窒化処理を施すことによってSiN膜を形成する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記SiON膜を形成する工程は、第1のCVDプロセスによりSiONを堆積させる工程を含み、
前記SiN膜を形成する工程は、NH3プラズマ処理により前記SiON膜の表面を窒化する工程を含み、
前記第2の絶縁膜を形成する工程は、第2のCVDプロセスによりSiONを堆積させる工程を含む
ことを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記第1の絶縁膜を形成する工程において、前記第1の絶縁膜の膜厚を、前記SiON膜の膜厚よりも厚く形成することを特徴とする請求項1から5までのいずれか1項に記載の半導体装置の製造方法。
- 前記第1の絶縁膜を形成する工程において、前記第1の絶縁膜の膜厚を、前記SiON膜の膜厚よりも薄く形成することを特徴とする請求項1から5までのいずれか1項に記載の半導体装置の製造方法。
- 前記下部電極は、TiN膜を含むことを特徴とする請求項1から7までのいずれか1項に記載の半導体装置の製造方法。
- 前記上部電極は、TiN膜を含むことを特徴とする請求項1から8までのいずれか1項に記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板上に形成され、窒素を主成分のひとつとして含有する下部電極と、
前記下部電極上に形成されたSiON膜と、
前記SiON膜の表面上の一部に備えられ、前記SiON膜よりも誘電率が高い第1の絶縁膜と、
前記第1の絶縁膜上に形成され、窒素を主成分のひとつとして含有する導電膜から成る上部電極と、
前記上部電極及び前記SiON膜を覆い、酸素を主成分のひとつとして含有する第2の絶縁膜と、
前記第2の絶縁膜及び前記SiON膜の一部に形成され、前記下部電極を露出させる第1の開口部と、
前記第1の開口部に形成され、前記下部電極と電気的に接続される導電部と
を有することを特徴とする半導体装置。 - 前記第1の絶縁膜は、前記SiON膜の表面上に形成されたSiN膜であることを特徴とする請求項10に記載の半導体装置。
- 前記第1の絶縁膜の膜厚は、前記SiON膜の膜厚よりも厚いことを特徴とする請求項10又は11に記載の半導体装置。
- 前記第1の絶縁膜の膜厚は、前記SiON膜の膜厚よりも薄いことを特徴とする請求項10又は11に記載の半導体装置。
- 前記下部電極は、TiN膜を含むことを特徴とする請求項10から13までのいずれか1項に記載の半導体装置。
- 前記上部電極は、TiN膜を含むことを特徴とする請求項10から14までのいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012057623A JP5955045B2 (ja) | 2012-03-14 | 2012-03-14 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012057623A JP5955045B2 (ja) | 2012-03-14 | 2012-03-14 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013191764A JP2013191764A (ja) | 2013-09-26 |
JP5955045B2 true JP5955045B2 (ja) | 2016-07-20 |
Family
ID=49391714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012057623A Active JP5955045B2 (ja) | 2012-03-14 | 2012-03-14 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5955045B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6342728B2 (ja) | 2014-06-26 | 2018-06-13 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3505465B2 (ja) * | 2000-03-28 | 2004-03-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4947849B2 (ja) * | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR100431810B1 (ko) * | 2001-10-19 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자 및 엠아이엠 캐패시터 제조방법 |
JP2003158190A (ja) * | 2001-11-22 | 2003-05-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003258107A (ja) * | 2002-02-28 | 2003-09-12 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR100949004B1 (ko) * | 2002-12-24 | 2010-03-23 | 동부일렉트로닉스 주식회사 | Mim 구조의 커패시터 제조방법 |
-
2012
- 2012-03-14 JP JP2012057623A patent/JP5955045B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013191764A (ja) | 2013-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5455352B2 (ja) | 薄膜mimキャパシタ及びその製造方法 | |
JP2005354080A (ja) | Mimキャパシタ及びその製造方法 | |
JP2008147393A (ja) | 半導体装置及びその製造方法 | |
TW200426896A (en) | Semiconductor device and the manufacturing method thereof | |
KR20060083839A (ko) | 반도체 장치와 그 제조 방법 | |
Engelhardt | Modern Applications of Plasma Etching and Patterning in Silicon Process Technology | |
JP5458514B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2002064184A (ja) | コンデンサ部を備えた半導体装置の製造方法 | |
JP2006060230A (ja) | 3次元半導体キャパシタおよびその製造方法 | |
US20080038895A1 (en) | Capacitor of semiconductor device and method of manufacturing the same | |
TWI232519B (en) | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture | |
JP3943033B2 (ja) | キャパシタ及びその製造方法 | |
JP5955045B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100975756B1 (ko) | 유전체, 이를 구비한 캐패시터 및 그의 제조방법 | |
JP3598068B2 (ja) | 半導体装置の製造方法 | |
KR100824627B1 (ko) | 반도체 소자의 제조방법 | |
JP2008147300A (ja) | 半導体装置およびその製造方法 | |
US7268038B2 (en) | Method for fabricating a MIM capacitor having increased capacitance density and related structure | |
JP2000252359A (ja) | 絶縁膜のエッチング方法および配線層の形成方法 | |
KR101082097B1 (ko) | 반도체 소자의 커패시터 및 형성 방법 | |
JP2006093451A (ja) | 半導体装置 | |
JP5396943B2 (ja) | 半導体装置及びその製造方法 | |
JP2011166032A (ja) | 半導体装置およびその製造方法 | |
TW201447990A (zh) | 半導體裝置及其製造方法 | |
JP2003174092A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160614 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5955045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |