JP5942828B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5942828B2
JP5942828B2 JP2012268653A JP2012268653A JP5942828B2 JP 5942828 B2 JP5942828 B2 JP 5942828B2 JP 2012268653 A JP2012268653 A JP 2012268653A JP 2012268653 A JP2012268653 A JP 2012268653A JP 5942828 B2 JP5942828 B2 JP 5942828B2
Authority
JP
Japan
Prior art keywords
modified region
laser beam
etching
semiconductor substrate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012268653A
Other languages
English (en)
Other versions
JP2014116419A (ja
Inventor
富坂 学
学 富坂
淳志 多屋
淳志 多屋
内田 智也
内田  智也
幸浩 佐野
幸浩 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012268653A priority Critical patent/JP5942828B2/ja
Publication of JP2014116419A publication Critical patent/JP2014116419A/ja
Application granted granted Critical
Publication of JP5942828B2 publication Critical patent/JP5942828B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来、所望の電気特性を得るために半導体基板にトレンチを形成し、半導体装置を製造することが行われている。例えば、半導体基板にトレンチを形成する手法としては、特許文献1に示すものがある。
特許文献1には、半導体基板の主表面に対して垂直方向に、第1トレンチ(5a)と、この第1トレンチ(5a)と連通し、対向する側壁の間隔が第1トレンチ(5a)の対向する側壁の間隔より長くされている第2トレンチ(5b)とからなるトレンチ(5)を、異方性エッチングと等方性エッチングで形成する方法が記載されている。そして、この特許文献1では、このようなトレンチ構造にすることで、トレンチゲート型の絶縁ゲート型バイポーラトランジスタ(IGBT)等の半導体装置において、オン電圧の低減化を図っている。
特開2012−80074号公報
ところで、このように、半導体基板の一方面側からエッチングでトレンチを形成する方法では、エッチングレートに限界があるために、加工に要する時間が比較的長くなってしまうといった問題があった。特に、上記特許文献1のような特殊な形状のトレンチ構造を形成する場合には、複数のエッチング工程が必要となり、加工時間の短縮化が求められていた。
本発明は、上述した課題を解決するためになされたものであり、加工時間の短縮化を図ることで生産性を向上させることが可能な半導体装置の製造方法を提供することにある。
本発明は、半導体基板の一方面側から、前記半導体基板の内部に集光点を合わせてレーザ光照射装置によりレーザ光を照射し、前記半導体基板の内部に改質領域を形成する改質領域形成工程と、前記改質領域を形成した後、前記一方面側から前記改質領域までの部位及び前記改質領域をエッチングにより除去してトレンチを形成するエッチング工程と、を含み、前記エッチング工程では、前記一方面側に形成される前記トレンチの開口部の幅が、前記改質領域を除去して形成される内部部位の幅よりも狭くなるように前記トレンチを形成し、前記レーザ光照射装置により照射されるレーザ光は、パルスレーザ光であり、前記改質領域形成工程では、前記改質領域を前記レーザ光の1パルスの照射によって形成し、前記改質領域形成工程では、前記レーザ光の照射位置を順にずらして、複数の前記改質領域を順次形成するか、又は、前記レーザ光を分岐させて照射することで複数の前記改質領域を形成することを特徴とする。
請求項1の発明では、まず、半導体基板の一方面側から、半導体基板の内部に集光点を合わせてレーザ光照射装置によりレーザ光を照射し、半導体基板の内部に改質領域を形成する。そして、改質領域を形成した後、一方面側から改質領域までの部位及び改質領域をエッチングにより除去し、一方面側に形成されるトレンチの開口部の幅が、改質領域を除去して形成される内部部位の幅よりも狭くなるようにトレンチを形成するようにしている。
一般的に、レーザ光を半導体基板に照射すると、レーザ光の集光点やその近傍では、光学的損傷という現象が発生し、結晶の結合(例えば、シリコンでは共有結合)が切れて、非晶質構造または多結晶構造に変化した領域(本発明では、この領域を「改質領域」という)が形成される。本発明では、この改質領域をエッチング前に予め形成してからエッチングを行うことで、改質領域の部分を効率的に除去することができるため、加工時間の短縮化を図ることができ、生産性を向上させることが可能となる。また、レーザ光の照射条件を制御することで、所望の大きさの改質領域を形成することができるため、トレンチの開口部の幅が内部部位の幅よりも狭くなる構成を、比較的容易に形成することができる。
図1は、半導体基板にレーザ光の照射を行うレーザ光照射装置の説明図である。 図2は、レーザ光の照射条件を説明する図である。 図3は、レーザ光を複数に分岐させる様子を説明する説明図である。 図4は、第1実施形態に係る半導体装置の製造方法における改質領域形成工程を説明する図である。 図5は、第1実施形態に係る半導体装置の製造方法におけるエッチング工程を説明する図である。 図6は、トレンチの大きさの一例を説明する図である。 図7は、第1実施形態の変形例に係る半導体装置の製造方法におけるエッチング工程を説明する図である。
[第1実施形態]
以下、この発明に係る半導体装置の製造方法について、図を参照して説明する。
本発明では、半導体基板10の内部に集光点Pを合わせてレーザ光照射装置30によりレーザ光Lを半導体基板10の一方面10a側から照射し、半導体基板10の内部に改質領域Kを形成する。そして、この改質領域Kをエッチングにより除去してトレンチ20を形成するようにしている。
まず、レーザ光Lを照射するレーザ光照射装置30について、図1を参照して説明する。
図1に示すように、レーザ光照射装置30は、レーザ光源32と、ビームエキスパンダ34と、ビームスプリッタ36と、ガルバノスキャナ38と、集光レンズ40と、パワーメータ42とを備えて構成されている。
レーザ光源32としては、例えば、半導体基板10がシリコンの場合には、発振波長が1064nm、発振周波数が80kHzのYAGレーザを用いることができる。また、シリコンのほか、窒化シリコンやシリコンカーバイドなどから構成された半導体基板10を用いることもできる。
なお、図2に、各半導体基板10において改質領域Kを形成するための最適なレーザの照射条件を示す。発振波長は、シリコンでは上述したように、近赤外領域となる1000〜1100nmの範囲が好ましく、シリコンカーバイドでは紫外領域となる240〜280nmの範囲が好ましく、ガリウムナイトライドでは紫外領域から可視光領域となる300〜400nmの範囲が好ましい。パルス幅は、シリコンでは10〜1000psの範囲が好ましく、シリコンカーバイドでは0.1〜10psの範囲が好ましく、ガリウムナイトライドでは10〜100psの範囲が好ましい。レーザ光Lのエネルギー密度は、それぞれ1GW/cm前後が好ましく、より好ましくは、0.9〜1.1GW/cmの範囲である。また、レーザ光Lの集光点Pは、それぞれ一方面10aから深さ2μm程度に設定するとよい。また、レーザ光のスポット径は、それぞれ、数μm程度とするとよく、好ましくは1μm前後である。
ビームエキスパンダ34は、レーザ光源32からのレーザ光Lの径を拡大すると共に、レーザ光Lを平行光とするためのものである。また、ビームスプリッタ36は、計測用に一部のビームを分岐させ、パワーメータ42側へ入射させるとともに、残りのビームをガルバノスキャナ38を介して集光レンズ40側へ入射させるようにしている。
ガルバノスキャナ38は、1対のガルバノミラー39(図1では、説明の都合上、1つのガルバノミラー39のみ示している)を備えており、これらガルバノミラー39によりレーザ光Lの照射位置を加工エリア内で任意の位置に移動させることができるようになっている。
集光レンズ40は、レーザ光源32から発せられ、ガルバノミラー39で反射したレーザ光Lを入射して集光するものである。本発明では、半導体基板10の内部の所定位置に集光点Pを設定し、改質領域Kを形成するようにしている。そして、本実施形態では、レーザ光照射装置30により照射されるレーザ光Lは、上述のように、パルスレーザ光であり、改質領域Kをレーザ光Lの1パルスの照射によって形成するようにしている。図2に示した条件で半導体基板10にレーザ光Lを1パルス照射することで、改質領域Kを形成することができる。また、レンズ開口数は、例えば0.5に設定するとよい。
なお、レーザ光Lを複数に分岐し、半導体基板10に照射するようにしてもよい。例えば、図3(A)に示すように、階段型の格子44aを備えた回折格子44や、図3(B)に示すように、凹凸型の格子44bを備えた回折格子45などを、レーザ光Lを集光する前後(図3では、集光レンズ40の手前)に配置してレーザ光Lに強度分布を生じさせ、複数のレーザ光Lに分岐することができる。このように、分岐した複数のレーザ光を半導体基板10に照射することで、同時に複数の改質領域Kを形成することができるため、より生産性を向上させることができる。また、このような回折格子44、45を用いる場合には、集光レンズ40は、球面のシリンドリカルレンズ、非球面のシリンドリカルレンズ、fθレンズ、非球面レンズなどを用いるとよい。なお、回折格子44、45を用いる構成のほか、ガルバノスキャナ38によっても、複数のレーザ光Lに分岐することができる。
次に、半導体基板10にトレンチ20を形成する工程について、図4〜6を参照しながら説明する。本実施形態では、半導体基板の内部に改質領域Kを形成する改質領域形成工程と、この改質領域Kをエッチングにより除去するエッチング工程とを主に説明する。なお、本実施形態では、シリコンを主体として構成された半導体基板10を用いた場合を例に挙げて説明する。
(改質領域形成工程)
まず、改質領域形成工程について説明する。
改質領域形成工程では、まず、図4(A)に示すように、半導体基板10の一方面10aからの深さdが3μmの位置に、レーザ光照射装置30によりレーザ光Lを1パルス照射し、改質領域Kを形成する(図4(B))。なお、図4(A)に示す例では、レーザ光Lの照射位置を順にずらして、複数の改質領域Kを所定方向に並ぶように順次形成するようにしているが、上述したように、レーザ光Lを分岐させて、同時に複数の改質領域Kを形成することもできる。これら各改質領域Kの間隔は、例えば、1μmで形成するとよい。そして、本実施形態では、これら複数の改質領域Kが並ぶ方向を「幅方向」とする。
また、改質領域Kの形状は、少なくとも内部部位の底部の内壁面が湾曲面となるように形成されている。また、半導体基板10の厚さ方向及び幅方向に直交する平行な切断面で切断したときの外周部の形状が、略円形状となっている。具体的に、この切断面において、集光点Pを中心として、楕円形状となるように形成されている。例えば、この楕円形状に形成される改質領域Kのサイズは、この切断面において、例えば、高さ(半導体基板10の厚さ方向の幅)が3μm程度、幅(半導体基板10の幅方向の幅)が2μm程度で形成するとよい。また、この改質領域Kは、幅方向と直交する方向に奥行き(厚み)を持つ形状(すなわち、幅方向と直交する方向に列状に延びる形状)とするとよい。
次に、このように改質領域Kを形成した半導体基板10の一方面10a側を覆うように、SiO膜をCVD(化学気相成長)法などにより形成し(図4(C))、各改質領域Kが形成された領域の上部が開口するように、SiO膜をパターニングする(図4(D))。この工程で形成されるSiO膜の開口部12aの幅は、後述のエッチング工程にて改質領域Kを除去して形成される内部部位の幅よりも狭くなるように形成する。
(エッチング工程)
次に、エッチング工程について説明する。
上述のようにレーザ光Lを照射して形成した改質領域Kは、光学的損傷により、一旦溶融した後に凝固して、多結晶シリコンまたはアモルファスシリコンに変化しており、結晶の結合が弱くなっているため、比較的短時間で当該エッチング工程を行うことができる。なお、本エッチング工程では、ドライエッチングを用いてもよく、ウェットエッチングを用いてもよい。まず、ドライエッチングで行う場合について説明する。
図5(A)に示すように、一方面側10aから改質領域Kまでの部位を、エッチングにより除去する。このドライエッチングは、例えば、Ar、CF、SF、HBr、O、CHFなどのガスを、1〜100Paの圧力で、電力400W程度、周波数13.56MHzのプラズマで励起して行うことができる。
そして、一方面側10aから改質領域Kまでの部位を除去した後、連続的にエッチングを行い、改質領域Kを除去し(図5(B))、さらに、SiO膜を除去して、トレンチ20を形成する(図5(C))。なお、このトレンチ20は、開口部20aの幅が、改質領域Kを除去して形成される内部部位の幅よりも狭くなるように形成される。例えば、図6に示すように、半導体基板10の一方面10aと直交する断面において、各トレンチ20の中心間距離(各集光点Pの焦点位置間の距離)aは5μm程度、各トレンチ20の距離bは1μm程度、一方面10aと平行する方向(面内方向)において最大となる径の大きさc(楕円の短径)は4μm程度、トレンチ20の開口部20aから底部までの距離dは5μm程度で形成することができる。
次に、ウェットエッチングで行う場合を説明する。
まず、一方面側10aから改質領域Kまでの部位を、例えば、KOHを32%に希釈し、80℃に加熱したアルカリ溶液などを用いた異方性ウェットエッチングを1分間行い、除去する。そして、改質領域Kを、例えば、HFにHNOやCHCOOHを添加した酸溶液を用いた等方性エッチングを数秒行い除去し、トレンチ20を形成することができる。なお、ドライエッチングとウェットエッチングを組み合わせてエッチングを行うようにしてもよい。
そして、このようにエッチング工程でトレンチ20を形成した後、電極などを形成し、半導体装置1を製造することができる。
以上説明したように、本第1実施形態に係る半導体装置1の製造方法によれば、まず、半導体基板10の一方面10a側から、半導体基板10の内部に集光点Pを合わせてレーザ光照射装置30によりレーザ光Lを照射し、半導体基板10の内部に改質領域Kを形成する。そして、改質領域Kを形成した後、一方面10a側から改質領域Kまでの部位及び改質領域Kをエッチングにより除去し、一方面10a側に形成されるトレンチ20の開口部20aの幅が、改質領域Kを除去して形成される内部部位の幅よりも狭くなるようにトレンチ20を形成するようにしている。
このように、改質領域Kをエッチング前に予め形成してからエッチングを行うことで、改質領域Kの部分を効率的に除去することができるため、加工時間の短縮化を図ることができ、生産性を向上させることが可能となる。また、レーザ光Lの照射条件を制御することで、所望の大きさの改質領域Kを形成することができるため、トレンチの開口部20aの幅が内部部位の幅よりも狭くなる構成を、比較的容易に形成することができる。
また、改質領域形成工程では、内部部位の内壁面が湾曲面となるように改質領域Kを形成するようにしている。このように構成することで、電界が集中しやすい角張った部分が少なくなるため、より耐圧を高めることができる。
また、レーザ光照射装置30により照射されるレーザ光Lは、パルスレーザ光であり、改質領域形成工程では、改質領域Kをレーザ光Lの1パルスの照射によって形成するようにしている。このように、改質領域Kを1パルスの照射で形成することで、より加工時間を短縮することができる。
また、エッチング工程は、ドライエッチングを用いて行われるようにしている。このように、ドライエッチングを用いる場合には、比較的短時間で精度良くエッチング工程を行うことができる。
また、エッチング工程は、ウェットエッチングを用いて行われるようにしてもよい。このように、ウェットエッチングを用いる場合には、製造コストを抑えることができる。
次に、本発明の第1実施形態における変形例に係る半導体装置1の製造方法について、図7を参照して説明する。本第1実施形態における変形例では、エッチング工程を、レーザ光を用いて行う点が、上記第1実施形態にて述べた製造方法と主に異なる。したがって、第1実施形態の半導体装置1と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
本変形例では、例えば、第1実施形態と同様の条件で、レーザ光Lを照射して改質領域Kを形成した後、レーザ光L’を用いてエッチングを行い、トレンチ20を形成する。このエッチング工程で用いられるレーザ光L’としては、改質領域形成工程にて用いられるレーザ光Lとは異なる波長であって、このレーザ光Lよりも半導体基板10での透過度合いが低いレーザ光L’、具体的には、半導体基板10に対して非透過となるものが用いられる。より具体的には、例えば、半導体基板10がシリコンの場合、改質領域形成工程では、上述したように1000〜1100nmの波長(近赤外光)のレーザ光Lを用い、エッチング工程では、500〜550nmの波長(緑色光)のレーザ光L’を用いる。
このレーザ光L’の光源としては、例えば、YAGレーザ、COレーザ、半導体レーザを用いることができる。また、レーザ光L’の照射条件は、例えば、出力を1W、発振波長を515nm、発振周波数を1kHz、パルス幅を1〜10ps、レンズ開口数を0.5とするとよい。そして、このエッチング工程では、まず、集光点Pを半導体基板10の表面に合わせてレーザ光L’を照射し(図7(A))、100nm程度除去して、一方面側10aから改質領域Kまでの部位を開口させる(図7(B))。次に、集光点Pを深さ100nm程度に設定して、レーザ光L’をさらに照射して、改質領域Kを除去し(図7(C))、トレンチ20を形成することができる。例えば、複数種類の波長のレーザ光を照射可能な設備が既に導入されている場合などに、このように、エッチング工程もレーザ光L’を用いて行うようにすれば、より低コストに半導体装置1を製造することができる。
1…半導体装置
10…半導体基板
10a…一方面
20…トレンチ
20a…トレンチの開口部
30…レーザ光照射装置
K…改質領域
L…レーザ光
P…集光点

Claims (5)

  1. 半導体基板(10)の一方面(10a)側から、前記半導体基板(10)の内部に集光点(P)を合わせてレーザ光照射装置(30)によりレーザ光(L)を照射し、前記半導体基板(10)の内部に改質領域(K)を形成する改質領域形成工程と、
    前記改質領域(K)を形成した後、前記一方面(10a)側から前記改質領域(K)までの部位及び前記改質領域(K)をエッチングにより除去してトレンチ(20)を形成するエッチング工程と、を含み、
    前記エッチング工程では、前記一方面(10a)側に形成される前記トレンチ(20)の開口部(20a)の幅が、前記改質領域(K)を除去して形成される内部部位の幅よりも狭くなるように前記トレンチ(20)を形成し、
    前記レーザ光照射装置(30)により照射されるレーザ光(L)は、パルスレーザ光であり、
    前記改質領域形成工程では、前記改質領域(K)を前記レーザ光(L)の1パルスの照射によって形成し、
    前記改質領域形成工程では、前記レーザ光(L)の照射位置を順にずらして、複数の前記改質領域(K)を順次形成するか、又は、前記レーザ光(L)を分岐させて照射することで複数の前記改質領域(K)を形成することを特徴とする半導体装置(1)の製造方法。
  2. 前記改質領域形成工程では、前記内部部位の内壁面が湾曲面となるように前記改質領域(K)を形成することを特徴とする請求項1に記載の半導体装置(1)の製造方法。
  3. 前記エッチング工程は、ドライエッチングを用いて行われることを特徴とする請求項1又は請求項2に記載の半導体装置(1)の製造方法。
  4. 前記エッチング工程は、ウェットエッチングを用いて行われることを特徴とする請求項1又は請求項2に記載の半導体装置(1)の製造方法。
  5. 前記エッチング工程は、前記改質領域形成工程にて用いられるレーザ光(L)とは異なる波長であって前記半導体基板(10)に対して非透過となるレーザ光(L’)を用いて行われることを特徴とする請求項1又は請求項2に記載の半導体装置(1)の製造方法。
JP2012268653A 2012-12-07 2012-12-07 半導体装置の製造方法 Expired - Fee Related JP5942828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012268653A JP5942828B2 (ja) 2012-12-07 2012-12-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012268653A JP5942828B2 (ja) 2012-12-07 2012-12-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014116419A JP2014116419A (ja) 2014-06-26
JP5942828B2 true JP5942828B2 (ja) 2016-06-29

Family

ID=51172132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012268653A Expired - Fee Related JP5942828B2 (ja) 2012-12-07 2012-12-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5942828B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6373714B2 (ja) * 2014-10-14 2018-08-15 株式会社アマダホールディングス ダイレクトダイオードレーザ加工装置及びその出力監視方法
JP6957185B2 (ja) * 2017-04-17 2021-11-02 浜松ホトニクス株式会社 加工対象物切断方法及び半導体チップ
JP7153851B2 (ja) * 2020-10-27 2022-10-17 株式会社東京精密 レーザ加工装置及びレーザ加工方法
CN113345807B (zh) * 2021-04-19 2022-06-21 株洲中车时代半导体有限公司 一种半导体器件制备方法
CN116887522B (zh) * 2023-06-19 2024-02-09 武汉铱科赛科技有限公司 一种线路板制作方法、***、装置及设备
CN118016782A (zh) * 2024-04-10 2024-05-10 山西中科潞安紫外光电科技有限公司 一种深紫外led器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5020748B2 (ja) * 2007-09-06 2012-09-05 キヤノン株式会社 シリコン基板の加工方法、及び液体吐出ヘッドの製造方法
JP2009111147A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体チップ及びその製造方法
JP4915440B2 (ja) * 2009-08-07 2012-04-11 株式会社デンソー 半導体装置の製造方法
KR101940333B1 (ko) * 2010-07-26 2019-01-18 하마마츠 포토닉스 가부시키가이샤 기판 가공 방법
JP5263261B2 (ja) * 2010-10-29 2013-08-14 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014116419A (ja) 2014-06-26

Similar Documents

Publication Publication Date Title
JP5942828B2 (ja) 半導体装置の製造方法
US20190160598A1 (en) Method of Separating Surface Layer of Semiconductor Crystal Using a Laser Beam Perpendicular to the Separating Plane
KR102024364B1 (ko) 플라즈마 에칭을 갖는 하이브리드 멀티-스텝 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱
TWI605508B (zh) 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備
US9040389B2 (en) Singulation processes
US8951819B2 (en) Wafer dicing using hybrid split-beam laser scribing process with plasma etch
JP5140198B1 (ja) レーザダイシング方法
JP5899513B2 (ja) 基板製造方法、および改質層形成装置
TWI502764B (zh) The processing method of the substrate with LED pattern
JP2006305586A (ja) 板状体切断方法並びにレーザ加工装置
JP2005288503A (ja) レーザ加工方法
JP2010239163A (ja) 半導体チップ
JP2017071074A (ja) 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法
JP2010153590A (ja) 切断用加工方法
US8703517B2 (en) Method of Manufacturing a Semiconductor Device Including Removing a Reformed Layer
JP2013027887A (ja) レーザダイシング方法
JP2018070429A (ja) 穴あき基板の製造方法、微細構造体の製造方法、およびレーザ改質装置
JP3895287B2 (ja) サファイア基板の分割方法及び分割装置
JP4800661B2 (ja) レーザ光線を利用する加工装置
TW201915230A (zh) 基板製造方法
JP2013251456A (ja) 半導体装置の製造方法および半導体装置
JP2022191949A (ja) 素子チップの製造方法、および、基板の加工方法
WO2020130108A1 (ja) レーザ加工方法、及び、半導体デバイス製造方法
JP5625184B2 (ja) チップの製造方法
WO2018193970A1 (ja) 加工対象物切断方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160509

R151 Written notification of patent or utility model registration

Ref document number: 5942828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees