JP5941880B2 - 不融解性薄膜ウェハのレーザアニール方法 - Google Patents

不融解性薄膜ウェハのレーザアニール方法 Download PDF

Info

Publication number
JP5941880B2
JP5941880B2 JP2013162856A JP2013162856A JP5941880B2 JP 5941880 B2 JP5941880 B2 JP 5941880B2 JP 2013162856 A JP2013162856 A JP 2013162856A JP 2013162856 A JP2013162856 A JP 2013162856A JP 5941880 B2 JP5941880 B2 JP 5941880B2
Authority
JP
Japan
Prior art keywords
annealing
wafer
range
microseconds
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013162856A
Other languages
English (en)
Other versions
JP2014045186A (ja
Inventor
ワン、ユン
ハウリーラック、エム、アンドリュー
ワン、シャオル
シェン、シャオフア
Original Assignee
ウルトラテック インク
ウルトラテック インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウルトラテック インク, ウルトラテック インク filed Critical ウルトラテック インク
Publication of JP2014045186A publication Critical patent/JP2014045186A/ja
Application granted granted Critical
Publication of JP5941880B2 publication Critical patent/JP5941880B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)

Description

本開示は、一般的に集積回路構造を形成する際の半導体物質のレーザアニール、特に薄膜半導体ウェハの不融解レーザアニール方法の実施方法に関する。
トランジスターや、関連種の半導体構造のような活性マイクロ回路を形成する際に、半導体ウェハ内部に形成されるデバイス（構造）の選択領域中のドーパントの活性化等、半導体製造において多様な用途のためにレーザアニール（以下「ＬＴＡ」という）が利用されている。
ある種のレーザアニールでは、半導体構造（すなわちソース領域とドレイン領域）内のドーパントを活性化するのには十分長く、しかし、実質的なドーパント拡散を防ぐことができる程度に短い時間をかけて、光線で形成される走査線画像により、ウェハ表面が、ある温度（「アニール温度」）まで加熱される。ウェハ表面がアニール温度に到達する時間は、線画像の出力密度のみならず、線画像を走査する際の速度（「走査速度」という）で除した線画像幅によって決定される。線画像がウェハ表面上の点に存在する時間量は「滞留時間」と称される。
数種の半導体デバイス用途では、片面を臨界温度以下に保ちながらウェハのもう片面を加熱する必要がある。その一例として電源デバイスが挙げられるが、裏側のドーパント活性化やコンタクト形成は、表側のデバイスの処理後に行われる。他の例は薄膜基板太陽電池であって、電池効率改善のために表側に高導電放射体を必要とするが、これはドーピングとアニールによって達成される。３つ目の例は、画像センサーの裏側であって、典型的には高ドープ活性化層から成る視野絞り層が裏側に設けられ、暗電流が抑えられる。
これら全例において、ドーパントの活性化やウェハの片側へのコンタクトの形成にアニールが必要とされる。基板厚さは、数マイクロメートル（すなわち、ミクロンまたはμｍ）から２，３百マイクロメートルまでの範囲内に収まっており、通常の８−１２インチのシリコンウェハの厚み、すなわち７２５μｍから７７５μｍよりも極めて薄い。通常、ドーパントの活性化には、およそ１，０００℃以上のアニール温度が必要とされている。しかしながら、潜在的な物質の品質劣化や、それに伴うドーパントの接合を回避するために、基板の他側の最大温度や熱収支は制限されなければならない。
例えば、レーザアニール前において既にウェハの第１の側で金属化現象が起こっている場合において、その反対側（第２の）側がアニールされる間、物理的完全性を良好に保持するために、第１の側の最大温度はその金属の融点以下に保たれる必要がある。
従前の高速アニール（ＲＴＡ）では、アニール時間が秒単位であったが、それはシリコンにおける数ミリメートルの熱拡散長ＬＤに対応している。この長さは、通常のウェハ厚さよりも著しく長く、ＲＴＡの間、ウェハの両側に同程度のピークアニール温度が観測されること意味している。したがって、ＲＴＡは、薄膜ウェハのような用途には適さない。
薄膜ウェハのような用途向けの通常のレーザアニール方法としては、数十ナノ秒から数百ナノ秒の範囲内のパルス長を有するパルス融解レーザを利用する方法が挙げられる。シリコンであれば、これは、およそ１μｍ単位程度の熱拡散長に対応し、ほとんどのウェハ厚さよりも著しく短い。パルス融解アニールの利点は、片側に熱浸透をほとんど伴わせることなく、ウェハのもう片側をかなりの高温（シリコンの融点以上の温度まで含まれる）まで局所的に加熱することができることである。このため、パルス融解アニールは、数マイクロメートル程度の厚みのシリコンウェハに適用することができる。
しかしながら、パルス融解アニールのナノ秒タイムフレームでは、ドーパントの活性化が融解状態でのみ可能となる。融解中、ドーパントは、高速で拡散することができると共に、より箱似型のプロファイルに再分配することができる。これは、ある用途では利点となり得るが、精密なドーピングプロファイルを維持する必要がある場合には望ましくない。特に、複数の接合点が融解すると、反対極性のドーパントが混ざり合ってその接合特性を劣化させてしまう。パルス融解アニール法の第２の制限は、熱浸透の深さである。熱拡散長が短いため、０．５μｍよりも深い接合点を有効にアニールすることが難しい。また、この方法は、パルスがナノ秒スケールであり熱収支が極めて低くなるため、融解深さよりも深い注入欠陥をアニール除去するものとして有効とは言えない。
このため、ウェハの片側に熱劣化を引き起こすことなく、ウェハのもう片側で有効に不融解ドーパントの活性化を行うことができる薄膜半導体ウェハのアニール方法が求められている。
本開示は、薄膜半導体ウェハのアニール方法に関する。この薄膜半導体ウェハのアニール方法では、そのウェハの片側に設けられている（またはウェハの内部に埋め込まれている）熱脆弱な主要部やデバイスを損傷もしくは過熱させることなく、薄膜半導体ウェハのもう片側に対して高温アニールを行うことができる。ピーク温度はウェハの融点以下である。このため、アニール工程中にドーパントが著しく再分配されることはない。本方法は、ドーパントの活性化や抵抗接点の形成に適用することができる。
本開示の一局面は、裏側にアニール領域を有する半導体製品ウェハのアニール方法である。製品ウェハは、電気デバイス主要部を有する。電気デバイス主要部は、裏側からｄの距離を隔てた位置に存在し、臨界温度ＴＣを超えると損傷する。この方法には、裏側にアニールレーザ光線を走査してアニール領域を、半導体製品ウェハの融点ＴＭ未満のアニール温度ＴＡまで加熱してアニールすることが含まれる。走査には、それに付随する熱拡散長ＬＤが考慮される。そして、その方法には、熱拡散長ＬＤが距離ｄよりも小さくなる滞留時間で走査を行うことがさらに含まれる。そして、電気デバイス主要部は、臨界温度ＴＣ以下に保たれる。
本開示の他の局面は上述の方法であって、アニール領域は、イオン注入層または接点層である。
本開示の他の局面は上述の方法であって、滞留時間は、３マイクロ秒から２００マイクロ秒の範囲内である。
本開示の他の局面は上述の方法であって、電気デバイス主要部には、金属が含まれる。また、臨界温度ＴＣは、約６００℃から約９００℃の範囲内である。
本開示の他の局面は上述の方法であって、デバイスウェハとキャリアウェハとを接合して半導体製品ウェハを形成することをさらに備える。また、デバイスウェハには、電気デバイス主要部が含まれている。
本開示の他の局面は上述の方法であって、アニールレーザ光線は、薄膜ウェハ厚さ未満の光吸収長を有する可視光波長または赤外線波長を有する。
本開示の他の局面は上述の方法であって、電気デバイス主要部には、ＣＭＯＳデバイス層が含まれる。
本開示の他の局面は上述の方法であって、電気デバイス主要部には、半導体電源デバイス層が含まれる。
本開示の他の局面は上述の方法であって、裏側の同一部分に対して複数回走査を行うことをさらに備える。また、時間間欠走査が時間間隔τで時間的に分割されている。τは、１ミリ秒以上１０秒以下の範囲内である。
本開示の他の局面は上述の方法であって、走査回数が１０回以下である。
本開示の他の局面は上述の方法であって、ｄは、５μｍ以上１５０μｍ以下の範囲内である。
本開示の他の局面は上述の方法であって、ｄは、１０μｍ以上２０μｍ以下の範囲内である。電気デバイス主要部は、アルミニウムから形成されている。滞留時間ｔｄは、約３マイクロ秒から約２０マイクロ秒の範囲内である。
本開示の他の局面は上述の方法であって、ｄは、５μｍ以上１５０μｍ以下の範囲内である。電気デバイス主要部は、銅から形成されている。滞留時間ｔｄは、約１５マイクロ秒から約１００マイクロ秒の範囲内である。
本開示の他の局面は、製品ウェハのアニール方法である。この方法には、裏側と、５ミクロンから１５０ミクロンの範囲内の厚みｄとを有するデバイスウェハの表側に保護構造を形成して製品ウェハを形成することが含まれる。また、表側には、臨界温度Ｔｃを超えて加熱されると損傷する電気デバイス主要部が含まれる。この方法には、デバイスウェハの内部または裏側にアニール領域を形成することが含まれる。また、この方法には、裏側にアニールレーザ光線を走査してアニール領域の不融解アニールを行うことが含まれる。走査は、ｄよりも小さい熱拡散長ＬＤを規定する滞留時間ｔｄで行われる。また、電気デバイス主要部は、臨界温度ＴＣ以下に保たれる。
本開示の他の局面は上述の方法であって、アニール領域は、裏側内部に形成されるイオン注入ドープ層、または、前記裏側に形成される接点層である。
本開示の他の局面は上述の方法であって、裏側の同一部分に対して複数回走査を行うことをさらに備える。また、時間間欠走査が時間間隔τで分割されている。τは１ミリ秒以上１０秒以下の範囲内である。
本開示の他の局面は上述の方法であって、走査回数が１０回以下である。
本開示の他の局面は上述の方法であって、保護構造には、キャリアウェハが含まれる。
本開示の他の局面は上述の方法であって、保護構造は、単一の保護層から構成される。
本開示の他の局面は上述の方法であって、電気デバイス主要部には、金属およびＣＭＯＳ層の少なくとも一方が含まれている。
本開示の他の局面は上述の方法であって、電気デバイス主要部には、半導体電源デバイス層が含まれている。
本開示の他の局面は上述の方法であって、滞留時間ｔｄは、３マイクロ秒から２００マイクロ秒の範囲内である。
本開示の他の局面は上述の方法であって、ｄ２／Ｄｅｆｆで規定される最大滞留時間τｄｍ未満の滞留時間ｔｄを選択することをさらに備える。Ｄｅｆｆは、デバイスウェハの有効熱拡散率である。
本開示の他の局面は上述の方法であって、アニールレーザ光線は、薄膜ウェハ厚さ未満の光吸収長を有する可視光波長または赤外線波長を有する。
本開示の他の局面は上述の方法であって、ｄは、１０μｍ以上２０μｍ以下の範囲内である。電気デバイス主要部は、アルミニウムから形成されている。滞留時間ｔｄは、約３マイクロ秒から約２０マイクロ秒の範囲内である。
本開示の他の局面は上述の方法であって、ｄは、１０μｍ以上２０μｍ以下の範囲内である。電気デバイス主要部は、銅から形成されている。滞留時間ｔｄは、約１５マイクロ秒から約１００マイクロ秒の範囲内である。
ここに引用される全ての参照文献は、参照としてここに組み込まれる。
特許請求の範囲の記載は、発明の詳細な説明に組み込まれると共にその一部を構成する。
本考察において、「ｄ」は「距離」と「厚さ」の両方の意味で使われる。これらの２つの概念が密接に関連するものであることは当業者によって理解されるべきである。ある場合、距離ｄはウェハ厚さであり、距離ｄは、より一般的には、ウェハの裏側から電気デバイス主要部までの計測値である。距離ｄは、ウェハ厚さと同一である。
本開示のレーザアニールシステムおよび方法によりレーザアニール可能な種々の製品ウェハの例を示す図である。 本開示のレーザアニールシステムおよび方法によりレーザアニール可能な種々の製品ウェハの例を示す図である。 本開示のレーザアニールシステムおよび方法によりレーザアニール可能な種々の製品ウェハの例を示す図である。 ４つの異なる製品ウェハの例の側面図であり、これらの図には、それぞれ製品ウェハの例の拡大断面図が含まれている。 ４つの異なる製品ウェハの例の側面図であり、これらの図には、それぞれ製品ウェハの例の拡大断面図が含まれている。 ４つの異なる製品ウェハの例の側面図であり、これらの図には、それぞれ製品ウェハの例の拡大断面図が含まれている。 ４つの異なる製品ウェハの例の側面図であり、これらの図には、それぞれ製品ウェハの例の拡大断面図が含まれている。 本開示のアニール方法を実行するのに適したレーザアニール装置の一例の模式図である。 ４つの異なるアニール方法のプロセスウィンドウを示す時間対温度（℃）のプロット図であり、この図には、本開示のアニール方法が含まれている。 薄膜シリコンウェハにおける深度対温度のプロット図であり、この図では、４つの異なるアニール技術による製品ウェハの深度温度プロファイルが比較されている。 深度（ｎｍ）対ホウ素濃度（ｃｍ−３）のプロット図であり、これらの図には、本開示の不融解アニール方法（図６Ｂ）に比べて、融解アニール工程が、実質的なドーパント拡散、およびドーパントプロファイルにおける実質的な変化（図６Ａ）をどのように引き起こすかが示されている。 深度（ｎｍ）対ホウ素濃度（ｃｍ−３）のプロット図であり、これらの図には、本開示の不融解アニール方法（図６Ｂ）に比べて、融解アニール工程が、実質的なドーパント拡散、およびドーパントプロファイルにおける実質的な変化（図６Ａ）をどのように引き起こすかが示されている。 時間対温度のプロット図であり、この図には、製品ウェハの裏側であって電気デバイス主要部の位置の一点における温度プロファイルの例が示されている。 厚さがｄ１およびｄ２である２つの製品ウェハにつき、滞留時間ｔｄに対して温度ＴＢをプロットしたものである。なお、ここで、ｄ１はｄ２よりも小さい。また、この図には、任意のウェハ厚さにつき、ＴＢがＴＣよりも小さなるようには、滞留時間ｔｄをどのようにして最大滞留時間ｔｄｍ以下にする必要があるのかが示されている。 ウェハ厚さｄ対滞留時間ｔｄのプロット図であり、この図では、図中において影で示されているように、任意の基板厚さにつき滞留時間の限界が図示されている。 時間対温度のプロット図であり、この図には、アニールレーザ光線の複数回（Ｎ）走査に伴うウェハの任意の点における一連のＮ個の典型的な温度プロファイルが図示されている。 アニール走査回数対漏れ電流（任意単位，ａ．ｕ．）のプロット図であり、この図には、走査回数の増加に伴う漏れ電流の減少が図示されている。これは、複数回／連続アニール走査時のアニール不良の増大を示している。 アニール走査回数対シート抵抗ＲＳ（ｏｈｍ／ｓｑ．）のプロット図であり、この図には、走査回数が増えるに従ってシート抵抗がどのように低下するかが図示されている。これは、ドーパント活性化の増大を示している。
以降、本開示の好ましい実施形態、および、添付の図面に示される複数の例について詳述する。可能な限り、同一または類似の部分の図では、同一の参照番号および参照符号が用いられる。
画像センサーや高出力デバイスのような一種の半導体デバイスを製造する際には、薄膜半導体ウェハが利用される。図１は、製品ウェハ１０の一側面図である。この製品ウェハ１０は、上面２２を規定する上側２１と、裏面２４を規定する裏側２３とを有する。図１の製品ウェハ１０は、図中において「上側」２１が下方を向いているため、上下逆様であると言える。
図１Ｂには、デバイスウェハ１０ａとキャリアウェハ１０ｂを接合させて形成した製品ウェハ１０の一例の構造が示されている。このデバイスウェハ１０ａは、表側１２ａを有している。この表側１２ａには、電気デバイス主要部３４が形成されている。以下、表側をデバイス側と称することもある。また、このデバイスウェハ１０ａは、裏側１４ａを有している。裏側１４ａは、表側（デバイス側）１２ａの反対側に位置する。キャリアウェハ１０ｂは、表側１２ｂを有している。この表側１２ｂには、酸化物層１５が形成されている。最終的なウェハ１０、ここでいう製品ウェハは、キャリアウェハ１０ｂの表側１２ｂにデバイスウェハ１０ａのデバイス側１２ａを接合することによって形成される。酸化物層１５は、２つのウェハ１０ａ，１０ｂを接合する接合層として機能する。したがって、キャリアウェハ１０ｂの表側１２ｂは、接合側と称されることもある。デバイスウェハ１０ａは、例えば、シリコン基板から形成される。
図１Ｃには、最終的な製品ウェハ１０が図示されている。この時点で、デバイスウェハ１０ａは裏側１４ａから削られており、その結果、図１Ｃの差込拡大図に示されるように、デバイスウェハ１０ａの厚さが約７５０μｍから、約５μｍから約１５０ｎｍの範囲内の厚みｄまで薄くなっている。酸化物層１５とキャリアウェハ１０ｂによって上側２１に保護構造が構築されている。この保護構造は、電気デバイス主要部３４を保護する役目を担っており、製品ウェハ１０の内部に埋め込まれている。
図２Ａは図１Ｃと同様の図面であり、この図面には、製品ウェハ１０のＣＭＯＳデバイス構造３０の一例のより詳細な拡大断面を示す差込図が含まれている。ＣＭＯＳデバイス構造３０の一例としては、ＣＭＯＳセンサー構造が挙げられる。酸化物層１５を有するキャリアウェハ１０（通常、数ミクロン厚み）は、デバイスウェハ１０ａを支持している。このデバイスウェハ１０ａには、熱に対して脆弱な電気デバイス主要部３４が含まれている。ここで、「熱に対して脆弱」との用語は、電気デバイス主要部３４が臨界温度ＴＣを超えるまで加熱されると、電気デバイス主要部３４が損傷され得ることを意味する。
熱に対して脆弱な電気デバイス主要部３４としては、例えば、金属化要素が挙げられる。なお、このような電気デバイス主要部３４は、図２Ａに示されるように、隣接するＣＭＯＳデバイス層４０に接している。このＣＭＯＳデバイス層４０は、薄膜化デバイスウェハ１０ａにより順に支持されている。デバイスウェハ１０ａは、約５μｍから５０μｍの範囲内の厚さｄを有している。電源デバイスの他の例では、厚さｄは、約３０μｍから約１５０μｍの範囲内である。
レーザアニールを必要とする薄膜イオン注入層４４は、例えば、薄膜化デバイスウェハ１０ａにおいて、表面２４を規定する裏面１４ａに隣接するように形成される。漏れ電流を低減したり接点抵抗を低下させたりするために、イオン注入層４４には、接点形成用のドーパントが含まれている。シリコン用のドーパントとしては、例えば、ヒ素、リン、ホウ素、インジウム、アンチモン等が挙げられる。注入欠陥を直したりドーパントを活性化させたりするためにアニールが必要となる。なお、このような工程は、裏面接点活性化と称される。
図２Ｂは図２Ａと同様の図面あり、この図面には、イオン注入層４４上の接点層５４が含まれている。接点層５４をアニールすると、接点層５４がシリコン基板と合金化し、抵抗接点が形成される。なお、このような現象は、裏面接点アニールと称される。接点層５４は、通常、薄膜金属堆積物から成る。接点層５４を形成する金属としては、例えば、Ｔｉ、Ｎｉ、Ｃｏ、Ｗ、Ａｌ、Ｃｕ、Ａｕ、Ｐｔ等が挙げられる。金属ケイ化物を形成したり接点層５４の接点抵抗を低下させたりするには、接点層５４をレーザアニールすればよい。
接点層５４がアニールされることにより、接点層５４の直下のドープ済みのイオン注入層４４も活性化される。しかしながら、かかる場合の最大アニール温度は、ケイ化物の分解や金属膜堆積物の損傷によって制限され得る。このため、ドーパントの活性化は、図２Ａの製品ウェハ１０の構造における場合とは同程度に最適化されないおそれがある。その代替手段としては、（接点層５４の分解前後で）レーザアニールを２度行ってドーパント活性化と接点形成とを別々に最適化させることが考えられる。
図２Ｃは、キャリアウェハ１０ｂにデバイスウェハ１０ａが接合されることによって製品ウェハ１０が形成されないことを除いては図２Ａと同様の図面である。かかる場合、デバイスウェハ１０ａには、保護層１９が設けられる。なお、この保護層１９は、デバイスウェハ１０ａの表側１２ａに隣接する電気デバイス構造３４を被複し、製品ウェハ１０の上側２１を形成する。図２Ｄは、図２Ｂに示されるものと同様に接点層５４を含んでいることを除いては図２Ｃと同様の図面である。保護層１９は、例えば、製品ウェハ１０がチャック１１０（図３参照）で固定されているときに電気デバイス主要部３４を傷つけないようにするために用いられている。保護層１９としては、例えば、二酸化ケイ素や窒化ケイ素が挙げられる。したがって、例えば、保護構造１７は、保護層１９から成る。
ＣＭＯＳデバイス構造３０の一例では、デバイスウェハ１０ａの電気デバイス主要部３４は、通常パターン化されていないデバイスウェハ１０ａの裏側１４ａから、約５μｍから約１５０μｍ程度離れた位置に存在する。すなわち、デバイスウェハ１０ａの裏側１４ａは、例えば、良好なアニール表面を形成する製品ウェハ１０の平滑なパターン化されていない裏面２４を規定している。
図２Ａから２Ｄは、それぞれ、本開示の不融解レーザアニールが実施される際に、製品ウェハ１０の裏側２３にアニールレーザ光線８０がどのようにして走査されるかを示している。製品ウェハ１０の裏側２３には、イオン注入層４４や接点層５４のようなアニール領域が含まれている。そして、熱に対して脆弱な電気デバイス主要部３４は、デバイスウェハ１０ａの裏側１４ａから距離ｄだけ離れた位置に存在する。このアニール領域は、距離ｄだけ離れた位置に存在する熱に対して脆弱な電気デバイス主要部３４が損傷しないようにアニールされる必要がある。なお、ここで、ｄは、例えば、５μｍから１５０μｍの範囲内である。
図３には、本開示の不融解レーザアニール方法を実施可能なレーザアニールシステム１００の一例が図示されている。本開示の不融解レーザアニール方法を実施可能なレーザアニールシステム１００の一例は、「超短滞留時間レーザアニールシステムおよび方法」との名称の米国仮特許出願６１／６５８，０８６に開示されている。図３を参照すると、レーザアニールシステム１００には、走査レーザシステム１５０、および、製品ウェハ１０を把持するチャック１１０が含まれる。チャック１１０は、例えば、冷却される。また、チャック１１０は、例えば、移動可能である。
走査レーザシステム１５０には、レーザ装置１５１が含まれている。このレーザ装置１５１は、第１軸Ａ１に沿って走査ミラー１６２方向に初期レーザ光線８０’を発する。なお、走査ミラー１６２は、ミラー駆動装置１６４に操作可能に接続されている。走査レーザシステム１５０には、集光レンズ１６６が含まれている。集光レンズ１６６は、第２軸Ａ２に沿って配向されている。なお、第２軸Ａ２は、第１軸Ａ１に対して概ね直交している。第２軸Ａ２は、走査ミラー１６２の位置で第１軸Ａ１と交差し、また製品ウェハ１０の裏側２３と実質的に直交している。集光レンズ１６６は、ＮＡの開口数を有している。レーザ装置１５１は、例えば、アニールレーザ光線８０が赤外線波長を含むように赤外線を発する。
また、他の例では、レーザ装置１５１は、アニールレーザ光線８０が可視光線波長を含むように可視光８０’を発する。光線８０中の可視光線波長は、光吸収深さが浅いため、極薄基板（すなわちｄが３０μｍより小さいもの）にとって好ましい。通常、光吸収深さは薄膜ウェハ厚さよりも小さいのが望ましい。
平行化レンズ１６８は、レーザ装置１５１に隣接して示されており、レーザ装置１５１からの発散レーザ光線８０’を受光して平行化する。平行化されたレーザ光線８０’は、走査ミラー１６２で反射されて集光レンズ１６６に向かう。そして、この集光レンズ１６６は、平行化されたレーザ光線８０’を集光して集光アニールレーザ光線８０を生成する。集光されたアニールレーザ光線８０は、順に、製品ウェハ１０の裏側２３に線画像８２を形成する。走査ミラー１６２を動作させることにより、アニールレーザ光線８０および線画像８２が、矢印ＡＲ２で示されるように、製品ウェハ１０の裏側２３を高速で移動する。アニールレーザ光線８０には、例えば、可視光線波長が含まれる。
製品ウェハ１０の裏側２３から集光レンズ１６６までの距離はＤＷで表されている。例えば、距離ＤＷは約１メートルであり、開口数は、約０．１５である。ミラー駆動装置１６４は、走査ミラー１６２を駆動させる役目、すなわち選択角度範囲で走査ミラー１６２を高速で回転させる役目を担っている。その結果、アニールレーザ光線８０および線画像８２は、図３中、θとして示されている選択角度範囲で走査されることができる。角度範囲θは、例えば、線画像８２が製品ウェハ１０の裏側２３を製品ウェハ１０の最大幅部分の端から端まで走査することができるように選択される。
例えば、走査と走査の間に、（破線矢印ＡＲ３で示されるように、チャック１１０を動かすことによって）走査方向と直交する方向に製品ウェハ１０を平行移動させる間に、アニールレーザ光線８０を端から端まで単に一振りするだけでよい。その結果、線画像８２は、各走査において製品ウェハ１０の裏側２３の異なる部分を露光（光照射）するか、隣接する走査で、少なくとも製品ウェハ１０の新たな部分を覆うことになる（隣接する走査の重複が生じ得る）。チャック１１０は、一般的に、３次元的に移動可能であり、必要に応じていずれの方向にも回転可能である。アニールレーザ光線８０は、例えば、製品ウェハ１０の裏側２３の少なくとも一部で走査される。
レーザの出力およびアニール時間によって、アニール温度が調節される。アニール時間は、滞留時間によって規定される。なお、滞留時間は、走査速度に対するレーザ光線（または線画像）の幅の比で表される。レーザ光線の幅は通常、数ミクロンから２，３百マイクロメートルの範囲内であり、走査速度は通常、０．１から５ｍ／ｓｅｃの範囲内である。
製品ウェハ１０のアニールには、電気デバイス主要部３４に関連して、製品ウェハ１０のデバイス側１２ａが比較的低い温度、特に臨界温度ＴＣ以下の温度に保持されなければならないとの条件がある。臨界温度ＴＣとは、それを超えると電気デバイス主要部３４が損傷するであろう温度である。このため、このアニール方法は、そのデバイスの優れた機能性を保護するために、電気デバイス主要部３４が臨界温度ＴＣ以下に保持されるようにして行われる。デバイス側１２ａでの最大温度は、特定の電気デバイス主要部３４によって決定される。配線のような電気デバイス主要部３４に使用される金属を考えると、臨界温度ＴＣは銅で約９００℃であり、アルミニウムで約６００℃である。ケイ化物を含むデバイスを考えると、臨界温度ＴＣは、ケイ化物の熱安定性に制限されるものと思われる。
デバイス側１２ａに形成された電気デバイス主要部３４が臨界温度ＴＣ以下に保たれなければならないとの制限により、レーザアニール時間を、そのデバイス表面が熱くなり過ぎないような十分に短い時間とする必要がある。これは、アニール時間（滞留時間）を、対応する熱拡散長ＬＤがデバイスウェハ１０ａの厚さよりも短くなるように（すなわちＬＤがｄよりも小さい）設定しなければならないことを暗示している。
図４は、時間に対する温度（℃）のプロット図である。この図には、異なるアニール技術の温度−時間プロセスウィンドウが図示されている。図４には、ＡからＤで示される異なるウィンドウが含まれている。従来の高速アニール（ＲＴＰ）はウィンドウＡで示されている。ＲＴＰでは、１，２００℃までの温度において数秒から数分の範囲の時間尺度で操作が行われる。ミリ秒レーザおよびフラッシュランプアニール方法はウィンドウＢで示されている。この方法では、アニール時間が数百マイクロ秒から数十ミリ秒の範囲に設定されると共に、温度が、シリコンの融点ＴＭである１，４１２℃に丁度満たない温度に設定される。パルスレーザ融解プロセスはウィンドウＤで示されている。このプロセスでは、シリコンの融点ＴＭ以上のピーク温度で、１０ｎｓから１μｓの範囲の時間尺度で操作が行われる。
図４において、ウィンドウＣが、本開示の短滞留時間，亜融解レーザアニール方法に関連する。この方法では、シリコンの融点ＴＭ以下の温度での規定操作により、数マイクロ秒から２，３百マイクロ秒の範囲のアニール時間で操作が行われる。すなわち、図４では、アニール温度−時間プロセス空間の短滞留時間，亜融解レーザアニールウィンドウＣが、いかに他の従来のアニールのプロセスウィンドウとは異なるかがわかる。ウィンドウＣのアニール時間範囲は、例えば、３マイクロ秒から２００マイクロ秒である。
図５は、薄膜シリコンウェハの深度に対する温度のプロット図である。この図では、薄膜シリコンウェハの深度温度プロファイルが、上述の４つの異なるアニール技術と比較されている。ウェハ厚さｄは、５μｍから２００μｍの範囲内である。ＲＴＡ（曲線Ａ）では、全基板において温度が一定である。これは、アニール時間が長ったことに起因して熱拡散長ＬＤが長くなったためである（すなわちＬＤがｄよりも著しく大きい）。
ミリ秒レーザまたはフラッシュランプアニール方法（曲線Ｂ）では、ウェハの深度が深くなるに従って温度が低下している。しかし、その低下速度は極めて低い。その結果として、ウェハの反対側の温度は、損傷閾値温度ＴＣを超えている（すなわち、ＬＤがｄよりも大きい）。
ナノ秒パルスレーザアニール（曲線Ｄ）では、露光面近傍で温度が急激に低下している。ウェハの反対側において熱浸透はない。しかしながら、熱浸透が浅すぎて０．５マイクロメートルよりも深い位置の接点をアニールできていない（すなわち、ＬＤがｄよりも著しく小さい）。
本開示の短滞留時間亜融解レーザアニール（曲線Ｃ）では、ウェハの非露光側を低温に保つのに十分な速さで温度が低下しているが、深い接点のアニールに十分な大きさの熱浸透が維持されている（すなわち、ＬＤがｄよりも小さい）。
図６Ａおよび６Ｂは、ホウ素ドープシリコンウェハの深度（ｎｍ）に対するホウ素濃度（ｃｍ−３）のプロット図である。図６Ａには、未アニール（すなわちアニール前）のドーパント再分配を示す曲線Ｃ０、および、レーザ融解アニール後のドーパント分配を示す曲線ＣＭの２つの曲線が示されている。接点プロファイルは、融解深さによって決定される。融解アニール曲線ＣＭは、シリコンが液状になったときのドーパントの素早い拡散に基づく、箱似型のドーパント再分配プロファイルを示している。この拡散は、急激な箱似型プロファイルを生じさせながら、液−固境界線で停止している。多量のドーパントを活性化させると共に電気抵抗を低下させる点が、この方法の利点である。しかしながら、それが原因で融解領域においてドーパントが再分配し、そのため精密なドーパントプロファイルを維持する必要がある場合に適用することができなかったり、異なるドーパントが混合されるのが望まれない多数の接点に適用することができなかったりする点が不利な点である。さらに、ドーパントの活性化が融解領域に制限される。そのため、融解領域外のドーパントは、十分に活性化されない。
図６Ｂには、本発明の開示による短滞留時間不融解レーザアニールに関する曲線Ｃ０および曲線ＣＳが示されている。図６Ｂから、短滞留時間不融解レーザアニールによってドーパントが実質的に再分配していないことが分かる。これは、シリコンウェハが固体の状態に維持されているときに、ドーパントがかなり遅い速度で拡散するためである。また、熱拡散長の増大によって深い位置の接点も活性化されている。
図７は、時間に対する温度のプロット図である。この図には、短滞留時間不融解レーザアニールに見られる典型的な時間温度プロファイルが示されている。シリコンにおけるドーパント活性化では、製品ウェハ１０の上面２２における典型的なピークアニール温度ＴＡは、曲線ＣＡで示されるように、９５０℃から１，３５０℃の範囲内である。曲線ＣＢで示されるように、（埋め込まれた）電気デバイス主要部３４の位置における最大底面温度ＴＢが損傷閾値（すなわち臨界）温度ＴＣ以下に保たれることが保証されるように、滞留時間が選択される。金属ケイ化物接点用途では、６００℃から１，０００℃のより低いアニール温度ＴＡが用いられる。
図８は、厚さがｄ１とｄ２である２つのウェハの滞留時間ｔｄに対する底面温度ＴＢのプロット図である。なお、ここで、ｄ１はｄ２よりも小さい。任意のウェハ厚さでは、ＴＢがＴＣよりも小さくなることを保証するために、滞留時間ｔｄが臨界または最大滞留時間ｔｄｍ以下とされる必用がある。最大滞留時間ｔｄｍはウェハ厚さに依存するであろう。ウェハが薄くなるほど、必要な滞留時間は短くなる。ウェハ厚さｄ１の曲線では最大滞留時間ｔｄｍ１が示されており、ウェハ厚さｄ２の曲線では最大滞留時間ｔｄｍ２が示されている。
図９では、シミュレーションに基づいてウェハ厚さに対して滞留時間がプロットされている。その関係は、概ね、二乗の法則に従っている。これは、熱拡散長が時間の平方根に対して増加する事実と一致する。プロット図の影領域は、デバイスが損傷するであろうｔｄ−ｄプロセスウィンドウの領域に対応している。シミュレーションの結果、ウェハ厚さｄを４０μｍとした場合において臨界温度ＴＣがアルミニウムメタライゼーションに対する損傷によって制限されると仮定すると、約７０μｓ未満の滞留時間ｔｄが必要となることが分かる。同様に、ウェハ厚さｄを２０μｍとした場合、滞留時間ｔｄは、約２０μｓ未満となる必要がある。
例えば、ｄが１０μｍから２０μｍの範囲内である場合、アルミニウム製の電気デバイス主要部３４に対する滞留時間は約３マイクロ秒から約２０マイクロ秒の範囲内であり、銅製の電気デバイス主要部３４に対する滞留時間は約１５マイクロ秒から約１００マイクロ秒の範囲内である。
最低近似度に対して、最大滞留時間ｔｄｍは、ｔｄｍ≒η・ｄ２／Ｄｅｆｆで見積もることができる。ここで、ｄはウェハ厚さであり、Ｄｅｆｆは基板フィルム堆積物の有効熱拡散率であり、ηは損傷温度の関数として表され、通常約１である。アルミニウムメタライゼーションに対する損傷が制限要因である実施形態では、例えば、最大滞留時間は、ｔｄｍ＝ｄ２／Ｄｅｆｆで近似され、滞留時間ｔｄはこの近似滞留時間未満となるように選択される。銅メタライゼーションに対する損傷が制限要因である場合、最大滞留時間ｔｄｍを通常５倍程度までに緩和することができる。
接点をアニールする際の重要要件の一つは、損傷除去能力である。損傷除去能力は、アニール工程の全熱収支に関係する。通常、熱収支が大きくなる程、損傷除去能力は向上する。しかしながら、本開示の短滞留時間亜融解レーザアニール方法を用いれば電気デバイス主要部３４の過熱を防ぐことができる。また、滞留時間を短くすれば、熱収支も小さくなる。このため、アニール不良を妥協することができる。
したがって、アニールの一例には、製品ウェハ１０の裏面２３の同一領域を複数回走査するか、隣接する走査において線画像８２の重複部分を増やすことが含まれる。この結果、製品ウェハ１０の裏側２３の各点が複数回走査される。
図１０は、時間に対する温度のプロット図である。この図には、アニールレーザ光線８０の複数回（Ｎ）操作中において製品ウェハ１０の裏側２３の任意の点が受けるであろう典型的な温度プロファイルが示されている。連続する２つの走査間の時間間隔τは、第１走査での残留熱が第２走査前に完全に残らないように十分に長くとるべきである。放熱時間τは、例えば、１ミリ秒以上１０秒以下の範囲内であり、より制限された例においてτの範囲は数ミリ秒から２，３百ミリ秒である。
図１１Ａでは、アニールレーザ光線８０の走査回数に対して計測接点漏れ電流（任意単位，ａ．ｕ．）がプロットされている。漏れは、接点空乏領域における欠陥レベルの計測値である。走査回数が増える程、接点漏れは減少する。この現象は、アニール不良の改善を示すものである。
複数回亜融解レーザ走査を用いれば、ドーパントの活性化レベルを向上させることもできる。これは、図１１Ｂから垣間見える。図１１Ｂでは、アニールレーザ光線８０の走査回数に対する計測シート抵抗ＲＳ（ｏｈｍ／ｓｑ．）がプロットされている。走査回数が増える程、電気シート抵抗が減少する。この現象は、ドーパントの活性化が向上していることを示すものである。
なお、単発，長滞留時間，亜融解アニールを用いても良好に活性化を行うことができ、欠陥除去能力も向上させることができる。しかしながら、熱拡散長ＬＤが長いと、電気デバイス主要部３４が損傷するおそれがある。複数回短滞留時間走査が用いられれば、熱拡散長ＬＤをウェハ厚さｄよりも短く維持しながら、単発方法よりも熱収支を大きくすることができる。複数回短滞留時間走査方法では、例えば、走査回数は１０以下とされる。
原則、亜融解型においてナノ秒パルスレーザアニールが用いられてもよい。また、その際、ドーパント活性化を向上させるために多重パルスが用いられてもよい。しかしながら、各レーザパルスにおいて極短時間しかアニールすることができないため、多数回のパルスすなわち約１００から１，０００回のパルスが必要になるであろう。この方法は、処理速度が比較的遅く、大量生産には向かない。また、ナノ秒パルスレーザアニールでは、多数のパルスが使用されているにも関わらず、熱浸透深さは未だに約１μｍ（各パルス期間によって決定される）が限界である。この結果、この方法は、深い位置の接点を活性化するのに有効ではない。
電気デバイス主要部３４の温度に影響するであろう他の要因としては、チャック１１０の温度や、ウェハ−チャック間の接触熱抵抗が挙げられる。通常、チャック温度や接触熱抵抗が低い程、電気デバイス主要部３４の温度が低下する。このため、滞留時間が長くなったり、上側のアニール温度が高くなったりする。
そうは言うものの、チャック温度が著しく低ければ、製品ウェハ１０の表側２１と裏側２３で大きな温度差が生じ、その結果、熱負荷が増大するおそれがある。このような状況になると、すべりが生じたり、ウェハに反りが生じたり、ウェハが破断したりする。このため、このような状況は、望ましくない。チャック１１０は、例えば、耐熱機能および耐寒機能の両方を兼ね備えている。その結果、電気デバイス主要部３４が低負荷である必要性と、主要部が低温度である必要性とを両立させるために、チャック温度が最適化される。ウェハの表側温度をより効果的に保持させるためには、製品ウェハ１０とチャック１１０とが良好に熱接触することが望ましい。このためには、減圧器や静電気的手段を用いればよい。放熱能力を高めるためには、チャック１１０の素材として、高熱伝導率を有する物質を使用することが考えられる。チャック１１０用の材料としては、例えば、アルミニウムやＳｉＣが挙げられる。
本開示の短滞留時間，不融解アニール方法は、薄膜ウェハのアニールに著しく適合しているが、その方法は、表面アニールが必要とされている構造物や、熱に対して脆弱な電気デバイス主要部３４が裏側２３すなわち製品ウェハ１０のアニールレーザ光線入射側からｄの距離の位置に埋設された（埋め込まれた）構造物に対しても用いることができる。熱に対して脆弱な電気デバイス主要部３４に損傷を与えることなく、ドーパントの活性化を向上させたり、アニール不良を改善したりするために、アニール方法の一例として複数回亜融解レーザ走査を用いることができる。
当業者には明白であるが、本開示の精神および範囲を逸脱することなく、本開示に対して様々な修正および変更を加えることができる。したがって、本開示は、添付の特許請求の範囲およびその均等範囲内において本開示の修正および変更を包含する。

Claims (24)

  1. デバイスウェハとキャリアウェハとを接合して形成される半導体製品ウェハのアニール方法であって、
    前記デバイスウェハは、厚さｄを有し、裏側にアニール領域を有すると共に、表側に臨界温度Ｔｃを超えると損傷するであろう電気デバイス主要部を有し、
    前記裏側にアニールレーザ光線を走査して前記アニール領域を、前記半導体製品ウェハの融点ＴＭ未満のアニール温度ＴＡまで加熱してアニールすることを備え、
    前記走査には熱拡散長ＬＤが考慮され、
    前記熱拡散長ＬＤが前記厚さｄよりも小さくなる滞留時間ｔ ｄ で前記走査を行うことと、
    ｄ ２ ／Ｄ ｅｆｆ で規定される最大滞留時間ｔ ｄｍ 未満の前記滞留時間ｔ ｄ を選択することと
    をさらに備え、
    前記Ｄ ｅｆｆ は、前記デバイスウェハの有効熱拡散率であり、
    前記電気デバイス主要部は、前記臨界温度ＴＣ以下に保たれる
    半導体製品ウェハのアニール方法。
  2. 前記アニール領域は、イオン注入層または接点層である
    請求項１に記載の方法。
  3. 前記滞留時間は、３マイクロ秒から２００マイクロ秒の範囲内である
    請求項１または２に記載の方法。
  4. 前記電気デバイス主要部は、金属を含み、
    前記臨界温度ＴＣは、約６００℃から約９００℃の範囲内である
    請求項１から３のいずれかに記載の方法。
  5. 前記アニールレーザ光線は、薄膜ウェハ厚さ未満の光吸収長を有する可視光波長または赤外線波長を有する
    請求項１から４のいずれかに記載の方法。
  6. 前記電気デバイス主要部には、ＣＭＯＳデバイス層が含まれる
    請求項１から５のいずれかに記載の方法。
  7. 前記電気デバイス主要部には、半導体電源デバイス層が含まれる
    請求項１から６のいずれかに記載の方法。
  8. 前記裏側の同一部分に対して複数回走査を行うことをさらに備え、
    時間間欠走査が時間間隔τで時間的に分割されており、
    τは、１ミリ秒以上１０秒以下の範囲内である
    請求項１から７のいずれかに記載の方法。
  9. 走査回数が１０回以下である
    請求項８に記載の方法。
  10. ｄは、５μｍ以上１５０μｍ以下の範囲内である
    請求項１から９のいずれかに記載の方法。
  11. ｄは、１０μｍ以上２０μｍ以下の範囲内であり、
    前記電気デバイス主要部は、アルミニウムから形成されており、
    前記滞留時間ｔｄは、約３マイクロ秒から約２０マイクロ秒の範囲内である
    請求項１から１０のいずれかに記載の方法。
  12. ｄは、１０μｍ以上２０μｍ以下の範囲内であり、
    前記電気デバイス主要部は、銅から形成されており、
    前記滞留時間ｔｄは、約１５マイクロ秒から約１００マイクロ秒の範囲内である
    請求項１から１１のいずれかに記載の方法。
  13. 裏側と、５ミクロンから１５０ミクロンの範囲内の厚みｄとを有するデバイスウェハの表側に保護構造を形成して製品ウェハを形成することと、
    前記デバイスウェハの内部または前記裏側にアニール領域を形成することと、
    前記裏側にアニールレーザ光線を走査して前記アニール領域の不融解アニールを行うことと
    を備え、
    前記表側には、臨界温度Ｔｃを超えて加熱されると損傷するであろう電気デバイス主要部が含まれ、
    前記走査は、ｄよりも小さい熱拡散長ＬＤを規定する滞留時間ｔ ｄ で行われ、
    前記滞留時間ｔ ｄ は、ｄ ２ ／Ｄ ｅｆｆ （ここで、Ｄ ｅｆｆ は、前記デバイスウェハの有効熱拡散率である）で規定される最大滞留時間ｔ ｄｍ 未満であり、
    前記電気デバイス主要部は、前記臨界温度ＴＣ以下に保たれる
    製品ウェハのアニール方法。
  14. 前記アニール領域は、前記裏側内部に形成されるイオン注入ドープ層、または、前記裏側に形成される接点層である
    請求項１３に記載の方法。
  15. 前記裏側の同一部分に対して複数回走査を行うことをさらに備え、
    時間間欠走査が時間間隔τで時間的に分割されており、
    τは１ミリ秒以上１０秒以下の範囲内である
    請求項１３または１４に記載の方法。
  16. 走査回数が１０回以下である
    請求項１５に記載の方法。
  17. 前記保護構造には、キャリアウェハが含まれる
    請求項１３から１６のいずれかに記載の方法。
  18. 前記保護構造は、単一の保護層から構成される
    請求項１３から１７のいずれかに記載の方法。
  19. 前記電気デバイス主要部には、金属およびＣＭＯＳ層の少なくとも一方が含まれている
    請求項１３から１８のいずれかに記載の方法。
  20. 前記電気デバイス主要部には、半導体電源デバイス層が含まれている
    請求項１３から１９のいずれかに記載の方法。
  21. 前記滞留時間は、３マイクロ秒から２００マイクロ秒の範囲内である
    請求項１３から２０のいずれかに記載の方法。
  22. 前記アニールレーザ光線は、薄膜ウェハ厚さ未満の光吸収長を有する可視光波長または赤外線波長を有する
    請求項１３から２１のいずれかに記載の方法。
  23. ｄは、１０μｍ以上２０μｍ以下の範囲内であり、
    前記電気デバイス主要部は、アルミニウムから形成されており、
    前記滞留時間ｔｄは、約３マイクロ秒から約２０マイクロ秒の範囲内である
    請求項１３から２２のいずれかに記載の方法。
  24. ｄは、１０μｍ以上２０μｍ以下の範囲内であり、
    前記電気デバイス主要部は、銅から形成されており、
    前記滞留時間ｔｄは、約１５マイクロ秒から約１００マイクロ秒の範囲内である
    請求項１３から２３のいずれかに記載の方法。
JP2013162856A 2012-08-27 2013-08-06 不融解性薄膜ウェハのレーザアニール方法 Expired - Fee Related JP5941880B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/595,873 2012-08-27
US13/595,873 US9490128B2 (en) 2012-08-27 2012-08-27 Non-melt thin-wafer laser thermal annealing methods

Publications (2)

Publication Number Publication Date
JP2014045186A JP2014045186A (ja) 2014-03-13
JP5941880B2 true JP5941880B2 (ja) 2016-06-29

Family

ID=50069670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013162856A Expired - Fee Related JP5941880B2 (ja) 2012-08-27 2013-08-06 不融解性薄膜ウェハのレーザアニール方法

Country Status (7)

Country Link
US (1) US9490128B2 (ja)
JP (1) JP5941880B2 (ja)
KR (1) KR20140027880A (ja)
CN (1) CN103632938A (ja)
DE (1) DE102013013514A1 (ja)
SG (1) SG2013063300A (ja)
TW (1) TWI546863B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401274B2 (en) 2013-08-09 2016-07-26 Taiwan Semiconductor Manufacturing Company Limited Methods and systems for dopant activation using microwave radiation
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
US10083843B2 (en) * 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
DE102015106397B4 (de) * 2015-04-16 2019-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und Systeme zur Dotierstoffaktivierung mithilfe von Mikrowellenbestrahlung
US9455185B1 (en) * 2015-12-17 2016-09-27 International Business Machines Corporation Laser anneal of buried metallic interconnects including through silicon vias
EP3451365B1 (en) * 2016-04-27 2023-08-16 Sumitomo Heavy Industries, Ltd. Laser annealing method
US10665504B2 (en) 2017-07-28 2020-05-26 Veeco Instruments Inc. Laser-based systems and methods for melt-processing of metal layers in semiconductor manufacturing
JP2019071373A (ja) * 2017-10-11 2019-05-09 三菱電機株式会社 熱処理方法および熱処理装置
US11133349B2 (en) * 2017-11-21 2021-09-28 Iris Industries Sa Short-wave infrared detector array and fabrication methods thereof
EP3667704A1 (en) * 2018-12-13 2020-06-17 Laser Systems & Solutions of Europe Method for thermally processing a substrate and associated system
CN112864040A (zh) * 2019-11-26 2021-05-28 上海微电子装备（集团）股份有限公司 激光退火装置
FR3113183B1 (fr) 2020-07-31 2022-07-08 Commissariat Energie Atomique PROCEDE DE FORMATION DE CONTACTS OHMIQUES, NOTAMMENT DE TYPE Ni(GeSn) METTANT EN ŒUVRE UN RECUIT LASER

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234356A (en) 1979-06-01 1980-11-18 Bell Telephone Laboratories, Incorporated Dual wavelength optical annealing of materials
JPS56142630A (en) 1980-04-09 1981-11-07 Fujitsu Ltd Manufacture of semiconductor device
US5688715A (en) 1990-03-29 1997-11-18 The United States Of America As Represented By The Secretary Of The Navy Excimer laser dopant activation of backside illuminated CCD's
JP3211377B2 (ja) 1992-06-17 2001-09-25 ソニー株式会社 半導体装置の製造方法
KR100255689B1 (ko) 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
WO1997001863A1 (fr) 1995-06-26 1997-01-16 Seiko Epson Corporation Procede de formation de film semi-conducteur cristallin, procede de production de transistor a couche mince, procede de production de cellules solaires et dispositif cristal liquide a matrice active
US6524977B1 (en) 1995-07-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Method of laser annealing using linear beam having quasi-trapezoidal energy profile for increased depth of focus
JP3348334B2 (ja) 1995-09-19 2002-11-20 ソニー株式会社 薄膜半導体装置の製造方法
KR0153823B1 (ko) 1995-10-17 1998-12-01 구자홍 반도체 소자 제조 방법
JP3301054B2 (ja) 1996-02-13 2002-07-15 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
JPH1174536A (ja) 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US5908307A (en) 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JPH10244392A (ja) 1997-03-04 1998-09-14 Semiconductor Energy Lab Co Ltd レーザー照射装置
TW466772B (en) 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
US5930617A (en) 1998-03-25 1999-07-27 Texas Instruments-Acer Incorporated Method of forming deep sub-micron CMOS transistors with self-aligned silicided contact and extended S/D junction
KR100430231B1 (ko) 1998-10-02 2004-07-19 엘지.필립스 엘시디 주식회사 레이저어닐장비
US6521501B1 (en) 1999-05-11 2003-02-18 Advanced Micro Devices, Inc. Method of forming a CMOS transistor having ultra shallow source and drain regions
TW544743B (en) 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6514339B1 (en) 1999-10-29 2003-02-04 Lg. Philips Co., Ltd. Laser annealing apparatus
JP4514861B2 (ja) 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
US6366308B1 (en) 2000-02-16 2002-04-02 Ultratech Stepper, Inc. Laser thermal processing apparatus and method
US6531681B1 (en) 2000-03-27 2003-03-11 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate
US6303476B1 (en) 2000-06-12 2001-10-16 Ultratech Stepper, Inc. Thermally induced reflectivity switch for laser thermal processing
US6368947B1 (en) 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6479821B1 (en) 2000-09-11 2002-11-12 Ultratech Stepper, Inc. Thermally induced phase switch for laser thermal processing
US6365476B1 (en) 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
US20030040130A1 (en) 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
US20040097103A1 (en) 2001-11-12 2004-05-20 Yutaka Imai Laser annealing device and thin-film transistor manufacturing method
US7005601B2 (en) 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
US6987240B2 (en) 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7135423B2 (en) 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
US6548361B1 (en) 2002-05-15 2003-04-15 Advanced Micro Devices, Inc. SOI MOSFET and method of fabrication
US6747245B2 (en) * 2002-11-06 2004-06-08 Ultratech Stepper, Inc. Laser scanning apparatus and methods for thermal processing
US7304005B2 (en) 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4373115B2 (ja) 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7098155B2 (en) 2003-09-29 2006-08-29 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
WO2006011671A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
US7279721B2 (en) 2005-04-13 2007-10-09 Applied Materials, Inc. Dual wavelength thermal flux laser anneal
JP2006351659A (ja) 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
DE112006002027B4 (de) * 2005-08-03 2018-08-02 Y.A.C. Holdings Co., Ltd. Verfahren zum Herstellen von Halbleitervorrichtungen und System zum Herstellen von Halbleitervorrichtungen
US7482254B2 (en) 2005-09-26 2009-01-27 Ultratech, Inc. Apparatus and methods for thermally processing undoped and lightly doped substrates without pre-heating
US8003479B2 (en) 2006-03-27 2011-08-23 Intel Corporation Low temperature deposition and ultra fast annealing of integrated circuit thin film capacitor
JP2008066410A (ja) 2006-09-05 2008-03-21 Sony Corp 固体撮像素子及びその製造方法、並びに半導体装置及びその製造方法
US7776746B2 (en) 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
US7932139B2 (en) 2007-05-02 2011-04-26 Texas Instruments Incorporated Methodology of improving the manufacturability of laser anneal
US7846803B2 (en) * 2007-05-31 2010-12-07 Freescale Semiconductor, Inc. Multiple millisecond anneals for semiconductor device fabrication
US20090034071A1 (en) 2007-07-31 2009-02-05 Dean Jennings Method for partitioning and incoherently summing a coherent beam
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
US7901974B2 (en) * 2008-02-08 2011-03-08 Omnivision Technologies, Inc. Masked laser anneal during fabrication of backside illuminated image sensors
JP2009231706A (ja) * 2008-03-25 2009-10-08 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
JP2009283533A (ja) 2008-05-20 2009-12-03 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
US8319149B2 (en) * 2008-04-16 2012-11-27 Applied Materials, Inc. Radiant anneal throughput optimization and thermal history minimization by interlacing
US7842590B2 (en) * 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
US20090278287A1 (en) * 2008-05-12 2009-11-12 Yun Wang Substrate processing with reduced warpage and/or controlled strain
US7952096B2 (en) * 2008-12-08 2011-05-31 Omnivision Technologies, Inc. CMOS image sensor with improved backside surface treatment
US8017427B2 (en) 2008-12-31 2011-09-13 Omnivision Technologies, Inc. Backside-illuminated (BSI) image sensor with backside diffusion doping
JP5356872B2 (ja) * 2009-03-18 2013-12-04 パナソニック株式会社 個体撮像装置の製造方法
US8460959B2 (en) * 2009-11-06 2013-06-11 Ultratech, Inc. Fast thermal annealing of GaN LEDs
JP4678700B1 (ja) * 2009-11-30 2011-04-27 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
US8304354B2 (en) 2010-04-22 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods to avoid laser anneal boundary effect within BSI CMOS image sensor array
US8278690B2 (en) 2010-04-27 2012-10-02 Omnivision Technologies, Inc. Laser anneal for image sensors
US8014427B1 (en) 2010-05-11 2011-09-06 Ultratech, Inc. Line imaging systems and methods for laser annealing
JP2011243836A (ja) 2010-05-20 2011-12-01 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP5517832B2 (ja) 2010-08-20 2014-06-11 住友重機械工業株式会社 レーザアニール装置及びレーザアニール方法
US8383513B2 (en) 2010-10-05 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric rapid thermal annealing to reduce pattern effect
US8026519B1 (en) 2010-10-22 2011-09-27 Ultratech, Inc. Systems and methods for forming a time-averaged line image
US8735207B2 (en) * 2011-04-05 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method to avoid fixed pattern noise within backside illuminated (BSI) complementary metal-oxide-semiconductor (CMOS) sensor array
US8309474B1 (en) * 2011-06-07 2012-11-13 Ultratech, Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication

Also Published As

Publication number Publication date
CN103632938A (zh) 2014-03-12
TWI546863B (zh) 2016-08-21
JP2014045186A (ja) 2014-03-13
US20140057457A1 (en) 2014-02-27
DE102013013514A1 (de) 2014-02-27
SG2013063300A (en) 2014-03-28
US9490128B2 (en) 2016-11-08
KR20140027880A (ko) 2014-03-07
TW201409577A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
JP5941880B2 (ja) 不融解性薄膜ウェハのレーザアニール方法
US7795124B2 (en) Methods for contact resistance reduction of advanced CMOS devices
JPH10189473A (ja) マイクロ波アニールによる極浅半導体接合の形成
TW201250854A (en) Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
WO2014065018A1 (ja) 半導体装置の製造方法
US8883522B2 (en) System for semiconductor device characterization using reflectivity measurement
US9620396B1 (en) Laser anneal of buried metallic interconnects including through silicon vias
US7737036B2 (en) Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation
KR102478873B1 (ko) 디이프 접합 전자 소자 및 그의 제조 공정
Talwar et al. Junction scaling using lasers for thermal annealing.(Thermal Processing)
JP6425457B2 (ja) 半導体素子の製造方法
US20090042353A1 (en) Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation
US7863193B2 (en) Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
JP2008270243A (ja) 半導体デバイスの製造方法
TW201101526A (en) Photodiode manufacturing method and photodiode
US20120015459A1 (en) Thermal Leveling for Semiconductor Devices
US9482518B2 (en) Systems and methods for semiconductor device process determination using reflectivity measurement
Gelpey et al. An overview of ms annealing for deep sub-micron activation
Arai et al. Backside-activation technique of power device IGBTs by a microsecond-pulsed green laser
JP2005183604A (ja) 半導体装置の熱処理方法
US20190013210A1 (en) Method of reducing a sheet resistance in an electronic device, and an electronic device
US20170148726A1 (en) Semiconductor processing method and semiconductor device
TWI521570B (zh) 半導體結構及其製造方法
CN102280366B (zh) 一种用于激光加工的旋转窗片装置
AL-Nuaimy KrF Excimer Laser Doping of Si into GaN

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5941880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees