JP5932590B2

JP5932590B2 - Manufacturing method of input device

Info

Publication number: JP5932590B2
Application number: JP2012212338A
Authority: JP
Inventors: 光雄川崎; 貞夫川田; 隆則中島; 大地山田
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2012-09-26
Filing date: 2012-09-26
Publication date: 2016-06-08
Anticipated expiration: 2032-09-26
Also published as: JP2014067236A

Description

本発明は、操作位置を検知可能な入力装置の製造方法に係り、特に電極部及び配線部の製造方法に関する。 The present invention relates to an input device manufacturing method capable of detecting an operation position, and more particularly to an electrode unit and a wiring unit manufacturing method.

特許文献１に示すようにタッチパネルには、表示領域（入力領域）に透明電極が設けられている。表示領域内では複数の透明電極が連結された形態とされており、連結された透明電極の端部から表示領域の周囲に位置する周辺領域に配線部が形成されている。 As shown in Patent Document 1, the touch panel is provided with a transparent electrode in a display area (input area). A plurality of transparent electrodes are connected in the display area, and a wiring portion is formed in the peripheral area located around the display area from the end of the connected transparent electrodes.

従来のタッチパネルの製造方法では、製造工程中にある配線部と透明電極を最初から一体化した状態で形成しており、製造工程中で剥離、摩擦など静電気が生じた際に、隣り合う配線間で電位差が大きくなり、その結果、配線間放電が発生して、配線欠けが生じる問題があった。 In the conventional touch panel manufacturing method, the wiring part and the transparent electrode in the manufacturing process are formed in an integrated state from the beginning, and when static electricity such as peeling or friction occurs in the manufacturing process, it is between adjacent wirings. As a result, there is a problem in that the potential difference becomes large, and as a result, a discharge between the wirings occurs, resulting in a lack of wiring.

特に上記の問題は、連結した透明電極から配線部にかけてループ状となっている場合に生じやすい。また狭配線化に伴い上記問題がますます顕著化した。 In particular, the above problem is likely to occur when a loop is formed from the connected transparent electrode to the wiring portion. In addition, the above problem has become more prominent as the wiring becomes narrower.

特開２０１０−２６７２２３号公報JP 2010-267223 A

そこで本発明は上記従来の課題を解決するためのものであり、特に、製造工程中にて静電気に基づく配線欠けが生じるのを抑制することが可能な入力装置の製造方法を提供することを目的とする。 Therefore, the present invention is to solve the above-described conventional problems, and in particular, to provide an input device manufacturing method capable of suppressing the occurrence of wiring chipping based on static electricity during the manufacturing process. And

本発明は、透明基材と、前記透明基材の表示領域内に形成された、ＩＴＯ層からなる複数の電極部と、前記表示領域の周囲の周辺領域に設けられた、ＩＴＯ層と該ＩＴＯ層の上に積層された金属層とからなる複数の配線部と、を有してなる入力装置の製造方法であって、
前記電極部と前記配線部とを分離して形成する工程、
前記電極部と前記配線部とを分離して形成した後、前記表示領域から前記周辺領域にかけての全域に透明な導電層を形成する工程、
前記表示領域内において前記電極部と前記配線部との間をそれぞれ透明な接続部により電気的に接続するために、前記接続部となる部分を残すように前記導電層を除去し、各接続部の一端が前記電極部のＩＴＯ層に接続され、他端が前記配線部のＩＴＯ層のみに接続されたものとする工程、
を有することを特徴とするものである。 The present invention relates to a transparent substrate, a plurality of electrode portions made of an ITO layer formed in a display region of the transparent substrate , an ITO layer provided in a peripheral region around the display region, and the ITO A plurality of wiring parts composed of a metal layer laminated on the layer, and a method of manufacturing an input device comprising:
Forming the electrode part and the wiring part separately;
Forming the electrode part and the wiring part separately and then forming a transparent conductive layer over the entire area from the display area to the peripheral area;
In order to electrically connect the electrode part and the wiring part through the transparent connection part in the display area, the conductive layer is removed so as to leave the connection part. One end of which is connected to the ITO layer of the electrode part and the other end is connected only to the ITO layer of the wiring part,
It is characterized by having.

このように本発明では、電極部と配線部とを一体で形成せず、まずは分離した状態で形成し、最後に、各電極部と各配線部とを電気的に繋いでいるため、従来と違って、製造工程の途中では電極部と配線部とは電気的に繋がっていない。したがって製造工程中で剥離、摩擦など静電気が生じる行為が行われたときでも、隣接する配線間で生じる電位差を従来に比べて小さくでき、配線間放電を抑制でき、配線欠けの発生をなくすことができ、あるいは配線欠けを従来に比べて小さくできる。 As described above, in the present invention, the electrode part and the wiring part are not formed integrally, but are formed in a separated state first, and finally, each electrode part and each wiring part are electrically connected. In contrast, the electrode part and the wiring part are not electrically connected during the manufacturing process. Therefore, even when an action that generates static electricity such as peeling or friction is performed during the manufacturing process, the potential difference between adjacent wires can be reduced compared to the conventional case, the discharge between wires can be suppressed, and the occurrence of chipping can be eliminated. Or chipping of the wiring can be reduced as compared with the conventional case.

特に、電極部と配線部のそれぞれを形成していく過程で、レジストに対する露光現像工程があり、その際、製造工程中のシートを露光機等のステージ上に吸着させた後、ステージから取り外す行為が行われ、静電気が生じやすい環境となっているが、本発明によれば、このような環境下にあっても、配線間放電を抑制でき、配線欠けの発生を抑制できる。 In particular, there is an exposure development process for resist in the process of forming each of the electrode part and the wiring part. At that time, the sheet in the manufacturing process is adsorbed on the stage such as an exposure machine and then removed from the stage. However, according to the present invention, it is possible to suppress the inter-wiring discharge and suppress the occurrence of chipping even under such an environment.

また本発明では、前記表示領域内に形成された複数の透明電極片の間をブリッジ配線で連結するように、前記接続部となる部分を残すと同時に、前記導電層のうち前記ブリッジ配線となる部分を残すことが好ましい。これにより、製造工程の簡略化を図ることができる。
In the present invention, the plurality of transparent electrode pieces formed in the display region are connected to each other by a bridge wiring, and at the same time, a portion serving as the connection portion is left, and at the same time, the bridge wiring is formed in the conductive layer. It is preferable to leave the part . Thereby, the manufacturing process can be simplified.

また本発明では、各電極部から各配線部に至る複数のループを形成する構成のものに本発明は好ましく適用できる。 In the present invention, the present invention can be preferably applied to a configuration in which a plurality of loops extending from each electrode portion to each wiring portion are formed.

本発明の入力装置の製造方法によれば、電極部と配線部とを一体で形成せず、まずは分離した状態で形成し、最後に、各電極部と各配線部とを電気的に繋いでいるため、従来と違って、製造工程の途中では電極部と配線部とは電気的に繋がっていない。したがって製造工程中で剥離、摩擦など静電気が生じる行為が行われたときでも、隣接する配線間で生じる電位差を従来に比べて小さくでき、配線間放電を抑制でき、配線欠けの発生をなくすことができ、あるいは配線欠けを従来に比べて小さくできる。 According to the method for manufacturing an input device of the present invention, the electrode portion and the wiring portion are not formed integrally, but are first formed in a separated state, and finally, each electrode portion and each wiring portion are electrically connected. Therefore, unlike the conventional case, the electrode part and the wiring part are not electrically connected during the manufacturing process. Therefore, even when an action that generates static electricity such as peeling or friction is performed during the manufacturing process, the potential difference between adjacent wires can be reduced compared to the conventional case, the discharge between wires can be suppressed, and the occurrence of chipping can be eliminated. Or chipping of the wiring can be reduced as compared with the conventional case.

図１は、本実施形態におけるタッチパネル（入力装置）を構成する透明基材の表面に形成された各電極部及び各配線部を示す平面図である。FIG. 1 is a plan view showing each electrode part and each wiring part formed on the surface of a transparent substrate constituting the touch panel (input device) in the present embodiment. 図２（ａ）は、図１に示す入力装置の拡大平面図であり、図２（ｂ）は、図２（ａ）をＡ−Ａに沿って切断し矢印方向から見た入力装置の部分拡大縦断面図であり、図２（ｃ）は、図２（ｂ）とは一部異なる入力装置の部分拡大縦断面図である。2 (a) is an enlarged plan view of the input device shown in FIG. 1, and FIG. 2 (b) is a portion of the input device as seen from the direction of the arrow when FIG. 2 (a) is cut along AA. FIG. 2C is an enlarged longitudinal sectional view, and FIG. 2C is a partially enlarged longitudinal sectional view of an input device that is partially different from FIG. 図３（ａ）〜図３（ｄ）は、本実施形態における接続部の構成を説明するための部分拡大平面図である。FIG. 3A to FIG. 3D are partially enlarged plan views for explaining the configuration of the connecting portion in the present embodiment. 図４（ａ）〜図４（ｃ）は、本実施形態における接続部の構成を説明するための部分拡大縦断面図である。FIG. 4A to FIG. 4C are partially enlarged longitudinal sectional views for explaining the configuration of the connecting portion in the present embodiment. 図５（ａ）は、本実施形態におけるタッチパネル（入力装置）の製造方法を説明するための一工程図である（部分拡大縦断面図）。FIG. 5A is a process diagram (partially enlarged longitudinal sectional view) for explaining a manufacturing method of the touch panel (input device) in the present embodiment. 図５（ｂ）は、図５（ａ）の次の工程で行われる一工程図である（部分拡大縦断面図）。FIG. 5B is a process diagram (partially enlarged longitudinal sectional view) performed in the next process of FIG. 図５（ｃ）は、図５（ｂ）の次の工程で行われる一工程図である（部分拡大縦断面図）。FIG. 5C is a process diagram (partially enlarged longitudinal sectional view) performed in the next process of FIG. 図５（ｄ）は、図５（ｃ）の次の工程で行われる一工程図である（部分拡大縦断面図）。FIG.5 (d) is one process drawing performed in the process following the FIG.5 (c) (partial expansion longitudinal cross-sectional view). 図５（ｅ）は、図５（ｄ）の次の工程で行われる一工程図である（部分拡大縦断面図）。FIG. 5E is a process diagram (partial enlarged longitudinal sectional view) performed in the next process of FIG. 図５（ｆ）は、図５（ｅ）の次の工程で行われる一工程図である（部分拡大縦断面図）。FIG. 5F is a process diagram (partially enlarged longitudinal sectional view) performed in the next process of FIG. 図５（ｇ）は、図５（ｆ）の次の工程で行われる一工程図である（部分拡大縦断面図）。FIG. 5G is a process diagram (partial enlarged longitudinal sectional view) performed in the next process of FIG. 図５（ｈ）は、図５（ｇ）の次の工程で行われる一工程図である（部分拡大縦断面図）。FIG. 5H is a process diagram (partially enlarged longitudinal sectional view) performed in the next process of FIG. 図５（ｉ）は、図５（ｈ）の次の工程で行われる一工程図である（部分拡大縦断面図）。FIG. 5I is a process diagram (partial enlarged longitudinal sectional view) performed in the next process of FIG. 5H. 図６は、本実施形態におけるタッチパネル（入力装置）の製造工程を示す一工程図（平面図）である。FIG. 6 is a process diagram (plan view) showing a manufacturing process of the touch panel (input device) in the present embodiment. 図７は、比較例のタッチパネル（入力装置）の製造方法を説明するための一工程図（部分拡大縦断面図）である。FIG. 7 is a process diagram (partially enlarged longitudinal sectional view) for explaining a manufacturing method of a touch panel (input device) of a comparative example. 図８は、従来におけるタッチパネル（入力装置）の製造工程を示す一工程図（平面図）である。FIG. 8 is a process diagram (plan view) showing a manufacturing process of a conventional touch panel (input device). 図９（ａ）は、従来における入力装置の製造方法の問題点を説明するための製造工程中の模式図であり、図９（ｂ）は、従来の問題を解決した本実施形態の入力装置の製造工程中の模式図である。FIG. 9A is a schematic diagram during a manufacturing process for explaining the problems of the conventional method for manufacturing an input device, and FIG. 9B shows the input device according to the present embodiment that has solved the conventional problems. It is a schematic diagram during the manufacturing process.

図１は、本実施形態におけるタッチパネル（入力装置）を構成する透明基材の表面に形成された各電極部及び各配線部を示す平面図であり、図２（ａ）は、図１に示す入力装置の拡大平面図であり、図２（ｂ）は、図２（ａ）をＡ−Ａに沿って切断し矢印方向から見た入力装置の部分拡大縦断面図であり、図２（ｃ）は、図２（ｂ）とは一部異なる入力装置の部分拡大縦断面図である。 FIG. 1 is a plan view showing each electrode part and each wiring part formed on the surface of a transparent substrate constituting the touch panel (input device) in this embodiment, and FIG. 2 (a) is shown in FIG. 2B is an enlarged plan view of the input device, and FIG. 2B is a partially enlarged longitudinal sectional view of the input device as seen from the direction of the arrow cut along FIG. ) Is a partially enlarged longitudinal sectional view of an input device that is partially different from FIG.

なおこの明細書において、「透明」「透光性」とは可視光線透過率が５０％以上（好ましくは８０％以上）の状態を指す。更にヘイズ値が６以下であることが好適である。 In this specification, “transparent” and “translucent” refer to a state where the visible light transmittance is 50% or more (preferably 80% or more). Further, it is preferable that the haze value is 6 or less.

なお図１には、タッチパネル１を構成する透明基材２の表面（第１の面）２ａに形成された各電極部８，１２ｃ〜１２ｈ及び各配線部６ａ〜６ｆを図示したが、実際には図２（ｂ）のように、透明基材２の表面側に透明なパネル３が設けられ、また配線部６ａ〜６ｆの位置には加飾層が存在するので、配線部６をパネル３の表面側から見ることはできない。なお電極部８，１２ｃ〜１２ｈは透明なので視認できないが、図１では各電極部の外形を示している。 In FIG. 1, the electrode portions 8, 12 c to 12 h and the wiring portions 6 a to 6 f formed on the surface (first surface) 2 a of the transparent substrate 2 constituting the touch panel 1 are illustrated. As shown in FIG. 2B, a transparent panel 3 is provided on the surface side of the transparent substrate 2, and a decorative layer is present at the positions of the wiring portions 6a to 6f. It cannot be seen from the front side. In addition, although the electrode parts 8 and 12c-12h cannot be visually recognized since it is transparent, FIG. 1 shows the external shape of each electrode part.

透明基材２は、例えば、ポリエチレンテレフタレート（ＰＥＴ）等のフィルム状で形成される。 The transparent substrate 2 is formed in a film shape such as polyethylene terephthalate (PET).

図１に示すように、表示領域１１（指などの操作体により操作を行うことができる、表示ディスプレイが対向する表示画面）内には複数の第１の電極部８及び複数の第２の電極部１２ｃ〜１２ｈが形成されている。以下、第２の電極部から配線部に至る構成を中心に説明するので、複数の第１の電極部については共通の符号８を付し、個別の符号を付さなかった。 As shown in FIG. 1, a plurality of first electrode portions 8 and a plurality of second electrodes are provided in a display area 11 (a display screen that can be operated with an operating body such as a finger and is opposed to a display display). Portions 12c to 12h are formed. In the following description, the configuration from the second electrode portion to the wiring portion will be mainly described. Therefore, the plurality of first electrode portions are denoted by a common reference numeral 8 and are not denoted by individual reference numerals.

各第１の電極部８は、Ｘ１−Ｘ２方向に間隔を空けて配列された複数の第１の透明電極片４が連結部７を介して一体化した形態である。Ｘ１−Ｘ２方向に沿って長く形成された各第１の電極部８がＹ１-Ｙ２方向に間隔を空けて配列されている（図１、図２（ａ）参照）。図１，図２では、第１の透明電極片４はひし形（四角形）であるが、形状を限定するものではない。各第１の透明電極片４及び各連結部７は、ＩＴＯ（Indium Tin Oxide）等の透明導電材料でスパッタや蒸着等により成膜されて一体化されている。 Each of the first electrode portions 8 has a form in which a plurality of first transparent electrode pieces 4 arranged at intervals in the X1-X2 direction are integrated via a connecting portion 7. The first electrode portions 8 formed long along the X1-X2 direction are arranged at intervals in the Y1-Y2 direction (see FIGS. 1 and 2A). 1 and 2, the first transparent electrode piece 4 has a rhombus (square), but the shape is not limited. Each first transparent electrode piece 4 and each connecting portion 7 are integrated with each other by being formed into a film by sputtering or vapor deposition with a transparent conductive material such as ITO (Indium Tin Oxide).

各第２の電極部１２ｃ〜１２ｈは、Ｙ１−Ｙ２方向に間隔を空けて配列された複数の第２の透明電極片５がブリッジ配線１０を介して電気的に接続された形態である。各第２の電極部１２ｃ〜１２ｈは、Ｙ１−Ｙ２方向に沿って長く形成された各第２の電極部１２がＸ１-Ｘ２方向に間隔を空けて配列されている（図１、図２（ａ）参照）。図１，図２では、第２の透明電極片５はひし形（四角形）であるが、形状を限定するものではない。各第２の透明電極片５は、ＩＴＯ（Indium Tin Oxide）等の透明導電材料でスパッタや蒸着等により成膜される。ブリッジ配線１０については、ＩＴＯの単層膜としてもよいし、あるいはＩＴＯ／Ａｕ、ＩＴＯ／Ａｕ／ＩＴＯ等の積層構造としてもよい。 Each of the second electrode portions 12c to 12h has a configuration in which a plurality of second transparent electrode pieces 5 arranged at intervals in the Y1-Y2 direction are electrically connected via the bridge wiring 10. In each of the second electrode portions 12c to 12h, each second electrode portion 12 formed long along the Y1-Y2 direction is arranged with an interval in the X1-X2 direction (see FIGS. 1 and 2). a)). 1 and 2, the second transparent electrode piece 5 has a rhombus (square), but the shape is not limited. Each second transparent electrode piece 5 is formed by sputtering or vapor deposition with a transparent conductive material such as ITO (Indium Tin Oxide). The bridge wiring 10 may be a single layer film of ITO or a laminated structure of ITO / Au, ITO / Au / ITO, or the like.

図２（ａ）（ｂ）に示すように、第１の透明電極片４間を連結する連結部７の表面には絶縁層２０が形成されている。図２（ｂ）に示すように、絶縁層２０は、連結部７と第２の透明電極片５との間の空間を埋め、また第２の透明電極片５の表面にも多少、乗り上げている。 As shown in FIGS. 2A and 2B, an insulating layer 20 is formed on the surface of the connecting portion 7 that connects the first transparent electrode pieces 4. As shown in FIG. 2 (b), the insulating layer 20 fills the space between the connecting portion 7 and the second transparent electrode piece 5, and rides on the surface of the second transparent electrode piece 5 to some extent. Yes.

そして図２（ａ）（ｂ）に示すように、ブリッジ配線１０は、絶縁層２０の表面２０ａから絶縁層２０のＹ１−Ｙ２方向の両側に位置する各第２の透明電極片５の表面にかけて形成されている。ブリッジ配線１０は、各第２の透明電極片５間を電気的に接続している。 2A and 2B, the bridge wiring 10 extends from the surface 20a of the insulating layer 20 to the surface of each second transparent electrode piece 5 located on both sides of the insulating layer 20 in the Y1-Y2 direction. Is formed. The bridge wiring 10 electrically connects the second transparent electrode pieces 5.

なお連結部７、絶縁層２０及びブリッジ配線１０はいずれも表示領域１１内に位置するものであり、透明電極片４，５と同様に透明、透光性で構成される。 The connecting portion 7, the insulating layer 20, and the bridge wiring 10 are all located in the display area 11 and are configured to be transparent and translucent like the transparent electrode pieces 4 and 5.

また図１、図２では、第１の透明電極片４間を連結部７で連結し、第２の透明電極片５間をブリッジ配線１０で接続しているが、第１の透明電極片４間をブリッジ配線１０で接続し、第２の透明電極片５間を連結部７にて連結する構成であってもよい。 In FIG. 1 and FIG. 2, the first transparent electrode pieces 4 are connected by the connecting portion 7 and the second transparent electrode pieces 5 are connected by the bridge wiring 10, but the first transparent electrode pieces 4 are connected. A configuration in which the second transparent electrode pieces 5 are connected by the connecting portion 7 may be used.

図１に示すように、表示領域１１の周囲は額縁状の周辺領域（非表示領域）２５となっている。表示領域１１は透明、透光性であるが、周辺領域２５には加飾層（図示せず）が設けられて、周辺領域２５は、不透明、非透光性である。よって周辺領域２５に設けられた各配線部６ａ〜６ｆや各外部接続部２７はタッチパネル１の表面（パネル３の表面）から見ることはできない。各外部接続部２７は、フレキシブルプリント基板（図示しない）と電気的に接続される部分である。 As shown in FIG. 1, the periphery of the display area 11 is a frame-shaped peripheral area (non-display area) 25. The display area 11 is transparent and translucent, but the peripheral area 25 is provided with a decorative layer (not shown), and the peripheral area 25 is opaque and non-translucent. Therefore, each wiring part 6a-6f provided in the peripheral region 25 and each external connection part 27 cannot be seen from the surface of the touch panel 1 (the surface of the panel 3). Each external connection portion 27 is a portion that is electrically connected to a flexible printed circuit board (not shown).

図１に示すように、周辺領域２５には、各第２の電極部１２ｃ〜１２ｈから引き出された複数本の配線部６ａ〜６ｆが形成されている。各配線部６ａ〜６ｆは、Ｃｕ、Ｃｕ合金、ＣｕＮｉ合金、Ｎｉ、Ａｇ、Ａｕ等の金属層を有して形成される。このように金属層を有して配線部６ａ〜６ｆを形成することで配線抵抗を小さくできる。また有色の金属層を有する配線部６ａ〜６ｆとしても周辺領域２５の表面側からはパネルの加飾部により隠れて携帯電話の状態では見えない。 As shown in FIG. 1, in the peripheral region 25, a plurality of wiring portions 6a to 6f led out from the second electrode portions 12c to 12h are formed. Each wiring part 6a-6f has a metal layer, such as Cu, Cu alloy, CuNi alloy, Ni, Ag, Au, and is formed. Thus, wiring resistance can be made small by having the metal layer and forming the wiring portions 6a to 6f. Further, the wiring portions 6a to 6f having the colored metal layer are hidden from the surface side of the peripheral region 25 by the decorative portion of the panel and cannot be seen in the state of the mobile phone.

また図１では図示していないが、各第１の電極部８から引き出された複数の配線部も周辺領域２５に延出して形成されている。 Although not shown in FIG. 1, a plurality of wiring portions led out from the first electrode portions 8 are also formed to extend to the peripheral region 25.

図１に示すように、各第２の電極部１２ｃ〜１２ｈでは、その両側（Ｙ１側の端部１２ａ，Ｙ２側の端部１２ｂ）から配線部６ａ〜６ｆが周辺領域２５ｂに引き出されており、各外部接続部２７を介して電気的に繋がっている。すなわち各第２の電極１２ｃ〜１２ｈから各配線部６ａ〜６ｆに至るループ２８〜３３を形成している。 As shown in FIG. 1, in each of the second electrode portions 12c to 12h, the wiring portions 6a to 6f are drawn out from both sides (the end portion 12a on the Y1 side and the end portion 12b on the Y2 side) to the peripheral region 25b. These are electrically connected via the external connection portions 27. That is, loops 28 to 33 extending from the second electrodes 12c to 12h to the wiring portions 6a to 6f are formed.

図１に示すように６つのループ２８〜３３がある。このうち３つの左側ループ２８〜３０は、表示領域１１の中心線Ｏの図示左側（Ｘ１側）の領域に設けられ、残り３つの右側ループ３１〜３３は、中心線Ｏの図示右側（Ｘ２側）の領域に設けられる。 There are six loops 28-33 as shown in FIG. Of these, the three left loops 28 to 30 are provided in the area on the left side (X1 side) of the center line O of the display area 11, and the remaining three right loops 31 to 33 are the right side (X2 side) of the center line O in the figure. ).

左側ループ２８〜３０では、各配線部６ａ〜６ｃが、周辺領域２５のうちＹ１側領域２５ａ、Ｘ１側領域２５ｂ、Ｙ２側領域２５ｃを通っている。また右側ループ３１〜３３では、各配線部６ｄ〜６ｆが、周辺領域２５のうちＹ１側領域２５ａ、Ｘ２側領域２５ｄ、Ｙ２側領域２５ｃを通っている。 In the left loops 28 to 30, the wiring portions 6 a to 6 c pass through the Y1 side region 25 a, the X1 side region 25 b, and the Y2 side region 25 c in the peripheral region 25. In the right loops 31 to 33, the wiring portions 6d to 6f pass through the Y1 side region 25a, the X2 side region 25d, and the Y2 side region 25c in the peripheral region 25.

このように各第２の電極部１２ｃ〜１２ｈから各配線部６ａ〜６ｆに至る経路をループ状で形成することで、電気抵抗を低減でき、電荷のチャージ時間を早めることができて応答性を改善できる。 Thus, by forming the path from the second electrode portions 12c to 12h to the wiring portions 6a to 6f in a loop shape, the electrical resistance can be reduced, the charge time of charge can be shortened, and the responsiveness can be increased. Can improve.

図２（ｂ）に示すように、透明基材２の表面２ａ側とパネル３との間が光学透明粘着層（ＯＣＡ；Optical Clear Adhesive）３６を介して接合されている。パネル３は特に材質を限定するものではないが、ガラス基材やプラスチック基材が好ましく適用される。光学透明粘着層（ＯＣＡ）３６は、アクリル系粘着剤や両面粘着テープ等である。 As shown in FIG. 2 (b), the surface 2 a side of the transparent substrate 2 and the panel 3 are joined via an optical transparent adhesive layer (OCA) 36. The panel 3 is not particularly limited in material, but a glass substrate or a plastic substrate is preferably applied. The optical transparent adhesive layer (OCA) 36 is an acrylic adhesive, a double-sided adhesive tape, or the like.

図１に示す静電容量式のタッチパネル１では、図２（ｂ）に示すようにパネル３の操作面３ａ上に接触させると、指Ｆと指Ｆに近い第１の透明電極片４との間、及び第２の透明電極片５との間で静電容量が生じる。このときの静電容量変化に基づいて、指Ｆの接触位置を算出することが可能である。指Ｆの位置は、第１の電極部８との間の静電容量変化に基づいてＸ座標を検知し、第２の電極部１２ｃ〜１２ｈとの間の静電容量変化に基づいてＹ座標を検知する（自己容量検出型）。また、第１の電極部８と第２の電極１２ｃ〜１２ｈの一方の第１の電極部の一列に駆動電圧を印加し、他方の第２の電極部により指Ｆとの間の静電容量の変化を検知して第２の電極部によりＹ位置を検知し、第１の電極部によりＸ位置を検知する相互容量検出型であってもよい。 In the capacitive touch panel 1 shown in FIG. 1, when it is brought into contact with the operation surface 3 a of the panel 3 as shown in FIG. 2B, the finger F and the first transparent electrode piece 4 close to the finger F A capacitance is generated between the second transparent electrode piece 5 and the second transparent electrode piece 5. Based on the capacitance change at this time, the contact position of the finger F can be calculated. The position of the finger F detects the X coordinate based on the capacitance change between the first electrode unit 8 and the Y coordinate based on the capacitance change between the second electrode units 12c to 12h. Is detected (self-capacitance detection type). Further, a drive voltage is applied to one row of the first electrode portion 8 and the first electrode portion of one of the second electrodes 12c to 12h, and the capacitance between the finger F by the other second electrode portion. It may be a mutual capacitance detection type in which a change in the position is detected, the Y position is detected by the second electrode portion, and the X position is detected by the first electrode portion.

なお本実施形態では図２（ｂ）に示すように、透明基材２の表面２ａ側に各電極部８，１２ｃ〜１２ｈ、絶縁層２０及びブリッジ配線１０を設けているが、図２（ｃ）に示すように、透明基材２の裏面２ｂ側に各電極部８，１２ｃ〜１２ｈ、絶縁層２０及びブリッジ配線１０を設けていることもできる。図２（ｃ）では、透明基材２の裏面２ｂと、別の透明基材２６との間の接合材である光学透明粘着層（ＯＣＡ）３５が、ブリッジ配線１０に接している。 In this embodiment, as shown in FIG. 2B, the electrode portions 8, 12c to 12h, the insulating layer 20, and the bridge wiring 10 are provided on the surface 2a side of the transparent substrate 2, but FIG. ), The electrode portions 8, 12 c to 12 h, the insulating layer 20, and the bridge wiring 10 may be provided on the back surface 2 b side of the transparent substrate 2. In FIG. 2C, an optical transparent adhesive layer (OCA) 35 that is a bonding material between the back surface 2 b of the transparent substrate 2 and another transparent substrate 26 is in contact with the bridge wiring 10.

図１に示すように各第２の電極部１２ｃ〜１２ｈと各配線部６ａ〜６ｆとの間は、それぞれ導電層からなる接続部３４により電気的に接続されている。ここで接続部３４についてはブリッジ配線１０と同じ材質のものを使用できる。すなわち接続部３４をブリッジ配線１０と同じ工程で形成することができる。ブリッジ配線１０は例えば、Ａｕ／ＩＴＯやＩＴＯ／Ａｕ／ＩＴＯの積層構造からなる透明な導電層である。したがって接続部３４もＡｕ／ＩＴＯ、ＩＴＯ／Ａｕ／ＩＴＯの積層構造で形成できる。 As shown in FIG. 1, the second electrode portions 12c to 12h and the wiring portions 6a to 6f are electrically connected by connecting portions 34 each made of a conductive layer. Here, the same material as that of the bridge wiring 10 can be used for the connecting portion 34. That is, the connection part 34 can be formed in the same process as the bridge wiring 10. The bridge wiring 10 is, for example, a transparent conductive layer having a laminated structure of Au / ITO or ITO / Au / ITO. Therefore, the connection part 34 can also be formed by a laminated structure of Au / ITO and ITO / Au / ITO.

図３は接続部３４の形成位置を示している。なお図３では、どの配線経路かを区別しないという意味で、配線部に符号６、第２の電極部に符号１２を付した。 FIG. 3 shows the position where the connecting portion 34 is formed. In FIG. 3, the wiring portion is denoted by reference numeral 6 and the second electrode portion is denoted by reference numeral 12 in the sense that the wiring paths are not distinguished.

図３（ａ）では、表示領域１１内にて第２の電極部１２と配線部６との間を接続部３４により電気的に接続している。図３（ａ）では、接続部３４が表示領域１１内に現れるが、接続部３４をブリッジ配線１０（図２（ａ）参照）と同様の透明導電材料で形成することができ、したがって接続部３４が表示領域１１内に位置しても問題はない。あるいは図３（ｂ）に示すように、第２の電極部１２のＹ１側端部１２ａから周辺領域２５内に少し入った場所で、配線部６と接続部３４を介して電気的に接続する構成とすることもできる。 In FIG. 3A, the second electrode portion 12 and the wiring portion 6 are electrically connected by the connection portion 34 in the display region 11. In FIG. 3A, the connection portion 34 appears in the display region 11, but the connection portion 34 can be formed of the same transparent conductive material as that of the bridge wiring 10 (see FIG. 2A). There is no problem even if 34 is located in the display area 11. Alternatively, as shown in FIG. 3B, the second electrode part 12 is electrically connected to the wiring part 6 via the connection part 34 at a place slightly within the peripheral region 25 from the Y1 side end part 12a. It can also be configured.

また図３（ｃ）（ｄ）は、図１に示す左側ループ２８〜３０のＸ１側領域２５ｂに配置された各配線部６ａ〜６ｃを抜粋した部分拡大平面図である。図３（ｃ）に示すように、各第２の電極部１２に一体的に繋がっている配線部６ａ〜６ｃ（１２）と、各外部接続部２７に一体的に繋がっている配線部６ａ〜６ｃ（２７）との間を接続部３４により接続している。また図３（ｃ）では、各接続部３４をＸ１−Ｘ２方向の同位置に形成していたが、図３（ｄ）では、各接続部３４をＹ１−Ｙ２方向にずらして配置した。また、図３（ａ）（ｂ）（ｃ）では、接続部３４の幅寸法が配線部６の幅寸法より小さかったが、図３（ｄ）では、接続部３４の幅寸法を配線部６の幅寸法より大きく形成した。図３（ｄ）のように、各接続部３４を各配線部６ａ〜６ｃの延出方向にずらして配置することで、各接続部３４の幅寸法を各配線部６ａ〜６ｃの幅寸法より大きく形成しても、接続部３４が隣の配線部６ａ〜６ｃと接触しにくく、このように接続部３４を大きく形成できることで、各配線部６ａ〜６ｃ間を適切かつ容易に電気的に接続できる。なお、狭配線化を促進するには、図３（ａ）〜図３（ｃ）に示すように、各接続部３４の幅を各配線部６ａ〜６ｃよりも細く形成したほうがよい。 FIGS. 3C and 3D are partial enlarged plan views of the respective wiring portions 6a to 6c arranged in the X1 side region 25b of the left loops 28 to 30 shown in FIG. As shown in FIG. 3C, the wiring parts 6a to 6c (12) integrally connected to the second electrode parts 12 and the wiring parts 6a to 6a integrally connected to the external connection parts 27 are provided. 6c (27) is connected by the connecting part 34. In FIG. 3C, the connecting portions 34 are formed at the same position in the X1-X2 direction. However, in FIG. 3D, the connecting portions 34 are shifted in the Y1-Y2 direction. 3A, 3B, and 3C, the width of the connecting portion 34 is smaller than the width of the wiring portion 6. In FIG. 3D, the width of the connecting portion 34 is changed to the wiring portion 6. It was formed larger than the width dimension. As shown in FIG. 3D, by arranging the connecting portions 34 so as to be shifted in the extending direction of the wiring portions 6a to 6c, the width dimensions of the connecting portions 34 are determined from the width dimensions of the wiring portions 6a to 6c. Even if it is formed large, the connection part 34 is not easily in contact with the adjacent wiring parts 6a to 6c, and the connection part 34 can be formed large in this way, so that the wiring parts 6a to 6c are electrically connected appropriately and easily. it can. In order to promote narrow wiring, as shown in FIGS. 3A to 3C, it is preferable that the width of each connection portion 34 is narrower than that of each wiring portion 6a to 6c.

また配線部が隣り合う位置に接続部３４を形成するよりも図３（ａ）のように、表示領域１１内に接続部３４を形成して、電極部と配線部間を接続したほうが、スペース的な余裕があり好適である。 Further, it is more space to form the connection portion 34 in the display area 11 and connect the electrode portion and the wiring portion as shown in FIG. 3A than to form the connection portion 34 at a position where the wiring portions are adjacent to each other. This is suitable because it has a sufficient margin.

なお、図３（ｃ）（ｄ）の形態は、配線部の途中を切断したものであるが、このような形態も、第２の電極部１２と配線部６間を接続部３４により電気的に接続した構成に該当する。 3 (c) and 3 (d) are cut in the middle of the wiring portion. However, such a configuration is also electrically connected between the second electrode portion 12 and the wiring portion 6 by the connecting portion 34. FIG. Corresponds to the configuration connected to.

図４は、接続部３４の断面構造を示している。なお図３では、どの配線経路かを区別しないという意味で、配線部に符号６、第２の電極部に符号１２を付した。 FIG. 4 shows a cross-sectional structure of the connecting portion 34. In FIG. 3, the wiring portion is denoted by reference numeral 6 and the second electrode portion is denoted by reference numeral 12 in the sense that the wiring paths are not distinguished.

図４（ａ）に示すように、第２の電極部１２はＩＴＯ層４０で形成されており、配線部６は、ＩＴＯ層４０上に金属層４１が積層された構成である。金属層４１は例えばＣｕ層で形成される。 As shown in FIG. 4A, the second electrode portion 12 is formed of an ITO layer 40, and the wiring portion 6 has a configuration in which a metal layer 41 is laminated on the ITO layer 40. The metal layer 41 is formed of a Cu layer, for example.

図４（ａ）では、ＩＴＯ層４０，４０の間を導電層からなる接続部３４が埋めており、これにより、第２の電極部１２と配線部６間を接続部３４により電気的に接続している。 In FIG. 4A, the connection part 34 made of a conductive layer is buried between the ITO layers 40 and 40, and thereby the second electrode part 12 and the wiring part 6 are electrically connected by the connection part 34. doing.

また図４（ｂ）では、第２の電極部１２を構成するＩＴＯ層４０と、配線部６を構成する金属層４１との間を接続部３４により電気的に接続している。また図４（ｃ）では、分離した金属層４１間を接続部３４により電気的に接続している。いずれの接続断面となるかは、図３で示したようにどの平面位置に接続部３４を設けるかによって変わる。 In FIG. 4B, the ITO layer 40 that constitutes the second electrode portion 12 and the metal layer 41 that constitutes the wiring portion 6 are electrically connected by the connecting portion 34. In FIG. 4C, the separated metal layers 41 are electrically connected by the connecting portion 34. Which connection cross section is used depends on which plane position the connection portion 34 is provided as shown in FIG.

図５（ａ）〜図５（ｉ）を用いて本実施形態におけるタッチパネル（入力装置）の製造方法について説明する。 The manufacturing method of the touch panel (input device) in this embodiment is demonstrated using Fig.5 (a)-FIG.5 (i).

図５（ａ）では、透明基材２の表面２ａにＩＭ層４５及びＩＴＯ層４０を形成する。ＩＭ層４５は、ＩＴＯ配線を見えづらくするための光学調整層である。さらに、ＩＴＯ層４０上に金属層４１を形成する。金属層４１を例えば、Ｃｕ層で形成する。図５（ａ）では、透明基材２は、支持フィルム４６とＰＥＴ層４７との積層構造となっているが、透明基材２の構造を限定するものではない。またＩＴＯ層４０以外の透明導電材料層としてもよい。また金属層４１を単層構造で形成することもできるし、金属材料を限定するものではない。 In FIG. 5A, the IM layer 45 and the ITO layer 40 are formed on the surface 2 a of the transparent substrate 2. The IM layer 45 is an optical adjustment layer for making it difficult to see the ITO wiring. Further, a metal layer 41 is formed on the ITO layer 40. For example, the metal layer 41 is formed of a Cu layer. In FIG. 5A, the transparent substrate 2 has a laminated structure of the support film 46 and the PET layer 47, but the structure of the transparent substrate 2 is not limited. A transparent conductive material layer other than the ITO layer 40 may be used. Further, the metal layer 41 can be formed in a single layer structure, and the metal material is not limited.

次に図５（ｂ）の工程では、金属層４１の表面にレジスト層４８を塗布し、露光現像によりレジスト層４８を図５（ｂ）に示すようにパターン形成する。図５の各図は製造工程中のタッチパネル（入力装置）をＹ１−Ｙ２方向に切断した縦断面図を示しており、図５（ｂ）に示すレジスト層４８ａは、図１に示す第２の電極部１２（ここではどの第２の電極部かを区別しない意味で符号１２とした）の平面パターンを備えている。またレジスト層４８ｂ，４８ｃは、周辺領域２５に延出形成される配線部６（ここでは、どの配線部かを区別しない意味で符号６とした）の平面パターンを備えている。図５（ｂ）に示すようにレジスト層４８ａとレジスト層４８ｃを連続して形成する。一方、レジスト層４８ａとレジスト層４８ｂ間を分離する。図５（ｂ）以降、レジスト層４８ａとレジスト層４８ｃとの境界を点線で示した。 5B, a resist layer 48 is applied to the surface of the metal layer 41, and the resist layer 48 is patterned by exposure and development as shown in FIG. 5B. Each drawing of FIG. 5 shows a longitudinal sectional view of the touch panel (input device) in the manufacturing process cut in the Y1-Y2 direction, and the resist layer 48a shown in FIG. 5B is the second layer shown in FIG. A plane pattern of the electrode portion 12 (here, a reference numeral 12 is used to indicate which second electrode portion is not distinguished) is provided. Further, the resist layers 48b and 48c have a planar pattern of the wiring part 6 (in this case, the reference numeral 6 is used to distinguish which wiring part is formed) extending in the peripheral region 25. As shown in FIG. 5B, a resist layer 48a and a resist layer 48c are formed in succession. On the other hand, the resist layer 48a and the resist layer 48b are separated. After FIG. 5B, the boundary between the resist layer 48a and the resist layer 48c is indicated by a dotted line.

図５（ｃ）の工程では、レジスト層４８ａ〜４８ｃに覆われていない金属層４１をエッチングで除去する。このとき、金属層４１は除去されるが、ＩＴＯ層４０は除去されないエッチング液を用いる。 In the step of FIG. 5C, the metal layer 41 not covered with the resist layers 48a to 48c is removed by etching. At this time, an etching solution that removes the metal layer 41 but does not remove the ITO layer 40 is used.

そして図５（ｄ）では、レジスト層４８に覆われていない部分のＩＴＯ層４０をエッチングにより除去する。 In FIG. 5D, the portion of the ITO layer 40 not covered with the resist layer 48 is removed by etching.

続いて多重露光・現像処理を施して、表示領域１１に位置するレジスト層４８ａを除去する（図５（ｅ）参照）。これにより配線部６上のレジスト層４８ｂ，４８ｃが残される。 Subsequently, multiple exposure / development processing is performed to remove the resist layer 48a located in the display area 11 (see FIG. 5E). As a result, the resist layers 48b and 48c on the wiring portion 6 are left.

次に図５（ｆ）では、表示領域１１の金属層４１をエッチングにより除去する。この際、金属層４１はエッチングされるが、ＩＴＯはエッチングされないエッチング液を用いる。これにより表示領域１１にはＩＴＯ層４０が露出した状態になる。 Next, in FIG. 5F, the metal layer 41 in the display region 11 is removed by etching. At this time, an etching solution that etches the metal layer 41 but does not etch ITO is used. As a result, the ITO layer 40 is exposed in the display area 11.

そして図５（ｇ）では、レジスト層４８ｂ，４８ｃを剥離する。図５（ｇ）に示すように周辺領域２５には、ＩＴＯ層４０／金属層４１の積層構造からなる配線部６が形成されている。図５（ｇ）に示すように、表示領域１１に形成されたＩＴＯ層４０からなる第２の電極部１２と配線部６との間は分離している。 In FIG. 5G, the resist layers 48b and 48c are peeled off. As shown in FIG. 5G, in the peripheral region 25, the wiring portion 6 having a laminated structure of the ITO layer 40 / metal layer 41 is formed. As shown in FIG. 5G, the second electrode portion 12 made of the ITO layer 40 formed in the display region 11 and the wiring portion 6 are separated.

図５（ｈ）の工程では、表示領域１１から周辺領域２５の全域にかけて導電層５０をスパッタ等により形成する。その後、図示しないレジスト層の塗布、レジスト層に対する露光現像を行い、レジスト層に覆われていない導電層５０をエッチングにより除去する。そして図５（ｉ）に示すように、分離された配線部６と第２の電極部１２との間に導電層５０を残して、配線部６と第２の電極部１２との間を導電層５０による接続部３４により電気的に接続する。 In the step of FIG. 5H, the conductive layer 50 is formed by sputtering or the like from the display area 11 to the entire peripheral area 25. Thereafter, a resist layer (not shown) is applied and the resist layer is exposed and developed, and the conductive layer 50 not covered with the resist layer is removed by etching. Then, as shown in FIG. 5I, the conductive layer 50 is left between the separated wiring portion 6 and the second electrode portion 12, and the conductive portion 50 is electrically connected between the wiring portion 6 and the second electrode portion 12. Electrical connection is made by connection 34 by layer 50.

図６は、図５（ｇ）の工程終了後における平面図を示している。図６に示すように、図５（ｇ）の工程の時点では接続部３４のみならずブリッジ配線１０（図２（ａ）参照）も形成されていない。そこで図５（ｈ）（ｉ）の工程により接続部３４とブリッジ配線１０とを同じ工程で形成することができる。図５（ｉ）には、接続部３４とブリッジ配線１０とを同時に形成したことが示されている。これにより、接続部３４とブリッジ配線１０は同じ材質の導電層５０にて形成される。 FIG. 6 shows a plan view after the process of FIG. As shown in FIG. 6, not only the connection portion 34 but also the bridge wiring 10 (see FIG. 2A) is not formed at the time of the process of FIG. Therefore, the connecting portion 34 and the bridge wiring 10 can be formed in the same process by the processes of FIGS. FIG. 5I shows that the connection portion 34 and the bridge wiring 10 are formed at the same time. Thereby, the connection part 34 and the bridge | bridging wiring 10 are formed in the conductive layer 50 of the same material.

ところで図７は従来の入力装置における製造方法を示す一工程図であり、図５（ｅ）の工程と同じタイミングでの工程を示している。 FIG. 7 is a process diagram showing a manufacturing method in a conventional input device, and shows a process at the same timing as the process of FIG.

図７では、レジスト層６０に対して多重露光を行い現像して、表示領域１１のレジスト層を除去した状態を示している。図７の次は、図５（ｆ）と同様に、表示領域１１の金属層４１を除去し、残されたレジスト層６０を除去する。 FIG. 7 shows a state in which the resist layer 60 is subjected to multiple exposure and developed to remove the resist layer in the display region 11. Next to FIG. 7, as in FIG. 5F, the metal layer 41 in the display region 11 is removed, and the remaining resist layer 60 is removed.

図７に示すように、従来では、表示領域１１に設けられた各電極部１２ｃ〜１２ｈと周辺領域２５に設けられた各配線部６ａ〜６ｆとは一体化した状態にある。すなわち図７の多重露光の時点で図８に示すように、各第２の電極部１２ｃ〜１２ｈから各配線部６ａ〜６ｆに至る連続した複数のループ６１〜６６が形成された状態にある。このような状態では、製造工程中で剥離、摩擦などで静電気が生じた際に、隣り合う配線間等で電位差が大きくなり、その結果、配線間放電が発生し、配線部に欠けが形成される問題があった。 As shown in FIG. 7, conventionally, the electrode portions 12 c to 12 h provided in the display region 11 and the wiring portions 6 a to 6 f provided in the peripheral region 25 are in an integrated state. That is, at the time of the multiple exposure in FIG. 7, as shown in FIG. 8, a plurality of continuous loops 61 to 66 from the second electrode portions 12c to 12h to the wiring portions 6a to 6f are formed. In such a state, when static electricity occurs due to peeling, friction, etc. during the manufacturing process, the potential difference between adjacent wirings becomes large, resulting in inter-wiring discharge, and chipping in the wiring part. There was a problem.

以下、具体的に説明する。
図９（ａ）は、製造工程中のタッチパネルシート６８をステージ６９上に吸着し、図７で説明した多重露光・現像を行った後、タッチパネルシート６８をステージ６９から取り外す途中状態を示している。 This will be specifically described below.
FIG. 9A shows a state in which the touch panel sheet 68 in the manufacturing process is adsorbed on the stage 69 and the touch panel sheet 68 is removed from the stage 69 after performing the multiple exposure and development described in FIG. .

このとき可撓性のタッチパネルシート６８を端６８ａから上方に持ち上げることで、タッチパネルシート６８の端６８ａの部分がステージ６９表面から離れ、それ以外の部分はステージ６９上に密着した状態が生まれる。 At this time, by lifting the flexible touch panel sheet 68 upward from the end 68 a, the end 68 a portion of the touch panel sheet 68 is separated from the surface of the stage 69, and the other portions are in close contact with the stage 69.

各配線部６ａ〜６ｆは、各第２の電極部１２ｃ〜１２ｈに接続されてループ形状となっており、各配線部６ａ〜６ｆは、周辺領域２５のうちＸ１側領域２５ｂやＸ２側領域２５ｄのみならず、Ｙ１側領域２５ａやＹ２側領域２５ｃにも延出している（図８参照）。例えば図９（ａ）は図８に示すＢ−Ｂ線の位置で切断した断面構造を模式的に示したものである。 Each wiring part 6a-6f is connected to each 2nd electrode part 12c-12h, and becomes loop shape, and each wiring part 6a-6f is X1 side area | region 25b and X2 side area | region 25d among the peripheral areas 25. In addition, it extends to the Y1 side region 25a and the Y2 side region 25c (see FIG. 8). For example, FIG. 9A schematically shows a cross-sectional structure cut at the position of line BB shown in FIG.

図９に示すように、各配線部６ａ〜６ｃは、Ｘ１側とＸ２側の双方に現れている。図９に示すＸ１側に現れる各配線部６ａ〜６ｃは、図８のＸ１側領域２５ｂに延出している配線部分であり、Ｘ２側に現れる各配線部６ａ〜６ｃは、図８のＹ１側領域２５ａに延出している配線部分である。 As shown in FIG. 9, each wiring part 6a-6c has appeared on both the X1 side and the X2 side. The wiring parts 6a to 6c appearing on the X1 side shown in FIG. 9 are wiring parts extending to the X1 side region 25b of FIG. 8, and the wiring parts 6a to 6c appearing on the X2 side are the Y1 side of FIG. This is a wiring portion extending to the region 25a.

今、図９（ａ）のようにタッチパネルシート６８の端６８ａの部分を持ち上げたとき、Ｘ１側に位置する配線部６ａの部分はステージ６９から離れた状態になるが、それよりもＸ２側（中央側）に位置する配線部６ａの部分は、ステージ６９に密着したままである。そしてこのとき、配線部６ａは第１の電極部１２ｃの部分と一体となってループ６１を形成しているため、ループ６１全体が同電位となっている。 Now, when the end 68a of the touch panel sheet 68 is lifted as shown in FIG. 9A, the portion of the wiring portion 6a located on the X1 side is separated from the stage 69, but the X2 side ( The portion of the wiring portion 6 a located on the center side remains in close contact with the stage 69. At this time, since the wiring portion 6a is integrated with the first electrode portion 12c to form the loop 61, the entire loop 61 is at the same potential.

このとき図９（ａ）に示すように、配線部６ａは隣接する配線部６ｆ（図８に示すループ６６を構成する配線部）との間で電位差が生じる。電位（電圧）Ｖは、（Ｑ・ｄ）/（ε・Ｓ）で示される。ここでＱは電荷（電気量）（Ｃ）であり、ｄはステージとの距離（図９（ａ）参照）であり、εは、誘電率であり、Ｓは、平板の面積（ステージ面積）である。よって距離ｄが大きくなるほど、すなわちタッチパネルシート６８がステージ６９から離れるほど、電位（電圧）Ｖは大きくなる。 At this time, as shown in FIG. 9A, a potential difference is generated between the wiring portion 6a and the adjacent wiring portion 6f (wiring portion constituting the loop 66 shown in FIG. 8). The potential (voltage) V is represented by (Q · d) / (ε · S). Here, Q is an electric charge (amount of electricity) (C), d is a distance from the stage (see FIG. 9A), ε is a dielectric constant, and S is an area of a flat plate (stage area). It is. Therefore, the potential (voltage) V increases as the distance d increases, that is, as the touch panel sheet 68 moves away from the stage 69.

ステージ６９からの距離に比例して電位が大きくなるため、配線部６ａ，６ｂの間ではそれほど電位差が生じないが、中央に位置する配線部６ｆの隣の配線部６ａは、シートの端６８ａの配線部６ａと同電位となるため、配線部６ａ，６ｆの間で大きな電位差が生じ、その結果、配線間放電が生じた。 Since the potential increases in proportion to the distance from the stage 69, there is no significant potential difference between the wiring portions 6a and 6b. However, the wiring portion 6a adjacent to the wiring portion 6f located at the center is connected to the end 68a of the sheet. Since the potential is the same as that of the wiring portion 6a, a large potential difference is generated between the wiring portions 6a and 6f. As a result, an inter-wiring discharge is generated.

これに対して本実施形態によれば、各電極部１２ｃ〜１２ｈと各配線部６ａ〜６ｆとを一体で形成せず、分離した状態でそれぞれを形成し、最後に、各電極部１２ｃ〜１２ｈと各配線部６ａ〜６ｆとを接続部３４を介して電気的に繋いでいるため、従来と違って、製造工程の途中では各電極部１２ｃ〜１２ｈと各配線部６ａ〜６ｆとは電気的に繋がっていない。したがって、各電極部１２ｃ〜１２ｆと各配線部６ａ〜６ｆのそれぞれを形成していく過程で、レジストに対する露光現像工程（図５（ｅ）等）があり、その際、図９（ｂ）に示すように製造工程中のタッチパネルシート７０をステージ６９上に吸着させた後、ステージ６９から取り外す行為が行われても、ステージ６９から離れたＸ１側に位置する配線部６ａとＸ２側（中央側）の配線部６ａとは同電位にならず、したがって配線部６ａと隣接する配線部６ｆとの間では、従来のように大きな電位差は生じない。以上により、従来に比べて配線間放電を抑制でき、配線欠けのない、あるいは少なくとも従来に比べて配線欠けが抑制された配線部６ａ〜６ｆを適切に形成することができる。 On the other hand, according to this embodiment, each electrode part 12c-12h and each wiring part 6a-6f are not formed integrally, but each is formed in the separated state, and finally each electrode part 12c-12h. And the wiring portions 6a to 6f are electrically connected to each other through the connection portion 34. Unlike the conventional case, the electrode portions 12c to 12h and the wiring portions 6a to 6f are electrically connected during the manufacturing process. It is not connected to. Therefore, in the process of forming each of the electrode parts 12c to 12f and the wiring parts 6a to 6f, there is an exposure development process (FIG. 5 (e) and the like) for the resist. As shown in the drawing, after the touch panel sheet 70 in the manufacturing process is adsorbed on the stage 69, even if the act of removing it from the stage 69 is performed, the wiring part 6 a located on the X1 side away from the stage 69 and the X2 side (center side) The wiring portion 6a is not at the same potential as that of the wiring portion 6a, and therefore, a large potential difference does not occur between the wiring portion 6a and the adjacent wiring portion 6f. As described above, the inter-wiring discharge can be suppressed as compared with the prior art, and the wiring portions 6a to 6f can be appropriately formed with no wiring missing or at least the wiring missing suppressed as compared with the prior art.

本実施形態では接続部３４を形成する際、まず図５（ｈ）に示すように、表示領域１１から周辺領域２５の全域にわたって導電層５０を形成し、続いて導電層５０上に、レジスト層を塗布し、前記レジスト層に対する露光現像を行う。このとき、製造工程中のタッチパネルシート７０をステージ６９上に吸着し、上記の露光現像を行った後、製造工程中のタッチパネルシート６８をステージ６９上から引き離す（図９（ｂ）参照）。この際、本実施形態では、表示領域１１から周辺領域２５にわたる全面に導電層５０を形成しているため、静電気の発生に伴う放電現象は生じない。よって図５（ｉ）に示すように、電極部１２と配線部６との間を適切に接続部３４により接続することが可能になる。 In the present embodiment, when forming the connection portion 34, first, as shown in FIG. 5H, the conductive layer 50 is formed from the display region 11 to the entire peripheral region 25, and then the resist layer is formed on the conductive layer 50. The resist layer is exposed and developed. At this time, after the touch panel sheet 70 in the manufacturing process is adsorbed on the stage 69 and the above-described exposure development is performed, the touch panel sheet 68 in the manufacturing process is separated from the stage 69 (see FIG. 9B). At this time, in this embodiment, since the conductive layer 50 is formed on the entire surface from the display region 11 to the peripheral region 25, a discharge phenomenon due to generation of static electricity does not occur. Therefore, as shown in FIG. 5 (i), the electrode portion 12 and the wiring portion 6 can be appropriately connected by the connecting portion 34.

本実施形態では図１に示すように、各電極部１２ｃ〜１２ｈから各配線部６ａ〜６ｆに至る複数のループ２８〜３３を形成しており、このような構成のものに本実施形態を好ましく適用できる。ただし、ループ状となっていない構成についても本実施形態を適用できる。また、上記のように、各第２の電極部１２ｃ〜１２ｈと各配線部６ａ〜６ｆとの間を接続部３４で電気的に繋げる構成について説明したが、各第１の電極部８と各配線部（図１参照；ただし図１には第１の電極部８と繋がる配線部は図示していない）との間についても接続部で電気的に繋げる構成としてもよい。 In the present embodiment, as shown in FIG. 1, a plurality of loops 28 to 33 are formed from the respective electrode portions 12c to 12h to the respective wiring portions 6a to 6f, and this embodiment is preferably applied to such a configuration. Applicable. However, the present embodiment can be applied to a configuration that is not in a loop shape. Moreover, although the structure which electrically connects between each 2nd electrode part 12c-12h and each wiring part 6a-6f by the connection part 34 as mentioned above was demonstrated, each 1st electrode part 8 and each The wiring portion (see FIG. 1; however, the wiring portion connected to the first electrode portion 8 is not shown in FIG. 1) may be electrically connected by the connecting portion.

１タッチパネル
２透明基材
３パネル
４、５透明電極片
６、６ａ〜６ｆ配線部
８第１の電極部
１０ブリッジ配線
１１表示領域
１２ａ〜１２ｈ第２の電極部
２５周辺領域
２８〜３３、６１〜６６ループ
３４接続部
３５、３６光学透明粘着層（ＯＣＡ）
４０ＩＴＯ層
４１金属層
４８、４８ａ〜４８ｃ、６０、６０ａ、６０ｂレジスト層
５０導電層
６８タッチパネルシート
７０ステージ DESCRIPTION OF SYMBOLS 1 Touch panel 2 Transparent base material 3 Panel 4, 5 Transparent electrode piece 6, 6a-6f Wiring part 8 1st electrode part 10 Bridge wiring 11 Display area 12a-12h 2nd electrode part 25 Peripheral area 28-33, 61- 66 Loop 34 Connection 35, 36 Optical transparent adhesive layer (OCA)
40 ITO layer 41 Metal layers 48, 48a to 48c, 60, 60a, 60b Resist layer 50 Conductive layer 68 Touch panel sheet 70 Stage

Claims

透明基材と、前記透明基材の表示領域内に形成された、ＩＴＯ層からなる複数の電極部と、前記表示領域の周囲の周辺領域に設けられた、ＩＴＯ層と該ＩＴＯ層の上に積層された金属層とからなる複数の配線部と、を有してなる入力装置の製造方法であって、
前記電極部と前記配線部とを分離して形成する工程、
前記電極部と前記配線部とを分離して形成した後、前記表示領域から前記周辺領域にかけての全域に透明な導電層を形成する工程、
前記表示領域内において前記電極部と前記配線部との間をそれぞれ透明な接続部により電気的に接続するために、前記接続部となる部分を残すように前記導電層を除去し、各接続部の一端が前記電極部のＩＴＯ層に接続され、他端が前記配線部のＩＴＯ層のみに接続されたものとする工程、
を有することを特徴とする入力装置の製造方法。 A transparent substrate, a plurality of electrode portions formed of an ITO layer formed in a display region of the transparent substrate , an ITO layer provided in a peripheral region around the display region, and the ITO layer; A plurality of wiring portions made of laminated metal layers, and a method of manufacturing an input device comprising:
Forming the electrode part and the wiring part separately;
Forming the electrode part and the wiring part separately and then forming a transparent conductive layer over the entire area from the display area to the peripheral area;
In order to electrically connect the electrode part and the wiring part through the transparent connection part in the display region, the conductive layer is removed so as to leave the connection part, and each connection part One end of which is connected to the ITO layer of the electrode part and the other end is connected only to the ITO layer of the wiring part,
A method for manufacturing an input device.

前記表示領域内に形成された複数の透明電極片の間をブリッジ配線で連結するように、前記接続部となる部分を残すと同時に、前記導電層のうち前記ブリッジ配線となる部分を残す請求項１記載の入力装置の製造方法。 The portion of the conductive layer that remains as the bridge wiring is left at the same time that the portion serving as the connection portion is left so as to connect the plurality of transparent electrode pieces formed in the display region with a bridge wiring. A method for manufacturing the input device according to 1 .

各電極部から各配線部に至る複数のループを形成する請求項１又は２に記載の入力装置の製造方法。 The method for manufacturing an input device according to claim 1 , wherein a plurality of loops extending from each electrode portion to each wiring portion are formed.