JP5922430B2 - Electronic clock - Google Patents
Electronic clock Download PDFInfo
- Publication number
- JP5922430B2 JP5922430B2 JP2012033355A JP2012033355A JP5922430B2 JP 5922430 B2 JP5922430 B2 JP 5922430B2 JP 2012033355 A JP2012033355 A JP 2012033355A JP 2012033355 A JP2012033355 A JP 2012033355A JP 5922430 B2 JP5922430 B2 JP 5922430B2
- Authority
- JP
- Japan
- Prior art keywords
- count
- pattern
- clock
- khz
- electronic timepiece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electric Clocks (AREA)
Description
この発明は、1/1000秒桁までを計時する電子時計に関する。 The present invention relates to an electronic timepiece that counts up to 1/1000 second digits.
従来から、1/1000秒桁を計時することができるクロノグラフ機能を備えた電子時計が存在した(たとえば、下記特許文献1を参照。)。
Conventionally, there has been an electronic timepiece having a chronograph function capable of measuring 1/1000 second digits (see, for example,
この特許文献1にかかる電子時計では、できるだけ簡素な構成で1/1000秒の桁の計時をおこなうため、1/1000用に1024Hzのクロックを別途用意し、256Hzからカウントした1/100秒以上の桁とは別にカウントした上で、それぞれを組み合わせて表示をおこなっている。そして、論理緩急(以下「Df調」という)に起因するずれや、理想の1000Hzと実際の1024Hzとのずれについては、1/100秒のカウントタイミングごとに1/1000秒カウンタをクリアすることで解消する。
In the electronic timepiece according to
しかしながら、上述した従来の電子時計での1000Hzの作成は、比較的簡単な回路構成で実現できているものの、1/100秒同期で1/1000秒カウンタをクリアするために、この桁上げ部分でのカウントが不均一になり、計時精度が不十分になる虞があるという問題点があった。 However, although the creation of 1000 Hz with the above-described conventional electronic timepiece can be realized with a relatively simple circuit configuration, in order to clear the 1/1000 second counter in 1/100 second synchronization, There is a problem that the count of the time becomes non-uniform, and there is a possibility that the timing accuracy may be insufficient.
この発明は、上述した従来技術による問題点を解消するため、より正確に1/1000秒桁までの計時をすることができる電子時計を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic timepiece that can accurately measure the time up to 1/1000 second order in order to solve the above-described problems caused by the prior art.
上述した課題を解決し、目的を達成するため、この発明にかかる電子時計は、1/1000秒桁までを計時する電子時計であって、32.768kHzのカウントクロックを33回カウントすることによって1/1000秒とする第1の1/1000秒と、32.768kHzのカウントクロックを32回カウントすることによって1/1000秒とする第2の1/1000秒と、をそれぞれ所定回数ずつ所定の順序により組み合わせて1/8秒となるテーブルを備え、32.768kHzのカウントクロックを入力し、入力された当該カウントクロックを用いて前記テーブルを参照して1/1000秒桁までを計時することを特徴とする。
In order to solve the above-described problems and achieve the object, an electronic timepiece according to the present invention is an electronic timepiece that counts up to 1/1000 second digit, and counts 1 by counting a count clock of 32.768
また、この発明にかかる電子時計は、上記の発明において、前記所定回数が、前記第1の1/1000秒が96回であって、前記第2の1/1000秒が29回であることを特徴とする。 In the electronic timepiece according to the present invention, in the above invention, the predetermined number of times is that the first 1/1000 second is 96 times and the second 1/1000 second is 29 times. Features.
また、この発明にかかる電子時計は、上記の発明において、前記テーブルが、前記第1の1/1000秒を3回カウントし、前記第2の1/1000秒を1回カウントするパターンを第1のカウントパターンとし、前記第1の1/1000秒を4回カウントし、前記第2の1/1000秒を1回カウントするパターンを第2のカウントパターンとして、前記第1のカウントパターンを20回と、前記第2のカウントパターンを9回とを、所定の順序により組み合わせて構成されていることを特徴とする。 Further, in the electronic timepiece according to the invention, in the above invention, a pattern in which the table counts the first 1/1000 second three times and counts the second 1/1000 second once is the first pattern. The first count pattern is counted 20 times, the first 1/1000 second is counted 4 times, the second 1/1000 second is counted once, and the first count pattern is 20 times. And the second count pattern is combined 9 times in a predetermined order.
また、この発明にかかる電子時計は、上記の発明において、前記テーブルが、前記第1のカウントパターンを2回実行した後に前記第2のカウントパターンを1回実行する第3のカウントパターンを4回繰り返して実行し、その後、前記第1のカウントパターンを1回実行した後、前記第3のカウントパターンを5回繰り返し実行し、その後、前記第1のカウントパターンを1回実行するように構成されていることを特徴とする。 The electronic timepiece according to the present invention is the electronic timepiece according to the above-described invention, wherein the table performs four times of a third count pattern that executes the second count pattern once after the first count pattern is executed twice. It is configured to execute repeatedly, and then execute the first count pattern once, then repeatedly execute the third count pattern five times, and then execute the first count pattern once. It is characterized by.
また、この発明にかかる電子時計は、上記の発明において、前記テーブルが、前記第1のカウントパターンを2回実行した後に前記第2のカウントパターンを1回実行する第3のカウントパターンを9回繰り返して実行し、その後、前記第1のカウントパターンを2回繰り返して実行するように構成されていることを特徴とする。 The electronic timepiece according to the present invention is the electronic timepiece according to the above invention, wherein the table executes the third count pattern that executes the second count pattern once after the table executes the first count pattern twice. The first count pattern is repeatedly executed, and then the first count pattern is repeatedly executed twice.
また、この発明にかかる電子時計は、1/1000秒桁までを計時する電子時計であって、32.768kHzのカウントクロックを32回カウントすることによって1/1000秒とする第1の1/1000秒と、32.768kHzのカウントクロックを33回カウントすることによって1/1000秒とする第2の1/1000秒と、をそれぞれ所定回数ずつ所定の順序により組み合わせて1秒となるテーブルを備え、32.768kHzのカウントクロックを入力し、入力された当該カウントクロックを用いて前記テーブルを参照して1/1000秒桁までを計時することを特徴とする。
The electronic timepiece according to the present invention is an electronic timepiece that counts up to 1/1000 second digit, and is a first 1 / 1000th that is 1/1000 second by counting a count clock of 32.768
また、この発明にかかる電子時計は、上記の発明において、前記所定回数が、前記第1の1/1000秒が768回であって、前記第2の1/1000秒が232回であることを特徴とする。 In the electronic timepiece according to the present invention, in the above invention, the predetermined number of times is that the first 1/1000 second is 768 times and the second 1/1000 second is 232 times. Features.
この発明にかかる電子時計によれば、32.768kHzのカウントクロックを用いて、より正確に1/1000秒桁までの計時をすることができるという効果を奏する。 According to the electronic timepiece of the present invention, there is an effect that it is possible to measure the time up to 1/1000 second digit more accurately by using the count clock of 32.768 kHz.
以下に添付図面を参照して、この発明にかかる電子時計の好適な実施の形態を詳細に説明する。 Exemplary embodiments of an electronic timepiece according to the invention will be described below in detail with reference to the accompanying drawings.
(電子時計の外観)
図1は、この発明に係る実施の形態の電子時計の外観の一例を示す説明図である。図1において、腕時計型の電子時計は、本体100と、本体100をたとえば腕に装着するためのバンド101とから構成される。本体100の外周には、りゅうず102および複数の操作ボタン103(103a、103b、103c)を備えている。
(Appearance of electronic watch)
FIG. 1 is an explanatory view showing an example of the appearance of an electronic timepiece according to an embodiment of the present invention. In FIG. 1, a wristwatch type electronic timepiece includes a
本体100の表示部分には、通常時刻を示す通常指針(分針104、時針105、秒針106)とを備える。通常指針は、秒針106が秒周期で回転、すなわち60秒で1回転(1周)する。分針104が分周期で回転、すなわち60分で1回転(1周)する。時針105が時周期で回転、すなわち12時間で1回転(1周)する。これらの指針(分針104、時針105、秒針106)によって通常時刻を表示する。
The display part of the
また、本体100の表示部分には、通常指針のほかに、クロノグラフ用の12時間積算計(12時間計)107、クロノグラフ用の60分積算計(60分計)108、クロノグラフ用の1/10秒および1/100秒計(1/10、1/100秒計)109、クロノグラフ用の1/1000秒計(1/1000計)110をそれぞれ備えている。秒針106は、通常時刻を表示するとともに、クロノグラフ用の1秒計としても機能する。12時間計107は、12時間針111を備え、12時間針111が12時間で1周する。また、60分計108は、60分針112を備え、60分針112が60分で1周する。
In addition to the normal pointer, the display portion of the
1/10秒、1/100秒計109は、1/10秒桁を表示する短針113と1/100秒桁を表示する長針114とから構成される。1/10秒、1/100秒計109は、1/10秒桁と1/100秒桁を同時に表示する。短針113が、内側の目盛り(「.0」〜「.9」)を指し示し、スタートと同時に回転を開始し、0.1秒ごとに10分割された1目盛り分だけ回転し、1秒間で1回転(1周)するとともに、ストップによっていずれかの目盛りで停止することで、1/10秒桁を表示する。また、長針114が、外側の目盛り(「.00」〜「.09」)を指し示し、スタートと同時に回転を開始し、0.1秒間で1回転(1周)するとともに、ストップによっていずれかの目盛りで停止することで、1/100秒桁を表示する。
The 1/10 second and 1/100 second total 109 is composed of a
1/10秒、1/100秒計109の短針113および長針114は、電池の節約のため、スタートから所定時間(たとえば30秒)が経過すると自動的に停止するように構成してもよい。その場合は、短針113および長針114は、ストップが検知された場合に、計測された所定のメモリまで時計回り(または反時計回り)により移動する。
The
1/1000秒計110は、10つの目盛りと数字(「.000」、「2(.002を示している)」、「4(.004を示している)」、「6(.006を示している)」、「8(.008を示している)」と1/1000秒指針115とから構成される。1/1000秒指針115が、目盛りの間を移動し、いずれかの目盛りにおいて停止することで、1/1000秒桁を表示する。1/1000秒指針115は、通常、「0.000」の位置で停止しており、スタートと同時には回動せず、ストップを検知した場合に計測された所定の目盛りまで反時計回りにより移動して停止する。
The 1/1000
また、リスタートを検知した場合には、1/1000秒指針115はそのまま移動せず、再びストップを検知した場合、計測された所定のメモリまで反時計回りまたは時計回りにより移動して停止する。1/1000秒指針115は、リスタート/ストップを繰り返す間、同様の動作を繰り返す。そして、リセットされると再び「0.000」の位置まで、時計回りで移動して停止する。
When the restart is detected, the 1/1000
通常時刻を表示中に、クロノグラフモードに設定される(具体的には、操作ボタン(モード変更ボタン)103cが押下される)と、秒針106が12時の位置に高速に移動するとともに、12時間計107の12時間針111が12時の位置(「12」の数字の位置)へ、60分計108の60分針112が12時の位置(「60」の数字の位置)へ、1/10秒、1/100秒計109の短針113が12時の位置(「.0」の位置)」へ、長針114が12時の位置(「0.00」の位置)へ、高速で移動する。1/1000秒計110の1/1000秒指針115は、元々「0.000」の位置にあるので、移動はしない。
When the chronograph mode is set while the normal time is being displayed (specifically, when the operation button (mode change button) 103c is pressed), the
図1では、12時間計107の12時間針111が「5(時間)」を示し、60分計108の60分針112が「50(分)」を示し、秒針106が「38秒」を示している。また、1/10秒、1/100秒計109の短針113が1/10秒、1/100秒計109内側の数字の「.2」を示すとともに、長針114が1/10秒、1/100秒計109の外側の数字の「.01」を示しており、1/1000秒計110の1/1000秒指針115が「0.004」を示している。このことから、計時結果は、「5時間50分38.214秒」であることがわかる。
In FIG. 1, the 12-
このように、秒針106と、12時間計107と、60分計108と、1/10秒、1/100秒計109と、1/1000秒計110とを用いることによって、指針により1/1000秒桁までの計時結果を表示することが可能なクロノグラフ機能を実現することができる。
Thus, by using the
(1/1000秒の作成方法)
つぎに、この発明にかかる実施の形態の電子時計(特にクロノグラフ機能)において用いる1/1000秒の作り方について説明する。図2は、カウントクロックの周波数と時間との関係を示す説明図である。図2において、1/1000秒を作る際の間引き方法について説明する。
(How to create 1/1000 second)
Next, how to make 1/1000 second used in the electronic timepiece (particularly the chronograph function) according to the embodiment of the present invention will be described. FIG. 2 is an explanatory diagram showing the relationship between the frequency of the count clock and time. In FIG. 2, a thinning method for making 1/1000 second will be described.
図2に示すように、周波数が32.768kHz(32768HZ)を源振(カウントクロック)とする場合、カウントクロック「1発」の時間は、30.51757812μs(≒0.030518ms)である。厳密にはこのカウントクロックが32.768発で、1/1000秒(1ms)となることから、カウントクロックが「32発」では、0.976563msとなり、カウントクロックが「33発」では、1.007080msとなる。 As shown in FIG. 2, when the frequency is 32.768 kHz (32768HZ) as the source oscillation (count clock), the time of the count clock “one shot” is 30.51757812 μs (≈0.030518 ms). Strictly speaking, this count clock is 32.768 and is 1/1000 second (1 ms). Therefore, when the count clock is “32”, it becomes 0.976563 ms, and when the count clock is “33”, 1. 007080 ms.
したがって、カウントクロックが「32発」あるいは「33発」のいずれかのみを用いたのでは、正確に1/1000秒を計時することはできない。そこで、カウントクロックが「32発」と「33発」とをそれぞれ所定回数ずつ組み合わせることで、正確に1秒となるようにする。 Therefore, if only one of the “32 clocks” or “33 clocks” is used as the count clock, 1/1000 second cannot be measured accurately. Therefore, the count clock is set to exactly 1 second by combining “32 shots” and “33 shots” with a predetermined number of times.
図3は、1秒を構成するカウントクロックの回数を示す説明図である。図3に示すように、「32発」が232回で、「33発」が768回として、これらの回数をあわせて1000回とすると、その時間は、1000.000000ms(1秒)となる。さらに、232回、768回とも、「8」で割り切れるので、周期化し、8周期で1秒となるようにすることができる。 FIG. 3 is an explanatory diagram showing the number of count clocks constituting one second. As shown in FIG. 3, assuming that “32 shots” is 232 times and “33 shots” is 768 times, and the total number is 1000 times, the time is 1000.000000 ms (1 second). Further, since both 232 times and 768 times are divisible by “8”, it is possible to make a period of 1 second in 8 periods.
図4は、1/8秒を構成するカウントクロックの回数を示す説明図である。図4に示すように、「32発」が29(232/8)回で、「33発」が96(768/8)回とすると、これらの回数をあわせて125(1000/8)回となり、その時間は、125.000000ms(1/8秒)となる。 FIG. 4 is an explanatory diagram showing the number of count clocks constituting 1/8 second. As shown in FIG. 4, when “32 shots” is 29 (232/8) times and “33 shots” is 96 (768/8) times, these times are 125 (1000/8) times in total. The time is 125.000000 ms (1/8 second).
29回と96回とでは、
「96(回)/29(回)=3 余り9(回)」・・・(式1)
となるので、「33発」と「32発」とでは、ほぼ「3:1」の関係である。そこで、「33(発)」×3回+「32(発)」×1回のパターン(このパターンを「第1のカウントパターン(パターン『3』)」とする)を基本のパターンとする。そして、余りの「9」について、
「29(回)/9(回))=3 余り2(回)」・・・(式2)
となるので、「33(発)」×4回+「32(発)」×1回のパターン(このパターンを「第2のカウントパターン(パターン『4』)」とする)を、第1のカウントパターン(パターン『3』)が3回に1回の割合で挿入する。
In 29 times and 96 times,
“96 (times) / 29 (times) = 3 remainder 9 (times)” (Formula 1)
Therefore, “33 shots” and “32 shots” have a substantially “3: 1” relationship. Therefore, “33 (departure)” × 3 times + “32 (departure)” × one-time pattern (this pattern is referred to as “first count pattern (pattern“ 3 ”)”) is a basic pattern. And about the remaining "9"
“29 (times) / 9 (times)” = 3 remainder 2 (times) ”(Expression 2)
Therefore, “33 (departure)” × 4 times + “32 (departure)” × one-time pattern (this pattern is referred to as “second count pattern (pattern“ 4 ”)”) A count pattern (pattern “3”) is inserted once every three times.
図5は、カウントクロックとカウントパターンとの関係を示す説明図である。図5において、上段は、後述するカウント値テーブル800のアドレス(1/1000秒を示している)であり、下段は、カウントクロックが「32発」なのか「33発」なのかを示している。図5においては、第1番目から第3番目までのアドレス(上段のアドレス「1」、「2」、「3」)ではカウントクロックが「33発」であり、第4番目のアドレス(上段のアドレス「4」)ではカウントクロックが「32発」である。このように、カウントクロックが「33発」が3回と、カウントクロックが「32発」1回を、上述のように、パターン『3』(第1のカウントパターン)としている。 FIG. 5 is an explanatory diagram showing the relationship between the count clock and the count pattern. In FIG. 5, the upper row is an address of a count value table 800 described later (showing 1/1000 second), and the lower row shows whether the count clock is “32” or “33”. . In FIG. 5, at the first to third addresses (upper addresses “1”, “2”, “3”), the count clock is “33” and the fourth address (upper address). At the address “4”), the count clock is “32 shots”. As described above, the count clock “33 shots” is 3 times and the count clock is “32 shots” 1 time as the pattern “3” (first count pattern) as described above.
そして、パターン『3』が2回(1回目が第1番目から第4番目まで、2回目が第5番目から第8番目まで)続いた後に、カウントクロック「33発」は4回(第9番目から第12番目までのアドレス)とカウントクロック「32発」1回(第13番目のアドレス)を、上述のように、パターン『4』(第1のカウントパターン)としている。基本的には、パターン『3』が2回とパターン『4』が1回を繰り返すことで、より正確に1/8秒となるように1/1000秒桁までを計時することができる。 Then, after the pattern “3” continues twice (the first time from the first to the fourth, the second time from the fifth to the eighth), the count clock “33 shots” is repeated four times (the ninth The thirteenth to twelfth addresses) and one count clock “32 shots” (the thirteenth address) are the pattern “4” (first count pattern) as described above. Basically, by repeating the pattern “3” twice and the pattern “4” once, it is possible to measure up to 1/1000 second digit so that it becomes 1/8 second more accurately.
図6および図7は、カウントパターンの順序の一例を示す説明図である。図6において、上段は、29回あるセット番号を示している。また、下段の「3」は上述した「パターン『3』」を示しており、「4」は上述した「パターン『4』」を示している。上述の説明のとおり、パターン『3』が2回を続けて実行したのちにパターン『4』が1回実行し、その後、再びパターン『3』が2回、パターン『4』が1回を繰り返し実行する。 6 and 7 are explanatory diagrams showing an example of the order of count patterns. In FIG. 6, the upper row shows 29 set numbers. Further, “3” in the lower row indicates the above-mentioned “pattern“ 3 ””, and “4” indicates the above-mentioned “pattern“ 4 ””. As described above, pattern “3” is executed twice, then pattern “4” is executed once, then pattern “3” is repeated twice, and pattern “4” is repeated once Run.
1周期(1/8秒)に29回ある「32(発)」を均等配置し、その間に「33(発)」を挿入すると、図6のようになる。この1周期(1/8秒)を8回繰り返すことによって、1秒を構成することができる。このように、基本周期を設定することにより、カウント値テーブル800のテーブルサイズを抑えながら安定した計時精度を確保することができる。 When “32 (departure)” that is 29 times in one cycle (1/8 second) is evenly arranged and “33 (departure)” is inserted between them, the result is as shown in FIG. By repeating this one period (1/8 second) eight times, one second can be configured. In this way, by setting the basic period, it is possible to ensure stable timing accuracy while suppressing the table size of the count value table 800.
図6に示すように、「パターン『3』」→「パターン『3』」→「パターン『4』」(このパターンを「第3のカウントパターン」とする)、『3』→『3』→、『4』、・・・となるように、第3のカウントパターンを9回繰り返して実行し、最後の28セット目および29回セット目は、「パターン『3』」→「パターン『3』」となるように、第1のカウントパターンを2回繰り返して実行する。この28セット目および29セット目の「パターン『3』」は、式(2)の「余り2」に該当する。
As shown in FIG. 6, “Pattern“ 3 ”” → “Pattern“ 3 ”” → “Pattern“ 4 ”” (this pattern is referred to as “third count pattern”), “3” → “3” → , “4”,..., The third count pattern is repeated 9 times, and the last 28th set and 29th set are changed from “Pattern“ 3 ”” → “Pattern“ 3 ” The first count pattern is repeatedly executed twice. The “pattern“ 3 ”” in the 28th set and the 29th set correspond to “
ただし、これでは、周期を連続させた場合に、周期のつなぎ目で、パターン『3』が4回連続してしまうことになる。そこで、図7に示すように、パターン『3』が4回連続しないようにするために、パターン『3』の一つを29回のセットのほぼ真ん中の13セット目に挿入するようにしてもよい。すなわち、第3のカウントパターンを4回繰り返して実行し、その後、第1のカウントパターンを1回実行した後、第3のカウントパターンを5回繰り返し実行し、その後、第1のカウントパターンを1回実行するように構成してもよい。 However, in this case, when the periods are continued, the pattern “3” is continued four times at the joint of the periods. Therefore, as shown in FIG. 7, in order to prevent the pattern “3” from continuing four times, one of the patterns “3” may be inserted into the 13th set, which is almost the middle of the 29 times set. Good. That is, the third count pattern is repeatedly executed four times, and then the first count pattern is executed once, then the third count pattern is repeatedly executed five times, and then the first count pattern is set to 1 You may comprise so that it may perform twice.
図7からもわかるように、13セット目から15セット目までと、29セット目(最終セット)からつぎの周期の最初の2セット目までは、パターン『3』が3回連続するが、周期を連続させたとしても、パターン『3』が4回連続することは回避することができる。このように、「32(発)」の挿入位置が、いずれのタイミングでもより略均一になるように構成することができる。 As can be seen from FIG. 7, the pattern “3” continues three times from the 13th set to the 15th set and from the 29th set (final set) to the first 2nd set of the next cycle. Can be avoided that the pattern “3” continues four times. In this manner, the insertion position of “32 (departure)” can be configured to be substantially uniform at any timing.
図8は、カウント値テーブルの一例を示す説明図である。図8は、図7に示した1周期(1/8秒、29セット)を8個つなげて、1秒を構成したものである。このように図8のカウント値テーブル800を参照することで、より正確に、32.768kHzのカウントクロックを用いて、正確に1秒となり、どのタイミングで止められても1/1000秒桁まで計測精度を高めることができる。 FIG. 8 is an explanatory diagram showing an example of the count value table. FIG. 8 is a configuration in which one period (1/8 second, 29 sets) shown in FIG. 7 is connected to form one second. By referring to the count value table 800 of FIG. 8 in this way, more accurately, using a count clock of 32.768 kHz, it becomes exactly 1 second, and even if stopped at any timing, it is measured to 1/1000 second digit Accuracy can be increased.
また、上記の方法では125/1000秒ごとにカウント値テーブル800がループし、「32」、「33」カウントの処理がこの周期で繰り返されるため、たとえば小数点以下が『004』となる確率は1/1000より若干小さくなる。また、1/1000の桁が『0』『5』になる確率は他よりも小さくなる。 Further, in the above method, the count value table 800 loops every 125/1000 seconds, and the processing of “32” and “33” counts is repeated in this cycle. For example, the probability that the number after the decimal point is “004” is 1 A little smaller than / 1000. In addition, the probability that the 1/1000 digit becomes “0” or “5” is smaller than the others.
そこで、図示は省略するが、ループごとにカウント値テーブル800を1つずつずらすようにしてもよい。このようにすることで、たとえば何らかの信号と1秒周期とのズレ量の統計を取りたい場合など、数字に偏りが生じると問題がある場合にも正確に計時することができる。 Therefore, although not shown, the count value table 800 may be shifted one by one for each loop. By doing so, it is possible to accurately measure even when there is a problem if there is a deviation in the numbers, for example, when it is desired to obtain statistics on the amount of deviation between a certain signal and a one-second cycle.
(電子時計の回路構成)
つぎに、この発明にかかる実施の形態の電子時計の回路構成について説明する。図9は、この発明にかかる実施の形態の電子時計の回路構成を示す説明図である。図9において、発振回路(OSC)901から、時計用回路のクロック作成用の前段FF(F0A・F0B・F0C)902と、クロノ用回路のクロック作成用のアンド回路906へそれぞれ、262kHzのクロックを出力する。
(Circuit configuration of electronic watch)
Next, the circuit configuration of the electronic timepiece according to the embodiment of the present invention will be described. FIG. 9 is an explanatory diagram showing a circuit configuration of the electronic timepiece according to the embodiment of the present invention. In FIG. 9, a clock of 262 kHz is supplied from the oscillation circuit (OSC) 901 to the front stage FF (F0A / F0B / F0C) 902 for clock generation of the clock circuit and the AND
時計用回路のクロック作成用の前段FF902において、262kHzクロックを32kHzクロックに分周する。その際、論理周波数調整(Df調)回路903によって、完全なDf調データを含んで、分周回路(DIV)904へ出力する。出力された32kHzのクロックを、Df調回路903によるDf調をおこなう分周回路(DIV)904において分周し、さらに、Df調をおこなわない別の分周回路(DIV)905において分周することで1Hz(1秒)のクロックとする。この1Hzのクロックを時刻系、すなわち通常時刻の計時用として、図示を省略する時計用回路へ出力する。
In the front stage FF902 for clock generation of the clock circuit, the 262 kHz clock is divided into 32 kHz clocks. At that time, the logical frequency adjustment (Df adjustment)
一方、クロノラン信号(クロノモードのラン状態を示す信号)がアンド回路906に入力されると、262kHzのクロックを、クロノ用回路のクロック作成用の前段FF(F0A・F0B・F0C)907へ入力し、262kHzを32kHz(正確には32.768kHz)に分周し、1000Hz(1/1000秒)カウンタ908へ出力する。クロノ用回路のクロック作成用の前段FF907は、図示を省略する同期回路部へRTL(Register Transfer Level)クロックを出力する。そのため、Df調回路903によるDf調をおこなわない。これによって、32kHzまで完全に一定のクロックとなるため、同期回路部クロック(65kHz)にひずみが生じることなく、安定した動作を確保することができる。
On the other hand, when a chrono run signal (a signal indicating the run state of the chrono mode) is input to the AND
1000Hzカウンタ908では、Df調回路903によるDf調をおこなう。これによって、Df調に起因する時刻系とのずれが大きくならなくて済む。また、Df調のかかる瞬間でも1/1000秒の制度を維持することができる。ただし、Df調の調整可能量が100ppmを超えると、瞬間誤差が1msを超えることになるので、Df調の調整可能量は100ppmを超えない範囲とする。
The 1000
1000Hzカウンタ908から1000Hzのクロックを出力し、出力された1000Hzのクロックをアドレスカウンタ909へ入力する。アドレスカウンタ909は、1000Hzのクロックが入力されるごとに、1000Hzのクロックが入力されるタイミングで、カウント値テーブル800のアドレス値をカウント(インクリメント)し、そのアドレス値を出力する。
A 1000 Hz clock is output from the 1000
図8においてその内容を示したカウント値テーブル800は、アドレスカウンタ909から出力されたアドレス値に対応するカウント値(「32」または「33」)を1000Hzカウンタ908へ出力する。カウント値の出力は、具体的には、たとえば「32」であれば間引き信号=Hを出力し、それ以外の値(「33」)であれば間引き信号=Lを出力する。
The count value table 800 showing the contents in FIG. 8 outputs the count value (“32” or “33”) corresponding to the address value output from the
1000Hzカウンタ908は、カウント値テーブル800からのカウント値(間引き信号)に基づいて、「32」(間引き信号=H)であれば、クロックを32発で1/1000秒(1000Hz)信号を出力し、「33」(間引き信号=L)であれば、クロックを33発で1/1000秒(1000Hz)信号を出力する。出力された1/1000秒信号(1000Hz)は、図示を省略するクロノ用回路へ出力されるとともに、アドレスカウンタ909へも出力する。
Based on the count value (decimation signal) from the count value table 800, the 1000
1000Hzカウンタ908からの1/1000秒(1000Hz)信号の出力、アドレスカウンタ909によるアドレスのカウントおよびカウント値テーブル800からのカウント値の出力は、クロノラン信号がアンド回路906に入力されている間、継続して繰り返し実行する。これによって、クロノグラフにおける1/1000秒桁までの計時を可能とする。
The output of the 1/1000 second (1000 Hz) signal from the 1000
(1/1000秒桁計時の動作手順)
図10は、この発明に係る実施の形態の電子時計における1/1000秒桁計時の動作手順を示すフローチャートである。図10のフローチャートにおいて、まず、クロノグラフ機能を実行するクロノモードのリセット状態において、クロノ・スタートになったか否かを判断する(ステップS1001)。具体的には、たとえば、クロノモードのリセット状態において、操作ボタン(スタートボタン)103aが押下されたか否かによって判断する。
(Operation procedure for counting 1/1000 second digits)
FIG. 10 is a flowchart showing an operation procedure for counting 1/1000 second digits in the electronic timepiece according to the embodiment of the present invention. In the flowchart of FIG. 10, first, it is determined whether or not a chrono start has been made in the reset state of the chrono mode for executing the chronograph function (step S1001). Specifically, for example, the determination is made based on whether or not the operation button (start button) 103a is pressed in the reset state of the chrono mode.
ステップS1001において、クロノ・スタートになるのを待って(ステップS1001:No)、スタートになった場合(ステップS1001:Yes)は、クロノモードのリセット状態からラン状態となる。そして、図8に示したカウント値テーブル800から最初のアドレスのカウント値(図8においては、「33」)を抽出する(ステップS1002)。 In step S1001, waiting for the chrono start (step S1001: No), and when starting (step S1001: Yes), the chrono mode reset state is changed to the run state. Then, the count value of the first address (“33” in FIG. 8) is extracted from the count value table 800 shown in FIG. 8 (step S1002).
つぎに、抽出されたカウント値が「33」であるのか「32」であるのかを判断する(ステップS1003)。ここで、抽出されたカウント値が「33」である場合(ステップS1003:「33」)は、33発の32.768kHzのカウントクロックで1/1000秒信号を出力する(ステップS1004)。一方、抽出されたカウント値が「32」である場合(ステップS1003:「32」)は、32発の32.768kHzのカウントクロックで1/1000秒信号を出力する(ステップS1005)。 Next, it is determined whether the extracted count value is “33” or “32” (step S1003). If the extracted count value is “33” (step S1003: “33”), a 1/1000 second signal is output with 33 count clocks of 32.768 kHz (step S1004). On the other hand, if the extracted count value is “32” (step S1003: “32”), a 1/1000 second signal is output with 32 count clocks of 32.768 kHz (step S1005).
そして、クロノモードのラン状態は継続し、この状態において、クロノ・ストップになったか否かを判断する(ステップS1006)。具体的には、たとえば、クロノモードのラン状態において、再び操作ボタン(スタートボタン)103aが押下されたか否かによって判断する。 Then, the run state of the chrono mode continues, and in this state, it is determined whether or not a chrono stop has been reached (step S1006). Specifically, for example, the determination is made based on whether or not the operation button (start button) 103a is pressed again in the chrono mode run state.
ステップS1006において、クロノ・ストップとならなかった場合(ステップS1006:No)は、ステップS1004またはステップS1005において出力された1/1000秒信号に基づいて、1/1000秒をカウントし(ステップS1007)、つぎに、カウント値が抽出したアドレスが最後のアドレスであったか、すなわち、アドレス値=「1000」であったか否かを判断する(ステップS1008)。 In step S1006, if the chrono stop is not reached (step S1006: No), 1/1000 second is counted based on the 1/1000 second signal output in step S1004 or step S1005 (step S1007). Next, it is determined whether or not the address extracted from the count value is the last address, that is, whether or not the address value = “1000” (step S1008).
ステップS1008において、カウント値が抽出されたアドレスが最後のアドレスではなかった場合(ステップS1008:No)は、上記カウント値テーブル800からつぎのアドレスのカウント値を抽出し(ステップS1009)、ステップS1003へ戻る。その後ステップS1003〜S1009の各ステップを繰り返し実行する。 In step S1008, when the address from which the count value is extracted is not the last address (step S1008: No), the count value of the next address is extracted from the count value table 800 (step S1009), and the process proceeds to step S1003. Return. Thereafter, steps S1003 to S1009 are repeatedly executed.
一方、ステップS1008において、カウント値が抽出されたアドレスが最後のアドレスであった場合(ステップS1008:Yes)は、ステップS1002に戻って、再び、カウント値テーブル800から最初のアドレスのカウント値(図8においては、「33」)を抽出し(ステップS1002)、その後、ステップS1003〜S1009の各ステップを繰り返し実行する。 On the other hand, in step S1008, if the address from which the count value is extracted is the last address (step S1008: Yes), the process returns to step S1002, and again the count value of the first address from the count value table 800 (see FIG. 8, “33”) is extracted (step S1002), and thereafter, steps S1003 to S1009 are repeatedly executed.
これらの処理は、ステップS1006において、クロノ・ストップとなるまで継続する。ステップS1006において、クロノ・ストップとなった場合(ステップS1006:Yes)は、クロノモードのストップ状態となる。その後、クロノ・リスタートになったか否かを判断する(ステップS1010)。具体的には、クロノモードのストップ状態において、再び操作ボタン(スタートボタン)103aが押下されたか否かによって判断する。 These processes are continued until a chrono stop is reached in step S1006. In step S1006, when it becomes chrono stop (step S1006: Yes), it will be in the stop state of chrono mode. Thereafter, it is determined whether or not a chrono restart has occurred (step S1010). Specifically, the determination is made based on whether or not the operation button (start button) 103a is pressed again in the stop state of the chrono mode.
ステップS1010において、クロノ・リスタートになった場合(ステップS1010:Yes)は、再びクロノモードのストップ状態からラン状態となり、ステップS1007へ移行する。そして、以後、ステップS1007以降の各ステップを繰り返し実行する。 In step S1010, when the chrono restart is performed (step S1010: Yes), the chrono mode stop state is changed to the run state, and the process proceeds to step S1007. Thereafter, each step after step S1007 is repeatedly executed.
ステップS1010において、クロノ・リスタートにならなかった場合(ステップS1010:No)は、クロノモードのストップ状態が継続し、つぎに、クロノ・リセットとなったか否かを判断する(ステップS1011)。ここで、クロノ・リセットとならなかった場合(ステップS1011:No)は、ステップS1010へ戻り、クロノモードのストップ状態が継続する。一方、ステップS1011において、クロノ・リセットとなった場合(ステップS1011:Yes)は、クロノモードのストップ状態からリセット状態となり、ステップS1001へ戻る。 If it is determined in step S1010 that the chrono-restart has not been performed (step S1010: No), it is determined whether or not the chrono-mode stop state has been continued, and then chrono-reset has been performed (step S1011). If the chrono reset has not occurred (step S1011: No), the process returns to step S1010, and the chrono mode stop state continues. On the other hand, if a chrono reset is detected in step S1011 (step S1011: Yes), the chrono mode is stopped from the stop state, and the process returns to step S1001.
また、図10のフローチャートにおいては、図示を省略しているが、クロノモードのラン状態において、クロノ・リセットとなった場合も、クロノモードのリセット状態となり、ステップS1001へ戻る。また、同様に図示を省略しているが、クロノモードのラン状態において、所定時間(たとえば12時間)、クロノ・ストップにもクロノ・リセットにもならなかった場合にも、強制的にクロノモードのリセット状態となり、ステップS1001へ戻るようにしてもよい。クロノグラフ機能では、最長12時間までしか計測できないので、12時間経過後は、強制的にリセットとするのがよい。 Although not shown in the flowchart of FIG. 10, when the chrono mode is run in the chrono mode, the chrono mode is reset and the process returns to step S1001. Similarly, although not shown in the figure, in the chrono mode run state, if the chrono stop or chrono reset is not performed for a predetermined time (for example, 12 hours), the chrono mode The reset state may be entered, and the process may return to step S1001. Since the chronograph function can measure only up to 12 hours, it is better to forcibly reset after 12 hours.
以上説明したように、この発明にかかる実施の形態の電子時計100は、32.768kHzのカウントクロックを33回カウントすることによって1/1000秒とする第1の1/1000秒と、32.768kHzのカウントクロックを32回カウントすることによって1/1000秒とする第2の1/1000秒と、をそれぞれ所定回数ずつ所定の順序により組み合わせて1/8秒×8周期または1秒となるカウント値テーブル800を備え、1000kHzカウンタ908が32.768kHzのカウントクロックを入力し、入力された32.768kHzのカウントクロックを用いて、カウント値テーブル800を参照して、1/1000秒桁までを計時する。
As described above, the
その際の所定の回数は、第1の1/1000秒が96回であって、第2の1/1000秒が29回で1/8秒とする。また、所定の回数は、第1の1/1000秒が768回であって、第2の1/1000秒が232回で1秒とする。 The predetermined number of times is 96 times for the first 1/1000 second and 29 times for the second 1/1000 second, which is 1/8 second. Further, the predetermined number of times is 768 times for the first 1/1000 second, and 1 second for the second 1/1000 second for 232 times.
このように構成することによって、この発明にかかる実施の形態の電子時計100は、32.768kHzのカウントクロックを用いて極力誤差の少ない1/1000秒(1000Hz)を作成することができる。
With this configuration, the
また、カウント値テーブル800は、第1の1/1000秒を3回カウントし、第2の1/1000秒を1回カウントするパターンを「パターン『3』(第1のカウントパターン)」とし、第1の1/1000秒を4回カウントし、第2の1/1000秒を1回カウントするパターンを「パターン『4』(第2のカウントパターン)」として、「パターン『3』」を20回と、「パターン『4』」を9回とを、所定の順序により組み合わせて構成する。 In addition, the count value table 800 counts the first 1/1000 second three times and the second 1/1000 second count once is “pattern“ 3 ”(first count pattern)”. A pattern that counts the first 1/1000 second four times and counts the second 1/1000 second once is “pattern“ 4 ”(second count pattern)”, and “pattern“ 3 ”” is 20 And “pattern“ 4 ”” 9 times are combined in a predetermined order.
その所定の順序の一例として、図7に示したように、「パターン『3』」を2回実行した後に「パターン『4』」を1回実行する第3のカウントパターンを4回繰り返して実行し、その後、「パターン『3』」を1回実行した後、第3のカウントパターンを5回繰り返し実行し、その後、「パターン『3』」を1回実行するように構成する。 As an example of the predetermined order, as shown in FIG. 7, the third count pattern in which “pattern“ 4 ”” is executed once after “pattern“ 3 ”” is executed twice is executed four times. Then, after “pattern“ 3 ”” is executed once, the third count pattern is repeatedly executed five times, and thereafter, “pattern“ 3 ”” is executed once.
また、その所定の順序別の一例として、図6に示したように、「パターン『3』」を2回実行した後に「パターン『4』」を1回実行する第3のカウントパターンを9回繰り返して実行し、その後、「パターン『3』」を2回繰り返して実行するように構成する。 Further, as an example according to the predetermined order, as shown in FIG. 6, the third count pattern in which “pattern“ 4 ”” is executed once after “pattern“ 3 ”” is executed twice is executed nine times. It is configured so that it is repeatedly executed, and then “pattern“ 3 ”” is repeatedly executed twice.
このように構成することによって、この発明にかかる実施の形態の電子時計100は、「32発」のクロックによる1/1000秒信号と「33発」のクロックによる1/1000秒信号とが、いずれのタイミングでもより略均一になるように構成することができる。
With this configuration, the
本実施の形態にあっては、指針式の腕時計型の電子時計について説明したが、本発明は、これに限定されるものではなく、デジタル表示の電子時計などであってもよい。また、本発明は、腕時計に限定されるものではなく、時計機能を備えたあらゆる電子機器に用いることができる。 In the present embodiment, a wrist watch type electronic timepiece has been described. However, the present invention is not limited to this, and may be a digital display electronic timepiece. In addition, the present invention is not limited to a wristwatch, and can be used in any electronic device having a clock function.
以上のように、この発明にかかる電子時計は、クロノグラフ機能を備えた電子時計において有用であり、特に、1/1000秒桁まで計時可能な電子時計に適している。 As described above, the electronic timepiece according to the present invention is useful in an electronic timepiece having a chronograph function, and is particularly suitable for an electronic timepiece capable of measuring up to 1/1000 second digit.
100 電子時計
103a 操作ボタン(スタート/ストップボタン)
103b 操作ボタン(リセットボタン)
103c 操作ボタン(モード変更ボタン)
107 クロノグラフ用の12時間積算計(12時間計)
108 クロノグラフ用の60分積算計(6時間計)
109 クロノグラフ用の1/10秒、1/100秒計(1/10秒、1/100秒計)
110 クロノグラフ用の1/1000秒計(1/1000秒計)
115 1/1000秒指針
800 カウント値テーブル
908 1000Hzカウンタ
100
103b Operation button (reset button)
103c Operation button (mode change button)
107 12-hour counter for chronograph (12-hour counter)
108 60-minute counter for chronograph (6 hours total)
109 1/10 second and 1/100 second counters for chronographs (1/10 second and 1/100 second counters)
110 1/1000 second counter for chronograph (1/1000 second total)
115 1/1000
Claims (3)
32.768kHzのカウントクロックを33回カウントすることによって1/1000秒とする第1の1/1000秒を3回カウントし、
32.768kHzのカウントクロックを32回カウントすることによって1/1000秒とする第2の1/1000秒を1回カウントするパターンを第1のカウントパターンとし、
前記第1の1/1000秒を4回カウントし、前記第2の1/1000秒を1回カウントするパターンを第2のカウントパターンとして、
前記第1のカウントパターンを2回実行した後に前記第2のカウントパターンを1回実行する第3のカウントパターンを4回繰り返して実行し、その後、前記第1のカウントパターンを1回実行した後、前記第3のカウントパターンを5回繰り返し実行し、その後、前記第1のカウントパターンを1回実行するように構成して1/8秒となるテーブルを備え、
32.768kHzのカウントクロックを入力し、入力された当該カウントクロックを用いて前記テーブルを参照して1/1000秒桁までを計時することを特徴とする電子時計。 An electronic timepiece that counts up to 1/1000 second digits,
Counting the first 1/1000 second that is 1/1000 second by counting the count clock of 32.768 kHz 33 times ,
A pattern that counts the second 1/1000 second, which is 1/1000 second by counting the 32.768 kHz count clock 32 times, is defined as the first count pattern,
The first 1/1000 second is counted four times, and the second 1/1000 second is counted once as a second count pattern.
After the first count pattern is executed twice, the third count pattern that executes the second count pattern once is executed four times, and then the first count pattern is executed once. The third count pattern is repeatedly executed five times, and then the first count pattern is configured to be executed once .
An electronic timepiece which receives a count clock of 32.768 kHz and counts up to 1/1000 second digit by referring to the table using the input count clock.
32.768kHzのカウントクロックを33回カウントすることによって1/1000秒とする第1の1/1000秒を3回カウントし、 Counting the first 1/1000 second that is 1/1000 second by counting the count clock of 32.768 kHz 33 times,
32.768kHzのカウントクロックを32回カウントすることによって1/1000秒とする第2の1/1000秒を1回カウントするパターンを第1のカウントパターンとし、 A pattern that counts the second 1/1000 second, which is 1/1000 second by counting the 32.768 kHz count clock 32 times, is defined as the first count pattern,
前記第1の1/1000秒を4回カウントし、前記第2の1/1000秒を1回カウントするパターンを第2のカウントパターンとして、 The first 1/1000 second is counted four times, and the second 1/1000 second is counted once as a second count pattern.
前記第1のカウントパターンを2回実行した後に前記第2のカウントパターンを1回実行する第3のカウントパターンを9回繰り返して実行し、その後、前記第1のカウントパターンを2回繰り返して実行するように構成して1/8秒となるテーブルを備え、 After the first count pattern is executed twice, the third count pattern that executes the second count pattern once is executed 9 times, and then the first count pattern is executed twice. With a table that is configured to be 1/8 second,
32.768kHzのカウントクロックを入力し、入力された当該カウントクロックを用いて前記テーブルを参照して1/1000秒桁までを計時することを特徴とする電子時計。 An electronic timepiece which receives a count clock of 32.768 kHz and counts up to 1/1000 second digit by referring to the table using the input count clock.
32.768kHzのカウントクロックを33回カウントすることによって1/1000秒とする第1の1/1000秒を3回カウントし、 Counting the first 1/1000 second that is 1/1000 second by counting the count clock of 32.768 kHz 33 times,
32.768kHzのカウントクロックを32回カウントすることによって1/1000秒とする第2の1/1000秒を1回カウントするパターンを第1のカウントパターンとし、 A pattern that counts the second 1/1000 second, which is 1/1000 second by counting the 32.768 kHz count clock 32 times, is defined as the first count pattern,
前記第1の1/1000秒を4回カウントし、前記第2の1/1000秒を1回カウントするパターンを第2のカウントパターンとして、 The first 1/1000 second is counted four times, and the second 1/1000 second is counted once as a second count pattern.
前記第1のカウントパターンを2回実行した後に前記第2のカウントパターンを1回実行する第3のカウントパターンを4回繰り返して実行し、その後、前記第1のカウントパターンを1回実行した後、前記第3のカウントパターンを5回繰り返し実行し、その後、前記第1のカウントパターンを1回実行するように構成して1/8秒となるテーブルを8個つなげた1秒となるテーブルを備え、 After the first count pattern is executed twice, the third count pattern that executes the second count pattern once is executed four times, and then the first count pattern is executed once. The third count pattern is repeatedly executed 5 times, and then the first count pattern is executed once, and a table that is 1 second is formed by connecting 8 tables that are 1/8 seconds. Prepared,
32.768kHzのカウントクロックを入力し、入力された当該カウントクロックを用いて前記テーブルを参照して1/1000秒桁までを計時することを特徴とする電子時計。 An electronic timepiece which receives a count clock of 32.768 kHz and counts up to 1/1000 second digit by referring to the table using the input count clock.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012033355A JP5922430B2 (en) | 2012-02-17 | 2012-02-17 | Electronic clock |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012033355A JP5922430B2 (en) | 2012-02-17 | 2012-02-17 | Electronic clock |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013170853A JP2013170853A (en) | 2013-09-02 |
JP5922430B2 true JP5922430B2 (en) | 2016-05-24 |
Family
ID=49264898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012033355A Active JP5922430B2 (en) | 2012-02-17 | 2012-02-17 | Electronic clock |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5922430B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008180612A (en) * | 2007-01-25 | 2008-08-07 | Fujitsu Ltd | Timer circuit and program |
-
2012
- 2012-02-17 JP JP2012033355A patent/JP5922430B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013170853A (en) | 2013-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2361257C2 (en) | Clock-chronograph with retrograde pointer | |
JPH1073673A (en) | Function indicator | |
CN109491227B (en) | Electronic watch | |
JP2716449B2 (en) | Pointer type display device | |
CN113376995A (en) | Pointer control device and pointer control method | |
JP5922430B2 (en) | Electronic clock | |
JPS5810672A (en) | Electronic clock | |
CN105322851A (en) | Stepping motor control circuit, semiconductor device, and analog electronic timepiece | |
JP6138529B2 (en) | Electronic clock | |
JP7459894B2 (en) | Pointer display device and pointer operation control method | |
JPH0347718B2 (en) | ||
JP7217972B2 (en) | Chronograph | |
JP6853093B2 (en) | Counter circuit | |
CN106444966A (en) | Device and method for adjusting real time clock (RTC) | |
RU2433442C1 (en) | Device and method of displaying jewish time units (versions) | |
JP5119002B2 (en) | Clock circuit and electronic clock | |
JP2007256066A (en) | Analog electronic timepiece with time measuring function | |
JPS6238670B2 (en) | ||
JPS585396B2 (en) | densid cay | |
JPS5942272B2 (en) | alarm electronic clock | |
JP2013061258A (en) | Analog electronic clock | |
JP5966453B2 (en) | Analog display device | |
TWI437389B (en) | Time device with different time display | |
JPS63106592A (en) | Electronic timepiece | |
JPH0530206B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5922430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |