JP2013170853A - Electronic clock - Google Patents
Electronic clock Download PDFInfo
- Publication number
- JP2013170853A JP2013170853A JP2012033355A JP2012033355A JP2013170853A JP 2013170853 A JP2013170853 A JP 2013170853A JP 2012033355 A JP2012033355 A JP 2012033355A JP 2012033355 A JP2012033355 A JP 2012033355A JP 2013170853 A JP2013170853 A JP 2013170853A
- Authority
- JP
- Japan
- Prior art keywords
- count
- pattern
- clock
- electronic timepiece
- khz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Clocks (AREA)
Abstract
Description
この発明は、１／１０００秒桁までを計時する電子時計に関する。 The present invention relates to an electronic timepiece that counts up to 1/1000 second digits.
従来から、１／１０００秒桁を計時することができるクロノグラフ機能を備えた電子時計が存在した（たとえば、下記特許文献１を参照。）。
Conventionally, there has been an electronic timepiece having a chronograph function capable of measuring 1/1000 second digits (see, for example,
この特許文献１にかかる電子時計では、できるだけ簡素な構成で１／１０００秒の桁の計時をおこなうため、１／１０００用に１０２４Ｈｚのクロックを別途用意し、２５６Ｈｚからカウントした１／１００秒以上の桁とは別にカウントした上で、それぞれを組み合わせて表示をおこなっている。そして、論理緩急（以下「Ｄｆ調」という）に起因するずれや、理想の１０００Ｈｚと実際の１０２４Ｈｚとのずれについては、１／１００秒のカウントタイミングごとに１／１０００秒カウンタをクリアすることで解消する。
In the electronic timepiece according to
しかしながら、上述した従来の電子時計での１０００Ｈｚの作成は、比較的簡単な回路構成で実現できているものの、１／１００秒同期で１／１０００秒カウンタをクリアするために、この桁上げ部分でのカウントが不均一になり、計時精度が不十分になる虞があるという問題点があった。 However, although the creation of 1000 Hz with the above-described conventional electronic timepiece can be realized with a relatively simple circuit configuration, in order to clear the 1/1000 second counter in 1/100 second synchronization, There is a problem that the count of the time becomes non-uniform, and there is a possibility that the timing accuracy may be insufficient.
この発明は、上述した従来技術による問題点を解消するため、より正確に１／１０００秒桁までの計時をすることができる電子時計を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic timepiece that can accurately measure the time up to 1/1000 second order in order to solve the above-described problems caused by the prior art.
上述した課題を解決し、目的を達成するため、この発明にかかる電子時計は、１／１０００秒桁までを計時する電子時計であって、３２．７６８ｋＨｚのカウントクロックを３３回カウントすることによって１／１０００秒とする第１の１／１０００秒と、３２．７６８ｋＨｚのカウントクロックを３２回カウントすることによって１／１０００秒とする第２の１／１０００秒と、をそれぞれ所定回数ずつ所定の順序により組み合わせて１／８秒となるテーブルを備え、３２．７６８ｋＨｚのカウントクロックを入力し、入力された当該カウントクロックを用いて前記テーブルを参照して１／１０００秒桁までを計時することを特徴とする。
In order to solve the above-described problems and achieve the object, an electronic timepiece according to the present invention is an electronic timepiece that counts up to 1/1000 second digit, and counts 1 by counting a count clock of 32.768
また、この発明にかかる電子時計は、上記の発明において、前記所定回数が、前記第１の１／１０００秒が９６回であって、前記第２の１／１０００秒が２９回であることを特徴とする。 In the electronic timepiece according to the present invention, in the above invention, the predetermined number of times is that the first 1/1000 second is 96 times and the second 1/1000 second is 29 times. Features.
また、この発明にかかる電子時計は、上記の発明において、前記テーブルが、前記第１の１／１０００秒を３回カウントし、前記第２の１／１０００秒を１回カウントするパターンを第１のカウントパターンとし、前記第１の１／１０００秒を４回カウントし、前記第２の１／１０００秒を１回カウントするパターンを第２のカウントパターンとして、前記第１のカウントパターンを２０回と、前記第２のカウントパターンを９回とを、所定の順序により組み合わせて構成されていることを特徴とする。 Further, in the electronic timepiece according to the invention, in the above invention, a pattern in which the table counts the first 1/1000 second three times and counts the second 1/1000 second once is the first pattern. The first count pattern is counted 20 times, the first 1/1000 second is counted 4 times, the second 1/1000 second is counted once, and the first count pattern is 20 times. And the second count pattern is combined 9 times in a predetermined order.
また、この発明にかかる電子時計は、上記の発明において、前記テーブルが、前記第１のカウントパターンを２回実行した後に前記第２のカウントパターンを１回実行する第３のカウントパターンを４回繰り返して実行し、その後、前記第１のカウントパターンを１回実行した後、前記第３のカウントパターンを５回繰り返し実行し、その後、前記第１のカウントパターンを１回実行するように構成されていることを特徴とする。 The electronic timepiece according to the present invention is the electronic timepiece according to the above-described invention, wherein the table performs four times of a third count pattern that executes the second count pattern once after the first count pattern is executed twice. It is configured to execute repeatedly, and then execute the first count pattern once, then repeatedly execute the third count pattern five times, and then execute the first count pattern once. It is characterized by.
また、この発明にかかる電子時計は、上記の発明において、前記テーブルが、前記第１のカウントパターンを２回実行した後に前記第２のカウントパターンを１回実行する第３のカウントパターンを９回繰り返して実行し、その後、前記第１のカウントパターンを２回繰り返して実行するように構成されていることを特徴とする。 The electronic timepiece according to the present invention is the electronic timepiece according to the above invention, wherein the table executes the third count pattern that executes the second count pattern once after the table executes the first count pattern twice. The first count pattern is repeatedly executed, and then the first count pattern is repeatedly executed twice.
また、この発明にかかる電子時計は、１／１０００秒桁までを計時する電子時計であって、３２．７６８ｋＨｚのカウントクロックを３２回カウントすることによって１／１０００秒とする第１の１／１０００秒と、３２．７６８ｋＨｚのカウントクロックを３３回カウントすることによって１／１０００秒とする第２の１／１０００秒と、をそれぞれ所定回数ずつ所定の順序により組み合わせて１秒となるテーブルを備え、３２．７６８ｋＨｚのカウントクロックを入力し、入力された当該カウントクロックを用いて前記テーブルを参照して１／１０００秒桁までを計時することを特徴とする。
The electronic timepiece according to the present invention is an electronic timepiece that counts up to 1/1000 second digit, and is a first 1 / 1000th that is 1/1000 second by counting a count clock of 32.768
また、この発明にかかる電子時計は、上記の発明において、前記所定回数が、前記第１の１／１０００秒が７６８回であって、前記第２の１／１０００秒が２３２回であることを特徴とする。 In the electronic timepiece according to the present invention, in the above invention, the predetermined number of times is that the first 1/1000 second is 768 times and the second 1/1000 second is 232 times. Features.
この発明にかかる電子時計によれば、３２．７６８ｋＨｚのカウントクロックを用いて、より正確に１／１０００秒桁までの計時をすることができるという効果を奏する。 According to the electronic timepiece of the present invention, there is an effect that it is possible to measure the time up to 1/1000 second digit more accurately by using the count clock of 32.768 kHz.
以下に添付図面を参照して、この発明にかかる電子時計の好適な実施の形態を詳細に説明する。 Exemplary embodiments of an electronic timepiece according to the invention will be described below in detail with reference to the accompanying drawings.
（電子時計の外観）
図１は、この発明に係る実施の形態の電子時計の外観の一例を示す説明図である。図１において、腕時計型の電子時計は、本体１００と、本体１００をたとえば腕に装着するためのバンド１０１とから構成される。本体１００の外周には、りゅうず１０２および複数の操作ボタン１０３（１０３ａ、１０３ｂ、１０３ｃ）を備えている。
(Appearance of electronic watch)
FIG. 1 is an explanatory view showing an example of the appearance of an electronic timepiece according to an embodiment of the present invention. In FIG. 1, a wristwatch type electronic timepiece includes a
本体１００の表示部分には、通常時刻を示す通常指針（分針１０４、時針１０５、秒針１０６）とを備える。通常指針は、秒針１０６が秒周期で回転、すなわち６０秒で１回転（１周）する。分針１０４が分周期で回転、すなわち６０分で１回転（１周）する。時針１０５が時周期で回転、すなわち１２時間で１回転（１周）する。これらの指針（分針１０４、時針１０５、秒針１０６）によって通常時刻を表示する。
The display part of the
また、本体１００の表示部分には、通常指針のほかに、クロノグラフ用の１２時間積算計（１２時間計）１０７、クロノグラフ用の６０分積算計（６０分計）１０８、クロノグラフ用の１／１０秒および１／１００秒計（１／１０、１／１００秒計）１０９、クロノグラフ用の１／１０００秒計（１／１０００計）１１０をそれぞれ備えている。秒針１０６は、通常時刻を表示するとともに、クロノグラフ用の１秒計としても機能する。１２時間計１０７は、１２時間針１１１を備え、１２時間針１１１が１２時間で１周する。また、６０分計１０８は、６０分針１１２を備え、６０分針１１２が６０分で１周する。
In addition to the normal pointer, the display portion of the
１／１０秒、１／１００秒計１０９は、１／１０秒桁を表示する短針１１３と１／１００秒桁を表示する長針１１４とから構成される。１／１０秒、１／１００秒計１０９は、１／１０秒桁と１／１００秒桁を同時に表示する。短針１１３が、内側の目盛り（「．０」〜「．９」）を指し示し、スタートと同時に回転を開始し、０．１秒ごとに１０分割された１目盛り分だけ回転し、１秒間で１回転（１周）するとともに、ストップによっていずれかの目盛りで停止することで、１／１０秒桁を表示する。また、長針１１４が、外側の目盛り（「．００」〜「．０９」）を指し示し、スタートと同時に回転を開始し、０．１秒間で１回転（１周）するとともに、ストップによっていずれかの目盛りで停止することで、１／１００秒桁を表示する。
The 1/10 second and 1/100 second total 109 is composed of a
１／１０秒、１／１００秒計１０９の短針１１３および長針１１４は、電池の節約のため、スタートから所定時間（たとえば３０秒）が経過すると自動的に停止するように構成してもよい。その場合は、短針１１３および長針１１４は、ストップが検知された場合に、計測された所定のメモリまで時計回り（または反時計回り）により移動する。
The
１／１０００秒計１１０は、１０つの目盛りと数字（「．０００」、「２（．００２を示している）」、「４（．００４を示している）」、「６（．００６を示している）」、「８（．００８を示している）」と１／１０００秒指針１１５とから構成される。１／１０００秒指針１１５が、目盛りの間を移動し、いずれかの目盛りにおいて停止することで、１／１０００秒桁を表示する。１／１０００秒指針１１５は、通常、「０．０００」の位置で停止しており、スタートと同時には回動せず、ストップを検知した場合に計測された所定の目盛りまで反時計回りにより移動して停止する。
The 1/1000
また、リスタートを検知した場合には、１／１０００秒指針１１５はそのまま移動せず、再びストップを検知した場合、計測された所定のメモリまで反時計回りまたは時計回りにより移動して停止する。１／１０００秒指針１１５は、リスタート／ストップを繰り返す間、同様の動作を繰り返す。そして、リセットされると再び「０．０００」の位置まで、時計回りで移動して停止する。
When the restart is detected, the 1/1000
通常時刻を表示中に、クロノグラフモードに設定される（具体的には、操作ボタン（モード変更ボタン）１０３ｃが押下される）と、秒針１０６が１２時の位置に高速に移動するとともに、１２時間計１０７の１２時間針１１１が１２時の位置（「１２」の数字の位置）へ、６０分計１０８の６０分針１１２が１２時の位置（「６０」の数字の位置）へ、１／１０秒、１／１００秒計１０９の短針１１３が１２時の位置（「．０」の位置）」へ、長針１１４が１２時の位置（「０．００」の位置）へ、高速で移動する。１／１０００秒計１１０の１／１０００秒指針１１５は、元々「０．０００」の位置にあるので、移動はしない。
When the chronograph mode is set while the normal time is being displayed (specifically, when the operation button (mode change button) 103c is pressed), the
図１では、１２時間計１０７の１２時間針１１１が「５（時間）」を示し、６０分計１０８の６０分針１１２が「５０（分）」を示し、秒針１０６が「３８秒」を示している。また、１／１０秒、１／１００秒計１０９の短針１１３が１／１０秒、１／１００秒計１０９内側の数字の「．２」を示すとともに、長針１１４が１／１０秒、１／１００秒計１０９の外側の数字の「．０１」を示しており、１／１０００秒計１１０の１／１０００秒指針１１５が「０．００４」を示している。このことから、計時結果は、「５時間５０分３８．２１４秒」であることがわかる。
In FIG. 1, the 12-
このように、秒針１０６と、１２時間計１０７と、６０分計１０８と、１／１０秒、１／１００秒計１０９と、１／１０００秒計１１０とを用いることによって、指針により１／１０００秒桁までの計時結果を表示することが可能なクロノグラフ機能を実現することができる。
Thus, by using the
（１／１０００秒の作成方法）
つぎに、この発明にかかる実施の形態の電子時計（特にクロノグラフ機能）において用いる１／１０００秒の作り方について説明する。図２は、カウントクロックの周波数と時間との関係を示す説明図である。図２において、１／１０００秒を作る際の間引き方法について説明する。
(How to create 1/1000 second)
Next, how to make 1/1000 second used in the electronic timepiece (particularly the chronograph function) according to the embodiment of the present invention will be described. FIG. 2 is an explanatory diagram showing the relationship between the frequency of the count clock and time. In FIG. 2, a thinning method for making 1/1000 second will be described.
図２に示すように、周波数が３２．７６８ｋＨｚ（３２７６８ＨＺ）を源振（カウントクロック）とする場合、カウントクロック「１発」の時間は、３０．５１７５７８１２μｓ（≒０．０３０５１８ｍｓ）である。厳密にはこのカウントクロックが３２．７６８発で、１／１０００秒（１ｍｓ）となることから、カウントクロックが「３２発」では、０．９７６５６３ｍｓとなり、カウントクロックが「３３発」では、１．００７０８０ｍｓとなる。 As shown in FIG. 2, when the frequency is 32.768 kHz (32768HZ) as the source oscillation (count clock), the time of the count clock “one shot” is 30.51757812 μs (≈0.030518 ms). Strictly speaking, this count clock is 32.768 and is 1/1000 second (1 ms). Therefore, when the count clock is “32”, it becomes 0.976563 ms, and when the count clock is “33”, 1. 007080 ms.
したがって、カウントクロックが「３２発」あるいは「３３発」のいずれかのみを用いたのでは、正確に１／１０００秒を計時することはできない。そこで、カウントクロックが「３２発」と「３３発」とをそれぞれ所定回数ずつ組み合わせることで、正確に１秒となるようにする。 Therefore, if only one of the “32 clocks” or “33 clocks” is used as the count clock, 1/1000 second cannot be measured accurately. Therefore, the count clock is set to exactly 1 second by combining “32 shots” and “33 shots” with a predetermined number of times.
図３は、１秒を構成するカウントクロックの回数を示す説明図である。図３に示すように、「３２発」が２３２回で、「３３発」が７６８回として、これらの回数をあわせて１０００回とすると、その時間は、１０００．００００００ｍｓ（１秒）となる。さらに、２３２回、７６８回とも、「８」で割り切れるので、周期化し、８周期で１秒となるようにすることができる。 FIG. 3 is an explanatory diagram showing the number of count clocks constituting one second. As shown in FIG. 3, assuming that “32 shots” is 232 times and “33 shots” is 768 times, and the total number is 1000 times, the time is 1000.000000 ms (1 second). Further, since both 232 times and 768 times are divisible by “8”, it is possible to make a period of 1 second in 8 periods.
図４は、１／８秒を構成するカウントクロックの回数を示す説明図である。図４に示すように、「３２発」が２９（２３２／８）回で、「３３発」が９６（７６８／８）回とすると、これらの回数をあわせて１２５（１０００／８）回となり、その時間は、１２５．００００００ｍｓ（１/８秒）となる。 FIG. 4 is an explanatory diagram showing the number of count clocks constituting 1/8 second. As shown in FIG. 4, when “32 shots” is 29 (232/8) times and “33 shots” is 96 (768/8) times, these times are 125 (1000/8) times in total. The time is 125.000000 ms (1/8 second).
２９回と９６回とでは、
「９６（回）／２９（回）＝３ 余り９（回）」・・・（式１）
となるので、「３３発」と「３２発」とでは、ほぼ「３：１」の関係である。そこで、「３３（発）」×３回＋「３２（発）」×１回のパターン（このパターンを「第１のカウントパターン（パターン『３』）」とする）を基本のパターンとする。そして、余りの「９」について、
「２９（回）／９（回））＝３ 余り２（回）」・・・（式２）
となるので、「３３（発）」×４回＋「３２（発）」×１回のパターン（このパターンを「第２のカウントパターン（パターン『４』）」とする）を、第１のカウントパターン（パターン『３』）が３回に１回の割合で挿入する。
In 29 times and 96 times,
“96 (times) / 29 (times) = 3 remainder 9 (times)” (Formula 1)
Therefore, “33 shots” and “32 shots” have a substantially “3: 1” relationship. Therefore, “33 (departure)” × 3 times + “32 (departure)” × one-time pattern (this pattern is referred to as “first count pattern (pattern“ 3 ”)”) is a basic pattern. And about the remaining "9"
“29 (times) / 9 (times)” = 3 remainder 2 (times) ”(Expression 2)
Therefore, “33 (departure)” × 4 times + “32 (departure)” × one-time pattern (this pattern is referred to as “second count pattern (pattern“ 4 ”)”) A count pattern (pattern “3”) is inserted once every three times.
図５は、カウントクロックとカウントパターンとの関係を示す説明図である。図５において、上段は、後述するカウント値テーブル８００のアドレス（１／１０００秒を示している）であり、下段は、カウントクロックが「３２発」なのか「３３発」なのかを示している。図５においては、第１番目から第３番目までのアドレス（上段のアドレス「１」、「２」、「３」）ではカウントクロックが「３３発」であり、第４番目のアドレス（上段のアドレス「４」）ではカウントクロックが「３２発」である。このように、カウントクロックが「３３発」が３回と、カウントクロックが「３２発」１回を、上述のように、パターン『３』（第１のカウントパターン）としている。 FIG. 5 is an explanatory diagram showing the relationship between the count clock and the count pattern. In FIG. 5, the upper row is an address of a count value table 800 described later (showing 1/1000 second), and the lower row shows whether the count clock is “32” or “33”. . In FIG. 5, at the first to third addresses (upper addresses “1”, “2”, “3”), the count clock is “33” and the fourth address (upper address). At the address “4”), the count clock is “32 shots”. As described above, the count clock “33 shots” is 3 times and the count clock is “32 shots” 1 time as the pattern “3” (first count pattern) as described above.
そして、パターン『３』が２回（１回目が第１番目から第４番目まで、２回目が第５番目から第８番目まで）続いた後に、カウントクロック「３３発」は４回（第９番目から第１２番目までのアドレス）とカウントクロック「３２発」１回（第１３番目のアドレス）を、上述のように、パターン『４』（第１のカウントパターン）としている。基本的には、パターン『３』が２回とパターン『４』が１回を繰り返すことで、より正確に１／８秒となるように１／１０００秒桁までを計時することができる。 Then, after the pattern “3” continues twice (the first time from the first to the fourth, the second time from the fifth to the eighth), the count clock “33 shots” is repeated four times (the ninth The thirteenth to twelfth addresses) and one count clock “32 shots” (the thirteenth address) are the pattern “4” (first count pattern) as described above. Basically, by repeating the pattern “3” twice and the pattern “4” once, it is possible to measure up to 1/1000 second digit so that it becomes 1/8 second more accurately.
図６および図７は、カウントパターンの順序の一例を示す説明図である。図６において、上段は、２９回あるセット番号を示している。また、下段の「３」は上述した「パターン『３』」を示しており、「４」は上述した「パターン『４』」を示している。上述の説明のとおり、パターン『３』が２回を続けて実行したのちにパターン『４』が１回実行し、その後、再びパターン『３』が２回、パターン『４』が１回を繰り返し実行する。 6 and 7 are explanatory diagrams showing an example of the order of count patterns. In FIG. 6, the upper row shows 29 set numbers. Further, “3” in the lower row indicates the above-mentioned “pattern“ 3 ””, and “4” indicates the above-mentioned “pattern“ 4 ””. As described above, pattern “3” is executed twice, then pattern “4” is executed once, then pattern “3” is repeated twice, and pattern “4” is repeated once Run.
１周期（１／８秒）に２９回ある「３２（発）」を均等配置し、その間に「３３（発）」を挿入すると、図６のようになる。この１周期（１／８秒）を８回繰り返すことによって、１秒を構成することができる。このように、基本周期を設定することにより、カウント値テーブル８００のテーブルサイズを抑えながら安定した計時精度を確保することができる。 When “32 (departure)” that is 29 times in one cycle (1/8 second) is evenly arranged and “33 (departure)” is inserted between them, the result is as shown in FIG. By repeating this one period (1/8 second) eight times, one second can be configured. In this way, by setting the basic period, it is possible to ensure stable timing accuracy while suppressing the table size of the count value table 800.
図６に示すように、「パターン『３』」→「パターン『３』」→「パターン『４』」（このパターンを「第３のカウントパターン」とする）、『３』→『３』→、『４』、・・・となるように、第３のカウントパターンを９回繰り返して実行し、最後の２８セット目および２９回セット目は、「パターン『３』」→「パターン『３』」となるように、第１のカウントパターンを２回繰り返して実行する。この２８セット目および２９セット目の「パターン『３』」は、式（２）の「余り２」に該当する。
As shown in FIG. 6, “Pattern“ 3 ”” → “Pattern“ 3 ”” → “Pattern“ 4 ”” (this pattern is referred to as “third count pattern”), “3” → “3” → , “4”,..., The third count pattern is repeated 9 times, and the last 28th set and 29th set are changed from “Pattern“ 3 ”” → “Pattern“ 3 ” The first count pattern is repeatedly executed twice. The “pattern“ 3 ”” in the 28th set and the 29th set correspond to “
ただし、これでは、周期を連続させた場合に、周期のつなぎ目で、パターン『３』が４回連続してしまうことになる。そこで、図７に示すように、パターン『３』が４回連続しないようにするために、パターン『３』の一つを２９回のセットのほぼ真ん中の１３セット目に挿入するようにしてもよい。すなわち、第３のカウントパターンを４回繰り返して実行し、その後、第１のカウントパターンを１回実行した後、第３のカウントパターンを５回繰り返し実行し、その後、第１のカウントパターンを１回実行するように構成してもよい。 However, in this case, when the periods are continued, the pattern “3” is continued four times at the joint of the periods. Therefore, as shown in FIG. 7, in order to prevent the pattern “3” from continuing four times, one of the patterns “3” may be inserted into the 13th set, which is almost the middle of the 29 times set. Good. That is, the third count pattern is repeatedly executed four times, and then the first count pattern is executed once, then the third count pattern is repeatedly executed five times, and then the first count pattern is set to 1 You may comprise so that it may perform twice.
図７からもわかるように、１３セット目から１５セット目までと、２９セット目（最終セット）からつぎの周期の最初の２セット目までは、パターン『３』が３回連続するが、周期を連続させたとしても、パターン『３』が４回連続することは回避することができる。このように、「３２（発）」の挿入位置が、いずれのタイミングでもより略均一になるように構成することができる。 As can be seen from FIG. 7, the pattern “3” continues three times from the 13th set to the 15th set and from the 29th set (final set) to the first 2nd set of the next cycle. Can be avoided that the pattern “3” continues four times. In this manner, the insertion position of “32 (departure)” can be configured to be substantially uniform at any timing.
図８は、カウント値テーブルの一例を示す説明図である。図８は、図７に示した１周期（１／８秒、２９セット）を８個つなげて、１秒を構成したものである。このように図８のカウント値テーブル８００を参照することで、より正確に、３２．７６８ｋＨｚのカウントクロックを用いて、正確に１秒となり、どのタイミングで止められても１／１０００秒桁まで計測精度を高めることができる。 FIG. 8 is an explanatory diagram showing an example of the count value table. FIG. 8 is a configuration in which one period (1/8 second, 29 sets) shown in FIG. 7 is connected to form one second. By referring to the count value table 800 of FIG. 8 in this way, more accurately, using a count clock of 32.768 kHz, it becomes exactly 1 second, and even if stopped at any timing, it is measured to 1/1000 second digit Accuracy can be increased.
また、上記の方法では１２５／１０００秒ごとにカウント値テーブル８００がループし、「３２」、「３３」カウントの処理がこの周期で繰り返されるため、たとえば小数点以下が『００４』となる確率は１／１０００より若干小さくなる。また、１／１０００の桁が『０』『５』になる確率は他よりも小さくなる。 Further, in the above method, the count value table 800 loops every 125/1000 seconds, and the processing of “32” and “33” counts is repeated in this cycle. For example, the probability that the number after the decimal point is “004” is 1 A little smaller than / 1000. In addition, the probability that the 1/1000 digit becomes “0” or “5” is smaller than the others.
そこで、図示は省略するが、ループごとにカウント値テーブル８００を１つずつずらすようにしてもよい。このようにすることで、たとえば何らかの信号と１秒周期とのズレ量の統計を取りたい場合など、数字に偏りが生じると問題がある場合にも正確に計時することができる。 Therefore, although not shown, the count value table 800 may be shifted one by one for each loop. By doing so, it is possible to accurately measure even when there is a problem if there is a deviation in the numbers, for example, when it is desired to obtain statistics on the amount of deviation between a certain signal and a one-second cycle.
（電子時計の回路構成）
つぎに、この発明にかかる実施の形態の電子時計の回路構成について説明する。図９は、この発明にかかる実施の形態の電子時計の回路構成を示す説明図である。図９において、発振回路（ＯＳＣ）９０１から、時計用回路のクロック作成用の前段ＦＦ（Ｆ０Ａ・Ｆ０Ｂ・Ｆ０Ｃ）９０２と、クロノ用回路のクロック作成用のアンド回路９０６へそれぞれ、２６２ｋＨｚのクロックを出力する。
(Circuit configuration of electronic watch)
Next, the circuit configuration of the electronic timepiece according to the embodiment of the present invention will be described. FIG. 9 is an explanatory diagram showing a circuit configuration of the electronic timepiece according to the embodiment of the present invention. In FIG. 9, a clock of 262 kHz is supplied from the oscillation circuit (OSC) 901 to the front stage FF (F0A / F0B / F0C) 902 for clock generation of the clock circuit and the AND
時計用回路のクロック作成用の前段ＦＦ９０２において、２６２ｋＨｚクロックを３２ｋＨｚクロックに分周する。その際、論理周波数調整（Ｄｆ調）回路９０３によって、完全なＤｆ調データを含んで、分周回路（ＤＩＶ）９０４へ出力する。出力された３２ｋＨｚのクロックを、Ｄｆ調回路９０３によるＤｆ調をおこなう分周回路（ＤＩＶ）９０４において分周し、さらに、Ｄｆ調をおこなわない別の分周回路（ＤＩＶ）９０５において分周することで１Ｈｚ（１秒）のクロックとする。この１Ｈｚのクロックを時刻系、すなわち通常時刻の計時用として、図示を省略する時計用回路へ出力する。
In the front stage FF902 for clock generation of the clock circuit, the 262 kHz clock is divided into 32 kHz clocks. At that time, the logical frequency adjustment (Df adjustment)
一方、クロノラン信号（クロノモードのラン状態を示す信号）がアンド回路９０６に入力されると、２６２ｋＨｚのクロックを、クロノ用回路のクロック作成用の前段ＦＦ（Ｆ０Ａ・Ｆ０Ｂ・Ｆ０Ｃ）９０７へ入力し、２６２ｋＨｚを３２ｋＨｚ（正確には３２．７６８ｋＨｚ）に分周し、１０００Ｈｚ（１／１０００秒）カウンタ９０８へ出力する。クロノ用回路のクロック作成用の前段ＦＦ９０７は、図示を省略する同期回路部へＲＴＬ（Ｒｅｇｉｓｔｅｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ）クロックを出力する。そのため、Ｄｆ調回路９０３によるＤｆ調をおこなわない。これによって、３２ｋＨｚまで完全に一定のクロックとなるため、同期回路部クロック（６５ｋＨｚ）にひずみが生じることなく、安定した動作を確保することができる。
On the other hand, when a chrono run signal (a signal indicating the run state of the chrono mode) is input to the AND
１０００Ｈｚカウンタ９０８では、Ｄｆ調回路９０３によるＤｆ調をおこなう。これによって、Ｄｆ調に起因する時刻系とのずれが大きくならなくて済む。また、Ｄｆ調のかかる瞬間でも１／１０００秒の制度を維持することができる。ただし、Ｄｆ調の調整可能量が１００ｐｐｍを超えると、瞬間誤差が１ｍｓを超えることになるので、Ｄｆ調の調整可能量は１００ｐｐｍを超えない範囲とする。
The 1000
１０００Ｈｚカウンタ９０８から１０００Ｈｚのクロックを出力し、出力された１０００Ｈｚのクロックをアドレスカウンタ９０９へ入力する。アドレスカウンタ９０９は、１０００Ｈｚのクロックが入力されるごとに、１０００Ｈｚのクロックが入力されるタイミングで、カウント値テーブル８００のアドレス値をカウント（インクリメント）し、そのアドレス値を出力する。
A 1000 Hz clock is output from the 1000
図８においてその内容を示したカウント値テーブル８００は、アドレスカウンタ９０９から出力されたアドレス値に対応するカウント値（「３２」または「３３」）を１０００Ｈｚカウンタ９０８へ出力する。カウント値の出力は、具体的には、たとえば「３２」であれば間引き信号＝Ｈを出力し、それ以外の値（「３３」）であれば間引き信号＝Ｌを出力する。
The count value table 800 showing the contents in FIG. 8 outputs the count value (“32” or “33”) corresponding to the address value output from the
１０００Ｈｚカウンタ９０８は、カウント値テーブル８００からのカウント値（間引き信号）に基づいて、「３２」（間引き信号＝Ｈ）であれば、クロックを３２発で１／１０００秒（１０００Ｈｚ）信号を出力し、「３３」（間引き信号＝Ｌ）であれば、クロックを３３発で１／１０００秒（１０００Ｈｚ）信号を出力する。出力された１／１０００秒信号（１０００Ｈｚ）は、図示を省略するクロノ用回路へ出力されるとともに、アドレスカウンタ９０９へも出力する。
Based on the count value (decimation signal) from the count value table 800, the 1000
１０００Ｈｚカウンタ９０８からの１／１０００秒（１０００Ｈｚ）信号の出力、アドレスカウンタ９０９によるアドレスのカウントおよびカウント値テーブル８００からのカウント値の出力は、クロノラン信号がアンド回路９０６に入力されている間、継続して繰り返し実行する。これによって、クロノグラフにおける１／１０００秒桁までの計時を可能とする。
The output of the 1/1000 second (1000 Hz) signal from the 1000
（１／１０００秒桁計時の動作手順）
図１０は、この発明に係る実施の形態の電子時計における１／１０００秒桁計時の動作手順を示すフローチャートである。図１０のフローチャートにおいて、まず、クロノグラフ機能を実行するクロノモードのリセット状態において、クロノ・スタートになったか否かを判断する（ステップＳ１００１）。具体的には、たとえば、クロノモードのリセット状態において、操作ボタン（スタートボタン）１０３ａが押下されたか否かによって判断する。
(Operation procedure for counting 1/1000 second digits)
FIG. 10 is a flowchart showing an operation procedure for counting 1/1000 second digits in the electronic timepiece according to the embodiment of the present invention. In the flowchart of FIG. 10, first, it is determined whether or not a chrono start has been made in the reset state of the chrono mode for executing the chronograph function (step S1001). Specifically, for example, the determination is made based on whether or not the operation button (start button) 103a is pressed in the reset state of the chrono mode.
ステップＳ１００１において、クロノ・スタートになるのを待って（ステップＳ１００１：Ｎｏ）、スタートになった場合（ステップＳ１００１：Ｙｅｓ）は、クロノモードのリセット状態からラン状態となる。そして、図８に示したカウント値テーブル８００から最初のアドレスのカウント値（図８においては、「３３」）を抽出する（ステップＳ１００２）。 In step S1001, waiting for the chrono start (step S1001: No), and when starting (step S1001: Yes), the chrono mode reset state is changed to the run state. Then, the count value of the first address (“33” in FIG. 8) is extracted from the count value table 800 shown in FIG. 8 (step S1002).
つぎに、抽出されたカウント値が「３３」であるのか「３２」であるのかを判断する（ステップＳ１００３）。ここで、抽出されたカウント値が「３３」である場合（ステップＳ１００３：「３３」）は、３３発の３２．７６８ｋＨｚのカウントクロックで１／１０００秒信号を出力する（ステップＳ１００４）。一方、抽出されたカウント値が「３２」である場合（ステップＳ１００３：「３２」）は、３２発の３２．７６８ｋＨｚのカウントクロックで１／１０００秒信号を出力する（ステップＳ１００５）。 Next, it is determined whether the extracted count value is “33” or “32” (step S1003). If the extracted count value is “33” (step S1003: “33”), a 1/1000 second signal is output with 33 count clocks of 32.768 kHz (step S1004). On the other hand, if the extracted count value is “32” (step S1003: “32”), a 1/1000 second signal is output with 32 count clocks of 32.768 kHz (step S1005).
そして、クロノモードのラン状態は継続し、この状態において、クロノ・ストップになったか否かを判断する（ステップＳ１００６）。具体的には、たとえば、クロノモードのラン状態において、再び操作ボタン（スタートボタン）１０３ａが押下されたか否かによって判断する。 Then, the run state of the chrono mode continues, and in this state, it is determined whether or not a chrono stop has been reached (step S1006). Specifically, for example, the determination is made based on whether or not the operation button (start button) 103a is pressed again in the chrono mode run state.
ステップＳ１００６において、クロノ・ストップとならなかった場合（ステップＳ１００６：Ｎｏ）は、ステップＳ１００４またはステップＳ１００５において出力された１／１０００秒信号に基づいて、１／１０００秒をカウントし（ステップＳ１００７）、つぎに、カウント値が抽出したアドレスが最後のアドレスであったか、すなわち、アドレス値＝「１０００」であったか否かを判断する（ステップＳ１００８）。 In step S1006, if the chrono stop is not reached (step S1006: No), 1/1000 second is counted based on the 1/1000 second signal output in step S1004 or step S1005 (step S1007). Next, it is determined whether or not the address extracted from the count value is the last address, that is, whether or not the address value = “1000” (step S1008).
ステップＳ１００８において、カウント値が抽出されたアドレスが最後のアドレスではなかった場合（ステップＳ１００８：Ｎｏ）は、上記カウント値テーブル８００からつぎのアドレスのカウント値を抽出し（ステップＳ１００９）、ステップＳ１００３へ戻る。その後ステップＳ１００３〜Ｓ１００９の各ステップを繰り返し実行する。 In step S1008, when the address from which the count value is extracted is not the last address (step S1008: No), the count value of the next address is extracted from the count value table 800 (step S1009), and the process proceeds to step S1003. Return. Thereafter, steps S1003 to S1009 are repeatedly executed.
一方、ステップＳ１００８において、カウント値が抽出されたアドレスが最後のアドレスであった場合（ステップＳ１００８：Ｙｅｓ）は、ステップＳ１００２に戻って、再び、カウント値テーブル８００から最初のアドレスのカウント値（図８においては、「３３」）を抽出し（ステップＳ１００２）、その後、ステップＳ１００３〜Ｓ１００９の各ステップを繰り返し実行する。 On the other hand, in step S1008, if the address from which the count value is extracted is the last address (step S1008: Yes), the process returns to step S1002, and again the count value of the first address from the count value table 800 (see FIG. 8, “33”) is extracted (step S1002), and thereafter, steps S1003 to S1009 are repeatedly executed.
これらの処理は、ステップＳ１００６において、クロノ・ストップとなるまで継続する。ステップＳ１００６において、クロノ・ストップとなった場合（ステップＳ１００６：Ｙｅｓ）は、クロノモードのストップ状態となる。その後、クロノ・リスタートになったか否かを判断する（ステップＳ１０１０）。具体的には、クロノモードのストップ状態において、再び操作ボタン（スタートボタン）１０３ａが押下されたか否かによって判断する。 These processes are continued until a chrono stop is reached in step S1006. In step S1006, when it becomes chrono stop (step S1006: Yes), it will be in the stop state of chrono mode. Thereafter, it is determined whether or not a chrono restart has occurred (step S1010). Specifically, the determination is made based on whether or not the operation button (start button) 103a is pressed again in the stop state of the chrono mode.
ステップＳ１０１０において、クロノ・リスタートになった場合（ステップＳ１０１０：Ｙｅｓ）は、再びクロノモードのストップ状態からラン状態となり、ステップＳ１００７へ移行する。そして、以後、ステップＳ１００７以降の各ステップを繰り返し実行する。 In step S1010, when the chrono restart is performed (step S1010: Yes), the chrono mode stop state is changed to the run state, and the process proceeds to step S1007. Thereafter, each step after step S1007 is repeatedly executed.
ステップＳ１０１０において、クロノ・リスタートにならなかった場合（ステップＳ１０１０：Ｎｏ）は、クロノモードのストップ状態が継続し、つぎに、クロノ・リセットとなったか否かを判断する（ステップＳ１０１１）。ここで、クロノ・リセットとならなかった場合（ステップＳ１０１１：Ｎｏ）は、ステップＳ１０１０へ戻り、クロノモードのストップ状態が継続する。一方、ステップＳ１０１１において、クロノ・リセットとなった場合（ステップＳ１０１１：Ｙｅｓ）は、クロノモードのストップ状態からリセット状態となり、ステップＳ１００１へ戻る。 If it is determined in step S1010 that the chrono-restart has not been performed (step S1010: No), it is determined whether or not the chrono-mode stop state has been continued, and then chrono-reset has been performed (step S1011). If the chrono reset has not occurred (step S1011: No), the process returns to step S1010, and the chrono mode stop state continues. On the other hand, if a chrono reset is detected in step S1011 (step S1011: Yes), the chrono mode is stopped from the stop state and the process returns to step S1001.
また、図１０のフローチャートにおいては、図示を省略しているが、クロノモードのラン状態において、クロノ・リセットとなった場合も、クロノモードのリセット状態となり、ステップＳ１００１へ戻る。また、同様に図示を省略しているが、クロノモードのラン状態において、所定時間（たとえば１２時間）、クロノ・ストップにもクロノ・リセットにもならなかった場合にも、強制的にクロノモードのリセット状態となり、ステップＳ１００１へ戻るようにしてもよい。クロノグラフ機能では、最長１２時間までしか計測できないので、１２時間経過後は、強制的にリセットとするのがよい。 Although not shown in the flowchart of FIG. 10, when the chrono mode is run in the chrono mode, the chrono mode is reset and the process returns to step S1001. Similarly, although not shown in the figure, in the chrono mode run state, if the chrono stop or chrono reset is not performed for a predetermined time (for example, 12 hours), the chrono mode The reset state may be entered, and the process may return to step S1001. Since the chronograph function can measure only up to 12 hours, it is better to forcibly reset after 12 hours.
以上説明したように、この発明にかかる実施の形態の電子時計１００は、３２．７６８ｋＨｚのカウントクロックを３３回カウントすることによって１／１０００秒とする第１の１／１０００秒と、３２．７６８ｋＨｚのカウントクロックを３２回カウントすることによって１／１０００秒とする第２の１／１０００秒と、をそれぞれ所定回数ずつ所定の順序により組み合わせて１／８秒×８周期または１秒となるカウント値テーブル８００を備え、１０００ｋＨｚカウンタ９０８が３２．７６８ｋＨｚのカウントクロックを入力し、入力された３２．７６８ｋＨｚのカウントクロックを用いて、カウント値テーブル８００を参照して、１／１０００秒桁までを計時する。
As described above, the
その際の所定の回数は、第１の１／１０００秒が９６回であって、第２の１／１０００秒が２９回で１／８秒とする。また、所定の回数は、第１の１／１０００秒が７６８回であって、第２の１／１０００秒が２３２回で１秒とする。 The predetermined number of times is 96 times for the first 1/1000 second and 29 times for the second 1/1000 second, which is 1/8 second. Further, the predetermined number of times is 768 times for the first 1/1000 second, and 1 second for the second 1/1000 second for 232 times.
このように構成することによって、この発明にかかる実施の形態の電子時計１００は、３２．７６８ｋＨｚのカウントクロックを用いて極力誤差の少ない１／１０００秒（１０００Ｈｚ）を作成することができる。
With this configuration, the
また、カウント値テーブル８００は、第１の１／１０００秒を３回カウントし、第２の１／１０００秒を１回カウントするパターンを「パターン『３』（第１のカウントパターン）」とし、第１の１／１０００秒を４回カウントし、第２の１／１０００秒を１回カウントするパターンを「パターン『４』（第２のカウントパターン）」として、「パターン『３』」を２０回と、「パターン『４』」を９回とを、所定の順序により組み合わせて構成する。 In addition, the count value table 800 counts the first 1/1000 second three times and the second 1/1000 second count once is “pattern“ 3 ”(first count pattern)”. A pattern that counts the first 1/1000 second four times and counts the second 1/1000 second once is “pattern“ 4 ”(second count pattern)”, and “pattern“ 3 ”” is 20 And “pattern“ 4 ”” 9 times are combined in a predetermined order.
その所定の順序の一例として、図７に示したように、「パターン『３』」を２回実行した後に「パターン『４』」を１回実行する第３のカウントパターンを４回繰り返して実行し、その後、「パターン『３』」を１回実行した後、第３のカウントパターンを５回繰り返し実行し、その後、「パターン『３』」を１回実行するように構成する。 As an example of the predetermined order, as shown in FIG. 7, the third count pattern in which “pattern“ 4 ”” is executed once after “pattern“ 3 ”” is executed twice is executed four times. Then, after “pattern“ 3 ”” is executed once, the third count pattern is repeatedly executed five times, and thereafter, “pattern“ 3 ”” is executed once.
また、その所定の順序別の一例として、図６に示したように、「パターン『３』」を２回実行した後に「パターン『４』」を１回実行する第３のカウントパターンを９回繰り返して実行し、その後、「パターン『３』」を２回繰り返して実行するように構成する。 Further, as an example according to the predetermined order, as shown in FIG. 6, the third count pattern in which “pattern“ 4 ”” is executed once after “pattern“ 3 ”” is executed twice is executed nine times. It is configured so that it is repeatedly executed, and then “pattern“ 3 ”” is repeatedly executed twice.
このように構成することによって、この発明にかかる実施の形態の電子時計１００は、「３２発」のクロックによる１／１０００秒信号と「３３発」のクロックによる１／１０００秒信号とが、いずれのタイミングでもより略均一になるように構成することができる。
With this configuration, the
本実施の形態にあっては、指針式の腕時計型の電子時計について説明したが、本発明は、これに限定されるものではなく、デジタル表示の電子時計などであってもよい。また、本発明は、腕時計に限定されるものではなく、時計機能を備えたあらゆる電子機器に用いることができる。 In the present embodiment, a wrist watch type electronic timepiece has been described. However, the present invention is not limited to this, and may be a digital display electronic timepiece. In addition, the present invention is not limited to a wristwatch, and can be used in any electronic device having a clock function.
以上のように、この発明にかかる電子時計は、クロノグラフ機能を備えた電子時計において有用であり、特に、１／１０００秒桁まで計時可能な電子時計に適している。 As described above, the electronic timepiece according to the present invention is useful in an electronic timepiece having a chronograph function, and is particularly suitable for an electronic timepiece capable of measuring up to 1/1000 second digit.
１００ 電子時計
１０３ａ 操作ボタン（スタート／ストップボタン）
１０３ｂ 操作ボタン（リセットボタン）
１０３ｃ 操作ボタン（モード変更ボタン）
１０７ クロノグラフ用の１２時間積算計（１２時間計）
１０８ クロノグラフ用の６０分積算計（６時間計）
１０９ クロノグラフ用の１／１０秒、１／１００秒計（１／１０秒、１／１００秒計）
１１０ クロノグラフ用の１／１０００秒計（１／１０００秒計）
１１５ １／１０００秒指針
８００ カウント値テーブル
９０８ １０００Ｈｚカウンタ
100
103b Operation button (reset button)
103c Operation button (mode change button)
107 12-hour counter for chronograph (12-hour counter)
108 60-minute counter for chronograph (6 hours total)
109 1/10 second and 1/100 second counters for chronographs (1/10 second and 1/100 second counters)
110 1/1000 second counter for chronograph (1/1000 second total)
115 1/1000
Claims (7)
３２．７６８ｋＨｚのカウントクロックを３３回カウントすることによって１／１０００秒とする第１の１／１０００秒と、
３２．７６８ｋＨｚのカウントクロックを３２回カウントすることによって１／１０００秒とする第２の１／１０００秒と、
をそれぞれ所定回数ずつ所定の順序により組み合わせて１／８秒となるテーブルを備え、
３２．７６８ｋＨｚのカウントクロックを入力し、入力された当該カウントクロックを用いて前記テーブルを参照して１／１０００秒桁までを計時することを特徴とする電子時計。 An electronic timepiece that counts up to 1/1000 second digits,
A first 1/1000 second that is 1/1000 second by counting a count clock of 32.768 kHz 33 times;
A second 1/1000 second that is reduced to 1/1000 second by counting the count clock of 32.768 kHz 32 times;
Are each provided a predetermined number of times in a predetermined order to provide a table of 1/8 second,
An electronic timepiece which receives a count clock of 32.768 kHz and counts up to 1/1000 second digit by referring to the table using the input count clock.
前記第１の１／１０００秒を３回カウントし、前記第２の１／１０００秒を１回カウントするパターンを第１のカウントパターンとし、
前記第１の１／１０００秒を４回カウントし、前記第２の１／１０００秒を１回カウントするパターンを第２のカウントパターンとして、
前記第１のカウントパターンを２０回と、前記第２のカウントパターンを９回とを、所定の順序により組み合わせて構成されていることを特徴とする請求項２に記載の電子時計。 The table is
A pattern that counts the first 1/1000 second three times and counts the second 1/1000 second once is a first count pattern,
The first 1/1000 second is counted four times, and the second 1/1000 second is counted once as a second count pattern.
3. The electronic timepiece according to claim 2, wherein the electronic timepiece is configured by combining the first count pattern 20 times and the second count pattern 9 times in a predetermined order.
３２．７６８ｋＨｚのカウントクロックを３２回カウントすることによって１／１０００秒とする第１の１／１０００秒と、
３２．７６８ｋＨｚのカウントクロックを３３回カウントすることによって１／１０００秒とする第２の１／１０００秒と、
をそれぞれ所定回数ずつ所定の順序により組み合わせて１秒となるテーブルを備え、
３２．７６８ｋＨｚのカウントクロックを入力し、入力された当該カウントクロックを用いて前記テーブルを参照して１／１０００秒桁までを計時することを特徴とする電子時計。 An electronic timepiece that counts up to 1/1000 second digits,
A first 1/1000 second that is reduced to 1/1000 second by counting a count clock of 32.768 kHz 32 times;
A second 1/1000 second that is reduced to 1/1000 second by counting the count clock of 32.768 kHz 33 times;
Are combined with each other a predetermined number of times in a predetermined order to provide a table of 1 second,
An electronic timepiece which receives a count clock of 32.768 kHz and counts up to 1/1000 second digit by referring to the table using the input count clock.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012033355A JP5922430B2 (en) | 2012-02-17 | 2012-02-17 | Electronic clock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012033355A JP5922430B2 (en) | 2012-02-17 | 2012-02-17 | Electronic clock |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013170853A true JP2013170853A (en) | 2013-09-02 |
| JP5922430B2 JP5922430B2 (en) | 2016-05-24 |
Family
ID=49264898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012033355A Active JP5922430B2 (en) | 2012-02-17 | 2012-02-17 | Electronic clock |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5922430B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008180612A (en) * | 2007-01-25 | 2008-08-07 | Fujitsu Ltd | Timer circuit and program |
-
2012
- 2012-02-17 JP JP2012033355A patent/JP5922430B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008180612A (en) * | 2007-01-25 | 2008-08-07 | Fujitsu Ltd | Timer circuit and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5922430B2 (en) | 2016-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2361257C2 (en) | Clock-chronograph with retrograde pointer | |
| JPH1073673A (en) | Function indicator | |
| CN109491227B (en) | Electronic watch | |
| CN113376995B (en) | Pointer control device and pointer control method | |
| JP2716449B2 (en) | Pointer type display device | |
| JP5922430B2 (en) | Electronic clock | |
| JPS5810672A (en) | Electronic clock | |
| CN105322851A (en) | Stepping motor control circuit, semiconductor device, and analog electronic timepiece | |
| JPH0347718B2 (en) | ||
| JP6138529B2 (en) | Electronic clock | |
| JP7217972B2 (en) | Chronograph | |
| CN106444966B (en) | A kind of real-time clock RTC adjustment device and method | |
| JP6853093B2 (en) | Counter circuit | |
| RU2433442C1 (en) | Device and method of displaying jewish time units (versions) | |
| JP5119002B2 (en) | Clock circuit and electronic clock | |
| JP2007256066A (en) | Analog electronic timepiece with time measuring function | |
| JP7459894B2 (en) | Pointer display device and pointer operation control method | |
| JPS6238670B2 (en) | ||
| JP2013061258A (en) | Analog electronic clock | |
| JP2013245957A (en) | Motor control circuit, movement and analog electronic chronometer | |
| JPS5942272B2 (en) | alarm electronic clock | |
| JPS585396B2 (en) | densid cay | |
| TWI437389B (en) | Time device with different time display | |
| USRE29327E (en) | Method and apparatus for correcting time in an electronic wristwatch | |
| JPS63106592A (en) | Electronic timepiece |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160414 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5922430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |