JP5921192B2 - 気体の充填された鏡を備えたオプトエレクトロニクス半導体チップおよびその製造方法 - Google Patents

気体の充填された鏡を備えたオプトエレクトロニクス半導体チップおよびその製造方法 Download PDF

Info

Publication number
JP5921192B2
JP5921192B2 JP2011523298A JP2011523298A JP5921192B2 JP 5921192 B2 JP5921192 B2 JP 5921192B2 JP 2011523298 A JP2011523298 A JP 2011523298A JP 2011523298 A JP2011523298 A JP 2011523298A JP 5921192 B2 JP5921192 B2 JP 5921192B2
Authority
JP
Japan
Prior art keywords
mirror
layer
semiconductor chip
optoelectronic semiconductor
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011523298A
Other languages
English (en)
Other versions
JP2012501065A (ja
JP2012501065A5 (ja
Inventor
グロリエ ヴァンサン
グロリエ ヴァンサン
アンドレアス プレスル
プレスル アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2012501065A publication Critical patent/JP2012501065A/ja
Publication of JP2012501065A5 publication Critical patent/JP2012501065A5/ja
Application granted granted Critical
Publication of JP5921192B2 publication Critical patent/JP5921192B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、オプトエレクトロニクス半導体チップに関する。
本発明の基礎とする課題は、高効率のオプトエレクトロニクス半導体チップを提供することである。
オプトエレクトロニクス半導体チップの有利な実施形態によれば、オプトエレクトロニクス半導体チップは活性領域を備えた半導体ボディを有する。半導体ボディは有利にはエピタキシャル成長された半導体ボディである。半導体ボディは成長基板に接合することができるが、成長基板は、半導体ボディから完全に除去されてもよいし、少なくとも薄くされてもよい。半導体ボディの活性領域は、電磁放射の形成または検出、特に光の形成または光の検出に適している。
活性領域が光の形成に適したものである場合、オプトエレクトロニクス半導体チップは有利にはルミネセンスダイオードチップとなる。つまり、オプトエレクトロニクス半導体チップはレーザーダイオードチップまたは発光ダイオードチップによって形成される。また、活性領域が光の検出に適したものである場合、オプトエレクトロニクス半導体チップは検出器としてのチップ、例えばフォトダイオードチップとなる。例えば、赤外光を検出するフォトダイオードチップを構成することができる。
オプトエレクトロニクス半導体チップはさらに鏡面層を有する。
例えば、鏡面層は金属鏡面層である。つまり、鏡面層は、金属から形成されるか金属を含み、金属の良好な導電性および高い反射性を特徴としている。
また、鏡面層は高屈折率材料の層と低屈折率材料の層とが交互に複数配置されたブラッグ鏡であってもよい。
さらに、鏡面層はブラッグ鏡と金属鏡との組み合わせであってもよい。この場合、金属鏡は例えば活性領域に面する向きでブラッグ鏡上に配置される。
鏡面層は、活性領域で形成される光または活性領域で検出すべき光に対して、有利には少なくとも90%の反射性を有する。
オプトエレクトロニクス半導体チップの有利な実施形態によれば、オプトエレクトロニクス半導体チップは、鏡面層と半導体ボディとを機械的に接続する複数のコンタクト点を有している。つまり、鏡面層と半導体ボディとは複数のコンタクト点を介して相互に機械的に接続されている。この場合、オプトエレクトロニクス半導体チップは、少なくとも1つのコンタクト点、有利には、複数のコンタクト点を有する。
コンタクト点は、半導体ボディと鏡面層とのあいだに配置されている。コンタクト点は、ここでは、半導体ボディおよび/または鏡面層に直接に接している。つまり、コンタクト点は、例えば、半導体ボディに直接に接触しているか、および/または、鏡面層に直接に接触している。
コンタクト点は半導体ボディと鏡面層とのあいだの距離を定めている。これは、コンタクト点が例えば柱状に形成され、機械的固定という役割のほか、半導体ボディから鏡面層までの距離を定める役割を果たすということであり、このことは、有利には、半導体ボディと鏡面層とが接触しないことを意味する。つまり、半導体ボディと鏡面層とは直接には接触せず、コンタクト点を介して相互に分離されていることになる。
コンタクト点によって定められる半導体ボディから鏡面層までの距離によって、半導体ボディと鏡面層とのあいだに少なくとも1つの中空室が形成される。つまり、半導体ボディおよび鏡面層はコンタクト点を介して相互に間隔を置いて配置され、半導体ボディと鏡面層とのあいだでコンタクト点の存在しない箇所に中空室が形成されるのである。
オプトエレクトロニクス半導体チップの有利な実施形態によれば、中空室は気体を含む。この場合、中空室には例えば空気を充填することができる。また、中空室にヘリウムなどの希ガスを充填することもできる。さらに、中空室に窒素または水素を充填してもよい。つまり、コンタクト点によって形成される少なくとも1つの中空室は気体を含み、有利には、当該の気体で充填されるのである。例えば、これは、半導体ボディ、鏡面層およびコンタクト点が中空室内の気体に接触することであってよい。半導体ボディと鏡面層とのあいだ、少なくとも半導体ボディの近傍領域には、当該の気体が存在する。ここで、半導体ボディと鏡面層とのあいだにコンタクト点および気体のみが存在し、他の材料が存在しないように構成してもよい。
本発明のオプトエレクトロニクス半導体チップは、活性領域を含む半導体ボディと、鏡面層と、半導体ボディと鏡面層とのあいだに配置され、半導体ボディと鏡面層とのあいだの距離を定めるコンタクト点とを有しており、半導体ボディと鏡面層とのあいだに少なくとも1つの中空室が形成されており、少なくとも1つの中空室に気体が含まれている。
オプトエレクトロニクス半導体チップの有利な実施形態によれば、オプトエレクトロニクス半導体チップは、半導体ボディの活性領域の電気コンタクトを形成する複数のコンタクト点を有する。これは、各コンタクト点を介して、オプトエレクトロニクス半導体チップの動作中、半導体ボディの活性領域に電流が注入され、これにより、活性領域で光が形成されるかまたは光が検出されることを意味する。この場合、各コンタクト点は有利には導電性を有するように構成されている。
ここでのオプトエレクトロニクス半導体チップは、特に、半導体ボディと鏡面層とのあいだの中空室を、ケイ素窒化物またはケイ素酸化物などの誘電性固体で充填することに比べて、気体で充填するほうが有利であるという認識を着想の基礎としている。
中空室が気体で充填されるため、まず、半導体ボディと中空室との界面で屈折率が大きく変化するという利点が得られる。こうした大きな屈折率の変化により、界面への光の入射角度が特に小さくなり、全反射が起こる。半導体ボディと中空室との屈折率の差が大きいため、ここでの界面は鏡として機能する。このようにして形成される"気体鏡"により、浅い角度に対する反射が改善される。光の入射角度が浅くても、金属鏡面層および/またはブラッグ鏡として形成された鏡面層によって、反射が生じる。
活性領域で形成されて中空室の方向へ放射される光は、界面での全反射により、光出射面の方向または活性領域の方向へ偏向される。同じことが、活性領域で検出される光についても当てはまる。全反射されず、半導体ボディと中空室との界面を通過した光はさらに進んでコンタクト点および/または鏡面層へ達し、これらの部材によって光出射面の方向および/または活性領域の方向へ反射されるのである。
コンタクト点によって半導体ボディと鏡面層とのあいだに形成される中空室を気体で充填することにより、さらに、オプトエレクトロニクス半導体チップの効率が高まるという利点が得られる。また、中空室を気体で充填すると熱放散が改善されることが判明している。オプトエレクトロニクス半導体チップの動作時には、中空室に導入された気体により、半導体ボディから鏡面層へ、また、鏡面層から例えば支持体へ、生じた熱が良好に放散される。特に良好な熱放散を達成するのに適した中空室の充填剤として、ヘリウム(He)または水素(H)が挙げられる。なお、窒素またはアルゴンなどの他の気体も利用可能である。
気体の充填された中空室は、機能の点で誘電性材料から成る誘電体鏡と等価であるうえ、誘電体鏡よりも良好な光学特性および熱特性を有する。全体として、中空室に気体を充填することにより、オプトエレクトロニクス半導体チップの効率が向上する。
オプトエレクトロニクス半導体チップの有利な実施形態によれば、少なくとも1つのコンタクト点が閉じた導体路として形成される。これは、少なくとも1つのコンタクト点がフレーム状に形成され、半導体ボディと鏡面層とのあいだの領域を包囲するように連続的に延在することを意味する。
言い換えると、少なくとも1つのコンタクト点が、半導体ボディと鏡面層とのあいだの領域をフレーム状に取り囲む。ただし、ここで云う"フレーム状"とは当該のコンタクト点の特定の形状を限定する概念でなく、当該のコンタクト点は円形、四角形、楕円形など任意の形状であってよい。閉じた導体路として形成されたコンタクト点は、有利には、オプトエレクトロニクス半導体チップの縁領域に配置される。
例えば、半導体ボディのうち鏡面層に近いほうの面の縁領域に、閉じた導体路として半導体ボディの縁に沿って延在するフレーム状のコンタクト点が配置される。当該のコンタクト点は鏡面層および/または半導体ボディと直接に接していてよい。閉じた導体路としてのコンタクト点は、半導体ボディと鏡面層とのあいだに、気体の充填される大きな中空室を形成するのに適している。当該のコンタクト点により、半導体ボディと鏡面層とのあいだの中空室が気密に閉鎖されるからである。
有利には、閉じた導体路として形成された第1のコンタクト点によって閉鎖される中空室に、柱状の第2のコンタクト点が多数配置される。閉じた導体路として半導体ボディの縁領域に延在する第1のコンタクト点により、半導体ボディと鏡面層とを接続する際に、オプトエレクトロニクス半導体チップ内の良好な熱伝導性を有する気体を気密に封入することができる。
オプトエレクトロニクス半導体チップの有利な実施形態によれば、少なくとも1つの中空室がパシベーション材料によって封止される。例えば、パシベーション材料はオプトエレクトロニクス半導体チップの縁領域においてオプトエレクトロニクス半導体チップの周囲を取り巻くように被着される。つまり、閉じた導体路として構成された第1のコンタクト点に代えてまたはこれに加えて、当該のパシベーション材料を利用できる。当該のパシベーション材料は、例えば、鏡面層と半導体ボディとのあいだの中空室に封入された気体に対して気密性を有する。この場合、パシベーション材料は気体封止部材となる。したがって、閉じた導体路として構成された第1のコンタクト点に代えてまたはこれに加えて、当該のパシベーション材料を利用できるのである。
本発明の有利な実施形態によれば、気体は少なくとも1つの中空室の通常圧よりも低い圧力で封入される。鏡面層と半導体ボディとのあいだに形成された中空室が閉じた導体路として構成された第1のコンタクト点および/またはパシベーション材料によって封止される場合、鏡面層と半導体ボディとのあいだの通常の外気圧よりも低い圧力で気体を導入することができる。気体に負圧をかけることによって、中空室内の気体の熱特性が改善される。これは、中空室内の気体を介した熱放散がいっそう高まることを意味する。有利には、気体は圧力0.9bar〜1.1barで中空室内に封入される。また、当該の気体を、中空室内の圧力よりも高い圧力で封入してもよい。特に有利な圧力領域は1mbar〜5barである。
オプトエレクトロニクス半導体チップの有利な実施形態によれば、鏡面層から半導体ボディまでの距離は10nm以上10μm以下である。この距離はコンタクト点によって定められる。つまり、コンタクト点は、有利には、少なくとも10nm、最大で10μmの高さを有する。例えば、鏡面層から半導体ボディまでの距離は100nm〜1μmの範囲内の値である。当該の距離値の範囲は少なくとも1つの中空室内の気体が半導体ボディから鏡面層へ熱を放散させるに際して最適な値の範囲である。
オプトエレクトロニクス半導体チップの有利な実施形態によれば、コンタクト点および鏡面層は少なくとも1つの共通の金属を含む。つまり、コンタクト点および鏡面層はそれぞれ少なくとも1つの金属を含むことができる。コンタクト点および鏡面層に含まれる少なくとも1つの金属はここでは共通である。例えば、コンタクト点および鏡面層は銀、アルミニウムまたは金を含む。
オプトエレクトロニクス半導体チップの有利な実施形態によれば、コンタクト点および鏡面層は同じ材料から形成される。例えば、コンタクト点および鏡面層はアルミニウム、銀または金から形成される。
オプトエレクトロニクス半導体チップの有利な実施形態によれば、コンタクト点は少なくとも1つのはんだ材料を含む。例えば、コンタクト点は、、インジウム、ガリウム、ビスマスのうち少なくとも1つのはんだ材料を含む。これらのはんだ材料は特に低い融点を有する。これらのうち少なくとも1つのはんだ材料を含むコンタクト点は、はんだを介して、半導体ボディおよび鏡面層に対して、特に良好に被着可能である。
例えば、コンタクト点に対して銀化合物または銀インジウム化合物がはんだとして用いられる。コンタクト点は半導体チップの製造時に半導体ボディへ被着され、コンタクト点は半導体ボディに面する側に阻止層または接着剤層を含む。これらの層は例えばコンタクト点と半導体ボディとの接着度を改善し、また、コンタクト点から銀などの金属が半導体ボディへ拡散することを阻止する。
コンタクト点を有する半導体ボディは、例えば支持体に被着された鏡面層にボンディングされる。ここで、例えば銀錫相または銀インジウム相が生じ、さらなる処理(例えば配線板へのはんだ付け)の際の半導体チップの熱耐性が保証される。つまり、ボンディングは有利には等温凝固により行われる。生じた相はボンディング温度よりも高い再融点を有する。これにより、半導体チップのボンディング後のさらなる処理の際や半導体チップの動作時にボンディング接続の剥離が生じるおそれが低減されるので有利である。
本発明は、さらに、オプトエレクトロニクス半導体チップの製造方法に関する。有利には、本発明は、前述した少なくとも1つのオプトエレクトロニクス半導体チップの製造に適する。つまり、前述したオプトエレクトロニクス半導体チップは本発明によって製造可能であるかまたは本発明によって製造される。オプトエレクトロニクス半導体チップについて説明した特徴はすべてオプトエレクトロニクス半導体チップの製造方法にも当てはまる。
本発明の製造方法では、まず、光形成または光検出のための少なくとも1つの活性領域を備えた半導体ボディを用意するステップが行われる。次に、鏡面層を備えた支持体を用意するステップが行われる。ここで、支持体と鏡面層とのあいだに、例えば、鏡面層の材料に対する拡散阻止層または拡散阻止層列を配置することができる。続いて、半導体ボディの下側、当該の阻止層の上側に鏡面層が被着される。ついで、複数のコンタクト点を鏡面層の上面および/または半導体ボディの下面に被着させるステップが行われる。つまり、コンタクト点は、鏡面層上、半導体ボディ上、または、これら双方の上に被着される。さらに、熱圧着により、複数のコンタクト点を介して半導体ボディと鏡面層とを接続するステップが行われる。ここでの熱圧着により、コンタクト点と半導体ボディおよび鏡面層との機械的な固定が達成される。
熱圧着は、有利には、150℃〜450℃の温度、0.4MPa〜15MPaの圧力で行われる。熱圧着は、温度および圧力に応じた2min〜10hの期間にわたって行われる。この場合、熱圧着の期間が長くなればなるほど、温度および圧力は低く設定される。
本発明の製造方法の有利な実施形態によれば、コンタクト点は鏡面層と同じ材料から形成される。例えば、鏡面層が、PVD法(物理的気相蒸着法)によって堆積された銀層から形成される場合、銀から成るコンタクト点が鏡面層と半導体ボディとのあいだに設けられる。例えば、コンタクト点は、スクリーンプリンティングまたはインクジェットプリンティングなどのプリンティングプロセスにより、あるいは、PVD法または小球状(小さいバンプ状)に予成形された小さな部材を用いて、被着される。
Aには第1の実施例のオプトエレクトロニクス半導体チップの断面図、Bには当該のオプトエレクトロニクス半導体チップの鏡面層の上面図が示されている。 Aには第2の実施例のオプトエレクトロニクス半導体チップの断面図、Bには当該のオプトエレクトロニクス半導体チップの鏡面層の上面図が示されている。 Aには第3の実施例のオプトエレクトロニクス半導体チップの断面図、Bには当該のオプトエレクトロニクス半導体チップの鏡面層の上面図が示されている。
以下に、図示の実施例に則して、本発明のオプトエレクトロニクス半導体チップおよびその製造方法を説明する。
図中、同じ要素または同じ機能を有する要素には同じ参照番号を付してある。図中のそれぞれの要素は必ずしも縮尺通りでなく、わかりやすくするために、意図的に拡大して示されていることがあることに注意されたい。
図1のAには、第1の実施例のオプトエレクトロニクス半導体チップの断面図が示されている。当該のオプトエレクトロニクス半導体チップは半導体ボディ1を有している。
半導体ボディ1は例えばエピタキシャルプロセスによって製造される。初期的に半導体ボディ1の上面1aに配置されていた成長基板は半導体ボディ1から除去されている。オプトエレクトロニクス半導体チップはいわゆる薄膜チップである。半導体ボディ1は活性領域10を含む。活性領域10は例えば光形成または光検出のために設けられている。半導体ボディ1の下面1bは鏡面層2の上面2aに面している。鏡面層2は、例えば、銀、金またはアルミニウムから成る。鏡面層2にアルミニウムが用いられる場合、鏡面層2と半導体ボディ1とを接続する前に、鏡面層2が有利には融剤によって処理され、酸化物層がその上面2から除去される。
半導体ボディ1および鏡面層2は、例えばそれぞれ柱状に構成されている複数のコンタクト点3により、機械的および電気的に相互に接続されている。
各コンタクト点3ははんだ系から形成することができる。ここでのはんだ系は、鏡面層2の材料と、またはインジウムまたはガリウムまたはビスマスなどの少なくとも1つの低融点はんだ材料とを含む。例えば鏡面層2が銀から形成される場合、コンタクト点3は有利には銀はんだまたは銀インジウムはんだを含む。鏡面層2が金から形成される場合、コンタクト点3は有利には金インジウムはんだを含む。鏡面層2がアルミニウムから形成される場合、コンタクト点3は有利にはアルミニウムガリウムはんだによって形成される。コンタクト点3は有利には半導体ボディ1に近い側に阻止層および接着剤層を有する。
ここで、阻止層は、例えば、Ni,Pd,Pt,Ti,TiW,TiN,TiW:Nのうち少なくとも1つの材料を含むかまたはこれらのうち少なくとも1つの材料から形成され、接着剤層は、例えば、Cr,Ni,Pd,Pt,Tiのうち少なくとも1つの材料を含むかまたはこれらのうち少なくとも1つの材料から形成される。
はんだ材料に代えて、各コンタクト点3を鏡面層2と同じ材料から形成してもよい。この場合、半導体ボディ1および鏡面層2は有利には熱圧着により相互に接続される。
各コンタクト点3により、半導体ボディ1と鏡面層2とのあいだの距離Dが設定される。距離Dがあることによって、半導体ボディ1と鏡面層2とのあいだに少なくとも1つの中空室4が形成される。この実施例では、1つの中空室4内に多数のコンタクト点3が配置されている(図1のBの鏡面層2の上面図を参照)。中空室4には気体40(この実施例では空気)が充填されている。最適な距離Dの値として、100nm以上1500nm以下、有利には1000nmが定められる。
半導体チップはさらに支持体7を有しており、この支持体7上に鏡面層2が被着される。支持体7と鏡面層2とのあいだに阻止層6が配置され、鏡面層2の金属から支持体7への拡散が阻止される。
支持体7は金属を含むかまたは金属から形成される。例えば、支持体7はモリブデンシートによって形成される。また、支持体7が、アルミニウム酸化物などのセラミック材料を含むかまたはこうしたセラミック材料から形成されるように構成することもできる。さらに、支持体7が半導体材料を含むかまたは半導体材料から形成されるようにしてもよい。例えば、半導体材料として、ケイ素、ゲルマニウム、GaAsなどが挙げられる。
阻止層6は、例えば、Ni,Pd,Pt,Ti,TiW,TiN,TiW:Nの材料のうち少なくとも1つの材料を含むか、または、少なくとも1つのこれらの材料から形成される。コンタクト点3は、支持体7から半導体ボディ1へ電流を導通し、熱の一部を半導体ボディ1から支持体7へ伝導させる機能を有している。各コンタクト点3の密度および大きさは、鏡面層2の効率と中空室4での屈折率の変化を大きくするためにはできるだけ小さくなければならないが、一方、電気的負荷および熱的負荷に対するチップの耐性を保証し、機械的に安定に保持するために、或る程度は大きくなければならない。ここで、各コンタクト点3の大きさすなわち各コンタクト点3の直径は、有利には、1μm以上50μm以下である。また、コンタクト点3の密度は、有利には、鏡面層2の面積の0.5%〜50%である。
各コンタクト点3は、例えば、正方形格子または三角形格子などの規則的な格子の交点に配置される。各コンタクト点3は、PVDプロセスまたはプリンティングプロセスにより、あるいは、予成形された小さな部材として、鏡面層2と半導体ボディ1とのあいだに導入され、これらの部材に被着される。
各コンタクト点3によって形成される気体鏡をエッチングステップに対して保護するために、処理期間中、犠牲層を設けておくこともできる。犠牲層は、チップの側面に被着され、チップのさらなる処理のあいだ、コンタクト点3がエッチングで削られてしまわないようにこれを保護し、製造ステップの終了後に除去される。当該の犠牲層は、例えば、ネガ型フォトレジスト、ポジ型フォトレジスト、ケイ素窒化物、ケイ素酸化物の材料のうちいずれかを含むかまたはこれらの材料のいずれかから形成される。
図2のA,Bに即して、本発明の第2の実施例のオプトエレクトロニクス半導体チップを説明する。第1の実施例と異なるのは、当該の第2の実施例では、パシベーション材料5が、フレーム状に、つまり、半導体ボディ1および鏡面層2とのあいだの中空室4を取り巻くように配置されているということである。パシベーション材料5は中空室4を気密に閉鎖している。このようにすれば、空気以外の気体40を中空室4へ封入することができる。例えば、熱伝導性の特に高いヘリウムHeまたは水素Hが用いられる。これらの気体は、半導体ボディ1と鏡面層2とのあいだの通常圧よりも小さい圧力で封入され、これによりさらに熱伝導性が高まる。例えば、パシベーション層5は、ケイ素窒化物、ケイ素酸化物、シリコーン、ビスベンゾシクロブテンの材料のうちいずれかを含むかまたはこれらの材料のいずれかから成る。
図3のA,Bに即して、第3の実施例のオプトエレクトロニクス半導体チップを説明する。この第3の実施例では、第1の実施例とは異なり、第1のコンタクト点が閉じた導体路として構成されている。当該の第1のコンタクト点は複数の第2のコンタクト点をフレーム状に取り囲んでいる。閉じた導体路として構成された第1のコンタクト点はチップの縁領域に配置されている。当該の第1のコンタクト点は、所定の電気的特性および所定の光学的特性を有するほか、半導体ボディ1と鏡面層2とのあいだの中空室4を気密に封止するために用いられる。このようにすれば、気体40を、オプトエレクトロニクス半導体チップの通常圧よりも低い圧力で封止することができる。
こうしたフレーム状のコンタクト層は、鏡面層2の面積の大きなオプトエレクトロニクス半導体チップにおいて、特に有利である。なぜなら、鏡面層2の面積が大きい場合、面積が小さい場合に比べて、縁領域のコンタクト点で発生する吸収の度合が小さくなるからである。閉じた導体路として構成された第1のコンタクト点を小さなチップにおいて用いる場合には、当該の第1のコンタクト点を、高い反射性を有する銀から形成するとよい。このようにすれば、閉じた導体路として構成された第1のコンタクト点の吸収損失がほとんど発生しなくなる。なお、ここでは、大きなチップとは一辺の長さが500μmよりも大きいものを云い、小さなチップとは、一辺の長さがそれよりも小さいものを云う。
本発明の半導体チップのコンタクト形成は種々の方式で行われる。パターニングされた上面コンタクト、例えばボンディングパッドと、全面にわたる下面コンタクトとを用いることができる。また、パターニングされた2つの上面コンタクト(2つのボンディングパッド)を用いることもできる。さらに、パターニングされた2つの下面コンタクトを利用して、半導体チップをフリップチップと同様に実装し、電気的に接続してもよい。
本発明を実施例に則して説明したが、本発明はこれらの実施例に限定されるものでなく、本発明の全ての特徴は、それが実施例または特許請求の範囲に明示されていないとしても、単独であるいは任意に組み合わせて、本発明の対象となりうる。
本願は独国出願第102008039360.6号の優先権を主張するものであり、その開示内容は参照により本願に含まれるものとする。

Claims (16)

  1. 活性領域(10)を含む半導体ボディ(1)と、
    鏡面層(2)と、
    前記半導体ボディ(1)と前記鏡面層(2)とのあいだに配置され、前記半導体ボディ(1)と前記鏡面層(2)とのあいだの距離(D)を定める複数のコンタクト点(3)と
    を有する、
    オプトエレクトロニクス半導体チップにおいて、
    前記半導体ボディ(1)と前記鏡面層(2)とのあいだに少なくとも1つの中空室(4)が形成されており、
    該少なくとも1つの中空室(4)に気体(40)が含まれており、
    前記鏡面層(2)は水平方向において全てのコンタクト点(3)を超えて延在しており、
    前記鏡面層(2)は、高屈折率材料の層と低屈折率材料の層とを交互に配置して成るブラッグ鏡である
    ことを特徴とするオプトエレクトロニクス半導体チップ。
  2. 前記複数のコンタクト点(3)のうち少なくとも1つは閉じた導体路を形成している、請求項1記載のオプトエレクトロニクス半導体チップ。
  3. 前記複数のコンタクト点(3)のうち少なくとも1つを介して、当該オプトエレクトロニクス半導体チップの動作中に所定の電流が前記活性領域(10)へ注入される、請求項2記載のオプトエレクトロニクス半導体チップ。
  4. 前記少なくとも1つの中空室(4)がパシベーション材料(5)によって封止されている、請求項1から3までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  5. 前記気体(40)は前記少なくとも1つの中空室(4)内に常圧よりも小さい圧力で封入されている、請求項1から4までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  6. 前記複数のコンタクト点(3)は前記半導体ボディ(1)に直接に接している、請求項1から5までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  7. 前記鏡面層(2)と前記半導体ボディ(1)とのあいだの距離(D)は10nm以上10μm以下である、請求項1から6までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  8. 前記鏡面層(2)は、ブラッグ鏡と金属鏡との組み合わせであり、
    前記金属鏡は、前記活性領域(10)に面する向きで、前記ブラッグ鏡上に配置されている、請求項1から7までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  9. 前記複数のコンタクト点(3)は、はんだ材料Sn,In,Ga,Biのうち少なくとも1つを含んでいる、請求項1からまでのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  10. 前記鏡面層(2)は支持体(7)上に被着されており、該支持体(7)は前記鏡面層(2)の、前記中空室(4)および前記半導体ボディ(1)から遠い側に位置する、請求項1からまでのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  11. 前記支持体(7)と前記鏡面層(2)とのあいだに阻止層(6)が配置されている、請求項10記載のオプトエレクトロニクス半導体チップ。
  12. 少なくとも1つの活性領域(10)を備えた半導体ボディ(1)を用意するステップ、
    鏡面層(2)を備えた支持体(7)を用意するステップ、
    複数のコンタクト点(3)を前記鏡面層(2)の上面(2a)および/または前記半導体ボディ(1)の下面(1b)に被着するステップ、
    熱圧着により、前記複数のコンタクト点(3)を介して前記半導体ボディ(1)と前記鏡面層(2)とを接続し、前記複数のコンタクト点(3)によって前記半導体ボディ(1)と前記鏡面層(2)とのあいだの距離(D)を定めるステップ、ならびに、
    前記半導体ボディ(1)と前記鏡面層(2)とのあいだに少なくとも1つの中空室(4)を形成し、該中空室に気体(40)を封入するステップ
    を有し、
    前記鏡面層(2)は、高屈折率材料の層と低屈折率材料の層とを交互に配置して成るブラッグ鏡である
    ことを特徴とするオプトエレクトロニクス半導体チップの製造方法。
  13. 前記鏡面層(2)は、ブラッグ鏡と金属鏡との組み合わせであり、
    前記金属鏡は、前記活性領域(10)に面する向きで、前記ブラッグ鏡上に配置されている、請求項12記載のオプトエレクトロニクス半導体チップの製造方法。
  14. 前記複数のコンタクト点(3)をプリンティングプロセスにより被着する、請求項12または13記載のオプトエレクトロニクス半導体チップの製造方法。
  15. 前記複数のコンタクト点(3)を蒸着プロセスにより被着する、請求項12または13記載のオプトエレクトロニクス半導体チップの製造方法。
  16. 前記複数のコンタクト点(3)を、小さな部材とて被着する、請求項12または13記載のオプトエレクトロニクス半導体チップの製造方法。
JP2011523298A 2008-08-22 2009-08-05 気体の充填された鏡を備えたオプトエレクトロニクス半導体チップおよびその製造方法 Active JP5921192B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008039360.6 2008-08-22
DE102008039360.6A DE102008039360B4 (de) 2008-08-22 2008-08-22 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
PCT/DE2009/001111 WO2010020213A1 (de) 2008-08-22 2009-08-05 Optoelektronischer halbleiterchip mit gas-gefülltem spiegel

Publications (3)

Publication Number Publication Date
JP2012501065A JP2012501065A (ja) 2012-01-12
JP2012501065A5 JP2012501065A5 (ja) 2015-11-26
JP5921192B2 true JP5921192B2 (ja) 2016-05-24

Family

ID=41461099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011523298A Active JP5921192B2 (ja) 2008-08-22 2009-08-05 気体の充填された鏡を備えたオプトエレクトロニクス半導体チップおよびその製造方法

Country Status (7)

Country Link
US (1) US8761219B2 (ja)
EP (1) EP2316133A1 (ja)
JP (1) JP5921192B2 (ja)
KR (1) KR101704831B1 (ja)
CN (1) CN102099926B (ja)
DE (1) DE102008039360B4 (ja)
WO (1) WO2010020213A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957490B2 (en) 2013-06-28 2015-02-17 Infineon Technologies Dresden Gmbh Silicon light trap devices
KR102465406B1 (ko) * 2016-01-07 2022-11-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
DE102018101389A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0683921B1 (en) * 1993-02-04 2004-06-16 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
WO1998040915A1 (fr) * 1997-03-10 1998-09-17 Seiko Epson Corporation Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
KR100589449B1 (ko) * 1997-04-17 2006-06-14 세키스이가가쿠 고교가부시키가이샤 전자회로부품
EP1419534A2 (de) * 2001-08-24 2004-05-19 Schott Glas Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
US6903381B2 (en) * 2003-04-24 2005-06-07 Opto Tech Corporation Light-emitting diode with cavity containing a filler
JP2004332017A (ja) * 2003-05-01 2004-11-25 Sumitomo Electric Ind Ltd ハンダ皮膜の製造方法、ハンダ皮膜を備えたヒートシンク、および半導体素子とヒートシンクの接合体
WO2005089098A2 (en) * 2004-01-14 2005-09-29 The Regents Of The University Of California Ultra broadband mirror using subwavelength grating
US7573074B2 (en) * 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
DE102007003282B4 (de) 2007-01-23 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip

Also Published As

Publication number Publication date
US8761219B2 (en) 2014-06-24
DE102008039360B4 (de) 2021-05-12
US20110164644A1 (en) 2011-07-07
KR101704831B1 (ko) 2017-02-08
WO2010020213A1 (de) 2010-02-25
DE102008039360A1 (de) 2010-02-25
CN102099926B (zh) 2013-04-24
JP2012501065A (ja) 2012-01-12
EP2316133A1 (de) 2011-05-04
CN102099926A (zh) 2011-06-15
KR20110068974A (ko) 2011-06-22

Similar Documents

Publication Publication Date Title
JP6530442B2 (ja) 反射構造を有する半導体発光ダイオードおよびその製造方法
JP6294419B2 (ja) 光半導体装置および光半導体装置の製造方法
JP5877487B1 (ja) 発光装置
JP6092798B2 (ja) 半導体装置の製造方法
JP5676396B2 (ja) 高光抽出led用の基板除去方法
US6455878B1 (en) Semiconductor LED flip-chip having low refractive index underfill
US6794684B2 (en) Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
KR101931010B1 (ko) 응력 감소층을 갖는 기밀 밀봉된 패키지
KR20090085594A (ko) GaN 계 LED 칩을 사용하여 이루어지는 발광 장치
US10439359B2 (en) Light source device
US20180323344A1 (en) Uv led package
US10700487B2 (en) Light source device
JP6936574B2 (ja) 光半導体装置
JP5921192B2 (ja) 気体の充填された鏡を備えたオプトエレクトロニクス半導体チップおよびその製造方法
US20170345966A1 (en) Method of producing a semiconductor body
KR101893701B1 (ko) Uv led 패키지
US20190140145A1 (en) Light-Emitting Device and Method for Manufacturing a Light-Emitting Device
US20220407289A1 (en) Optical assembly with a vertical cavity surface emitting laser device disposed on an integrated circuit driver chip
JP7262644B2 (ja) 半導体発光装置
JP6265306B1 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140714

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140722

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150629

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160412

R150 Certificate of patent or registration of utility model

Ref document number: 5921192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250