JP5915733B2 - 情報処理装置、情報処理方法及びプログラム - Google Patents
情報処理装置、情報処理方法及びプログラム Download PDFInfo
- Publication number
- JP5915733B2 JP5915733B2 JP2014512412A JP2014512412A JP5915733B2 JP 5915733 B2 JP5915733 B2 JP 5915733B2 JP 2014512412 A JP2014512412 A JP 2014512412A JP 2014512412 A JP2014512412 A JP 2014512412A JP 5915733 B2 JP5915733 B2 JP 5915733B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- turned
- information processing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
Description
1.前提となる技術
2.第1の実施形態
2.1.装置の全体構成例
2.2.装置の具体的構成例
3.第2の実施形態
3.1.第2の実施形態の動作について
3.2.ECによるデバイスの電源のオン/オフの管理について
3.3.第2の実施形態の構成例
4.第3の実施形態
4.1.USB充電の概要
4.2.前提となるデータロスト対策について
4.3.本実施形態に係るデータロスト対策について
4.4.ハイブリッドスリープ機能について
4.5.バッテリースリープディスエーブルについて
4.6.第3の実施形態の処理について
5.第4の実施形態
近時では、メールやウェブをはじめとするインターネットへ接続する端末として、パーソナルコンピュータ(PC)に加えて、スマートフォンやタブレットと呼ばれるモバイル機器も使われるようになっている。
サスペンドは、ACPI(Advanced Configuration and Power Interface)規格ではS3(ステート)とも称される。また、サスペンドは、スタンバイまたはスリープとも称される。サスペンドは、メモリ209のデータを保持しつつ、
プロセッサ202、ストレージデバイス220、LCD等のデバイスをオフもしくは停止することで、システム全体の消費電力を下げ、かつ動作状態に高速に復帰出来る待機状態のことである。サスペンドでは、OSが起動した状態のデータをメモリ209が保持しているため、復帰するときにはOSは再起動されず、サスペンド前の状態にそのまま復帰する。
Refresh)と呼ばれる状態になる。セルフリフレッシュとは、クロックを非活性にしてデバイスの消費電力を低く抑え、内部のリフレッシュカウンタを用いて自動的にリフレッシュ動作を実行するモードである。セルフリフレッシュは、データを保持する必要はあるが、長時間デバイスにアクセスしない場合に有効である。
ハイバネーションは、システムの電源を切る直前にメモリ209の内容をHDDなどのストレージデバイス220に保存(待避)し、次回起動時にストレージデバイス220に保存した内容でメモリ209の内容を復元し、復帰する機能である。ハイバネーションは、ACPI規格ではS4とも称される。
InstantOnとは、システムの全ての機能を使用できる通常のOSとは別に用意された、機能に制限はあるものの短時間で起動するOSのことである。ユーザの指示により、起動するOSとして通常のOSまたはInstantOnが選択される。
EC206は、システムの電源ステートの管理を担っている。EC206がオフ(OFF)となった状態は、ACPI規格のS5に対応し、システム全体をオフした状態である。上述のように、サスペンド(S3、スタンバイ)は、は電源オフ(S5)とは異なる状態であり、システムのメモリ209への電源供給を維持する必要がある。このため、図1に示す一般的なPC200の場合、サスペンド中にEC206をオフ(OFF)にすることは出来なかった。
S3(スタンバイ)とハイバネーションを組み合わせたもので、スタンバイへの遷移と同時にハイバネーションイメージ(Hib Image)をストレージデバイス220上に作成する。ハイバネーションイメージを作成するために遷移時間がスタンバイに比べ長くなるが、スタンバイに遷移するのでS0への復帰は早い。また、スタンバイと異なり、電源が失われてもストレージデバイス220上にあるハイバネーションイメージから復帰出来る。なお、Hybrid Sleepは、Windows(登録商標) Vistaの機能として導入されている。
[2.1.装置の全体構成例]
第1の実施形態は、サスペンド(スタンバイ(Standby))時の電力を削減するために、EC電源をオフ(OFF)する技術に関する。EC電源をオフ(OFF)することで、スタンバイ時の電力を大幅に削減することができる。メモリへの電源供給は、ECより制御可能なGPIO
Expanderを使用する。制御が必要な信号をGPIO Expanderに集約し、GPIO Expanderの電源のみ供給することでサスペンド中のメモリの出力レベルを維持することができる。
図3は、第1の実施形態に係る情報処理装置100の具体的な構成を示す模式図である。図3は、主として、メモリ109と、メモリ109に電源を供給する構成要素を示している。
Expander110から供給する。
3.1.第2の実施形態の動作について
次に、本開示の第2の実施形態について説明する。第2の実施形態は、サスペンド時にECとチップセットの電源をオフする場合において、起動時刻を高精度に実現する技術に関する。
wakeが設定されている場合、BIOSが同じ設定を、EC106に対しても行う。EC106は、RTC wakeによって設定された日時よりも所定時間前(例えば数秒前)にチップセット104の電源を入れる。チップセット104では、設定された日時にRTC
wake割込みが発生し、システムが起動する。このような構成によれば、EC106及びチップセット104を必要な時だけオンにすることができ、大幅な消費電力の低減が可能である。
Wakeが設定されている場合、チップセット104では、設定された日時にRTC wake割込みが発生し、プロセッサ102に電源が投入され、システムが起動する。
Wakeによる起動(Wake)の日時に関する情報をチップセット104から取得する。そして、BIOS103は、チップセット104から取得した情報に基づいて、EC106に対して、起動する日時(RTC
wakeと同様の日時)を設定する。EC106は、設定された日時よりも所定時間前に起動するように、自身のタイマー107(Alarm Timer)を設定する。ここで、所定時間は、EC106のタイマー107の精度に応じて、またRTC
wakeが起動するまでのマージンに応じて、EC106の起動が確実にRTC Wakeよりも先行できる時間に設定される。所定時間は、例えば1秒、5秒、1分、5分など、任意の値に設定される。
Wakeによりチップセット104が復帰すべき日時の数秒前に、タイマー107に設定された時刻に基づいてEC106が起動する。これは、上述したように、RTC Wakeの日時が設定された時に、設定された日時よりも少し前に起動するようにEC106のタイマー107が設定されているためである。
wakeが可能な環境が整う。
Timerがエキスパイアし、RTC wakeの割込みが発生する。
wakeが発生したのち、通常の復帰パスを通じてシステムがS0に遷移する。これにより、チップセット104、およびプロセッサ102に電源が投入される。
wakeが実現可能な環境を作るためにのみ動作し、チップセット104に電源を投入した後は、RTC wakeによって自動的にシステムが起動してS0に達する。このため、本実施形態では、実際のRTC
wakeの仕組みでシステムがS0へ遷移して起動(Wake)する。従って、特許文献1に記載されているようなEC106がRTC114の代替として用いられる場合と比較して、RTC114の時刻(システム時刻)に対して正確に起動することができる。
wakeを意図すれば、正しくRTC114を用いたWake動作が可能となる。これにより、RTC114によるRTC wakeをサポートできるとともに、EC106などRTC114以外のデバイスを用いてRTC wakeをエミュレートする必要がないため、システムの起動時刻の精度をより高めることができる。
wakeにより起動が行われるため、OSから見た時の起動時刻の誤差を抑止することができる。また、OSが、RTC wakeしたことを容易に検知することが可能である。
wakeの直前にEC106が起動するため、その直前まではチップセット104、RTC114、EC106の電源を切っておくことができる。従って、消費電力を大幅に低減することが可能となる。
次に、図12〜図14に基づいて、EC106によるデバイスの電源のオン/オフの管理について説明する。EC106によるデバイスの電源管理が必要な場合、EC106の電源をオン(ON)にしておく必要があるが、これによって消費電力が増加してしまう。このため、以下に説明する例では、アラームタイマー(Alarm
Timer)107を利用し、デバイスの電源管理の実動作(監視・電源のON/OFF等)が必要になる瞬間のみEC106の電源をオン(ON)にする。それ以外の期間では、EC106の電源をOFFにする。これにより、消費電力の低減を実現することができる。図12〜図14においても、ドットを付した領域は、電源がオフ(OFF)の状態を示しており、ドットを付していない領域は、電源がオン(ON)の状態を示している。
Timer)にメモリ109の電源をオフ(OFF)にする日時を設定する。この時、次回起動時にメモリ電源をオフ(OFF)することを記録する。
Timer)がエキスパイアし、EC106の電源がオン(ON)となる。
Timer)にメモリ109の電源をオフ(OFF)にする日時が設定されているため、EC106は、自身の電源がオンとされた後、メインメモリ109の電源をオフ(OFF)する。
次に、上述した第2の実施形態の動作を行うための具体的な構成について説明する。図15は、プロセッサ102、チップセット(PCH)104、EC106、メモリ109の構成を示す模式図である。チップセット104とRTC114のそれぞれには、電源が供給されている。チップセット104にはPCH Powerが供給され、RTC114にはRTC Powerが供給されている。また、EC106とタイマー107のそれぞれには、電源が供給されている。EC106にはEC Powerが供給され、タイマー107にはBAT Powerが供給されている。また、プロセッサ102には、電源(CPU Power)が供給されている。
4.1.USB充電の概要
次に、本開示の第3の実施形態について説明する。第3の実施形態は、情報処理装置100と他の装置を接続して、他の装置を充電する技術に関する。本実施形態では、特にUSB充電(USB Charge)を例に挙げて説明する。
1.SDP:Standard Downstream Port
通常のUSBポートであり、他のデバイスとの通信が可能であり、VBUS 500[mA]まで供給可能とされる。
2.DCP:Dedicated Charging Port
VBUSからMAX 1.5[A]を供給可能である。通信は不可である。
3.CDP:Charging Downstream Port
VBUSからMAX 1.5[A]を供給可能であり、且つ通信可能である。
modeを想定する。Defaultは、出荷時の設定であり、通常のUSB Portと同じ設定であり、S0とS3がSDPとなる。Charge modeの場合は、デフォルトに対してS0をCDPとし、S0以外のステートをDCPとしている。従って、全てのステートで急速充電が可能である。
最初に、前提となるデータロスト対策について説明する。情報処理装置100にAC電源が接続されている場合は、データロストを生じることなく、接続されているデバイスを確実に充電することができる。一方、情報処理装置100にAC電源が接続されていない状態(DC駆動時)でUSB
Chargeを行うと、バッテリー122の残量を使い切り、情報処理装置100の画面に表示されている情報、メモリ109に保存されている情報のデータが失われる可能性がある。
Hibとも称する)について説明する。
LBHでは、S0またはS3時に、バッテリー122の残量がある閾値を下回った場合に、イメージをストレージデバイス116に書き込み、S4に遷移する。S3時はS0に起動してストレージデバイス116への書き込みを行う。図21は、S3時とS0時の放電特性を示す模式図である。また、図22は、LBHのしきい値を示す特性図である。図21に示すように、S3時の放電特性とS0時の放電特性は異なるため、これを考慮してS3時とS0時で異なるしきい値を設定する。この際、バッテリーの特性上、(S0でのLBHの閾値)<(S3でのLBHの閾値)となるため、ユーザがS0からS3に入れることができなくなる領域が存在する。例えば、S0のLBHしきい値をバッテリー残量で5%
、S3のLBHしきい値を30%とし、S0でバッテリー残量が25%の状態でS3に遷移させるとLBHが実行されるため、S4に遷移する。
図23は、タイマーハイバネーションを示す特性図であって、縦軸はバッテリー残量を、横軸は時間を示している。タイマーハイバネーションでは、DC駆動時に、S3へ遷移した後、1時間経過した場合、S0に起動(Wake)してイメージをストレージデバイス116に書き込んだ後、S4に遷移する。
Imageを作成してS0からS4へ遷移する。上述のようにUSB Chareの消費電力量は大きく、USB充電中はステップS12,S14の時でも電力を消費し Hib
Image 作成途中にバッテリー116が空になってしまう可能性がある。
Hibは、S3中のみ発動する。ステップS22では、S0からS3へ遷移し、RTC114のタイマーがスタートする。ステップS24では、タイマーが1時間を超えたか否かを判定し、タイマーが1時間を超えた場合はステップS26でS3からS0へ遷移する。タイマーが1時間以下の場合はステップS24へ戻る。ステップS28では、Hib
Imageを作成し、S0からS4へ遷移する。このように、Hib Image作成のために、一旦S0に起動(Wake)しなければならないため、Image作成までLBHよりもさらに時間を要し、よりバッテリー122が空になり易い。
以上に鑑み、本実施形態に係るデータロスト対策として、USB
Chargeの一時停止機構について説明する。図26は、一時停止機構を示す特性図であって、縦軸はバッテリー122の残容量を、横軸は時間を示している。
Hibが発動する。
Hibが発動する場合を示している。
を下回った時とする。従って、図26の特性2,3では一時停止は発動しない。
Hibの処理(図25のステップS24〜S29)を行う。
Lostが生じないしきい値)を設定した根拠を以下に説明する。この発動条件は、例えば対象となる情報処理装置100のラインナップが複数機種存在する場合、情報処理装置100の各機種において、全機種一律の規定値とすることもできる。この場合、機種毎にしきい値を設定する手間を省くことができる。この際、ラインナップ中の高パフォーマンスPCから低バッテリー容量のPCまでを網羅できるようにしきい値を設定することが好適である。
HibでS0が起動(Wake)するまでに必要とされる電力は、バッテリー122の容量の10%程度である。また、図28に示すように、ハイバネーションがオン(ON)となる際の負荷(S0→S4遷移時にかかる電力)は、バッテリー容量の15%程度である。図28は、異なる複数のUSB負荷のそれぞれにおいて、ハイバネーションON時の負荷(ハイバネーション時のバッテリー122の容量減少量)を示す模式図である。また、温度特性を考慮したマージンをバッテリー容量の5%に設定する。これにより、10%+15%+5%の合計でバッテリー容量の30%程度の残容量をしきい値として設定することが望ましい。
を下回った場合は、USBチャージを一時停止とするため、データのロストが生じてしまうことを確実に抑止できる。
次に、他のデータロスト対策として、ハイブリッドスリープ機能についてその概要を説明する。ここでは、ハイブリッドスリープ(Hybrid Sleep)またはBIOSによるハイバネーションでイメージを保存し、S3ステートでメモリ109以外の電源を切ることで、DC駆動時のバッテリー容量保持を助長する。
Imageを作成する(ステップS60)。
Imageを作成する(ステップ56,S58)。
バッテリースリープ(Batt Sleep)がイネーブル(Enable)状態であり、且つバッテリー充放電電流が一定の電流値以下、且つEC106と通信していない、この状態が一定時間続いた時にバッテリー122はスリープモードに入る。この場合、電流量を検知しているバッテリー122のCPU123がスリープ状態となる。解除条件は、EC106がプロセッサを起動した時である。
sleepがEnableのままであると、Batt Sleepに入った後にUSB充電を始めた場合、CPU123が起動していな状態であるので電流量を検知できず、FETが発熱してしまう。
次に、図32〜図37のブロック図に基づいて、第3の実施形態の処理について説明する。図32〜図37は、情報処理装置100に対して、USB充電がされる被充電装置300が接続された状態を示している。被充電装置300は、チップセット302、バッテリー304、パワースイッチ306、USB接続部308を有して構成されている。また、情報処理装置100の構成は、図2と同様であるが、図2では図示していないバッテリー122のCPU123と、USB充電のためのパワースイッチ(Power
SW)130と、USB接続部132を示している。図32〜図37において、ドットを付した構成要素には電源が投入されていないことを示している。
メモリ109に書き込まれる。この状態でバッテリー122の残量低下により電源が落ちると、メモリ109に電源が供給されないため、Imageは消失してしまう。EC106はバッテリー122の残量を監視している。ポートモードはSDPの状態が維持されており、デバイスに対して0.5[A]まで供給が可能である。
メモリ109に書き込まれる。この状態でバッテリー122の残量低下により電源が落ちるとImageは消失してしまう。EC106はバッテリー122の残量を監視している。ポートモードはDCPとなり、デバイスに対して1.5[A]まで供給が可能である。
次に、本開示の第4の実施形態について説明する。第4の実施形態は、BIOSハイバネーション時にユーザの利便性を高めるものである。
上述したように、ハイバネーションでは、システムの電源を切る直前にメモリ109の内容をHDDなどのストレージデバイス116に保存(待避)する。この際、システムメモリ109の使用量やストレージデバイス116の性能によって、BIOSハイバネーションデータの書き出しに時間がかかる場合があり、処理を中断することができない。データの書き出しには1分以上かかる場合もある。
また、BIOSハイバネーションデータ書き出し中は、システムの状態はS0であり、電源LED(パワーランプ)126やアクセスLED(ディスクアクセスランプ)118が点灯するため、ユーザはこれらの点灯が消灯するまで待つ必要がある。この間、ユーザが、点灯によってHybrid Sleepと誤認したり、何らかのシステムエラーでメモリダンプしているかのように誤認することが想定される。
BIOSハイバネーションデータ書き出しが開始されると、電源LED126、アクセスLED118が消灯するため、例えばハイバネーションデータ書き出し中にシステムがフリーズした場合は、ユーザがその状態をランプ点灯によって認識することはできない。
図38は、本実施形態の処理を示すフローチャートである。先ず、ステップS120では、BIOS103がEC106にランプの消灯を指示するコマンドを発行する。次に、ステップS122では、EC106がランプをオーバーライドして消灯する。次に、ステップS124では、ハイバネーションによりストレージデバイス116へ書き出し処理を行う。次に、ステップS126では、EC106がランプのオーバーライドを停止する。
(1)システムを制御するプロセッサと、
システムへの電力供給の制御を実行し、前記プロセッサの電源がオフとされたスタンバイ時に電源がオフとされる電源制御部と、
スタンバイ時に情報を記憶するメモリと、
スタンバイ時に前記メモリへの電力供給を実行する電力供給部と、
を備える、情報処理装置。
(2)前記電力供給部は、GPIOエキスパンダから構成される、前記(1)に記載の情報処理装置。
(3)前記電源供給部は、ラッチ回路から構成される、前記(1)に記載の情報処理装置。
(4)前記電源制御部は、第1の電源系統で動作する領域と、第2の電源系統で動作する領域とを含み、スタンバイ時に前記第2の電源系統で動作する領域がオフとされ、
前記電力供給部は、スタンバイ時に前記第1の電源系統で動作する、前記(1)に記載の情報処理装置。
(5)システムへの電力供給の制御を実行する電源制御部の電源を、システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとすることと、
スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行すること、
を備える、情報処理の制御方法。
(6)システムへの電力供給の制御を実行する電源制御部の電源を、システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとする手段、
スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行する手段、
としてコンピュータを機能させるためのプログラム。
102 プロセッサ
106 EC
109 メモリ
110 GPIO Expander
130 ラッチ回路
Claims (5)
- 情報処理装置のシステムを制御するプロセッサと、
前記システムへの電力供給の制御を実行し、前記プロセッサの電源がオフとされたスタンバイ時に電源がオフとされる電源制御部と、
スタンバイ時に情報を記憶するメモリと、
スタンバイ時に前記メモリへの電力供給を実行する電力供給部と、
を備え、
前記電源制御部は、第1の電源系統で動作する領域と、第2の電源系統で動作する領域とを含み、スタンバイ時に前記第2の電源系統で動作する領域がオフとされることで大部分の機能がオフとされ、
前記電力供給部は、スタンバイ時に前記第1の電源系統で動作する、情報処理装置。 - 前記電力供給部は、GPIOエキスパンダから構成される、請求項1に記載の情報処理装置。
- 前記電力供給部は、ラッチ回路から構成される、請求項1に記載の情報処理装置。
- 情報処理装置のシステムへの電力供給の制御を実行する電源制御部の電源を、前記システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとすることと、
スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行すること、
を備え、
前記電源制御部は、第1の電源系統で動作する領域と、第2の電源系統で動作する領域とを含み、スタンバイ時に前記第2の電源系統で動作する領域がオフとされることで大部分の機能がオフとされ、
前記電力供給部は、スタンバイ時に前記第1の電源系統で動作する、情報処理の制御方法。 - 情報処理装置のシステムへの電力供給の制御を実行する電源制御部の電源を、前記システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとする手段、
スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行する手段、
としてコンピュータを機能させるためのプログラムであって、
前記電源制御部は、第1の電源系統で動作する領域と、第2の電源系統で動作する領域とを含み、スタンバイ時に前記第2の電源系統で動作する領域がオフとされることで大部分の機能がオフとされ、
前記電力供給部は、スタンバイ時に前記第1の電源系統で動作する、プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012103444 | 2012-04-27 | ||
JP2012103444 | 2012-04-27 | ||
PCT/JP2013/057225 WO2013161425A1 (ja) | 2012-04-27 | 2013-03-14 | 情報処理装置、情報処理方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013161425A1 JPWO2013161425A1 (ja) | 2015-12-24 |
JP5915733B2 true JP5915733B2 (ja) | 2016-05-11 |
Family
ID=49482765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014512412A Active JP5915733B2 (ja) | 2012-04-27 | 2013-03-14 | 情報処理装置、情報処理方法及びプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US10394307B2 (ja) |
EP (1) | EP2843502B1 (ja) |
JP (1) | JP5915733B2 (ja) |
CN (1) | CN104246655B (ja) |
WO (1) | WO2013161425A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102601165B1 (ko) * | 2016-10-28 | 2023-11-10 | 현대자동차주식회사 | 전기차 원격 제어를 위한 차량 단말기 및 그의 동작 방법 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10146284B2 (en) | 2014-05-20 | 2018-12-04 | Entropic Communications, Llc | Method and apparatus for providing standby power to an integrated circuit |
US9971608B1 (en) * | 2015-05-21 | 2018-05-15 | Amazon Technologies, Inc. | Quick boot from halt by hall sensor smart cover |
US20170090427A1 (en) * | 2015-09-25 | 2017-03-30 | Intel Corporation | Utility provisioning with iot analytics |
CN105320246B (zh) * | 2015-09-29 | 2019-01-15 | 联想(北京)有限公司 | 一种信息处理方法及电子设备 |
US10331187B2 (en) * | 2017-01-26 | 2019-06-25 | Intel Corporation | Selectively controlling power to a connector port |
US12026032B2 (en) * | 2020-09-15 | 2024-07-02 | Samsung Electronics Co., Ltd. | Electronic device and method for controlling power supply in electronic device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001090423A (ja) * | 1999-09-20 | 2001-04-03 | Dic Plastics Inc | 可動継手 |
JP2001092627A (ja) | 1999-09-20 | 2001-04-06 | Toshiba Tec Corp | データ圧縮方法 |
JP2001167038A (ja) * | 1999-12-10 | 2001-06-22 | Toshiba Corp | コンピュータシステム、コンピュータ、及びプログラムが記録された記録媒体 |
JP2002196846A (ja) * | 2000-12-26 | 2002-07-12 | Mitsubishi Electric Corp | Lsiのリーク電流低減方法 |
JP3994071B2 (ja) * | 2003-06-12 | 2007-10-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ装置、システムの稼働状態の切り換え制御方法、およびプログラム |
US7405497B2 (en) * | 2004-04-13 | 2008-07-29 | Electrovaya Inc. | Integrated power supply system |
JP2006254117A (ja) * | 2005-03-10 | 2006-09-21 | Nec Access Technica Ltd | 携帯通信端末、該携帯通信端末に用いられる通信方法及び通信制御プログラム |
US7484109B2 (en) * | 2005-03-31 | 2009-01-27 | Microsemi Corp. - Analog Mixed Signal Group Ltd. | Computer volatile memory power backup system |
WO2011021242A1 (ja) * | 2009-08-20 | 2011-02-24 | 株式会社 東芝 | 通信装置 |
KR101706773B1 (ko) * | 2009-10-20 | 2017-02-14 | 에스프린팅솔루션 주식회사 | 화상형성장치 및 그 제어방법 |
JP5179454B2 (ja) * | 2009-10-21 | 2013-04-10 | レノボ・シンガポール・プライベート・リミテッド | コンピュータおよび電源装置 |
JP2015038639A (ja) * | 2009-12-24 | 2015-02-26 | 株式会社東芝 | 電源制御モジュール、電子機器及びリセット制御方法 |
JP5644153B2 (ja) | 2010-03-26 | 2014-12-24 | ソニー株式会社 | 情報処理装置及び電源制御回路 |
JP5134037B2 (ja) * | 2010-04-27 | 2013-01-30 | レノボ・シンガポール・プライベート・リミテッド | 待機電力の低減が可能な情報機器および電力の制御方法 |
US8949638B2 (en) * | 2012-04-25 | 2015-02-03 | Hewlwtt-Packard Development Company, L.P. | Embedded controller with an internal timer |
-
2013
- 2013-03-14 EP EP13781008.1A patent/EP2843502B1/en active Active
- 2013-03-14 US US14/395,205 patent/US10394307B2/en active Active
- 2013-03-14 WO PCT/JP2013/057225 patent/WO2013161425A1/ja active Application Filing
- 2013-03-14 CN CN201380020884.0A patent/CN104246655B/zh active Active
- 2013-03-14 JP JP2014512412A patent/JP5915733B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102601165B1 (ko) * | 2016-10-28 | 2023-11-10 | 현대자동차주식회사 | 전기차 원격 제어를 위한 차량 단말기 및 그의 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP2843502A1 (en) | 2015-03-04 |
JPWO2013161425A1 (ja) | 2015-12-24 |
US20150134990A1 (en) | 2015-05-14 |
WO2013161425A1 (ja) | 2013-10-31 |
US10394307B2 (en) | 2019-08-27 |
CN104246655B (zh) | 2017-11-17 |
CN104246655A (zh) | 2014-12-24 |
EP2843502B1 (en) | 2018-12-12 |
EP2843502A4 (en) | 2015-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5915733B2 (ja) | 情報処理装置、情報処理方法及びプログラム | |
US20110131427A1 (en) | Power management states | |
JP3974510B2 (ja) | コンピュータ装置、電力管理方法、およびプログラム | |
JP5562486B2 (ja) | 実時間時計をプログラムするコンピュータ・システム、方法およびコンピュータ・プログラム・プロダクト | |
US6243831B1 (en) | Computer system with power loss protection mechanism | |
US8880914B2 (en) | Information processing apparatus and judging method | |
EP2188693B1 (en) | Apparatus and method for reducing power consumption in system on chip | |
JP2004152304A (ja) | Ac電源障害の場合にスタンバイ状態にあるパーソナルコンピュータの状態データを保持するためのシステムおよび方法 | |
US20080082845A1 (en) | Information processing apparatus and system state control method | |
US9568983B1 (en) | Power cut off mode for conserving power in electronic devices | |
CN110806794A (zh) | 存储***的掉电保护方法、***、计算机设备以及介质 | |
JPH11161385A (ja) | コンピュータシステムおよびそのシステムステート制御方法 | |
JP2015064676A (ja) | 情報処理装置、半導体装置、情報処理方法およびプログラム | |
JP2007172314A (ja) | バッテリ駆動可能な情報処理装置及び同装置におけるネットワークコントローラ電源制御方法 | |
US9880610B2 (en) | Power supplying method, power supplying system, and electronic device | |
US11216053B2 (en) | Systems, apparatus, and methods for transitioning between multiple operating states | |
US6408397B1 (en) | Using RTC wake-up to enable recovery from power failures | |
TWI437419B (zh) | 電腦系統及其睡眠控制方法 | |
CN113253824B (zh) | 一种基于risc-v内核的mcu***、供电方法以及终端设备 | |
JP5281625B2 (ja) | コンピュータのリセット方法およびコンピュータ | |
JP2013232083A (ja) | 情報処理装置、情報処理方法及びプログラム | |
WO2013161438A1 (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP5764114B2 (ja) | 携帯式コンピュータを省電力状態からレジュームさせる方法、パワー・ステートの制御方法および携帯式コンピュータ | |
JP5913770B2 (ja) | 回転式のディスクを備える記憶装置のパワー・ステートを制御する方法および携帯式コンピュータ | |
TW541453B (en) | Power saving device for computer and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160321 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5915733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |