JP5912117B2 - ポリマー基板上に、膜、例えば単結晶膜を形成する方法 - Google Patents

ポリマー基板上に、膜、例えば単結晶膜を形成する方法 Download PDF

Info

Publication number
JP5912117B2
JP5912117B2 JP2013526411A JP2013526411A JP5912117B2 JP 5912117 B2 JP5912117 B2 JP 5912117B2 JP 2013526411 A JP2013526411 A JP 2013526411A JP 2013526411 A JP2013526411 A JP 2013526411A JP 5912117 B2 JP5912117 B2 JP 5912117B2
Authority
JP
Japan
Prior art keywords
wafer
layer
recess
polymer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013526411A
Other languages
English (en)
Other versions
JP2013541833A (ja
Inventor
モリソー ユベール
モリソー ユベール
アルゴー マキシム
アルゴー マキシム
モラレ クリストフ
モラレ クリストフ
ズシー マルク
ズシー マルク
Original Assignee
コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ
コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ, コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ filed Critical コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ
Publication of JP2013541833A publication Critical patent/JP2013541833A/ja
Application granted granted Critical
Publication of JP5912117B2 publication Critical patent/JP5912117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、ポリマー支持体上に薄膜を形成する方法に関し、詳しくは、例えばシリコンからなり、好ましくは単結晶の薄膜を形成する方法に関する。
ポリマーを支持体層として用いることにより得られる主な利点として、以下の事項が挙げられる。
・接合工程中に表面処理操作を行う場合の簡易化。
・材料及びその付着又は接合における低コスト化。
・低温での強い接合。
・ポリマーへの特定の処理により得られる、解体(すなわち取り外し)に対する高い許容性。
しかし現状では、通常は約10μm未満の厚さを有し、ポリマー支持体上で形成されるこの種の薄膜において、次のような特性を備えるものを得るのは困難である。
− 単結晶
− 高純度
− 厚さの高均一性[横方向寸法を含む(通常数平方センチメートル)]
− 各種処理に対する許容性[すなわち、マイクロ電子要素(又はナノ電子要素),マイクロ光学要素(又はナノ光学要素),マイクロ機械要素(又はナノ機械要素)等の要素を形成する工程に対する許容性。これらの形成工程は、例えばエッチング,蒸着等の工程を含む。]
また熱的制約等の理由で、ポリマー支持体に付着させることができない多くの材料があることに留意するべきである(ポリマーは、使用する可能性のある蒸着処理に対して耐性を有するべきであるが、材料によっては、特に半導体材料では、数百度(℃)以下の温度では、蒸着が不可能なことがあることも考慮すべきである)。
現在、ポリマー支持体上に単結晶シリコンからなる膜を形成する方法は、シリコン基板をポリマー支持体に接合し、所望の厚さとなるまで、機械的に又は機械的及び化学的にシリコン基板を薄くする工程を含んでいる。しかし、得られる膜は、
− 特に大きな面において十分な厚さ均一性を有しておらず(ポリマー支持体の後面を基準として規定するのは実際には不可能である)、
− ポリマー支持体の可撓性が大であるため、工具で把持できず、例えばシリコン膜に種々の構成要素を形成する工程間の取り扱いが困難であり、
− 基板のエッジに非常に多くの欠陥を含んでいる。
薄膜化工程に関する問題を回避するための別の方法では、一般的に「シリコン・オン・インシュレーター」又はSOI型の予め形成した構造体(すなわち、一般的には複数層のスタックであり、以降の工程で膜となる層を含む)を、ポリマー支持体上に接合し、犠牲層として埋め込み型酸化物層が用いられている初期のSOI支持体を除去するかバリア層をエッチングしている。これにより、均一な厚さ(SOIの表面膜の初期の均一性により規定される)を有する膜が、効果的に得られる。しかし、得られる膜は、
・この方法の実施に費用がかかるため、製造コストが高くなり、
・上記の場合と同様に、ポリマー支持体の可撓性が高いため、工具で把持できず、以降の工程で種々の構成要素を形成する際の取り扱いが困難である。
従って、種々の処理工程(構成要素の形成、他の層の蒸着等)を可能にし、かつ膜の大きな面においても、高い膜均一性が得られるポリマー支持体を用いて、材料、好ましくは単結晶シリコンのような材料の薄膜を、ポリマー支持体上に安価に形成することができる方法に対するニーズが存在する。
上記目的を達成するため、本発明は、ポリマー支持体上に第1の材料からなる膜を形成する方法であって、
(A) 第1のウェハと第2のウェハとの間に接合界面を有し、かつこれらのウェハの一方又は両方が、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように、これらのウェハを接合し、
(B) 前記第1及び第2のウェハ間の接合界面と平行な底であって、前記第2のウェハから定められた距離を有する底部をなす底を有する少なくとも1つの凹部を、前記第1のウェハに形成し、
(C) 前記底から定められた厚さを有するポリマー層を前記凹部に形成し前記凹部の底部からなるゾーンと、前記凹部の側部からなるゾーンと、前記ポリマー層により形成されたゾーンとを有する一体化されたウェハ部分を形成し、
(D) 前記第1及び第2のウェハの接合体における前記第1の材料の層の含有位置に応じて、前記第2のウェハを、全体的に除去するか、その表面層が残留するように部分的に除去し、前記ポリマー層の下側に、前記第1の材料からなる層を少なくとも1つ含む膜を形成する工程を有しており、もって、
(1) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部のみから形成するか、
(2) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部と、残留する第2のウェハの表面層とから形成し、かつ前記第1の材料からなる層が、前記残留する第2のウェハの表面層のみに含まれるように形成するか、
(3) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部と、残留する第2のウェハの表面層とから形成し、かつ少なくとも1つの前記第1の材料からなる層が、前記第1のウェハの底部と、前記第2のウェハの表面層との各々に含まれるように形成することを特徴とする。
本発明の好ましい実施例では、下記(1)〜(3):
(1) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハのうち、前記第1のウェハのみが、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを全体的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部のみから形成するか、
(2) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハのうち、前記第2のウェハのみが、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを部分的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部と、残留する第2のウェハの表面層とから形成し、かつ前記第1の材料からなる層が、前記残留する第2のウェハの表面層のみに含まれるように形成するか、
(3) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハの各々が、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを部分的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部と、残留する第2のウェハの表面層とから形成し、かつ少なくとも1つの前記第1の材料からなる層が、前記第1のウェハの底部と、前記第2のウェハの表面層との各々に含まれるように形成する、
のうちいずれか一つを選択する。
凹部への充填の後、得られる一体化されたウェハは、下側ゾーン上にポリマー層で形成された少なくとも1つのゾーン及び側部を含む、実質的に平面の部分を有していることが分かると思う。
第1のウェハは、側部の他に、前記凹部の中で、その底部から突出しているゾーンであって(凹設処理されていないゾーンであってもよい)、かつ前記凹部により境界が設定された島状部又は壁を形成している少なくとも1つのゾーンをさらに有しているのが好ましい。ここで、島状部又は壁は、互いに接続されていてもよいし、されていなくてもよい、少なくとも2つの別個の凹部ゾーンにより境界が定められたゾーンを表わしている。好ましくは、第1のウェハに設けられた凹部は、凹部より浅く形成されるか、凹設処理されていない、第1のウェハ由来の島状部,柱状部又は壁等を形成している少なくとも1つのゾーンを有し、ポリマー層は、この島状部又はこの壁に境界を定めている(島状部の場合は、壁の場合と異なり、前記凹部ゾーンは、原則として別個の複数の凹部が、互いに接続して形成されている)。
異なる深さを有する少なくとも2つの凹部を設けることも好ましいことである。
第1のウェハは、接合界面に近接しているか、表面が接合界面となっている処理層を有しているのが好ましい。処理層は、電気的,光学的又は機械的なマイクロ要素、又はナノ要素の形成工程を経て、両ウェハの接合工程(A)の前に設けられる。
前記第2のウェハの除去前に、前記ポリマー層、及び/又は第1のウェハを研磨するのが好ましい。このようにすると、底部上にポリマー層で形成された少なくとも1つのゾーン及び側部を有する、実質的に平面の一体化したウェハ部分が得られる。この研磨は、実際には上側ウェハのみ(凹部を設ける前又は後)、ポリマー層のみ(例えば、設計値に鑑み、これが凹部の深さより厚い場合)、又はこれらの両方に対して行うことができる。
第2のウェハの除去を、接合界面の剥離により行うと有利である。
第2のウェハの除去を、両ウェハのうちの1つに、接合界面に近接しているか、表面が接合界面となるように設けられた犠牲層を選択的にエッチングすることにより行うこともまた有利である。
上記処理層及び犠牲層を両方設ける場合、第2のウェハの除去を、第1のウェハに設けられた犠牲層であって、第1のウェハにおいて、上記処理層より接合界面に近い側で、接合界面に近接しているか、表面が接合界面となるように設けられている犠牲層を選択的にエッチングすることにより行うのが好ましい。
第2のウェハを、その表面層が残留するように部分的に除去する場合、接合工程(A)の前工程において、第2のウェハに埋め込み層を形成し、第2のウェハの部分的除去を、前記埋め込み層の高さ位置で分離することにより行うのが好ましい。
上記埋め込みゾーンは、埋め込み型脆化ゾーンを形成する少なくとも1種のガス種を埋め込むことにより得られ、この場合、分離は、機械的応力、及び/又は熱応力を加えることにより得られる。
一実施態様による上記埋め込みゾーンは、多孔質ゾーン(例えば多孔質シリコン)により構成することができる。このような多孔質ゾーンも、脆化ゾーンと考え得る。この場合、分離は、この埋め込み層に機械的応力を加えることにより得られる。
別の実施態様によれば、埋め込み型層は、選択的化学エッチング等の適当な方法によって分離時に除去される犠牲層である。
部を形成する工程(B)の後で、かつ凹部へのポリマー層の充填工程(C)の前に、応力除去処理を行うのが好ましい。
ポリマー層により、前記凹部の厚さ方向の一部分のみを充填するのが好ましい。
ポリマー支持体で保持されている膜の厚さは、100μm以下であり、膜の矩形状断面の長辺の長さは、少なくとも1cmであるのが好ましい。実際には、そのような厚さ以下では、ポリマー層で構成される特定の支持体で保持しなければ、直径200mmのシリコン層を取り扱うのは困難である。
底部の厚さは、5μm〜100μmの範囲であるのが好ましい。実際には、上記厚さの膜を、底部の一部のみに形成してもよい。
各凹部は、側部により形成されたリムであって、少なくとも約10μmの幅を有するリムで包囲されているのが好ましい。
第2のウェハを除去した後、さらに少なくとも1つの処理工程を前記膜に行その後、一体化したウェハ部分から前記凹部の側部分離するのが好ましい。処理工程は、電気的,光学的又は機械的なマイクロ要素又はナノ要素の形成工程である。
第1の材料は、単結晶であるのが好ましい。
第1の材料は、多くの場合、半導体タイプであり、特に、シリコンあるいは元素周期表のIVA欄の他の化学元素、もしくはこれらの元素の合金(例えばSiGe)、あるいはIIIA−VA欄の元素の合金(AsGa又はInP等),又はIIA−VIA欄の元素の合金で形成することができる。またこれらの材料の合金でもよい。この材料は、ドーピングされていてもよい。
添付の図面を参照して、非限定的な実施例に関する以下の詳細な説明を読むことにより、本発明の目的、特徴及び利点が明らかになると思う。
2枚のウェハの積層体を略示する断面図である。 上記積層体の上側ウェハに凹部を設けた状態を概略的に示す断面図である。 上記積層体の上側ウェハの上縁を超えて、凹部にポリマー材料を充填した状態を概略的に示す断面図である(ただし、破線は、ポリマー材料の充填レベルが、凹部全体を満たさない程度である態様を示す)。 上記積層体の上側ウェハのポリマー層、及び/又は凹設処理されていないその周辺部を研磨し(任意)、下側ウェハを除去した状態を概略的に示す断面図である。 上側ウェハの凹設処理されていない周辺部を除去した状態を示す断面図である。 上側ウェハの底部の厚さを減少させた状態(任意)を示す断面図である。 図1に示したものと同様の2枚のウェハの別の積層体を略示する断面図である。 図7の積層体に、2つの凹部(そのうち1つはリング状である)を設けた状態を示す断面図である。 図7の積層体に設けた凹部に、ポリマー材料を充填した状態を示す断面図である。 凹部にポリマー材料を充填した図7の積層体における下側ウェハを除去した状態を示す断面図である。 凹部にポリマー材料を充填して、上側ウェハの底部の厚さを減少させた状態を示す断面図である。 図7の積層体に凹部を設けた状態を示す平面図である。 矩形状凹部のネットワークを有する別のウェハを示す平面図である。 2枚のウェハのさらに別の積層体であって、界面に接する処理層を有する上側ウェハを有する積層体を示す断面図である。 図14の積層体に設けた凹部に、ポリマー材料を充填した状態を示す断面図である。 凹部にポリマー材料を充填した図14の積層体の上側ウェハの上面(すなわち、ポリマー層、及び/又は凹設処理されていないその周辺部)を研磨した状態(任意)を示す断面図である。 凹部にポリマー材料を充填した図14の積層体における下側ウェハを除去した状態を示す断面図である。 2枚のウェハのさらに別の積層体であって、界面に接する犠牲層を有する上側ウェハを有する積層体を示す断面図である。 図18の積層体に設けた凹部に、ポリマー材料を部分的に充填した状態を示す断面図である。 凹部にポリマー材料を充填した図18の積層体を研磨した状態を示す断面図である。 凹部にポリマー材料を充填した図18の積層体の下側ウェハ及び犠牲層を除去した状態を示す断面図である。 2層構成のさらに別の積層体であって、処理層を有する上側ウェハを有する積層体を概略的に示す断面図である。 図22の積層体の上側層に、凹部を設けた状態を示す断面図である。 凹部を設けた図22の積層体の上側ウェハに、ポリマー材料を充填した後、上面を研磨した状態を示す断面図である。 凹部にポリマー材料を充填した図22の積層体における下側ウェハを、その厚さ方向において部分的に除去した状態を示す断面図である。
図は、本発明の種々の実施態様を示し、第1の実施態様(図1〜図6)は、特にシンプルな場合を示し、第2の実施態様(図7〜図13)は、より複雑な凹部構造の場合を示し、第3の実施態様(図14〜図17)は、下側ウェハに接合する前に、上側ウェハの下面を処理する場合を示し、第4の実施態様(図18〜図21)は、上側ウェハの凹部に部分的に充填し、上側ウェハを部分的に除去する場合を示し、第5の実施態様(図22〜図25)は、下側ウェハを、その厚さ方向において部分的に除去する場合を示す。これらの実施態様は、図示はしていないが、組合せることができることは明らかである。特に、接合前に上側ウェハの下面を処理することと、下側ウェハを部分的に除去することとを組合せることができる。
これらすべての実施態様は、ポリマー支持体上に、材料の薄膜の形成すること、同時に、ポリマーの可撓性とは無関係に、少なくともいくつかの工程の間、十分に取り扱い可能な剛性を、一体化物に付与することができる。
次に述べる第1の実施態様についての説明は、他の実施態様にも等しく適用しうるものである。
第1の実施態様
図1〜図6は、本発明の特にシンプルな場合の実施態様を示す。
図1は、界面3を介して互いに接合された2枚のウェハ1,2の一体化物を示す。使用されているウェハ1,2は、微細技術で使用される一般的なウェハである。これらは、一定の厚さを有している。しかし、本方法においては、研磨工程を設けてもよいので、このことは必須ではない。これらの厚さは等しくてもよい。
上側ウェハ1は、ポリマー支持体上に薄膜を形成できるようになっており、下側ウェハは、主に支持体としてのみ機能する。ここで、ウェハに付している用語「上側」及び「下側」は、説明を分かり易くするために便宜上用いているだけであって、本発明は、ウェハの位置を反転する実施態様も含むことは言うまでもない。
薄膜(少なくとも部分的に形成される)及びポリマー支持体を定めるのは、上側ウェハ1であるので、このウェハは、薄膜を少なくとも部分的に形成することができる少なくとも1つの材料からなっている。
このウェハ1は、接合界面に近接するか、この界面に接するか、この界面から僅かに離間した位置に、少なくとも1つの前記材料の層を有している(この層の厚さは、通常50μm未満であり、好ましくは10μm未満である)。
この例では、第1のウェハ1は、シリコン等の前記材料で全体が構成されている。ポリマー支持体上に単結晶シリコンが形成された実用的な層構造を得るために、ウェハ1を構成する材料は、単結晶であるのが好ましい。
ウェハ2は、剛質の支持体として機能する。具体的には、例えば、ウェハ2は、少なくとも5μmの厚さを有し、25℃でのヤング率が10Gpa超である材料からなっている。
第2のウェハ2の構成は、任意に定めることができる。2枚のウェハの一体化物が、特に熱膨張性等において均一であることが要求される場合、このウェハは、第1のウェハ1と同じ材料(単結晶である必要はない)で構成することができる。しかし、ガラス等の多くの他の材料を用いることもできる。このウェハを基準として用いるために研磨工程を行う場合、全厚変動(TTV:total・thickness・variation)が通常は1μm未満である、高均一な厚さを有する下側ウェハとするのが好ましい。
ウェハは、通常、数10μm又は数百μmの厚さを有し、その横断面の長さは、数cm又は数10cmでよい。この例では、ウェハ1,2の厚さe1及びe2は、ともに725μmである。断面について、ディスク状ウェハの場合、その直径は、例えば200mmである。勿論ウェハの形状は、楕円形、矩形、多角形等他の形状でもよい。勿論ウェハの寸法についての限定はない。
2枚のウェハの接合は、分子接合(直接接合ともいう)でよい。これは、分離可能であるのが好ましい(これは、直接接合が「弱い」ことを意味する)。別の例では、接合は接着接合又は溶融接合でもよい。
図2は、第1のウェハ1に凹部4を設ける工程を示す。この凹部の底5により、第2のウェハ2(このウェハ2の下面又は接合界面3)から設計された距離を有する底部6が定められる。
第1のウェハが、界面の近くに位置する層のみに、薄膜を少なくとも部分的に形成することができる上記の材料を含む場合、この層が底部6の中となるように(厚さ方向において、底部6の少なくとも一部を構成するように)、凹部の深さを選択する。
底部の厚さは、所望の膜の厚さ、及び以降の工程の両方において、所望の性能を満たすように選択される。それは、通常2〜30μmである(40μmの例も挙げられ、更に、例えば100μm,25μm,10μm,5μm等の他の値でも可である)。凹部については、第1のウェハ1の側部7により境界が定められており、側部7の幅は、通常数mm〜数十mmである(25mm,10mm等の例も挙げられる)。取り扱いの際に、過剰な変形を起こすことのない十分な剛性を、図4に示す一体化ウェハに付与するリム(ディスク状ウェハの場合、リング状である)を構成するために、この幅は、ウェハ1の他の寸法及び凹部の深さについて所望される性能を満たすように選択される。
凹部の形状は、ウェハの形状と同じであるのが好ましい(例えば、ウェハ自体が円形の場合、円形であるのが好ましい)が、ウェハ1の形状に関係なく選択することができる。更に、凹部はウェハと同心に設けられているが、これは必須ではない(図7〜図13の例を参照)。
凹部は、例えば、研磨,化学エッチング(シリコンの場合、KOHをベースとする),ドライエッチング,ディーププラズマエッチング,レーザーアブレーション,超音波アブレーション等の適当な公知の方法により形成することができる。この凹設工程は、必要に応じて、当業者に知られている標準的な技術であるエッチングマスクを形成する工程であってもよい。
株式会社ディスコにより開発されたTAIKO(登録商標)プロセスは、研磨による円形凹部の形成に特に適している。このプロセスにおいて、凹部を形成する構造体は、研磨中にそれを保持し、高均一な凹設を確保するために、真空ポンプにより多孔質セラミック上で吸引される。構造体に凹部を形成するために、凹部を形成する構造体の半径より小さい直径を有する研磨ホイールが使用される。例えば、200mmの直径を有する構造体に対し、直径98mmのTAIKO研磨ホイールを使用して、直径188〜198mmのオーダーの凹部を形成することができる。研磨ホイールは、回転駆動されるスピンドルに設けられており、構造体自体も回転する。凹部の深さは、ウォームスクリュー機構により、スピンドルの降下をチェックすることによって検出される。
この方法によると、必要に応じて、用いる研磨ホイールの直径を選択することにより、異なる直径の凹部を得ることができる。この方法ではまた、回転する構造体の中心に対して、研磨ホイールの中心をシフトさせることにより、リング状凹部を形成することができる(図7〜図13参照)。
この凹設工程において、凹部の形成に伴う第1のウェハ中のダメージ、及び内部歪を減らすために、例えばシリコンの場合、テトラメチルアンモニウムヒドロキシド(TMAH)浴中70℃で、1時間浸漬する等の処理を行ってもよい。
凹部の底から底部6にアクセスする処理が必要な場合、様々な工程(エッチング,イオン注入,熱処理,蒸着等)を行ってもよい(詳細は省略)。これらの工程は、凹部の底の全て又は一部に対して行うことができる。
図3は、薄膜を得るためのポリマー支持体を構成するポリマー8で、少なくとも部分的に凹部を満たす、次の工程を示す。ポリマー塊8は、凹部からオーバフローしてもよい(一方、図8〜図21の例は、図3に破線で示すように、ポリマー塊が凹部の全体積を占めなくてもよいことを示す)。オーバフロー又は凹陥が生じた場合、図4に示すように、ポリマーの高さを、ウェハ1の凹設処理されていない側部の高さ位置に合わせるために、研磨を行ってもよい。
しかし、このような研磨工程は、特に、ポリマー層の成形コンディションが、この層の厚さ(特に均一性)の制御を十分に確保できる限り、任意の作業である。
使用するポリマーの性質に応じて、この充填工程は、乾燥又は細網化するサブ工程を有していてもよい。このポリマーは、(好ましくは室温において)熱硬化性の樹脂であるのが好ましいが、他のタイプのポリマー又は材料でもよい。その他のポリマーとして、例えばPDMS(ポリジメチルシロキサン、すなわちシリコンポリマー)が挙げられる。
図4は、第1のウェハの厚さを一定にするための研磨作業(上記参照)の結果を示す。これにより、第2のウェハ2の下面を、基準として扱うことができる。ポリマーがウェハ1の側部に対して陥凹している場合(図18〜図21の例を参照)、特に、ウェハ1の凹設処理されていない側部が一般的な把持手段により把持される場合、この工程は必要ではない。図4はまた、第2のウェハを除去した状態を示している。
適当な公知の手段によるこの研磨により、後に形成される膜を支持するポリマーに必要な厚さに応じて、ポリマー塊8(研磨後のものは符号8Aで示す)及びリム7(研磨後のものは符号7Aで示す)の両方の厚さを減少させることができる。
第2のウェハの除去は、第2のウェハ全体をエッチングすることにより行うことができる。しかし、2枚のウェハ間の接合は、可逆的に行われているのが好ましい。すなわち、接合は、分離可能に行われているのが好ましい。分離は、接合界面に、くさび型工具もしくはワイヤーを挿入したり、加圧液体を噴入したりすることにより行うことができる(このことは、図3における左方の矢印により示されている)。このような場合、第2のウェハは、本発明の新規な実施サイクルにおいて再利用することができる。また、第2のウェハを、以下詳細に説明する目的(層を、例えば埋め込み,多孔質化又は犠牲層の形成により脆化する目的)のために設ける埋め込み型層の高さ位置での分離により除去する場合に効果的である。
図4に示すように、構造体は、ポリマー支持体8Aに一体化した膜(底部6)を有している。側部リム7Aの存在により、接合した第1のウェハ(初期のウェハ1及びポリマーの両材料により形成されている)は十分な剛性を有しており、過大な曲げを起こすことなく、取り扱ったり、技術的処理を受けたりすることができる。この優位性は、研磨を行わない場合にも有効である。
必要に応じて、図4の構造体に対して、例えば、ドライ又はウェットプロセスによる化学エッチングにより、底部の厚さを減少させて、膜厚を適切なものとする。
図4の構造体には、第2のウェハを除去する間、露出した面に対する種々の処理工程を行ってもよい(層の付着もしくは接合、及び/又はセンサータイプの要素もしくは類似物の全部又は一部の成形)。勿論、これらの工程は、使用するポリマーに適合している必要がある(もし適合していないのであれば、ポリマーを過剰に高い温度で処理してしまう恐れのある工程については、接合前に行えばよい。図14〜図17参照)。
図5に示す次の工程、すなわち、ポリマー支持体上に薄膜を得る(図5を反転すると示されている)ために、リムを切り離す工程は、膜を処理する全ての工程を行った後に行うのが好ましい。
次の段階での種々の処理操作を行う前に、まず図4の構造体を製造するので、最初の段階でそのような種々の処理操作を行っていなければ、図1〜図4の工程と、図5の工程の間で相当な時間が経過する。
別の例として、必要に応じて、この切り離し工程を、ポリマー上の膜における複数箇所に、局所的に行うように、置換するか又は補足することができる(図13も参照)。
図6は、ポリマーに支持された膜(膜厚を減少させた後の薄膜を符号6Aで示す)の厚さ(垂直方向の2本の矢印で示す)を改良する新しい処理における任意の工程を示す。この追加の膜厚減少工程は、80℃で1時間TMAH浴に浸漬することにより行うことができる(シリコンの場合、15〜20μmのオーダーでの膜厚減少に相当する。シリカウェハの場合、この膜厚減少は、HFエッチングにより行うことができる)。しかし、他の技術も用いることができる。例えばドライ−プラズマエッチング,化学エッチング(シリコンの場合、KOHを用いる),イオンエッチング,遠心分離を伴う化学エッチング(スピンエッチング),化学機械研磨(CMP),ドライ研磨等を挙げることができる。この任意の工程は、一例として、図5に示す切り離し工程の前に、表面6が露出したらすぐに、全面的に行うことができる。
第2の実施態様
図7〜図13は、第1の実施態様とは異なり、より複雑な凹部構造を設ける実施例を示す。図1〜図6に示した各要素と対応する各要素は、図1〜図6におけるのと同じ要素にダッシュを付して示してある。
図7は、2枚のウェハ1’,2’の一体化物を示し、上側ウェハは、例えばシリコン(例えば単結晶シリコン)からなっている。
図8は、凹設工程を示す。この工程は、複数の凹部を設ける点で、図2に示す場合と異なっている。左側凹部4’A及び右側凹部4’B(図12も参照)の2つの凹部が設けられている。
凹部4’Aは、図2の凹部4と異なり、元のウェハに対して、島状又は柱状の部分9’の周囲に1つ設けられており、リング状を呈している。例えば、この凹部及びこの島状部は、円状の外形を有し、島状部は、凹部の中央に位置している。しかし、凹部及び島状部の形状(及びこれらの位置)は、それぞれ別個に選択することができ、例えば多角形,矩形,正方形,楕円形等であってもよい。
島状部の幅(又は直径)は、凹部4’Aにより構成されるリングの幅と同程度である。別の例では、この島状部の幅は、非常に小さくてもよく、凹部4’Aの最大断面の長さの10%より小さく、また1%より小さくてもよい。
島状部は、以降の工程で形成するポリマー塊を係合させるための部分として機能する。図示していない別の例として、剛性材料(上側ウェハの材料)からなる複数の柱状部を設けるとともに、ウェハ1のほぼ全表面を占める中核的な凹部を、ほぼ均一に設けることができる。これらの柱状部により、ポリマー塊に垂直方向の高い剛性が付与され、ポリマー塊の面方向の屈曲性が失われる。これらは、以降の工程の間、支持体として機能することができる(ポリマー塊に対する圧縮応力を最小限にすることができる)。
島状部の高さは、隣接する凹部の深さより小さくてよい(このことは、例えば図8〜図11に破線で示してある)。
凹部4’Bは、大寸とされている(図2の凹部と同様)が、その深さは、第1の凹部4’Aのものとは異なっている。
全ての凹部の周囲に、あらゆる個処で、少なくとも値l’の幅を有する枠が残っているのが好ましい(値l’は、例えば図2の値と同じである)。
本発明の方法の種々の処理工程は、(既に述べたように)この段階において、凹部の内側を始め、いくつかの凹部の底の全て又は一部に対して行うことができる。
図9は、充填、並びに第1のウェハ1’、及び/又はポリマーの上面の研磨(任意)後の状態を示す。凹部4’Aに充填されたポリマー塊は符号8’Aで示され、凹部4’Bに充填されたポリマー塊は、符号8’Bで示されている。
第2のウェハ2’の除去後(図10参照)、一体化したウェハは、複数のポリマー支持体(すなわち、種々のポリマー塊)に一体化された複数の膜(すなわち、各凹部の底部)を含む複数の部分で形成された状態として認識されることが分かる。図を見易くするために、各図で示す幅は、厚さに比べて非常に小さく示してある(各図は、厚さ方向を拡大して示してある)ことを補記しておく。
実際には、多くの場合、凹部,中間のリム、又は(隣接する凹部間の)壁の断面を小さくすることができる。これらの壁は、複数の凹部を互いに分離するために、以後分離用ラインとして用いることができる。この場合、これらの寸法は、分離工程(切削又はレーザーによる)を補助するように定められる。分離用ラインは、図13に矢印で示されている。
一実施態様における第1の例として、第2のウェハの分離後の処理操作により、膜厚を改良する(図11参照)。
図13に示すように、凹部の数、すなわちポリマー塊の数は、2より遥かに多くてもよい。この図に示す例では、8’’で示される一体化ゾーンを分離するために、上記分離操作を促進するように整列された同じ形状の凹部のネットワークが設けられている。
別の例では、底部の厚さのバリエーションは、図2の凹部4の底に対して局所的なエッチング操作を行うことにより得られる。さらに別の例として(上記例と組合せてもよい)、図2の凹部内に、適宜の高さを有する複数の島状部(又は柱状部)を設けてもよい。
第3の実施態様
図14〜図17は、第1の実施態様とは異なり、第1のウェハの下面を予め処理する実施態様を示す。例えば、構成要素又は層を形成したり、SOI型構造(例えば、絶縁層によりウェハの他の部分から分離された単結晶層からなる表面層を有する)を形成したり、あるいは金属層によりウェハの他の部分から分離された表面層を形成したりすることを目的として、第1のウェハの下面に対して、予め1回(又は複数回)の処理操作が行われている。図1〜図6に示す各要素と対応する各要素には、図1〜図6に示す各符号に、数20を追加して示してある。
図14は、界面23を形成するように、互いに接合した2枚のウェハ21,22の一体化物を示す。
図1の場合とは異なり、上側ウェハ21には、接合工程の前に、少なくとも1つの処理操作が行われる(上記参照)。この処理したゾーンは、ライン21Aで示してある。この処理したゾーンは、例えば符号21Aで示すラインと界面との間に配置された単結晶シリコン等の有効な材料の層を有する。
第1の実施態様のように、底25が底部26を規定している凹部24が、上側ウェハに設けられている。この底部は、処理したゾーンを備えている。上記の通り、この段階において、このゾーンを凹部の底側から処理してもよい。また不特定数の凹部を設けてもよい。この凹部は、ポリマー塊28で充填される(図15)。
必要に応じて、研磨により(図16)、リム27及び中央の一体化した部分(ポリマー塊及び底部により形成される)の高さを均等にしてもよい。
下側ウェハ22の除去後(図17)、例えば接合界面を剥がすことにより、ポリマー支持体と一体化した薄膜(処理ゾーン21Aを含む底部により形成されている)を有し、全体がリム27で強化された構造体が得られる。
第4の実施態様
図18〜図21は、図1〜図6の態様とは異なり、凹部の部分充填を行い、かつ分離による下側ウェハの除去を行わない実施態様を示す。図1〜図6に示す各要素に該当する各要素は、図1〜図6に記載の符号に、数40を追加して示してある。
具体的には、図18は、2枚のウェハ41,42が、界面43を介して互いに接合されている一体化物を示す。
第1のウェハ41は、その表面に(その下面に沿って)、犠牲層49、すなわち隣接するウェハ41の少なくとも1つの層に応じて選択的に除去することができる層を有する。例えば、ウェハのその他の部分が、シリコン、例えば単結晶シリコン(ウェハの他の部分と異なる性質を有する隣接層を含む)からなる場合、犠牲層を、酸化けい素で形成することができる。
この層41は、補強層又は保護層等の他の機能を有する層を有していてもよい。この層の厚さは、数μmでもよい。
この層49は、単層として示してある。しかし、積層化してもよいことを付記しておく。
一例として、直接接合の代わりに、犠牲層及び下側ウェハ42間の接合は、接合層を介したものであってもよい。この接合層は、選択的除去工程において、第1のウェハ41のその他の部分から除去することができる場合、犠牲層の一部を形成することとなる。
この上側ウェハ41には、凹部44が設けられている(図19)。この凹部は、リム47により境界が定められており、その底45は、犠牲層を含む底部46をなしている。以下で示すように、底45と犠牲層との間の材料の厚さは、以降の工程において、ポリマーにより支持される膜の厚さを決定する。上述のように、この段階において、凹部の底には、この凹部の内側から始める技術的処理工程を行うことができる。
この凹部44の中に、ポリマー塊48が成膜される。この例では、このポリマー塊は、凹部の一部のみを占めている。
しかし、この塊48の厚さは、以降で形成されるポリマー支持体の厚さと少なくとも等しい。研磨工程(任意)により(図20)、ウェハのリム47(研磨後は47Aで示される)の高さを、塊48(研磨後は48Aで示される)の高さと同じにすることができる。厚いリムは、特に技術的処理工程を行うために、古典的な把持工具をこのリムに用いて、一体化物を取り扱う必要がある場合に備えて、残しておくのが好ましい。
第1の実施態様とは異なり、第2のウェハの除去は、第1のウェハの犠牲層49(図19)の選択的除去により行われる。この除去により、第2のウェハの上面が露出するので、本発明の新規な実施サイクルにおいて第2のウェハを再利用することができる。
犠牲層49は、例えば、シリコンに対して選択的にエッチングすることができる酸化けい素等で形成することができる。これは、PECVD法により蒸着したアモルファスシリコンの膜であってもよい。この種の蒸着膜は、かなりの量の水素を含むことが知られている。低温での熱処理(通常400℃)は、接合界面でのブリスター又は接合欠陥の高密度化をもたらす。凹部にポリマーを充填した後、構造体を、この界面で、容易に分離することができる。
以上のようにして、図21に示すように、ポリマー支持体と一体化した膜(犠牲層除去後の底部の残りは46Aで示される)を有し、全体が側部リムで強化された一体化物が得られる。
第5の実施態様
図22〜図25は、第1の実施態様とは異なり、第2のウェハの除去が部分的にのみ行われる実施態様を示す。図1〜図6に示す各要素と対応する各要素には、図1〜図6で使用した符号に、数60を加えて示してある。
図22は、例えば直接接合により、互いに接合された2枚のウェハ61,62の一体化物を示す。
第1の実施態様とは異なり、第2のウェハ62は、上部に有効な層、すなわち、以降の工程でポリマー支持体に一体化される膜の一部(その面上で少なくとも部分的に形成される)を形成する層を有する。この有効な層は、62Aで示されている。
第1のウェハには、凹部64が形成されている(図23)。底65は、界面63が設けられた底部66を画定している。この凹部は、リム67で包囲されている。底は、前述の例で説明したように、必要に応じて処理することができる。
この凹部に、ポリマー塊68を充填する(図24)。この工程の後、必要に応じて、研磨を行ってもよい(図示せず)。
図25は、第2のウェハを部分的に除去した結果を概略的に示す。有効な層62A及びその下の層62Bが、第1のウェハに残っている。
適当な公知の技術を用いて、第2のウェハ62を薄くすることにより、一組の層62A,62Bが得られる。
例えば、この一組の層62A,62Bを、第2のウェハの上面と、埋め込み型脆化層(例えば、第1のウェハの露出面の下側で、第2のウェハを脆化させる欠陥を発生させる水素,ヘリウム又は類似物等のうちの少なくとも1つの種を、制御されたレベルで導入することにより、得られる)との間に画定するのが好ましい。この埋め込み型脆化層の形成は、2枚のウェハを接合する工程の前に行う。低温で熱処理する(すなわち、ポリマー塊が存在できる温度での熱処理)か、好ましくは(この種の熱処理に加えて、又はその代わりに)機械的応力を加えることにより、一組の層62A,62Bと第2のウェハのその他の部分との間の分離が促進される。ここで、機械的応力とは、局所的な液体噴射、又は超音波処理のみならず、伸張,切断、及びねじり等の各応力も含む広い意味のものとして理解するべきである。
別の例では、層62A(及び、必要に応じて、サブの層62B)の下側の第2の層の除去は、機械粉砕,化学エッチング(層62A又は62Bの下面に設計されるバリア層まで行う)によっても行うことができる。このようなバリア層を有する構造体の例として、バリア層として機能する埋め込み型酸化物層を有するSOIが挙げられる。このようなSOI構造では、接合前に、シリコンの表面膜に、複数の技術的処理工程(例えばCMO要素を形成するための)を行うのが好ましい。別の例として、第2のウェハを、複数層のスタックにより形成することができ、分離は、第2のウェハの構成スタックの層間の界面で促進することができる。
図25に示すように、得られる構造体は、膜(第1のウェハ及び少なくとも有効な層62Aにより形成された積層底部により形成されている)を含み,この膜(第1のウェハ又は第2のウェハのいずれかから形成される)の少なくとも一部は、所望の材料で容易に形成することができる。
上記各実施態様は、いずれも、シリコンを例にあげたが、本発明は、他の材料、特に他の半導体材料を用いても実施可能である。これらは、元素周期表のIVA欄の他の化学元素、又はこれらの元素の合金(例えばSiGe)のみならず、IIIA−VA欄の元素の合金(AsGa又はInPを勿論含む),又はIIA−VIA欄の元素の合金(例えばCdTe)からなる材料であってもよい。
本発明の特徴は、ポリマーで支持される層に、単結晶材料の膜を含ませることができる点にある。しかし本発明は、単結晶材料を用いる実施態様のみに限定されないことに留意されたい。
1,2,1’,2’,21,22,41,42,61,62 ウェハ
3,3’,23,43,63 界面
4,4’A,24,44,64 凹部
5,25,45,65 底
6,6A,6’A,26,46,46A,66 底部
7,7A,27,27A,47,47A,67 側部
8,8A,8’A,8’B,8’’,28,28A,48,48A,68 ポリマー塊
9’ 島状部(柱状部)
21A 処理ゾーン
49 犠牲層
62A,62B 第2のウェハの有効な層
D,D’ ディスク状ウェハの直径
d 島状部の幅
e1,e2,e1’,e2’ ウェハの厚さ
h,h’ 底部の厚さ
l,l’ 側部の幅

Claims (17)

  1. ポリマー支持体上に第1の材料からなる膜を形成する方法であって、
    (A) 第1のウェハ(1,1’,21,41,61)と第2のウェハ(2,2’,22,42,62)との間に接合界面(3,3’,23,43,63)を有し、かつこれらのウェハの一方又は両方が、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように、これらのウェハを接合し、
    (B) 前記第1及び第2のウェハ間の接合界面と平行な底(5,25,45,65)であって、前記第2のウェハから設計された距離を有する底部(6,6’A,26,46,66)を定める底を有する少なくとも1つの凹部(4,4’A,4’,24,44,64)を、前記第1のウェハに形成し、
    (C) 前記底から定めた厚さを有するポリマー層(8,8’A,8’B,28,48,68)を前記凹部に形成して、前記凹部の底部からなるゾーンと、前記凹部の側部からなるゾーンと、前記ポリマー層により形成されたゾーンを有する一体化されたウェハ部分を形成し、
    (D) 前記第1及び第2のウェハの接合体における前記第1の材料の層の含有位置に応じて、前記第2のウェハを、全体的に除去するか、その表面層(62A,62B)が残留するように部分的に除去し、前記ポリマー層の下側に、前記第1の材料からなる層を少なくとも1つ含む膜を形成する工程を有しており、もって、
    (1) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)のみから形成するか、
    (2) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)と、残留する第2のウェハの表面層(62A,62B)とから形成し、かつ前記第1の材料からなる層が、前記残留する第2のウェハの表面層のみに含まれるように形成するか、
    (3) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)と、残留する第2のウェハの表面層(62A,62B)とから形成し、かつ少なくとも1つの前記第1の材料からなる層が、前記第1のウェハの底部と、前記第2のウェハの表面層との各々に含まれるように形成することを特徴とする膜形成方法。
  2. 下記(1)〜(3):
    (1) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハのうち、前記第1のウェハのみが、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを全体的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)のみから形成するか、
    (2) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハのうち、前記第2のウェハのみが、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを部分的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)と、残留する第2のウェハの表面層(62A,62B)とから形成し、かつ前記第1の材料からなる層が、前記残留する第2のウェハの表面層のみに含まれるように形成するか、
    (3) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハの各々が、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを部分的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)と、残留する第2のウェハの表面層(62A,62B)とから形成し、かつ少なくとも1つの前記第1の材料からなる層が、前記第1のウェハの底部と、前記第2のウェハの表面層との各々に含まれるように形成する、
    のうちいずれか一つを選択することを特徴とする請求項1に記載の方法。
  3. 前記第1のウェハは、前記凹部の中で、その底部から突出しているゾーン(9’)であって、前記ポリマー層により境界が設定された島状部、又は壁を形成しているゾーン(9’)をさらに有することを特徴とする請求項1又は2に記載の方法。
  4. 異なる深さを有する少なくとも2つの凹部(4’A,4’B)を設けることを特徴とする請求項1〜3のいずれか1項に記載の方法。
  5. 前記第2のウェハの除去前に、前記ポリマー層、及び/又は第1のウェハを研磨することを特徴とする請求項1〜4のいずれか1項に記載の方法。
  6. 前記第1のウェハは、前記接合界面に極めて近接しているか、表面が前記接合界面となっている処理層(21A)を有し、前記処理層は、電気的,光学的又は機械的なマイクロ要素、又はナノ要素の形成工程を経て、前記両ウェハの接合工程(A)の前に設けられることを特徴とする請求項1〜のいずれか1項に記載の方法。
  7. 前記第2のウェハの除去を、前記接合界面の剥離により行うことを特徴とする請求項1〜のいずれか1項に記載の方法。
  8. 前記第2のウェハの除去を、前記両ウェハのうちの1つに前記接合界面に近接しているか、表面が前記接合界面となるように設けられた犠牲層(49)を選択的にエッチングすることにより行うことを特徴とする請求項1〜5のいずれか1項に記載の方法。
  9. 前記第2のウェハの除去を、前記第1のウェハに設けられた犠牲層(49)を選択的にエッチングすることにより行う工程を有し、前記犠牲層(49)は、前記第1のウェハにおいて、前記処理層(21A)より前記接合界面に近い側で、前記接合界面に近接しているか、表面が前記接合界面となるように設けられていることを特徴とする請求項6に記載の方法。
  10. 前記第2のウェハを、その表面層(62A,62B)が残留するように部分的に除去する場合、前記接合工程(A)の前工程において、前記第2のウェハに埋め込み型層を形成し、前記第2のウェハの部分的除去を、前記埋め込み型層の高さ位置に機械的応力を加えることにより行うことを特徴とする請求項1〜6のいずれか1項に記載の方法。
  11. 前記凹部を形成する工程(B)の後で、かつ前記凹部への前記ポリマー層(48)の充填工程(C)の前において、応力除去処理を行うことを特徴とする請求項1〜10のいずれか1項に記載の方法。
  12. 前記ポリマー層(48)は、その厚さ分のみ前記凹部を占有することを特徴とする請求項1〜11のいずれか1項に記載の方法。
  13. 前記ポリマー支持体で保持されている膜の厚さは、100μm以下であり、前記膜の矩形状断面の長辺の長さは、少なくとも1cmであることを特徴とする請求項1〜12のいずれか1項に記載の方法。
  14. 前記底部の厚さは、5μm〜100μmの範囲であることを特徴とする請求項1〜13のいずれか1項に記載の方法。
  15. 各凹部は、前記側部により形成されたリム(7’,27,47,67)であって、少なくとも約10μmの幅を有するリムで包囲されていることを特徴とする請求項1〜14のいずれか1項に記載の方法。
  16. 前記第2のウェハを除去した後、さらに少なくとも1つの処理工程を前記膜に行その後、前記一体化したウェハ部分から前記凹部の側部分離する工程を有し、前記処理工程は、電気的,光学的又は機械的なマイクロ要素又はナノ要素の形成工程であることを特徴とする請求項1〜15のいずれか1項に記載の方法。
  17. 前記第1の材料は単結晶であることを特徴とする請求項1〜16のいずれか1項に記載の方法。
JP2013526411A 2010-08-30 2011-08-24 ポリマー基板上に、膜、例えば単結晶膜を形成する方法 Active JP5912117B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1056863A FR2964048B1 (fr) 2010-08-30 2010-08-30 Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère
FR1056863 2010-08-30
PCT/EP2011/064587 WO2012028518A1 (fr) 2010-08-30 2011-08-24 Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère

Publications (2)

Publication Number Publication Date
JP2013541833A JP2013541833A (ja) 2013-11-14
JP5912117B2 true JP5912117B2 (ja) 2016-04-27

Family

ID=43769089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013526411A Active JP5912117B2 (ja) 2010-08-30 2011-08-24 ポリマー基板上に、膜、例えば単結晶膜を形成する方法

Country Status (5)

Country Link
US (1) US9219004B2 (ja)
EP (1) EP2612352B1 (ja)
JP (1) JP5912117B2 (ja)
FR (1) FR2964048B1 (ja)
WO (1) WO2012028518A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102077248B1 (ko) * 2013-01-25 2020-02-13 삼성전자주식회사 기판 가공 방법
JPWO2014129433A1 (ja) * 2013-02-19 2017-02-02 日本碍子株式会社 複合基板及び半導体デバイスの製法
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
US10556317B2 (en) 2016-03-03 2020-02-11 P.R. Hoffman Machine Products Inc. Polishing machine wafer holder
CN108022836B (zh) * 2016-10-31 2021-04-06 中芯国际集成电路制造(上海)有限公司 一种多层堆叠晶圆的研磨方法
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
CN111799152B (zh) * 2020-07-20 2024-05-28 绍兴同芯成集成电路有限公司 一种晶圆双面金属工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2692659B2 (ja) * 1995-10-13 1997-12-17 日本電気株式会社 Soi基板および該soi基板の製造方法
US6936524B2 (en) * 2003-11-05 2005-08-30 Akustica, Inc. Ultrathin form factor MEMS microphones and microspeakers
TWI267927B (en) * 2005-01-19 2006-12-01 Touch Micro System Tech Method for wafer level package
US7554177B2 (en) * 2005-10-05 2009-06-30 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Attachment system incorporating a recess in a structure
FR2895419B1 (fr) * 2005-12-27 2008-02-22 Commissariat Energie Atomique Procede de realisation simplifiee d'une structure epitaxiee
FR2901639B1 (fr) * 2006-05-24 2008-08-22 Commissariat Energie Atomique Micro-composant integre associant les fonctions de recuperation et de stockage de l'energie
US7344959B1 (en) * 2006-07-25 2008-03-18 International Business Machines Corporation Metal filled through via structure for providing vertical wafer-to-wafer interconnection
FR2913815A1 (fr) * 2007-06-06 2008-09-19 Soitec Silicon On Insulator PROCEDE DE CO-INTEGRATION DE SEMI-CONDUCTEURS, EN PARTICULIER SOI ET GeOI OU GaAsOI
JP2009206257A (ja) * 2008-02-27 2009-09-10 Panasonic Corp 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法
FR2960340B1 (fr) * 2010-05-21 2012-06-29 Commissariat Energie Atomique Procede de realisation d'un support de substrat

Also Published As

Publication number Publication date
JP2013541833A (ja) 2013-11-14
FR2964048A1 (fr) 2012-03-02
EP2612352A1 (fr) 2013-07-10
WO2012028518A1 (fr) 2012-03-08
US20130196484A1 (en) 2013-08-01
EP2612352B1 (fr) 2014-07-30
US9219004B2 (en) 2015-12-22
FR2964048B1 (fr) 2012-09-21

Similar Documents

Publication Publication Date Title
JP5912117B2 (ja) ポリマー基板上に、膜、例えば単結晶膜を形成する方法
JP5319764B2 (ja) 漸進トリミング法
US8372728B2 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
US8298916B2 (en) Process for fabricating a multilayer structure with post-grinding trimming
US8754505B2 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
JP6286775B2 (ja) 選択された界面に沿って少なくとも2つの基板を分離するための方法
JP2011523779A (ja) 混合トリミング方法
TWI489566B (zh) 以暫時性連結製造半導體結構之製程
JP5345404B2 (ja) 集積回路の製造方法
JP2024022682A (ja) ハイブリッド構造
CN108231646A (zh) 一种半导体器件的制造方法
JP7368056B2 (ja) キャビティに表層を転写するプロセス
CN103441093A (zh) 用于临时键合的载片结构及其制作方法
US9824912B2 (en) Method of transforming an electronic device
US9321636B2 (en) Method for producing a substrate holder
TW201207924A (en) Trimming thinning
JP2022518001A (ja) 超薄型集積チップ及びその製造方法
JP2576250B2 (ja) 薄膜素子形成方法及び薄膜素子構造
JP2023519166A (ja) 積層構造を製造するための方法
KR20100044569A (ko) 웨이퍼 가공 방법 및 이를 이용한 반도체 적층 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160331

R150 Certificate of patent or registration of utility model

Ref document number: 5912117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250