JP5912117B2 - ポリマー基板上に、膜、例えば単結晶膜を形成する方法 - Google Patents
ポリマー基板上に、膜、例えば単結晶膜を形成する方法 Download PDFInfo
- Publication number
- JP5912117B2 JP5912117B2 JP2013526411A JP2013526411A JP5912117B2 JP 5912117 B2 JP5912117 B2 JP 5912117B2 JP 2013526411 A JP2013526411 A JP 2013526411A JP 2013526411 A JP2013526411 A JP 2013526411A JP 5912117 B2 JP5912117 B2 JP 5912117B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- recess
- polymer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 60
- 239000013078 crystal Substances 0.000 title claims description 9
- 229920000307 polymer substrate Polymers 0.000 title 1
- 235000012431 wafers Nutrition 0.000 claims description 249
- 239000010410 layer Substances 0.000 claims description 147
- 229920000642 polymer Polymers 0.000 claims description 85
- 239000000463 material Substances 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 26
- 239000002344 surface layer Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 12
- 239000012528 membrane Substances 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000036961 partial effect Effects 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 241001481833 Coryphaena hippurus Species 0.000 claims 1
- 239000010408 film Substances 0.000 description 33
- 238000005498 polishing Methods 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 239000002861 polymer material Substances 0.000 description 14
- 239000010409 thin film Substances 0.000 description 14
- 238000000926 separation method Methods 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 238000003486 chemical etching Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910017214 AsGa Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052729 chemical element Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- -1 polydimethylsiloxane Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 241001050985 Disco Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Description
・接合工程中に表面処理操作を行う場合の簡易化。
・材料及びその付着又は接合における低コスト化。
・低温での強い接合。
・ポリマーへの特定の処理により得られる、解体(すなわち取り外し)に対する高い許容性。
− 単結晶
− 高純度
− 厚さの高均一性[横方向寸法を含む(通常数平方センチメートル)]
− 各種処理に対する許容性[すなわち、マイクロ電子要素(又はナノ電子要素),マイクロ光学要素(又はナノ光学要素),マイクロ機械要素(又はナノ機械要素)等の要素を形成する工程に対する許容性。これらの形成工程は、例えばエッチング,蒸着等の工程を含む。]
− 特に大きな面において十分な厚さ均一性を有しておらず(ポリマー支持体の後面を基準として規定するのは実際には不可能である)、
− ポリマー支持体の可撓性が大であるため、工具で把持できず、例えばシリコン膜に種々の構成要素を形成する工程間の取り扱いが困難であり、
− 基板のエッジに非常に多くの欠陥を含んでいる。
・この方法の実施に費用がかかるため、製造コストが高くなり、
・上記の場合と同様に、ポリマー支持体の可撓性が高いため、工具で把持できず、以降の工程で種々の構成要素を形成する際の取り扱いが困難である。
(A) 第1のウェハと第2のウェハとの間に接合界面を有し、かつこれらのウェハの一方又は両方が、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように、これらのウェハを接合し、
(B) 前記第1及び第2のウェハ間の接合界面と平行な底であって、前記第2のウェハから定められた距離を有する底部をなす底を有する少なくとも1つの凹部を、前記第1のウェハに形成し、
(C) 前記底から定められた厚さを有するポリマー層を前記凹部に形成して、前記凹部の底部からなるゾーンと、前記凹部の側部からなるゾーンと、前記ポリマー層により形成されたゾーンとを有する一体化されたウェハ部分を形成し、
(D) 前記第1及び第2のウェハの接合体における前記第1の材料の層の含有位置に応じて、前記第2のウェハを、全体的に除去するか、その表面層が残留するように部分的に除去し、前記ポリマー層の下側に、前記第1の材料からなる層を少なくとも1つ含む膜を形成する工程を有しており、もって、
(1) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部のみから形成するか、
(2) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部と、残留する第2のウェハの表面層とから形成し、かつ前記第1の材料からなる層が、前記残留する第2のウェハの表面層のみに含まれるように形成するか、
(3) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部と、残留する第2のウェハの表面層とから形成し、かつ少なくとも1つの前記第1の材料からなる層が、前記第1のウェハの底部と、前記第2のウェハの表面層との各々に含まれるように形成することを特徴とする。
本発明の好ましい実施例では、下記(1)〜(3):
(1) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハのうち、前記第1のウェハのみが、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを全体的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部のみから形成するか、
(2) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハのうち、前記第2のウェハのみが、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを部分的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部と、残留する第2のウェハの表面層とから形成し、かつ前記第1の材料からなる層が、前記残留する第2のウェハの表面層のみに含まれるように形成するか、
(3) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハの各々が、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを部分的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部と、残留する第2のウェハの表面層とから形成し、かつ少なくとも1つの前記第1の材料からなる層が、前記第1のウェハの底部と、前記第2のウェハの表面層との各々に含まれるように形成する、
のうちいずれか一つを選択する。
3,3’,23,43,63 界面
4,4’A,24,44,64 凹部
5,25,45,65 底
6,6A,6’A,26,46,46A,66 底部
7,7A,27,27A,47,47A,67 側部
8,8A,8’A,8’B,8’’,28,28A,48,48A,68 ポリマー塊
9’ 島状部(柱状部)
21A 処理ゾーン
49 犠牲層
62A,62B 第2のウェハの有効な層
D,D’ ディスク状ウェハの直径
d 島状部の幅
e1,e2,e1’,e2’ ウェハの厚さ
h,h’ 底部の厚さ
l,l’ 側部の幅
Claims (17)
- ポリマー支持体上に第1の材料からなる膜を形成する方法であって、
(A) 第1のウェハ(1,1’,21,41,61)と第2のウェハ(2,2’,22,42,62)との間に接合界面(3,3’,23,43,63)を有し、かつこれらのウェハの一方又は両方が、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように、これらのウェハを接合し、
(B) 前記第1及び第2のウェハ間の接合界面と平行な底(5,25,45,65)であって、前記第2のウェハから設計された距離を有する底部(6,6’A,26,46,66)を定める底を有する少なくとも1つの凹部(4,4’A,4’B,24,44,64)を、前記第1のウェハに形成し、
(C) 前記底から定めた厚さを有するポリマー層(8,8’A,8’B,28,48,68)を前記凹部に形成して、前記凹部の底部からなるゾーンと、前記凹部の側部からなるゾーンと、前記ポリマー層により形成されたゾーンとを有する一体化されたウェハ部分を形成し、
(D) 前記第1及び第2のウェハの接合体における前記第1の材料の層の含有位置に応じて、前記第2のウェハを、全体的に除去するか、その表面層(62A,62B)が残留するように部分的に除去し、前記ポリマー層の下側に、前記第1の材料からなる層を少なくとも1つ含む膜を形成する工程を有しており、もって、
(1) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)のみから形成するか、
(2) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)と、残留する第2のウェハの表面層(62A,62B)とから形成し、かつ前記第1の材料からなる層が、前記残留する第2のウェハの表面層のみに含まれるように形成するか、
(3) 前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)と、残留する第2のウェハの表面層(62A,62B)とから形成し、かつ少なくとも1つの前記第1の材料からなる層が、前記第1のウェハの底部と、前記第2のウェハの表面層との各々に含まれるように形成することを特徴とする膜形成方法。 - 下記(1)〜(3):
(1) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハのうち、前記第1のウェハのみが、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを全体的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)のみから形成するか、
(2) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハのうち、前記第2のウェハのみが、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを部分的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)と、残留する第2のウェハの表面層(62A,62B)とから形成し、かつ前記第1の材料からなる層が、前記残留する第2のウェハの表面層のみに含まれるように形成するか、
(3) 前記ウェハの接合工程(A)において、前記第1及び第2のウェハの各々が、前記接合界面に近接して、少なくとも1つの前記第1の材料の層を有するように接合し、前記第2のウェハを除去する工程(D)において、前記第2のウェハを部分的に除去して、前記第1の材料からなる層を含む膜を、前記第1のウェハの底部(6,6A,6’A,26,46,46A,66)と、残留する第2のウェハの表面層(62A,62B)とから形成し、かつ少なくとも1つの前記第1の材料からなる層が、前記第1のウェハの底部と、前記第2のウェハの表面層との各々に含まれるように形成する、
のうちいずれか一つを選択することを特徴とする請求項1に記載の方法。 - 前記第1のウェハは、前記凹部の中で、その底部から突出しているゾーン(9’)であって、前記ポリマー層により境界が設定された島状部、又は壁を形成しているゾーン(9’)をさらに有することを特徴とする請求項1又は2に記載の方法。
- 異なる深さを有する少なくとも2つの凹部(4’A,4’B)を設けることを特徴とする請求項1〜3のいずれか1項に記載の方法。
- 前記第2のウェハの除去前に、前記ポリマー層、及び/又は第1のウェハを研磨することを特徴とする請求項1〜4のいずれか1項に記載の方法。
- 前記第1のウェハは、前記接合界面に極めて近接しているか、表面が前記接合界面となっている処理層(21A)を有し、前記処理層は、電気的,光学的又は機械的なマイクロ要素、又はナノ要素の形成工程を経て、前記両ウェハの接合工程(A)の前に設けられることを特徴とする請求項1〜5のいずれか1項に記載の方法。
- 前記第2のウェハの除去を、前記接合界面の剥離により行うことを特徴とする請求項1〜6のいずれか1項に記載の方法。
- 前記第2のウェハの除去を、前記両ウェハのうちの1つに、前記接合界面に近接しているか、表面が前記接合界面となるように設けられた犠牲層(49)を選択的にエッチングすることにより行うことを特徴とする請求項1〜5のいずれか1項に記載の方法。
- 前記第2のウェハの除去を、前記第1のウェハに設けられた犠牲層(49)を選択的にエッチングすることにより行う工程を有し、前記犠牲層(49)は、前記第1のウェハにおいて、前記処理層(21A)より前記接合界面に近い側で、前記接合界面に近接しているか、表面が前記接合界面となるように設けられていることを特徴とする請求項6に記載の方法。
- 前記第2のウェハを、その表面層(62A,62B)が残留するように部分的に除去する場合、前記接合工程(A)の前工程において、前記第2のウェハに埋め込み型層を形成し、前記第2のウェハの部分的除去を、前記埋め込み型層の高さ位置に機械的応力を加えることにより行うことを特徴とする請求項1〜6のいずれか1項に記載の方法。
- 前記凹部を形成する工程(B)の後で、かつ前記凹部への前記ポリマー層(48)の充填工程(C)の前において、応力除去処理を行うことを特徴とする請求項1〜10のいずれか1項に記載の方法。
- 前記ポリマー層(48)は、その厚さ分のみ前記凹部を占有することを特徴とする請求項1〜11のいずれか1項に記載の方法。
- 前記ポリマー支持体で保持されている膜の厚さは、100μm以下であり、前記膜の矩形状断面の長辺の長さは、少なくとも1cmであることを特徴とする請求項1〜12のいずれか1項に記載の方法。
- 前記底部の厚さは、5μm〜100μmの範囲であることを特徴とする請求項1〜13のいずれか1項に記載の方法。
- 各凹部は、前記側部により形成されたリム(7’,27,47,67)であって、少なくとも約10μmの幅を有するリムで包囲されていることを特徴とする請求項1〜14のいずれか1項に記載の方法。
- 前記第2のウェハを除去した後、さらに少なくとも1つの処理工程を前記膜に行い、その後、前記一体化したウェハ部分から前記凹部の側部を分離する工程を有し、前記処理工程は、電気的,光学的又は機械的なマイクロ要素又はナノ要素の形成工程であることを特徴とする請求項1〜15のいずれか1項に記載の方法。
- 前記第1の材料は単結晶であることを特徴とする請求項1〜16のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1056863A FR2964048B1 (fr) | 2010-08-30 | 2010-08-30 | Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère |
FR1056863 | 2010-08-30 | ||
PCT/EP2011/064587 WO2012028518A1 (fr) | 2010-08-30 | 2011-08-24 | Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013541833A JP2013541833A (ja) | 2013-11-14 |
JP5912117B2 true JP5912117B2 (ja) | 2016-04-27 |
Family
ID=43769089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013526411A Active JP5912117B2 (ja) | 2010-08-30 | 2011-08-24 | ポリマー基板上に、膜、例えば単結晶膜を形成する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9219004B2 (ja) |
EP (1) | EP2612352B1 (ja) |
JP (1) | JP5912117B2 (ja) |
FR (1) | FR2964048B1 (ja) |
WO (1) | WO2012028518A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102077248B1 (ko) * | 2013-01-25 | 2020-02-13 | 삼성전자주식회사 | 기판 가공 방법 |
JPWO2014129433A1 (ja) * | 2013-02-19 | 2017-02-02 | 日本碍子株式会社 | 複合基板及び半導体デバイスの製法 |
US10147645B2 (en) * | 2015-09-22 | 2018-12-04 | Nxp Usa, Inc. | Wafer level chip scale package with encapsulant |
US10556317B2 (en) | 2016-03-03 | 2020-02-11 | P.R. Hoffman Machine Products Inc. | Polishing machine wafer holder |
CN108022836B (zh) * | 2016-10-31 | 2021-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种多层堆叠晶圆的研磨方法 |
FR3073083B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un feuillet flexible |
CN111799152B (zh) * | 2020-07-20 | 2024-05-28 | 绍兴同芯成集成电路有限公司 | 一种晶圆双面金属工艺 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2692659B2 (ja) * | 1995-10-13 | 1997-12-17 | 日本電気株式会社 | Soi基板および該soi基板の製造方法 |
US6936524B2 (en) * | 2003-11-05 | 2005-08-30 | Akustica, Inc. | Ultrathin form factor MEMS microphones and microspeakers |
TWI267927B (en) * | 2005-01-19 | 2006-12-01 | Touch Micro System Tech | Method for wafer level package |
US7554177B2 (en) * | 2005-10-05 | 2009-06-30 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Attachment system incorporating a recess in a structure |
FR2895419B1 (fr) * | 2005-12-27 | 2008-02-22 | Commissariat Energie Atomique | Procede de realisation simplifiee d'une structure epitaxiee |
FR2901639B1 (fr) * | 2006-05-24 | 2008-08-22 | Commissariat Energie Atomique | Micro-composant integre associant les fonctions de recuperation et de stockage de l'energie |
US7344959B1 (en) * | 2006-07-25 | 2008-03-18 | International Business Machines Corporation | Metal filled through via structure for providing vertical wafer-to-wafer interconnection |
FR2913815A1 (fr) * | 2007-06-06 | 2008-09-19 | Soitec Silicon On Insulator | PROCEDE DE CO-INTEGRATION DE SEMI-CONDUCTEURS, EN PARTICULIER SOI ET GeOI OU GaAsOI |
JP2009206257A (ja) * | 2008-02-27 | 2009-09-10 | Panasonic Corp | 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法 |
FR2960340B1 (fr) * | 2010-05-21 | 2012-06-29 | Commissariat Energie Atomique | Procede de realisation d'un support de substrat |
-
2010
- 2010-08-30 FR FR1056863A patent/FR2964048B1/fr not_active Expired - Fee Related
-
2011
- 2011-08-24 EP EP11748936.9A patent/EP2612352B1/fr not_active Not-in-force
- 2011-08-24 JP JP2013526411A patent/JP5912117B2/ja active Active
- 2011-08-24 WO PCT/EP2011/064587 patent/WO2012028518A1/fr active Application Filing
- 2011-08-24 US US13/819,993 patent/US9219004B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013541833A (ja) | 2013-11-14 |
FR2964048A1 (fr) | 2012-03-02 |
EP2612352A1 (fr) | 2013-07-10 |
WO2012028518A1 (fr) | 2012-03-08 |
US20130196484A1 (en) | 2013-08-01 |
EP2612352B1 (fr) | 2014-07-30 |
US9219004B2 (en) | 2015-12-22 |
FR2964048B1 (fr) | 2012-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5912117B2 (ja) | ポリマー基板上に、膜、例えば単結晶膜を形成する方法 | |
JP5319764B2 (ja) | 漸進トリミング法 | |
US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
US8298916B2 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
US8754505B2 (en) | Method of producing a heterostructure with local adaptation of the thermal expansion coefficient | |
JP6286775B2 (ja) | 選択された界面に沿って少なくとも2つの基板を分離するための方法 | |
JP2011523779A (ja) | 混合トリミング方法 | |
TWI489566B (zh) | 以暫時性連結製造半導體結構之製程 | |
JP5345404B2 (ja) | 集積回路の製造方法 | |
JP2024022682A (ja) | ハイブリッド構造 | |
CN108231646A (zh) | 一种半导体器件的制造方法 | |
JP7368056B2 (ja) | キャビティに表層を転写するプロセス | |
CN103441093A (zh) | 用于临时键合的载片结构及其制作方法 | |
US9824912B2 (en) | Method of transforming an electronic device | |
US9321636B2 (en) | Method for producing a substrate holder | |
TW201207924A (en) | Trimming thinning | |
JP2022518001A (ja) | 超薄型集積チップ及びその製造方法 | |
JP2576250B2 (ja) | 薄膜素子形成方法及び薄膜素子構造 | |
JP2023519166A (ja) | 積層構造を製造するための方法 | |
KR20100044569A (ko) | 웨이퍼 가공 방법 및 이를 이용한 반도체 적층 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5912117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |